JP3352344B2 - 半導体素子収納用パッケージ - Google Patents

半導体素子収納用パッケージ

Info

Publication number
JP3352344B2
JP3352344B2 JP32040496A JP32040496A JP3352344B2 JP 3352344 B2 JP3352344 B2 JP 3352344B2 JP 32040496 A JP32040496 A JP 32040496A JP 32040496 A JP32040496 A JP 32040496A JP 3352344 B2 JP3352344 B2 JP 3352344B2
Authority
JP
Japan
Prior art keywords
copper
package
semiconductor element
thermal expansion
linear thermal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP32040496A
Other languages
English (en)
Other versions
JPH10163390A (ja
Inventor
勤 吉田
厚博 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP32040496A priority Critical patent/JP3352344B2/ja
Publication of JPH10163390A publication Critical patent/JPH10163390A/ja
Application granted granted Critical
Publication of JP3352344B2 publication Critical patent/JP3352344B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体集積回路素
子などの半導体素子を内部に収納し、外部に放熱体を備
える半導体素子収納用パッケージに関する。
【0002】
【従来の技術】従来から、半導体集積回路素子などの半
導体素子は、パッケージに収納された状態でプリント配
線基板などに実装される。高い信頼性が要求される用途
では、図1に示すようなセラミック材を電気絶縁材料と
して形成されるパッケージが使用されている。半導体素
子が動作中に発熱する場合は、放熱についても考慮する
必要がある。
【0003】図1は、絶縁基体1と蓋体2とで、半導体
素子3を収納し、フラット型のセラミック製パッケージ
4を形成している状態を示す。絶縁基体1は、一般にア
ルミナセラミックスなどの無機電気絶縁材料から成り、
タングステン(W)やモリブデン(Mo)等の高融点金
属粉末から成る複数個のメタライズ配線層5が、電気絶
縁材料の焼結過程で同時に生成される。メタライズ配線
層5には、ニッケルメッキ、金メッキなどが施され、半
導体素子3に形成されるボンディングパッドとの間でボ
ンディングワイヤ6による電気的接続が行われる。メタ
ライズ配線層5の一部はパッケージ4の外部に露出し、
外部リード端子7がロウ材8を介して接合される。絶縁
基体1に半導体素子3を収納し、ボンディングワイヤ6
による電気的接続が終了すると、絶縁基体1の表面に設
けられているメタライズ層9を利用して蓋体2がロウ材
10で接合され、半導体素子3を収納する絶縁基体1の
凹所11が外部に対して気密に封止される。なお半導体
素子3は、絶縁基体1の凹所11の底面にガラス、樹脂
あるいはハンダなどの接合層12によって固定される。
蓋体2としては、線熱膨張係数がアルミナセラミックス
に近い、42アロイなどの鉄ニッケル合金やコバールな
どのコバルトを含む合金が使用される。
【0004】半導体素子3が動作中の発熱量が大きくな
る場合は、セラミック製パッケージ4に放熱性の良い金
属あるいは金属化合物の放熱板13をヒートシンクとし
て装着する。放熱板13を装着するために、絶縁基体1
の底面には、メタライズ層14が形成され、銀ロウ(B
−Ag8)やハンダ(6:4半田)などのロウ材15に
よる接合が行われる。エポキシ系などの樹脂を用いて接
着する場合もある。
【0005】図2は、絶縁基体21の凹所22の底面に
外部に開口する貫通孔23を形成し、半導体素子3を放
熱板15に直接接合して放熱効果を一層高めることがで
きるパッケージ24の構成を示す。図1のパッケージ4
と対応する部分には同一の参照符を付す。
【0006】図1および図2で、放熱板15の材料とし
ては、蓋体2と同様に、絶縁基体1,21の主成分であ
るアルミナセラミックスの線熱膨張係数に近い線熱膨張
係数を有する42アロイなどの鉄ニッケル合金やコバー
ルなどのコバルトを含む合金が使用可能である。これら
の合金よりも熱伝導率が良く、線熱膨張係数がアルミナ
セラミックスに近い、銅タングステン(CuW)も広く
使用されている。
【0007】
【発明が解決しようとする課題】図1および図2に示す
ような半導体素子3を収納するセラミック製パッケージ
4,24では、放熱板13として42合金やコバールな
どを材料として使用可能であるけれども、これらの材料
は熱伝導率が必ずしも良くないので、充分な放熱効果が
得られない。放熱板13の材料として銅タングステンを
使用すれば、放熱性は改善される。しかしながら、銅タ
ングステンは複合焼結合金として製造され、硬質のタン
グステン粒子の間隙に銅が充填されている構造であるの
で、機械加工は困難であり、材料コストや製造コストが
高くなってしまう。
【0008】熱伝導率や加工性が良好で、材料コストや
製造コストが低い材料として、銅もしくは銅を主成分と
する金属を使用することが考えられる。ただし、銅の線
熱膨張係数は17ppm/℃程度であり、従来のパッケ
ージ用セラミック材の線熱膨張係数である7ppm/℃
程度と比較すると、大きく異なっている。線熱膨張係数
の差に基づいて熱応力が発生し、絶縁基体1,21の強
度を超えるおそれが生じる。絶縁基体1,21の強度を
超えると、クラックなどが生じたり接合部分の気密性が
劣化したりして、パッケージとしての信頼性が低下する
可能性が大きくなる。このため、銅を放熱体とする場合
は、設計的に使用することができる範囲が大きく制限さ
れてしまう。
【0009】本発明の目的は、銅もしくは銅を主成分と
する金属を放熱に用いて、しかも信頼性を確保すること
ができる半導体素子収納用パッケージを提供することで
ある。
【0010】
【課題を解決するための手段】本発明は、内部に半導体
素子を収納するための空所を有し、外部に放熱体が接合
される絶縁基体を含む半導体素子収納用パッケージであ
って、前記放熱体は、銅もしくは銅を主成分とする金属
で形成され、前記絶縁基体は、40〜400℃における
線熱膨張係数が10〜20ppm/℃のセラミック材で
形成され、該セラミック材は、酸化リチウム(Li
2O)を5〜30重量%含有するリチウム珪酸ガラス2
0〜80体積%と、40〜400℃における線熟膨張係
数が8ppm/℃以上であるフィラー80〜20体積%
とを含む成形体を焼成して得られる焼結体から成ること
を特徴とする半導体素子収納用パッケージである。本発
明に従えば、内部に半導体素子を収納するための空所を
有する半導体素子収納用パッケージの絶縁基体の線熱膨
張係数は、40〜400℃の温度範囲で10〜20pp
m/℃であるので、放熱体として使用する銅もしくは銅
を主成分とする金属に対して線熱膨張係数の差が小さ
い。放熱体と絶縁基体との間の熱応力が小さくなるの
で、長期間にわたって信頼性を維持することができる。
放熱体として使用する銅もしくは銅を主成分とする金属
は、従来の銅タングステンなどの材料に比較して熱伝導
率や加工性が良く、材料コストや製造コストを安くする
ことができる。
【0011】また、絶縁基体のセラミック材は、線熱膨
張係数が8ppm/℃以上であるフィラーとリチウム珪
酸ガラスとを含むので、線熱膨張係数が40〜400℃
において10〜20ppm/℃となって、放熱体として
使用する銅もしくは銅を主成分とする金属との線熱膨張
係数の差が小さくなり、放熱体と絶縁基体との間の熱応
力が小さくなり、長時間にわたって信頼性を維持するこ
とができる。
【0012】
【発明の実施の形態】図1を用いて、本発明の実施の一
形態としての放熱板付セラミック製パッケージの概略的
な構成を説明する。本実施形態のパッケージも、基本的
な構造は、従来からのパッケージと同等である。絶縁基
体1は、40〜400℃の温度範囲における線熱膨張係
数が10〜20ppm/℃のセラミック材、たとえばリ
チウム珪酸ガラスと、線熱膨張係数が40〜400℃で
8ppm/℃以上であるフィラーとを焼成して得られる
焼結体である。蓋体2は、従来と同様に42アロイなど
で形成される。
【0013】LSIなどの半導体素子3は、絶縁基体1
と蓋体2とから成るパッケージ4内に気密封止され、周
囲の環境の影響から保護される。半導体素子3は、絶縁
基体1に形成されているメタライズ配線層5に対し、ボ
ンディングワイヤ6を介して電気的に接続される。メタ
ライズ配線層5に対し、パッケージ4の外部で外部リー
ド端子7がロウ材8によって接合される。蓋体2は、絶
縁基体1の表面のメタライズ層9にロウ材10によって
接合される。蓋体2による絶縁基体1の気密封止は、絶
縁基体1の凹所11に半導体素子3を接合層12を介し
て固定し、ボンディングワイヤ6を用いてメタライズ配
線層5との間で電気的接続を終了した後、行われる。
【0014】半導体素子3の集積規模が大きかったり、
高速度で動作したり、大電流や高電圧を取扱ったりする
ような場合は、消費電力が熱に変化し、温度が上昇す
る。半導体素子3の温度を適正な範囲に抑えるために、
放熱体である放熱板13が絶縁基体1の底面に装着され
る。放熱板13の材料は、熱伝導率および機械加工性が
良好な銅または銅を主成分とする金属である。銅の線熱
膨張係数は、17ppm/℃である。絶縁基体1が一般
的なアルミナセラミックス等の場合は、線熱膨張係数が
約7ppm/℃となるので、放熱板13に銅を使用する
と、線熱膨張係数の差が大きくなる。絶縁基体1の底面
には、メタライズ層14が形成され、たとえばハンダに
よる接合層15を介して放熱板13が装着される。
【0015】半導体素子3を内部に収納したフラット型
のパッケージ4は、プリント配線基板などに実装されて
使用される。プリント配線基板に、他の電子部品ととも
にハンダなどで接合される際に、400℃程度まで加熱
される可能性がある。このため、絶縁基体1と放熱板1
3とは、40〜400℃の温度範囲で、線熱膨張係数の
差が小さいことが望ましい。放熱板13として銅あるい
は銅を主成分とする金属を使用する場合は、前述のよう
にその線熱膨張係数は17ppm/℃であるので、絶縁
基体1としては、その温度範囲で線熱膨張係数が10〜
20ppm/℃程度のセラミック材料を用いることが好
ましい。このようなセラミック材料として、リチウム珪
酸ガラス20〜80体積%と、40〜400℃における
線熱膨張係数が8ppm/℃以上のフィラー80〜20
体積%とを含む成形体を焼成して成る焼結体によって形
成するいわゆるガラスセラミック焼結体が好適に用いら
れる。
【0016】前記リチウム珪酸ガラスとしては、たとえ
ば SiO2−Li2O−Al23 SiO2−Li2O−Al23−MgO−TiO2 SiO2−Li2O−Al23−MgO−Na2O−F SiO2−Li2O−Al23−K2O−Na2O−ZnO SiO2−Li2O−Al23−K2O−P25 SiO2−Li2O−Al23−K2O−P25−ZnO
−Na2O SiO2−Li2O−MgO SiO2−Li2O−ZnO 等の組成物が挙げられ、このうち、酸化珪素(SiO
2 )は、リチウム珪酸を形成するために必須の成分であ
り、ガラス全量中60〜85重量%の割合で存在する。
SiO2とLi2Oとの合量がガラス全量中65〜95重
量%であることが、リチウム珪酸結晶を析出させる上で
望ましい。
【0017】また、40〜400℃における線熱膨張係
数が8ppm/℃以上であるフィラーとしては、表1に
挙げたものが好適に使用される。
【0018】
【表1】
【0019】さらにリチウム珪酸ガラスの成分量を20
〜80体積%、フィラーの成分量を20〜80体積%の
範囲とするのは、セラミック材料の40〜400℃にお
ける線熱膨張係数を10〜20ppm/℃の範囲に制御
するとともに、焼成温度を下げるためであり、リチウム
珪酸ガラスの成分量が20体積%より少ない、言い換え
ればフィラーが80体積%より多いと液相焼結すること
ができずに高温で焼成する必要があり、またリチウム珪
酸ガラスが80体積%より多い、言い換えるとフィラー
が20体積%より少ないと、セラミック材料の特性がリ
チウム珪酸ガラスの特性に大きく依存していまい、線熱
膨張係数を所定値に制御するのが困難となるとともに、
原料のコストも高くなってしまうからである。
【0020】またリチウム珪酸ガラスでは、酸化リチウ
ム(Li2O)を5〜30重量%、特に5〜20重量%
の割合で含有することが重要である。このようなリチウ
ム珪酸ガラスを用いることによって、高い線熱膨張係数
を有するリチウム珪酸を析出させることができる。な
お、酸化リチウムの含有量が5重量%より小さいと、焼
成時にリチウム珪酸の結晶の生成量が少なくなってしま
い、高い線熱膨張係数を得ることができない。酸化リチ
ウムの含有量が30重量%より大きいと、電気絶縁体と
しての誘電正接が100×10-4を超えるため、基板と
しての特性が劣化してしまう。またこのガラス中には鉛
(Pb)を実質的に含まないことが望ましい。鉛は毒性
を有するため製造工程中での被毒を防止するための格別
な装置および管理を必要とするために、焼結体を安価に
製造することができなくなるためである。鉛が不純物と
して不可避的に混入する場合を考慮すると、鉛の含有量
は0.05重量%以下であることが望ましい。
【0021】さらに、リチウム珪酸ガラスの屈伏点を、
400〜800℃、特に400〜650℃としておくこ
とが望ましい。これはリチウム珪酸ガラスおよびフィラ
ーから成る成形体を形成する場合、有機樹脂バインダー
を混合しているが、焼成時に前記有機樹脂バインダーを
効率良く除去するためである。屈伏点が400℃より低
いと、成形体の緻密化が低温で開始するために、有機樹
脂バインダーが分解揮散できなくなり、有機樹脂バイン
ダー成分が残留して特性に影響を及ぼす結果となる。一
方、屈伏点が800℃より高いと、リチウム珪酸ガラス
の量を多くしないと結晶しにくくなるため高価なリチウ
ム珪酸ガラスを大量に必要とすることになり、焼結体の
コストが高くなってしまう。
【0022】フィラーは、リチウム珪酸ガラスの屈伏点
に応じ、その量を適宜調整することが望ましい。すわな
ち、リチウム珪酸ガラスの屈伏点が400〜650℃と
低い場合は、低温での焼結性が高まるためフィラーの含
有量は50〜80体積%と比較的多く配合することがで
きる。これに対して、リチウム珪酸ガラスの屈伏点が6
50〜800℃と高い場合は、焼結性が低下するためフ
ィラーの含有量は20〜50体積%と比較的少なく配合
することが望ましい。
【0023】リチウム珪酸ガラスは、フィラー無添加で
は収縮開始温度が700℃以下となり、850℃以上で
は溶融してしまう。フィラーを20〜80体積%の割合
で混合することによって、焼成温度を上昇させ結晶の析
出とフィラーを液相焼結させるための液相の形成とを行
うことができる。また原料コストを下げるためには、高
価な結晶性ガラスの含有量を減少させることが好まし
い。
【0024】リチウム珪酸ガラスとフィラーとの混合物
は、成形のための有機樹脂バインダーを添加した後、所
望の成形手段、たとえばドクターブレード、圧延法、金
型プレス等によってシート状など任意の形状に成形さ
れ、焼成に供される。
【0025】焼成に当たっては、まず成形のために配合
した有機樹脂バインダー成分を除去する。有機樹脂バイ
ンダーの除去は、700℃前後の大気雰囲気中で行われ
る。成形体の収縮開始温度は700〜850℃程度であ
ることが望ましい。収縮開始温度がこれより低いと有機
樹脂バインダーの除去が困難となるので、成形体中のリ
チウム珪酸ガラスの特性、特に屈伏点を制御することが
重要である。焼成は、850〜1300℃の酸化性雰囲
気中で行われ、相対密度90%以上まで緻密化される。
このときの焼成温度が850℃より低いと、緻密化する
ことができない。
【0026】このようにして製造される焼結体中には、
リチウム珪酸ガラスから生成される結晶相、リチウム珪
酸ガラスとフィラーとの反応によって生成する結晶相、
あるいはフィラーが分解して生成する結晶相等が存在
し、これらの結晶相の粒界にガラス相が存在して焼結体
の線熱膨張係数が40〜400℃において10〜20p
pm/℃となる。
【0027】なお、前記酸化リチウム(Li2O )を5
〜30重量%含有するリチウム珪酸ガラス20〜80体
積%と、40〜400℃における線熱膨張係数が8pp
m/℃以上であるフィラーを80〜20体積%の割合で
含む成形体を焼成して得られる焼結体から成る40〜4
00℃における線熱膨張係数が10〜20ppm/℃の
セラミック材は、その焼成温度が従来のアルミナセラミ
ックスに比べて低いことから、メタライズ配線層5を従
来のタングステン(W)やモリブデン(Mo)等の電気
抵抗率が5.4μΩ・cm(20℃)以上の高融点金属
粉末にかえて、電気抵抗率が2.5μΩ・cm(20
℃)以下の低融点の銅(Cu)や銀(Ag)、金(A
u)を使用することができる。かかる銅(Cu)や銀
(Ag)、金(Au)でメタライズ配線層5を形成する
と、銅(Cu)や銀(Ag)等の電気抵抗率が低いこと
からメタライズ配線層5を信号が伝播した際、メタライ
ズ配線層5で信号が大きく減衰することはなく、良好に
伝播させることができる。
【0028】また前記セラミック材は、その比誘電率が
7.5(室温1MHz)であり、従来のアルミナセラミ
ックスの比誘電率(10〜11:室温1MHz)より低
いことから、メタライズ配線層5を伝播する信号の伝播
速度を従来に比し極めて速いものとなすこともでき、こ
れによってメタライズ配線層5を介して半導体素子3に
信号を高速で出し入れし、半導体素子3を高速駆動させ
ることもできる。
【0029】以上説明したようなセラミック材を絶縁基
板として製造するためには、リチウム珪酸ガラスとフィ
ラーから成る原料粉末に適切な有機樹脂バインダーや可
塑剤、溶剤を添加混合して泥漿物を作るとともに、その
泥漿物に対し、ドクターブレード法やカレンダロール法
を用いてグリーンシートを形成する。さらにメタライズ
配線層やワイヤボンディング用の接続パッドとして、
銅、銀あるいは金などの金属粉末に有機樹脂バインダ
ー、可塑剤および溶剤を添加混合して形成する金属ペー
ストを、グリーンシート上にスクリーン印刷法などによ
って所定パターンを形成するように印刷して塗布する。
場合によっては、グリーンシートに適当な打抜き加工を
施して、スルーホールを形成し、このスルーホール内に
も金属ペーストを充填する。これらのグリーンシートを
複数枚積層し、グリーンシートと金属ペーストとを同時
焼成することによって、図1に示すような多層構造のパ
ッケージ4を得ることができる。
【0030】図2を用いて、本発明の実施の他の形態と
しての放熱板付セラミック製パッケージの概略的な構成
を説明する。本実施形態のパッケージも、基本的な構造
は、従来からのパッケージと同等である。また図1の形
態と同等の部分には同一の参照符を付し、重複した説明
を省略する。本実施形態では、前述のようなセラミック
材による絶縁基体21の半導体素子3収納用の凹所22
には外部への貫通孔23が形成され、パッケージ24と
しての開口部を封止するように放熱板13が装着され
る。半導体素子3が絶縁基体21を介さず放熱板13に
直接接合されるので、放熱経路の伝熱抵抗が小さくな
り、半導体素子3の冷却効果を高めることができる。
【0031】次の表2は、図1および図2に示す絶縁基
体1,21と放熱板13との組合わせを試験サンプルと
して、大気雰囲気中で−40℃と125℃の各温度に制
御した恒温層にそれぞれ15分ずつ保持する1サイクル
を繰返す温度サイクル試験を、本発明と従来のセラミッ
ク材とを比較して行った結果の一例を示す。
【0032】
【表2】
【0033】従来のパッケージ用セラミック材では、ハ
ンダや樹脂で放熱板13を接合しても、温度サイクルの
早い段階で接合部にクラックが発生してしまう。図1の
パッケージタイプで、接合面積があまり大きくならない
ような場合に、銀ロウで接合可能となる。図2のパッケ
ージタイプでは、銀ロウで接合しても、凹所11のコー
ナー部などにクラックが入りやすい。本発明のセラミッ
ク材では、導体メタライズとして銅を用いるため、融点
の問題で銀ロウは使用不可能であるけれども、ハンダお
よび樹脂を接合材として用いれば良好な接合を行うこと
ができる。
【0034】なお、図1および図2の実施形態では、フ
ラット型のパッケージ4,24について本発明をそれぞ
れ実施しているけれども、他の型のパッケージについて
も同様に実施することができる。また、放熱体として放
熱板13を用いているけれども、銅もしくは銅を主成分
とする金属は機械加工性が良好であるので、フィンなど
を付けて放熱効果を高めることも容易である。さらに、
絶縁基体1,21の線熱膨張係数が銅に近付いているの
で、蓋体2についても銅や銅を主成分とする金属を使用
し、コスト低減等を図ることもできる。
【0035】
【実施例】以下本発明の絶縁基体1,21のセラミック
材を、さらに具体的な例で説明する。リチウム珪酸ガラ
スとしては、次の2種のガラスを準備する。 重量比率で74%SiO2−14%Li2O−4%Al
23−2%P25−2%K2O−2%ZnO−2%Na2
O(Pb含有量50ppm以下、屈伏点480℃) 重量比率で78%SiO2−10%Li2O−4%Al
23−2%P25−5%K2O−1%Na2O(Pb含有
量50ppm以下、屈伏点780℃) これらの2種のガラスに対して、前述の表1に示したフ
ィラーを組合わせ、得られる焼結体に対し、40〜40
0℃の線熱膨張係数や他の物性値を測定した結果を次の
表3に示す。
【0036】
【表3】
【0037】誘電損失は、焼結体を直径60mm、厚さ
2mmに加工し、JISC2141の手法で、LCRメ
ータ(Y.H.P.社製4284A型)を用いて求め、
また比誘電率はLCRメータを用いて1MHz、1.0
Vrmsの条件で25℃における静電容量を測定し、こ
の静電容量から25℃における比誘電率を算出した。ま
たメタライズ配線層として銅(Cu)を同時焼成により
被着形成し、メタライズ配線層の剥離、溶融、焼結不良
などについての評価も行った。
【0038】なお、評価のためのサンプルは、表3に示
す各原料組成物を用いて、溶媒としてのトルエンとイソ
プロピルアルコール、バインダとしてのアクリル樹脂、
可塑剤としてのDBP(ジブチルフタレート)を用い
て、ドクターブレード法により厚み500μmのグリー
ンシート成形体を作成し、その表面にCuメタライズ配
線用金属ペーストをスクリーン印刷法に基づいて塗布し
た。そして次にこれを700℃でN2+S2O雰囲気中で
脱バインダ処理し、各焼成温度で窒素雰囲気中でメタラ
イズ配線層と絶縁基板とを同時に焼成し、パッケージ用
の配線基板を作成した。
【0039】本実施例によるセラミック材は線熱膨張係
数が10〜20ppm/℃の範囲であるので、放熱体と
して使用する銅もしくは銅を主成分とする金属との線熱
膨張係数の差が小さくなり、熱応力によるクラック等の
発生のおそれがない。
【0040】また、本実施例によるセラミック材は、焼
結温度がアルミナセラミックなどと比較して低くなるの
で、メタライズ配線層にCuなどの導電率の高い金属を
用いることができる。アルミナセラミックなどでは、焼
結温度が高いので、メタライズ配線層にはモリブデン
(Mo)やタングステン(W)などの高融点金属材料を
用いる必要があり、導電性はあまり大きくないので、電
気抵抗値が高くなり、半導体集積回路素子に対する信号
の伝達の際の損失が大きくなる。本実施例では、銅をメ
タライズ配線層に使用することができるので、メタライ
ズ配線層の電気抵抗値が小さくなり、信号の減衰量も減
少する。
【0041】また、比誘電率は、アルミナが約10であ
るのに比較すると小さくなる。比誘電率が大きいと、メ
タライズ配線層の単位長さ当たりの静電容量が大きくな
り、電気信号の伝搬の際に遅延が生じ、高速駆動ができ
なくなってしまう。本実施例のセラミック材は、比誘電
率が従来のアルミナよりも小さいので、より高速の信号
を伝搬することができる。
【0042】
【発明の効果】以上のように本発明によれば、放熱体を
熱伝導率が良好な銅もしくは銅を主成分とする金属で形
成するので、半導体素子から発生する熱に対して良好な
放熱効果を得ることができる。絶縁基体を放熱体との間
で線熱膨張係数の差が小さいセラミック材で形成するの
で、熱応力によるクラック等の発生のおそれがなく、比
較的低コストで信頼性の高いパッケージを得ることがで
きる。
【0043】放熱体を形成する銅もしくは銅を主成分と
する金属は、加工性が良好で、材料コストや製造コスト
が低い材料であることから、製品としてのパッケージを
安価なものとすることもできる。
【図面の簡単な説明】
【図1】本発明の実施の一形態の構成を示す概略的な断
面図である。
【図2】本発明の実施の他の形態の概略的な断面図であ
る。
【符号の説明】
1,21 絶縁基体 2 蓋体 3 半導体素子 4,24 パッケージ 5 メタライズ配線層 6 ボンディングワイヤ 7 外部リード端子 8,10 ロウ材 9,14 メタライズ層 11,22 凹所 13 放熱板 15 接合層 23 貫通孔
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 23/34 - 23/473

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】 内部に半導体素子を収納するための空所
    を有し、外部に放熱体が接合される絶縁基体を含む半導
    体素子収納用パッケージであって、 前記放熱体は、銅もしくは銅を主成分とする金属で形成
    され、 前記絶縁基体は、40〜400℃における線熱膨張係数
    が10〜20ppm/℃のセラミック材で形成され、 該セラミック材は、 酸化リチウム(Li2O)を5〜30重量%含有するリ
    チウム珪酸ガラス20〜80体積%と、 40〜400℃における線熟膨張係数が8ppm/℃以
    上であるフィラー80〜20体積%とを含む成形体を焼
    成して得られる焼結体から成ることを特徴とする半導体
    素子収納用パッケージ。
JP32040496A 1996-11-29 1996-11-29 半導体素子収納用パッケージ Expired - Fee Related JP3352344B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32040496A JP3352344B2 (ja) 1996-11-29 1996-11-29 半導体素子収納用パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32040496A JP3352344B2 (ja) 1996-11-29 1996-11-29 半導体素子収納用パッケージ

Publications (2)

Publication Number Publication Date
JPH10163390A JPH10163390A (ja) 1998-06-19
JP3352344B2 true JP3352344B2 (ja) 2002-12-03

Family

ID=18121090

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32040496A Expired - Fee Related JP3352344B2 (ja) 1996-11-29 1996-11-29 半導体素子収納用パッケージ

Country Status (1)

Country Link
JP (1) JP3352344B2 (ja)

Also Published As

Publication number Publication date
JPH10163390A (ja) 1998-06-19

Similar Documents

Publication Publication Date Title
JP3426926B2 (ja) 配線基板およびその実装構造
JP3390617B2 (ja) 半導体素子収納用パッケージ
JP3352344B2 (ja) 半導体素子収納用パッケージ
JP3450167B2 (ja) 半導体素子収納用パッケージ
JP3420450B2 (ja) 半導体素子収納用パッケージ
JPH09142880A (ja) ガラス−セラミック焼結体およびそれを用いた配線基板
JP3439962B2 (ja) 半導体素子収納用パッケージ
JP3339999B2 (ja) 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造
JP3699571B2 (ja) 配線基板およびその実装構造
JP3323043B2 (ja) 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造
JP3323074B2 (ja) 配線基板、半導体素子収納用パッケージおよびその実装構造
JP3085667B2 (ja) 高周波用磁器組成物および高周波用磁器並びにその製造方法
JP3193275B2 (ja) 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造
JP3305579B2 (ja) 配線基板、半導体素子収納用パッケージおよび実装構造
JP3064273B2 (ja) 高周波用磁器
JP3450998B2 (ja) 配線基板およびその実装構造
JP3210844B2 (ja) 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造
JP3439963B2 (ja) 半導体素子収納用パッケージ
JP3210837B2 (ja) 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造
JP3131191B2 (ja) 高周波用磁器組成物および高周波用磁器
JP3466454B2 (ja) 配線基板
JP2003142618A (ja) 半導体素子収納用パッケージ
JPH1117065A (ja) 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造
JPH11335156A (ja) 低温焼成磁器組成物および磁器の製造方法
JP2003124376A (ja) 半導体素子収納用パッケージ

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees