JPH09142880A - ガラス−セラミック焼結体およびそれを用いた配線基板 - Google Patents
ガラス−セラミック焼結体およびそれを用いた配線基板Info
- Publication number
- JPH09142880A JPH09142880A JP7305622A JP30562295A JPH09142880A JP H09142880 A JPH09142880 A JP H09142880A JP 7305622 A JP7305622 A JP 7305622A JP 30562295 A JP30562295 A JP 30562295A JP H09142880 A JPH09142880 A JP H09142880A
- Authority
- JP
- Japan
- Prior art keywords
- glass
- thermal expansion
- package
- wiring
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Landscapes
- Compositions Of Oxide Ceramics (AREA)
- Glass Compositions (AREA)
Abstract
(57)【要約】
【課題】Ｃｕ等の配線と同時焼成が可能なガラスセラミ
ックス焼結体を基板とする配線基板をプリント基板に実
装した際に、熱膨張係数差が大きく長期に安定した実装
ができない。 【解決手段】絶縁基板１の表面あるいは内部にメタライ
ズ配線層３が配設された配線基板において、絶縁基板１
を、結晶相５０〜９９重量％と、ガラス相１〜５０重量
％から構成され、結晶相として、フォルステライト及び
エンスタタイトを合計で２０〜８５重量％含有するとと
もに、４０〜４００℃における熱膨張係数が８〜１８ｐ
ｐｍ／℃のガラス−セラミック焼結体により構成する。
ックス焼結体を基板とする配線基板をプリント基板に実
装した際に、熱膨張係数差が大きく長期に安定した実装
ができない。 【解決手段】絶縁基板１の表面あるいは内部にメタライ
ズ配線層３が配設された配線基板において、絶縁基板１
を、結晶相５０〜９９重量％と、ガラス相１〜５０重量
％から構成され、結晶相として、フォルステライト及び
エンスタタイトを合計で２０〜８５重量％含有するとと
もに、４０〜４００℃における熱膨張係数が８〜１８ｐ
ｐｍ／℃のガラス−セラミック焼結体により構成する。
Description
【０００１】
【発明の属する技術分野】本発明は、高熱膨張の回路基
板に実装される半導体素子等を搭載した配線基板等に好
適なガラス−セラミック焼結体およびそれを用いた配線
基板に関する。
板に実装される半導体素子等を搭載した配線基板等に好
適なガラス−セラミック焼結体およびそれを用いた配線
基板に関する。
【０００２】
【従来技術】従来、配線基板は、絶縁基板の表面あるい
は内部にメタライズ配線層が配設された構造からなる。
また、この配線基板を用いた代表的な例として、半導体
素子、特にＬＳＩ（大規模集積回路素子）等の半導体集
積回路素子を収容するための半導体素子収納用パッケー
ジが挙げられる。
は内部にメタライズ配線層が配設された構造からなる。
また、この配線基板を用いた代表的な例として、半導体
素子、特にＬＳＩ（大規模集積回路素子）等の半導体集
積回路素子を収容するための半導体素子収納用パッケー
ジが挙げられる。
【０００３】また、かかる半導体素子収納用パッケージ
は、外部電気回路基板の配線導体と接続するには、パッ
ケージの絶縁基板に接続された接続端子と外部電気回路
基板の配線導体とを半田等により電気的に接続すること
ができる。
は、外部電気回路基板の配線導体と接続するには、パッ
ケージの絶縁基板に接続された接続端子と外部電気回路
基板の配線導体とを半田等により電気的に接続すること
ができる。
【０００４】一般に、半導体素子の集積度が高まるほ
ど、半導体素子に形成される電極数も増大するが、これ
に伴いこれを収納する半導体収納用パッケージにおける
接続端子数も増大することになる。ところが、電極数が
増大するに伴いパッケージ自体の寸法を大きくするにも
限界があるため、パッケージにおける接続端子の密度を
高くすることが必要となる。
ど、半導体素子に形成される電極数も増大するが、これ
に伴いこれを収納する半導体収納用パッケージにおける
接続端子数も増大することになる。ところが、電極数が
増大するに伴いパッケージ自体の寸法を大きくするにも
限界があるため、パッケージにおける接続端子の密度を
高くすることが必要となる。
【０００５】これまでのパッケージにおける端子の密度
を高めるための構造としては、パッケージの下面にコバ
ールなどの金属ピンを接続したピングリッドアレイ（Ｐ
ＧＡ）が最も一般的であるが、最近では、パッケージの
４つの側面に導出されたメタライズ配線層にガルウィン
グ状（Ｌ字状）の金属ピンが接続されたタイプのクワッ
ドフラットパッケージ（ＱＦＰ）、パッケージの４つの
側面に電極パッドを備え、リードピンがないリードレス
チップキャリア（ＬＣＣ）、さらに絶縁基板の下面に半
田からなる球状端子を多数配置したボールグリッドアレ
イ（ＢＧＡ）等があり、これらの中でもＢＧＡが最も高
密度化が可能であると言われている。
を高めるための構造としては、パッケージの下面にコバ
ールなどの金属ピンを接続したピングリッドアレイ（Ｐ
ＧＡ）が最も一般的であるが、最近では、パッケージの
４つの側面に導出されたメタライズ配線層にガルウィン
グ状（Ｌ字状）の金属ピンが接続されたタイプのクワッ
ドフラットパッケージ（ＱＦＰ）、パッケージの４つの
側面に電極パッドを備え、リードピンがないリードレス
チップキャリア（ＬＣＣ）、さらに絶縁基板の下面に半
田からなる球状端子を多数配置したボールグリッドアレ
イ（ＢＧＡ）等があり、これらの中でもＢＧＡが最も高
密度化が可能であると言われている。
【０００６】このボールグリッドアレイ（ＢＧＡ）は接
続端子を接続パッドに半田などのロウ材からなる球状端
子をロウ付けした端子により構成し、この球状端子を外
部電気回路基板の配線導体上に載置当接させ、しかる
後、この端子を約２５０〜４００℃の温度で加熱溶融
し、球状端子を配線導体に接合させることによって外部
電気回路基板上に実装することが行われている。このよ
うな実装構造により、半導体素子収納用パッケージの内
部に収容されている半導体素子はその各電極がメタライ
ズ配線層及び接続端子を介して外部電気回路に電気的に
接続される。
続端子を接続パッドに半田などのロウ材からなる球状端
子をロウ付けした端子により構成し、この球状端子を外
部電気回路基板の配線導体上に載置当接させ、しかる
後、この端子を約２５０〜４００℃の温度で加熱溶融
し、球状端子を配線導体に接合させることによって外部
電気回路基板上に実装することが行われている。このよ
うな実装構造により、半導体素子収納用パッケージの内
部に収容されている半導体素子はその各電極がメタライ
ズ配線層及び接続端子を介して外部電気回路に電気的に
接続される。
【０００７】また、半導体素子収納用パッケージにおけ
る絶縁基板としては、これまでアルミナやムライトなど
の焼結体が用いられているが、最近では、低温で焼結が
可能で、配線層として安価なＣｕやＡｇ等を用いること
ができるとして、ガラス−セラミックスなどの焼結体
が、例えば、特開昭５０−１１９８１４号、特開昭５８
−１７６６５１号、特公平３−５９０２９号、特公平３
−３７７５８号等にて提案されている。
る絶縁基板としては、これまでアルミナやムライトなど
の焼結体が用いられているが、最近では、低温で焼結が
可能で、配線層として安価なＣｕやＡｇ等を用いること
ができるとして、ガラス−セラミックスなどの焼結体
が、例えば、特開昭５０−１１９８１４号、特開昭５８
−１７６６５１号、特公平３−５９０２９号、特公平３
−３７７５８号等にて提案されている。
【０００８】
【発明が解決しようとする課題】これらのパッケージに
おける絶縁基板として一般に使用されているアルミナ、
ムライトなどのセラミックスは、２００ＭＰａ以上の高
強度を有するものの、その熱膨張係数は約４〜７ｐｐｍ
／℃程度であるのに対して、外部電気回路基板として最
も多用されるガラス−エポキシなどのプリント基板の熱
膨張係数は１２〜１８ｐｐｍ／℃と非常に大きい。
おける絶縁基板として一般に使用されているアルミナ、
ムライトなどのセラミックスは、２００ＭＰａ以上の高
強度を有するものの、その熱膨張係数は約４〜７ｐｐｍ
／℃程度であるのに対して、外部電気回路基板として最
も多用されるガラス−エポキシなどのプリント基板の熱
膨張係数は１２〜１８ｐｐｍ／℃と非常に大きい。
【０００９】そのため、半導体素子収納用パッケージを
上記プリント基板などの外部電気回路基板に実装した場
合、作動時に発する熱が絶縁基板と外部電気回路基板の
両方に繰り返し印加されると絶縁基板と外部電気回路基
板との間の熱膨張係数差に起因する大きな熱応力が発生
する。この熱応力は、パッケージにおける端子数が３０
０以下の比較的少なく、パッケージ自体が小型である場
合には影響は小さいが、端子数が増大するとともにパッ
ケージが大型化するに従い、その影響が増大する傾向に
ある。
上記プリント基板などの外部電気回路基板に実装した場
合、作動時に発する熱が絶縁基板と外部電気回路基板の
両方に繰り返し印加されると絶縁基板と外部電気回路基
板との間の熱膨張係数差に起因する大きな熱応力が発生
する。この熱応力は、パッケージにおける端子数が３０
０以下の比較的少なく、パッケージ自体が小型である場
合には影響は小さいが、端子数が増大するとともにパッ
ケージが大型化するに従い、その影響が増大する傾向に
ある。
【００１０】例えば、半導体装置の作動および停止の繰
り返しにより熱応力が繰り返し印加されると、この熱応
力がパッケージの絶縁基板下面の接続端子や、接続端子
と外部電気回路基板の配線導体との接合界面に作用し、
その結果、接続端子が絶縁基板より剥離したり、接続端
子が回路基板の配線導体から剥離し、半導体素子収納用
パッケージの接続端子を外部電極回路の配線導体に長期
にわたり安定に電気的接続させることができないという
欠点を有していた。
り返しにより熱応力が繰り返し印加されると、この熱応
力がパッケージの絶縁基板下面の接続端子や、接続端子
と外部電気回路基板の配線導体との接合界面に作用し、
その結果、接続端子が絶縁基板より剥離したり、接続端
子が回路基板の配線導体から剥離し、半導体素子収納用
パッケージの接続端子を外部電極回路の配線導体に長期
にわたり安定に電気的接続させることができないという
欠点を有していた。
【００１１】このような傾向は、パッケージ構造上、接
続端子や金属ピンからなるＰＧＡの場合にはピン自体が
応力を緩衝するが、前述したＱＦＰ、ＢＧＡなどのよう
に外部電気回路基板に直接的に接続される構造のパッケ
ージをにおいては、基板が大型化した場合には致命的な
欠点となっていた。
続端子や金属ピンからなるＰＧＡの場合にはピン自体が
応力を緩衝するが、前述したＱＦＰ、ＢＧＡなどのよう
に外部電気回路基板に直接的に接続される構造のパッケ
ージをにおいては、基板が大型化した場合には致命的な
欠点となっていた。
【００１２】また、上述した公報により提案される従来
のガラスセラミミック焼結体においても、Ｓｉ基板から
なる半導体素子との熱膨張係数の整合が重視されるた
め、それらの熱膨張係数はせいぜい８ｐｐｍ／℃程度で
あり、プリント基板との熱膨張係数差にかかる問題につ
いてはほとんど検討されていないのが現状であった。
のガラスセラミミック焼結体においても、Ｓｉ基板から
なる半導体素子との熱膨張係数の整合が重視されるた
め、それらの熱膨張係数はせいぜい８ｐｐｍ／℃程度で
あり、プリント基板との熱膨張係数差にかかる問題につ
いてはほとんど検討されていないのが現状であった。
【００１３】従って、本発明は、高熱膨張特性を有する
絶縁基板の表面あるいは内部にメタライズ配線層を具備
する配線基板や、高熱膨張特性を有し且つ半導体素子が
収納された半導体素子収納用パッケージをガラス−エポ
キシ樹脂等を絶縁体とする外部電気回路に対して、強固
に且つ長期にわたり安定した接続状態を維持できる高信
頼性の配線基板になりうるガラス−セラミック焼結体
と、それを用いた配線基板とを提供することを目的とす
るものである。
絶縁基板の表面あるいは内部にメタライズ配線層を具備
する配線基板や、高熱膨張特性を有し且つ半導体素子が
収納された半導体素子収納用パッケージをガラス−エポ
キシ樹脂等を絶縁体とする外部電気回路に対して、強固
に且つ長期にわたり安定した接続状態を維持できる高信
頼性の配線基板になりうるガラス−セラミック焼結体
と、それを用いた配線基板とを提供することを目的とす
るものである。
【００１４】
【課題を解決するための手段】本発明のガラスセラミッ
ク焼結体は、結晶相５０〜９９重量％と、ガラス相１〜
５０重量％から構成され、前記結晶相として、フォルス
テライト及びエンスタタイトを合計で２０〜８５重量％
含有するとともに、４０〜４００℃における熱膨張係数
が８〜１８ｐｐｍ／℃であることを特徴とするガラス−
セラミック焼結体であり、さらには結晶相中にはリチウ
ムシリケートを含むことを特徴とするものである。
ク焼結体は、結晶相５０〜９９重量％と、ガラス相１〜
５０重量％から構成され、前記結晶相として、フォルス
テライト及びエンスタタイトを合計で２０〜８５重量％
含有するとともに、４０〜４００℃における熱膨張係数
が８〜１８ｐｐｍ／℃であることを特徴とするガラス−
セラミック焼結体であり、さらには結晶相中にはリチウ
ムシリケートを含むことを特徴とするものである。
【００１５】また、本発明によれば、絶縁基板の表面あ
るいは内部にメタライズ配線層が配設された配線基板に
おいて、絶縁基板が、結晶相５０〜９９重量％と、ガラ
ス相１〜５０重量％から構成され、前記結晶相として、
フォルステライト及びエンスタタイトを合計で２０〜８
５重量％含有するとともに、４０〜４００℃における熱
膨張係数が８〜１８ｐｐｍ／℃のガラス−セラミック焼
結体からなることを特徴とするものである。
るいは内部にメタライズ配線層が配設された配線基板に
おいて、絶縁基板が、結晶相５０〜９９重量％と、ガラ
ス相１〜５０重量％から構成され、前記結晶相として、
フォルステライト及びエンスタタイトを合計で２０〜８
５重量％含有するとともに、４０〜４００℃における熱
膨張係数が８〜１８ｐｐｍ／℃のガラス−セラミック焼
結体からなることを特徴とするものである。
【００１６】
【作用】本発明では、ガラス−エポキシ基板などのプリ
ント基板からなる外部電気回路に対して実装される半導
体素子収納用パッケージ等の配線基板における絶縁基板
として４０〜４００℃の温度範囲における線熱膨張係数
が８〜１８ｐｐｍ／℃のセラミックスを用いることによ
り、絶縁基板と外部電気回路基板との間に両者の線熱膨
張係数の差が小さくなり、その結果、絶縁基板と外部電
気回路基板の線熱膨張係数の相違に起因する熱応力によ
って端子が外部電気回路の配線導体とが接続不良を起こ
すことがなく、これによっても容器内部に収容する半導
体素子と外部電気回路とを長期間にわたり正確に、且つ
強固に電気的接続させることが可能となる。
ント基板からなる外部電気回路に対して実装される半導
体素子収納用パッケージ等の配線基板における絶縁基板
として４０〜４００℃の温度範囲における線熱膨張係数
が８〜１８ｐｐｍ／℃のセラミックスを用いることによ
り、絶縁基板と外部電気回路基板との間に両者の線熱膨
張係数の差が小さくなり、その結果、絶縁基板と外部電
気回路基板の線熱膨張係数の相違に起因する熱応力によ
って端子が外部電気回路の配線導体とが接続不良を起こ
すことがなく、これによっても容器内部に収容する半導
体素子と外部電気回路とを長期間にわたり正確に、且つ
強固に電気的接続させることが可能となる。
【００１７】本発明において結晶相を構成するフォルス
テライトは、それ自体が１０ｐｐｍ／℃、エンスタタイ
トは９ｐｐｍ／℃、リチウムシリケートは１２ｐｐｍ／
℃の高熱膨張係数を有するため、これらの結晶相とガラ
ス相によって、焼結体の熱膨張係数を８〜１８ｐｐｍ／
℃の範囲で容易に制御することができる。
テライトは、それ自体が１０ｐｐｍ／℃、エンスタタイ
トは９ｐｐｍ／℃、リチウムシリケートは１２ｐｐｍ／
℃の高熱膨張係数を有するため、これらの結晶相とガラ
ス相によって、焼結体の熱膨張係数を８〜１８ｐｐｍ／
℃の範囲で容易に制御することができる。
【００１８】なお、ガラスセラミック焼結体において、
結晶相としてフォルステライトに加えて、エンスタタイ
トを含有せしめることによりガラスとフォルステライト
の結合を高め、焼結性を高めることができる。即ち、エ
ンスタタイトの一部はガラスとフォルステライトとの反
応によって生成したものであり、リチウムシリケートを
ガラス相からの析出させることにより、ガラス相の強化
することができる。
結晶相としてフォルステライトに加えて、エンスタタイ
トを含有せしめることによりガラスとフォルステライト
の結合を高め、焼結性を高めることができる。即ち、エ
ンスタタイトの一部はガラスとフォルステライトとの反
応によって生成したものであり、リチウムシリケートを
ガラス相からの析出させることにより、ガラス相の強化
することができる。
【００１９】また、本発明のガラスセラミック焼結体
は、８００〜１０００℃の低温で焼成することができる
ため、配線基板や半導体素子収納用パッケージにおける
配線層として、Ｃｕ、Ａｇなどの安価な導体により形成
することができるため、製品のコストを低減することが
できる。
は、８００〜１０００℃の低温で焼成することができる
ため、配線基板や半導体素子収納用パッケージにおける
配線層として、Ｃｕ、Ａｇなどの安価な導体により形成
することができるため、製品のコストを低減することが
できる。
【００２０】
【発明の実施の形態】以下、本発明を一実施例を示す添
付図面に基づき詳細に説明する。図１及び図２はボール
グリッドアレイ（ＢＧＡ）型の半導体素子収納用パッケ
ージとその実装構造の一実施例を示し、Ａは半導体素子
収納用パッケージ、Ｂは外部電気回路基板である。
付図面に基づき詳細に説明する。図１及び図２はボール
グリッドアレイ（ＢＧＡ）型の半導体素子収納用パッケ
ージとその実装構造の一実施例を示し、Ａは半導体素子
収納用パッケージ、Ｂは外部電気回路基板である。
【００２１】半導体素子収納用パッケージＡは、絶縁基
板１と蓋体２とメタライズ配線層３と端子４およびパッ
ケージの内部に収納される半導体素子５により構成さ
れ、絶縁基板１及び蓋体２は半導体素子５を内部に気密
に収容するための容器６を構成する。つまり、絶縁基板
１は上面中央部に半導体素子５が載置収容される凹部１
ａが設けてあり、凹部１ａ底面には半導体素子５はガラ
ス、樹脂等の接着剤を介して接着固定される。
板１と蓋体２とメタライズ配線層３と端子４およびパッ
ケージの内部に収納される半導体素子５により構成さ
れ、絶縁基板１及び蓋体２は半導体素子５を内部に気密
に収容するための容器６を構成する。つまり、絶縁基板
１は上面中央部に半導体素子５が載置収容される凹部１
ａが設けてあり、凹部１ａ底面には半導体素子５はガラ
ス、樹脂等の接着剤を介して接着固定される。
【００２２】また、絶縁基板１には半導体素子５が載置
収容される凹部１ａの周辺から下面にかけて複数個のメ
タライズ配線層３が被着形成されている。更に絶縁基板
１の下面には図２に示すように多数の凹部１ｂが設けら
れており、凹部１ｂの底面にはメタライズ配線層３と電
気的に接続された接続パッド３ａが被着形成されてい
る。この接続パッド３ａの表面には、外部電気回路基板
Ｂの表面に形成された配線導体８との接続端子として、
半田（錫−鉛合金）などのロウ材から成る突起状端子４
が形成されている。この突起状端子４は、球状もしくは
柱状のロウ材を接続パッド３ａに並べるか、またはスク
リーン印刷法によりロウ材を接続パッド上に印刷するこ
とにより形成される。
収容される凹部１ａの周辺から下面にかけて複数個のメ
タライズ配線層３が被着形成されている。更に絶縁基板
１の下面には図２に示すように多数の凹部１ｂが設けら
れており、凹部１ｂの底面にはメタライズ配線層３と電
気的に接続された接続パッド３ａが被着形成されてい
る。この接続パッド３ａの表面には、外部電気回路基板
Ｂの表面に形成された配線導体８との接続端子として、
半田（錫−鉛合金）などのロウ材から成る突起状端子４
が形成されている。この突起状端子４は、球状もしくは
柱状のロウ材を接続パッド３ａに並べるか、またはスク
リーン印刷法によりロウ材を接続パッド上に印刷するこ
とにより形成される。
【００２３】この接続パッド３ａに取着されている接続
端子４は絶縁基板１の下面に突出部４ａを有しており、
半導体素子５の各電極が接続されている接続パッド３ａ
を外部電気回路基板Ｂの配線導体８に接続させるととも
に半導体素子収納用パッケージＡを外部電気回路基板Ｂ
上に実装させる作用を為す。
端子４は絶縁基板１の下面に突出部４ａを有しており、
半導体素子５の各電極が接続されている接続パッド３ａ
を外部電気回路基板Ｂの配線導体８に接続させるととも
に半導体素子収納用パッケージＡを外部電気回路基板Ｂ
上に実装させる作用を為す。
【００２４】なお、接続パッド３ａと電気的に接続され
たメタライズ配線層３は、半導体素子５の各電極とボン
ディングワイヤ７を介して電気的に接続されることによ
り、半導体素子の電極は、接続パッド３ａと電気的に接
続されることになる。
たメタライズ配線層３は、半導体素子５の各電極とボン
ディングワイヤ７を介して電気的に接続されることによ
り、半導体素子の電極は、接続パッド３ａと電気的に接
続されることになる。
【００２５】一方、外部電気回路基板Ｂとしては、絶縁
体９と配線導体８により構成されており、絶縁体９は、
少なくとも有機樹脂を含む材料からなるプリント基板か
らなる。具体的にはガラス−エポキシ系複合材料等のよ
うに４０〜４００℃における熱膨張係数が１２〜１６ｐ
ｐｍ／℃の絶縁材料からなる。また、この回路基板Ｂの
表面に実装される配線導体８は、絶縁体との熱膨張係数
の整合性と、良電気伝導性の点で、通常、Ｃｕ、Ａｕ、
Ａｌ、Ｎｉ、Ｐｂ−Ｓｎ等の金属導体からなる。
体９と配線導体８により構成されており、絶縁体９は、
少なくとも有機樹脂を含む材料からなるプリント基板か
らなる。具体的にはガラス−エポキシ系複合材料等のよ
うに４０〜４００℃における熱膨張係数が１２〜１６ｐ
ｐｍ／℃の絶縁材料からなる。また、この回路基板Ｂの
表面に実装される配線導体８は、絶縁体との熱膨張係数
の整合性と、良電気伝導性の点で、通常、Ｃｕ、Ａｕ、
Ａｌ、Ｎｉ、Ｐｂ−Ｓｎ等の金属導体からなる。
【００２６】上記半導体素子収納用パッケージＡを上記
外部電気回路基板Ｂに実装するには、パッケージＡの絶
縁基板１下面の接続パッド３ａに取着されている半田か
ら成る突起状端子４を外部電気回路基板Ｂの配線導体８
上に載置当接させ、しかる後、約２５０〜４００℃の温
度で加熱することにより、半田などのロウ材からなる突
起状端子４自体が溶融し、端子４を配線導体８に接合さ
せることによって外部電気回路基板Ｂ上に実装される。
この時、配線導体８の表面には端子４とのロウ材による
接続を容易に行うためにロウ材が被着されていることが
望ましい。
外部電気回路基板Ｂに実装するには、パッケージＡの絶
縁基板１下面の接続パッド３ａに取着されている半田か
ら成る突起状端子４を外部電気回路基板Ｂの配線導体８
上に載置当接させ、しかる後、約２５０〜４００℃の温
度で加熱することにより、半田などのロウ材からなる突
起状端子４自体が溶融し、端子４を配線導体８に接合さ
せることによって外部電気回路基板Ｂ上に実装される。
この時、配線導体８の表面には端子４とのロウ材による
接続を容易に行うためにロウ材が被着されていることが
望ましい。
【００２７】また、他の例として、図３に示すように前
記接続端子として、接続パッド３ａに対して高融点材料
からなる球状端子１０を低融点ロウ材１１によりロウ付
けしたものが適用できる。この高融点材料は、ロウ付け
に使用される低融点ロウ材よりも高融点であることが必
要で、ロウ付け用ロウ材が例えばＰｂ４０重量％−Ｓｎ
６０重量％の低融点の半田からなる場合、球状端子は例
えばＰｂ９０重量％−Ｓｎ１０重量％の高融点半田や、
Ｃｕ、Ａｇ、Ｎｉ、Ａｌ、Ａｕ、Ｐｔ、Ｆｅなどの金属
により構成される。かかる構成においてはパッケージＡ
の絶縁基板１下面の接続パッド３ａに取着されている球
状端子１０を外部電気回路基板Ｂの配線導体８上に載置
当接させ、しかる後、球状端子１０を半田などのロウ材
１２により配線導体８に接着させて外部電気回路基板Ｂ
上に実装することができる。また、低融点のロウ材とし
てＡｕ−Ｓｎ合金を用いて接続端子を外部電気回路基板
に接続してもよく、さらに上記球状端子に代わりに柱状
の端子を用いてもよい。
記接続端子として、接続パッド３ａに対して高融点材料
からなる球状端子１０を低融点ロウ材１１によりロウ付
けしたものが適用できる。この高融点材料は、ロウ付け
に使用される低融点ロウ材よりも高融点であることが必
要で、ロウ付け用ロウ材が例えばＰｂ４０重量％−Ｓｎ
６０重量％の低融点の半田からなる場合、球状端子は例
えばＰｂ９０重量％−Ｓｎ１０重量％の高融点半田や、
Ｃｕ、Ａｇ、Ｎｉ、Ａｌ、Ａｕ、Ｐｔ、Ｆｅなどの金属
により構成される。かかる構成においてはパッケージＡ
の絶縁基板１下面の接続パッド３ａに取着されている球
状端子１０を外部電気回路基板Ｂの配線導体８上に載置
当接させ、しかる後、球状端子１０を半田などのロウ材
１２により配線導体８に接着させて外部電気回路基板Ｂ
上に実装することができる。また、低融点のロウ材とし
てＡｕ−Ｓｎ合金を用いて接続端子を外部電気回路基板
に接続してもよく、さらに上記球状端子に代わりに柱状
の端子を用いてもよい。
【００２８】次に、図４をもとにリードレスチップキャ
リア（ＬＣＣ）型の半導体素子収納用パッケージＣの外
部電気回路基板Ｂへの実装構造について説明する。この
図４において、前記図１と同一部材には、同一の番号を
付与した。図４におけるパッケージＣでは、メタライズ
配線層３が絶縁基板１の側面に導出され、その側面に導
出されたメタライズ層が接続端子４を構成している。ま
た、このパッケージＣでは、例えば、電磁波障害を防止
するために、半導体素子５を収納する凹部１ａにエポキ
シ樹脂等が充填され、また、凹部は導電性樹脂からなる
蓋体１３により密閉されている。また、パッケージＣの
底面にはアースのための導電層１４が形成されている。
リア（ＬＣＣ）型の半導体素子収納用パッケージＣの外
部電気回路基板Ｂへの実装構造について説明する。この
図４において、前記図１と同一部材には、同一の番号を
付与した。図４におけるパッケージＣでは、メタライズ
配線層３が絶縁基板１の側面に導出され、その側面に導
出されたメタライズ層が接続端子４を構成している。ま
た、このパッケージＣでは、例えば、電磁波障害を防止
するために、半導体素子５を収納する凹部１ａにエポキ
シ樹脂等が充填され、また、凹部は導電性樹脂からなる
蓋体１３により密閉されている。また、パッケージＣの
底面にはアースのための導電層１４が形成されている。
【００２９】このパッケージＣを外部電気回路基板Ｂに
実装するには、パッケージＣの絶縁基板１側面の接続端
子４を外部電気回路基板Ｂの配線導体８上に載置当接さ
せてロウ材等により電気的に接続する。この時、接続端
子４や配線導体８の表面にはロウ材による接続を容易に
行うために表面にロウ材が被着形成されていることが望
ましい。
実装するには、パッケージＣの絶縁基板１側面の接続端
子４を外部電気回路基板Ｂの配線導体８上に載置当接さ
せてロウ材等により電気的に接続する。この時、接続端
子４や配線導体８の表面にはロウ材による接続を容易に
行うために表面にロウ材が被着形成されていることが望
ましい。
【００３０】本発明によれば、このような外部電気回路
基板Ｂの表面に実装される半導体素子収納用パッケージ
として、その絶縁基板１を構成するガラスセラミック焼
結体が４０〜４００℃の温度範囲における線熱膨張係数
が８〜１８ｐｐｍ／℃、特に９〜１４ｐｐｍ／℃の焼結
体からなることが重要である。これは、前述した外部電
気回路基板Ｂとの熱膨張差により熱応力の発生を緩和
し、外部電気回路基板ＢとパッケージＡとの電気的接続
状態を長期にわたり良好な状態に維持するために重要で
あり、この線熱膨張係数が８ｐｐｍ／℃より小さいか、
あるいは１８ｐｐｍ／℃より大きいと、いずれも熱膨張
差に起因する熱応力が大きくなり、外部電気回路基板Ｂ
とパッケージＡとの電気的接続状態が悪化することを防
止することができない。
基板Ｂの表面に実装される半導体素子収納用パッケージ
として、その絶縁基板１を構成するガラスセラミック焼
結体が４０〜４００℃の温度範囲における線熱膨張係数
が８〜１８ｐｐｍ／℃、特に９〜１４ｐｐｍ／℃の焼結
体からなることが重要である。これは、前述した外部電
気回路基板Ｂとの熱膨張差により熱応力の発生を緩和
し、外部電気回路基板ＢとパッケージＡとの電気的接続
状態を長期にわたり良好な状態に維持するために重要で
あり、この線熱膨張係数が８ｐｐｍ／℃より小さいか、
あるいは１８ｐｐｍ／℃より大きいと、いずれも熱膨張
差に起因する熱応力が大きくなり、外部電気回路基板Ｂ
とパッケージＡとの電気的接続状態が悪化することを防
止することができない。
【００３１】なお、絶縁基板の熱膨張係数が８〜１８ｐ
ｐｍ／℃と大きくなるに伴い、Ｓｉを基板とする半導体
素子との熱膨張差が逆に大きくなってしまうため、絶縁
基板１に半導体素子５を接着するには、そのガラス、有
機系接着財などのから適宜選択することが必要である。
熱膨張係数差による応力を緩衝するには、可撓性の材料
により構成することが望ましく、例えば、エポキシ系、
ポリイミド系の有機系接着材や、この接着材にＡｇなど
の金属を添加したものが好適に使用される。
ｐｍ／℃と大きくなるに伴い、Ｓｉを基板とする半導体
素子との熱膨張差が逆に大きくなってしまうため、絶縁
基板１に半導体素子５を接着するには、そのガラス、有
機系接着財などのから適宜選択することが必要である。
熱膨張係数差による応力を緩衝するには、可撓性の材料
により構成することが望ましく、例えば、エポキシ系、
ポリイミド系の有機系接着材や、この接着材にＡｇなど
の金属を添加したものが好適に使用される。
【００３２】上記の配線基板の絶縁基板を構成する本発
明のガラスセラミック焼結体は、結晶相５０〜９９重量
％と、ガラス相１〜５０重量％から構成されるものであ
り、結晶相中に、フォルステライト及びエンスタタイト
を合計で全量中２０〜８５重量％の割合で含有すること
が重要である。フォルステライトは、それ自体で熱膨張
係数が１０ｐｐｍ／℃、エンステタイトが９ｐｐｍ／℃
といずれも高い熱膨張係数を有するものであり、これら
の結晶相を含有することにより、高熱膨張特性を安定に
得られる。
明のガラスセラミック焼結体は、結晶相５０〜９９重量
％と、ガラス相１〜５０重量％から構成されるものであ
り、結晶相中に、フォルステライト及びエンスタタイト
を合計で全量中２０〜８５重量％の割合で含有すること
が重要である。フォルステライトは、それ自体で熱膨張
係数が１０ｐｐｍ／℃、エンステタイトが９ｐｐｍ／℃
といずれも高い熱膨張係数を有するものであり、これら
の結晶相を含有することにより、高熱膨張特性を安定に
得られる。
【００３３】フォルステライト及びエンスタタイトの量
が２０重量％より少ないと熱膨張係数を８〜１８ｐｐｍ
／℃の範囲に制御することが難 くなるとともに、ガラ
スの含有量が増加し、製品単価が高くなる原因になる。
逆に、８５重量％より多いと、焼結不良となり、緻密な
焼結体が得られない。好ましくは、６０〜７５重量％が
良い。
が２０重量％より少ないと熱膨張係数を８〜１８ｐｐｍ
／℃の範囲に制御することが難 くなるとともに、ガラ
スの含有量が増加し、製品単価が高くなる原因になる。
逆に、８５重量％より多いと、焼結不良となり、緻密な
焼結体が得られない。好ましくは、６０〜７５重量％が
良い。
【００３４】また、本発明によれば、結晶相としてリチ
ウムシリケートをさらに含有することが望ましい。この
リチウムシリケートも１２ｐｐｍ／℃の熱膨張係数を有
することから高熱膨張化の安定化に寄与するとともに、
強度向上効果を有する。このリチウムシリケートは結晶
化ガラスから焼結過程で析出したものであることが望ま
しい。リチウムシリケート結晶を析出させるためには結
晶性ガラス中にＬｉ２Ｏ量が５〜３０重量％であること
が必要である。
ウムシリケートをさらに含有することが望ましい。この
リチウムシリケートも１２ｐｐｍ／℃の熱膨張係数を有
することから高熱膨張化の安定化に寄与するとともに、
強度向上効果を有する。このリチウムシリケートは結晶
化ガラスから焼結過程で析出したものであることが望ま
しい。リチウムシリケート結晶を析出させるためには結
晶性ガラス中にＬｉ２Ｏ量が５〜３０重量％であること
が必要である。
【００３５】かかる観点から、結晶性ガラス組成は、Ｌ
ｉ２ Ｏ量を５〜３０重量％、ＳｉＯ2 を５０〜８５重
量％、Ａｌ2 Ｏ3 、ＭｇＯ、ＺｎＯ、Ｎａ2 Ｏ、ＴｉＯ
2 、Ｋ2 Ｏ、Ｐ2 Ｏ5 の群から選ばれる少なくとも１種
以上を５〜２０重量％の割合で含有する組成物が望まし
い。具体的な系としては、ＳｉＯ2 −Ｌｉ2 Ｏ−Ａｌ2
Ｏ3 、ＳｉＯ2 −Ｌｉ2 Ｏ−ＭｇＯ、ＳｉＯ2 −Ｌｉ2
Ｏ−ＺｎＯ、ＳｉＯ2 −Ｌｉ2 Ｏ−ＭｇＯ−Ａｌ2 Ｏ3
−Ｎａ2 Ｏ−Ｆ、ＳｉＯ2 −Ｌｉ2 Ｏ−ＭｇＯ−Ａｌ2
Ｏ3 −ＴｉＯ2 、ＳｉＯ2 −Ｌｉ2 Ｏ−Ａｌ2 Ｏ3 −Ｋ
2 Ｏ−Ｐ2 Ｏ5 、ＳｉＯ2 −Ｌｉ2 Ｏ−Ａｌ2 Ｏ3 −Ｋ
2 Ｏ−Ｎａ2 Ｏ−ＺｎＯ、ＳｉＯ2 −Ｌｉ2 Ｏ−Ａｌ2
Ｏ3 −Ｋ2 Ｏ−Ｎａ2 Ｏ−Ｐ2 Ｏ5 −ＺｎＯ、等が挙げ
られる。
ｉ２ Ｏ量を５〜３０重量％、ＳｉＯ2 を５０〜８５重
量％、Ａｌ2 Ｏ3 、ＭｇＯ、ＺｎＯ、Ｎａ2 Ｏ、ＴｉＯ
2 、Ｋ2 Ｏ、Ｐ2 Ｏ5 の群から選ばれる少なくとも１種
以上を５〜２０重量％の割合で含有する組成物が望まし
い。具体的な系としては、ＳｉＯ2 −Ｌｉ2 Ｏ−Ａｌ2
Ｏ3 、ＳｉＯ2 −Ｌｉ2 Ｏ−ＭｇＯ、ＳｉＯ2 −Ｌｉ2
Ｏ−ＺｎＯ、ＳｉＯ2 −Ｌｉ2 Ｏ−ＭｇＯ−Ａｌ2 Ｏ3
−Ｎａ2 Ｏ−Ｆ、ＳｉＯ2 −Ｌｉ2 Ｏ−ＭｇＯ−Ａｌ2
Ｏ3 −ＴｉＯ2 、ＳｉＯ2 −Ｌｉ2 Ｏ−Ａｌ2 Ｏ3 −Ｋ
2 Ｏ−Ｐ2 Ｏ5 、ＳｉＯ2 −Ｌｉ2 Ｏ−Ａｌ2 Ｏ3 −Ｋ
2 Ｏ−Ｎａ2 Ｏ−ＺｎＯ、ＳｉＯ2 −Ｌｉ2 Ｏ−Ａｌ2
Ｏ3 −Ｋ2 Ｏ−Ｎａ2 Ｏ−Ｐ2 Ｏ5 −ＺｎＯ、等が挙げ
られる。
【００３６】さらに、結晶相としては、熱膨張係数の制
御のために他の結晶成分を含有することもできる。他の
結晶成分としては、少なくとも４０〜４００℃における
熱膨張係数が６ｐｐｍ／℃以上の金属酸化物、例えば、
クリストバライト（ＳｉＯ2）、クォーツ（Ｓｉ
Ｏ2 ）、スピネル（ＭｇＯ・Ａｌ2 Ｏ3 ）、マグネシア
（ＭｇＯ）、アルミナ（Ａｌ2 Ｏ3 ）、ペタライト（Ｌ
ｉＡｌＳｉ4 Ｏ10）等を添加してもよい。
御のために他の結晶成分を含有することもできる。他の
結晶成分としては、少なくとも４０〜４００℃における
熱膨張係数が６ｐｐｍ／℃以上の金属酸化物、例えば、
クリストバライト（ＳｉＯ2）、クォーツ（Ｓｉ
Ｏ2 ）、スピネル（ＭｇＯ・Ａｌ2 Ｏ3 ）、マグネシア
（ＭｇＯ）、アルミナ（Ａｌ2 Ｏ3 ）、ペタライト（Ｌ
ｉＡｌＳｉ4 Ｏ10）等を添加してもよい。
【００３７】次に、上記のガラスセラミック焼結体を作
製するための具体的な方法について説明すると、出発原
料としてフォルステライト粉末とエンスタタイト粉末お
よび結晶化ガラス粉末を用いる方法と、フォルステライ
ト粉末と、結晶化ガラス粉末とを用いる方法がある。
製するための具体的な方法について説明すると、出発原
料としてフォルステライト粉末とエンスタタイト粉末お
よび結晶化ガラス粉末を用いる方法と、フォルステライ
ト粉末と、結晶化ガラス粉末とを用いる方法がある。
【００３８】前者の場合には、フォルステライト粉末と
エンスタタイト粉末とを２０〜８５重量％、残部を前述
した結晶化ガラスとなる組成で混合する。この混合物を
所望の成形手段、例えば、ドクターブレード法、金型プ
レス法、押出し成形法、圧延法等により任意の形状、例
えばシート状に成形後、酸化性雰囲気中で８００〜１０
００℃の温度で焼成することにより得られる。
エンスタタイト粉末とを２０〜８５重量％、残部を前述
した結晶化ガラスとなる組成で混合する。この混合物を
所望の成形手段、例えば、ドクターブレード法、金型プ
レス法、押出し成形法、圧延法等により任意の形状、例
えばシート状に成形後、酸化性雰囲気中で８００〜１０
００℃の温度で焼成することにより得られる。
【００３９】後者の場合には、エンスタタイト（ＭｇＯ
・ＳｉＯ2 ）は、フォルステライト（２ＭｇＯ・ＳｉＯ
2 ）よりもＳｉＯ2 が多量に含む成分であることから、
焼結過程においてフォルステライトの一部にＳｉＯ2 が
固溶反応してエンスタタイトに変換される反応を生じさ
せる。そのため、結晶化ガラス中に少なくともＳｉＯ2
が５０重量％以上含有される結晶化ガラスを用いて、フ
ォルステライトを２０〜８５重量％、残部が結晶化ガラ
スとなる組成で混合し、これを上述した方法により成形
後、酸化性雰囲気中で８００〜１０００℃の温度で焼成
することにより、エンスタタイトを生成させることがで
きる。
・ＳｉＯ2 ）は、フォルステライト（２ＭｇＯ・ＳｉＯ
2 ）よりもＳｉＯ2 が多量に含む成分であることから、
焼結過程においてフォルステライトの一部にＳｉＯ2 が
固溶反応してエンスタタイトに変換される反応を生じさ
せる。そのため、結晶化ガラス中に少なくともＳｉＯ2
が５０重量％以上含有される結晶化ガラスを用いて、フ
ォルステライトを２０〜８５重量％、残部が結晶化ガラ
スとなる組成で混合し、これを上述した方法により成形
後、酸化性雰囲気中で８００〜１０００℃の温度で焼成
することにより、エンスタタイトを生成させることがで
きる。
【００４０】本発明のガラスセラミック焼結体を用いて
配線基板を作製するには、絶縁基板を構成するための上
述した原料粉末に適当な有機バインダー、可塑剤、溶剤
を添加混合して泥漿物を作るとともに該泥漿物をドクタ
ーブレード法やカレンダーロール法を採用することによ
ってグリーンシート（生シート）と作製する。そして、
メタライズ配線層及び接続パッドを形成するため、Ｃ
ｕ、Ａｇ、Ｎｉ、Ｐｄ，Ａｕから選ばれる少なくとも１
種の金属粉末に有機バインダー、可塑剤、溶剤を添加混
合して得た金属ペーストを前記グリーンシートに周知の
スクリーン印刷法により所定パターンに印刷塗布する。
また、場合によっては、前記グリーンシートに適当な打
ち抜き加工してスルーホールを形成し、このホール内に
もメタライズペーストを充填する。そしてこれらのグリ
ーンシートを複数枚積層し、グリーンシートとメタライ
ズとを８００〜１０００℃で同時焼成することにより多
層構造の配線基板やパッケージを得ることができる。
配線基板を作製するには、絶縁基板を構成するための上
述した原料粉末に適当な有機バインダー、可塑剤、溶剤
を添加混合して泥漿物を作るとともに該泥漿物をドクタ
ーブレード法やカレンダーロール法を採用することによ
ってグリーンシート（生シート）と作製する。そして、
メタライズ配線層及び接続パッドを形成するため、Ｃ
ｕ、Ａｇ、Ｎｉ、Ｐｄ，Ａｕから選ばれる少なくとも１
種の金属粉末に有機バインダー、可塑剤、溶剤を添加混
合して得た金属ペーストを前記グリーンシートに周知の
スクリーン印刷法により所定パターンに印刷塗布する。
また、場合によっては、前記グリーンシートに適当な打
ち抜き加工してスルーホールを形成し、このホール内に
もメタライズペーストを充填する。そしてこれらのグリ
ーンシートを複数枚積層し、グリーンシートとメタライ
ズとを８００〜１０００℃で同時焼成することにより多
層構造の配線基板やパッケージを得ることができる。
【００４１】
実施例１ （焼結体作製）原料粉末として、純度９９％以上のフォ
ルステライト（２ＭｇＯ・ＳｉＯ2 ）粉末、純度９９％
以上のエンスタタイト（ＭｇＯ・ＳｉＯ2 ）粉末、およ
び以下の組成からなるガラスを準備した。なお、以下の
組成比は重量比率である。
ルステライト（２ＭｇＯ・ＳｉＯ2 ）粉末、純度９９％
以上のエンスタタイト（ＭｇＯ・ＳｉＯ2 ）粉末、およ
び以下の組成からなるガラスを準備した。なお、以下の
組成比は重量比率である。
【００４２】 ７４％ＳｉＯ2 −１４％Ｌｉ2 Ｏ−４％Ａｌ2 Ｏ3 −２％Ｐ2 Ｏ5 −２％Ｋ2 Ｏ−２％ＺｎＯ−２％Ｎａ2 Ｏ （軟化点６００℃） ７８％ＳｉＯ2 −１０％Ｌｉ2 Ｏ−４％Ａｌ2 Ｏ3 −３％Ｋ2 Ｏ −３％Ｐ2 Ｏ5 −１％Ｎａ2 Ｏ−１％Ｂ2 Ｏ3 （軟化点８００℃） ５０％ＳｉＯ2 −９％Ｌｉ2 Ｏ−１３％Ａｌ2 Ｏ3 −２％Ｐ2 Ｏ3 −２％Ｋ2 Ｏ−２４％ＺｎＯ （軟化点１０００℃） これらを用いて表１，２に示す組成に秤量混合した後、
この混合物を粉砕後、有機バインダーを添加して十分に
混合した後、１軸プレス法により３．５×３．５×１５
ｍｍの形状の成形体を作製した。そして、この成形体を
７００℃のＮ2＋Ｈ2 Ｏ中で脱バインダ処理した後、大
気の雰囲気中で８５０〜１０００℃で焼成して焼結体を
作製した。
この混合物を粉砕後、有機バインダーを添加して十分に
混合した後、１軸プレス法により３．５×３．５×１５
ｍｍの形状の成形体を作製した。そして、この成形体を
７００℃のＮ2＋Ｈ2 Ｏ中で脱バインダ処理した後、大
気の雰囲気中で８５０〜１０００℃で焼成して焼結体を
作製した。
【００４３】（物性評価）次に、得られた焼結体に対し
て４０〜４００℃の線熱膨張係数を測定し表１，２に示
した。また、焼結体を直径６０ｍｍ、厚さ２ｍｍに加工
し、ＪＩＳＣ２１４１の手法で比誘電率と誘電損失を求
めた。測定はＬＣＲメータ（Ｙ．Ｈ．Ｐ４２８４Ａ）を
用いて行い、１ＭＨｚ，１．０Ｖｒｓｍの条件で２５℃
における静電容量を測定し、この静電容量から２５℃に
おける比誘電率を測定した。また、Ｘ線回折測定により
結晶相の同定と検量線法により結晶相の定量を行った。
て４０〜４００℃の線熱膨張係数を測定し表１，２に示
した。また、焼結体を直径６０ｍｍ、厚さ２ｍｍに加工
し、ＪＩＳＣ２１４１の手法で比誘電率と誘電損失を求
めた。測定はＬＣＲメータ（Ｙ．Ｈ．Ｐ４２８４Ａ）を
用いて行い、１ＭＨｚ，１．０Ｖｒｓｍの条件で２５℃
における静電容量を測定し、この静電容量から２５℃に
おける比誘電率を測定した。また、Ｘ線回折測定により
結晶相の同定と検量線法により結晶相の定量を行った。
【００４４】次に、表１，２における各原料組成物を用
いて、溶媒としてトルエンとイソプロピルアルコール、
バインダーとしてアクリル樹脂、可塑剤としてＤＢＰ
（ジブチルフタレート）を用いてドクターブレード法に
より厚み５００μｍのグリーンシートを作製した。この
グリーンシートの表面にスクリーン印刷法によりＣｕメ
タライズペーストを塗布した。また、グリーンシートの
所定箇所に基板の下面まで通過するスルーホールを形成
しそのスルーホール内にもＣｕメタライズペーストを充
填した。そして、メタライズペーストが塗布されたグリ
ーンシートをスルーホールの位置合わせを行いながら６
枚積層し圧着した。
いて、溶媒としてトルエンとイソプロピルアルコール、
バインダーとしてアクリル樹脂、可塑剤としてＤＢＰ
（ジブチルフタレート）を用いてドクターブレード法に
より厚み５００μｍのグリーンシートを作製した。この
グリーンシートの表面にスクリーン印刷法によりＣｕメ
タライズペーストを塗布した。また、グリーンシートの
所定箇所に基板の下面まで通過するスルーホールを形成
しそのスルーホール内にもＣｕメタライズペーストを充
填した。そして、メタライズペーストが塗布されたグリ
ーンシートをスルーホールの位置合わせを行いながら６
枚積層し圧着した。
【００４５】この積層体を８００〜１０００℃の焼成温
度で脱バインダー工程：Ｎ2 ＋Ｈ2Ｏ、本焼成：Ｎ2 の
雰囲気中でメタライズ配線層と絶縁基板とを同時に焼成
しパッケージ用の配線基板を作製した。
度で脱バインダー工程：Ｎ2 ＋Ｈ2Ｏ、本焼成：Ｎ2 の
雰囲気中でメタライズ配線層と絶縁基板とを同時に焼成
しパッケージ用の配線基板を作製した。
【００４６】次に、配線基板の下面にスルーホールに接
続する箇所に凹部を形成しＣｕメタライズからなる接続
パッドを作製した。そして、その接続パッドに図１に示
すように半田（錫３０〜１０％−鉛７０〜９０％）から
なる接続端子を取着した。なお、接続端子は、１ｃｍ2
当たり３０端子の密度で配線基板の下面全体に形成し
た。
続する箇所に凹部を形成しＣｕメタライズからなる接続
パッドを作製した。そして、その接続パッドに図１に示
すように半田（錫３０〜１０％−鉛７０〜９０％）から
なる接続端子を取着した。なお、接続端子は、１ｃｍ2
当たり３０端子の密度で配線基板の下面全体に形成し
た。
【００４７】一方、ガラス−エポキシ複合材料からなる
４０〜８００℃における線熱膨張係数が１３ｐｐｍ／℃
の絶縁体の表面に銅箔からなる配線導体が形成されたプ
リント基板を準備した。
４０〜８００℃における線熱膨張係数が１３ｐｐｍ／℃
の絶縁体の表面に銅箔からなる配線導体が形成されたプ
リント基板を準備した。
【００４８】そして、上記のパッケージ用配線基板とプ
リント基板とを、配線基板の接続端子と配線導体とが接
続されるように位置合わせし、これをＮ2 の雰囲気中で
２６０℃で３分間熱処理しパッケージ用配線基板をプリ
ント基板表面に実装した。この熱処理によりパッケージ
用配線基板の半田からなる接続端子が溶けてプリント基
板の配線導体と電気的に接続されたことを確認した。
リント基板とを、配線基板の接続端子と配線導体とが接
続されるように位置合わせし、これをＮ2 の雰囲気中で
２６０℃で３分間熱処理しパッケージ用配線基板をプリ
ント基板表面に実装した。この熱処理によりパッケージ
用配線基板の半田からなる接続端子が溶けてプリント基
板の配線導体と電気的に接続されたことを確認した。
【００４９】
【表１】
【００５０】
【表２】
【００５１】表１、２より明らかなように、結晶化ガラ
スのみを配合した試料Ｎo.１０では、８００℃で緻密化
するためＣｕ等のメタライズとの同時焼成ができなかっ
た。また、ガラスとしてＳｉＯ2 量の少ないのガラス
を用いた試料Ｎo.２１では、フォルステライトとの反応
によるエンスタタイトの生成がなく、焼結体もボイドを
多量に含むものであった。そこで、試料Ｎo.２２に示す
ように、ガラス量を増やしてエンスタタイトを生成させ
たが、その量はわずかでありしかもガラス自体の軟化点
が高いために焼結不良を生じた。また、フォルステライ
トとエンスタタイトの合計量を８５重量％を越えるに
は、試料Ｎo.２３のようにフィラーを多量に含める必要
があり、そのため１１００℃の温度でも焼結不良を生じ
た。
スのみを配合した試料Ｎo.１０では、８００℃で緻密化
するためＣｕ等のメタライズとの同時焼成ができなかっ
た。また、ガラスとしてＳｉＯ2 量の少ないのガラス
を用いた試料Ｎo.２１では、フォルステライトとの反応
によるエンスタタイトの生成がなく、焼結体もボイドを
多量に含むものであった。そこで、試料Ｎo.２２に示す
ように、ガラス量を増やしてエンスタタイトを生成させ
たが、その量はわずかでありしかもガラス自体の軟化点
が高いために焼結不良を生じた。また、フォルステライ
トとエンスタタイトの合計量を８５重量％を越えるに
は、試料Ｎo.２３のようにフィラーを多量に含める必要
があり、そのため１１００℃の温度でも焼結不良を生じ
た。
【００５２】これに対して、それ以外の本発明の試料
は、４０〜４００℃における熱膨張係数８〜１８ｐｐｍ
／℃であり、且つ８００〜１０００℃の温度で緻密化さ
れるためにＣｕなどの配線層との同時焼成が可能であっ
た。しかも、誘電率や誘電損失も良好な特性を示した。
は、４０〜４００℃における熱膨張係数８〜１８ｐｐｍ
／℃であり、且つ８００〜１０００℃の温度で緻密化さ
れるためにＣｕなどの配線層との同時焼成が可能であっ
た。しかも、誘電率や誘電損失も良好な特性を示した。
【００５３】また、本発明による配線基板をプリント基
板表面に実装したものを大気中にて−４０℃と１２５℃
の各温度に制御した恒温槽に試験サンプルを１５分／１
５分の保持を１サイクルとして最高１０００サイクル繰
り返した結果、いずれも１０００サイクル経過後も配線
基板とプリント基板間には電気的抵抗の変化は全く認め
られず、極めて安定した良好な電気的接続状態を維持で
きた。因みに、市販の熱膨張係数が６ｐｐｍ／℃のガラ
スセラミック配線基板に対して、同様な試験を行った結
果、約２００サイクルで電気抵抗が大きくなる変化が見
られた。
板表面に実装したものを大気中にて−４０℃と１２５℃
の各温度に制御した恒温槽に試験サンプルを１５分／１
５分の保持を１サイクルとして最高１０００サイクル繰
り返した結果、いずれも１０００サイクル経過後も配線
基板とプリント基板間には電気的抵抗の変化は全く認め
られず、極めて安定した良好な電気的接続状態を維持で
きた。因みに、市販の熱膨張係数が６ｐｐｍ／℃のガラ
スセラミック配線基板に対して、同様な試験を行った結
果、約２００サイクルで電気抵抗が大きくなる変化が見
られた。
【００５４】
【発明の効果】以上詳述したように、本発明のガラスセ
ラミック焼結体は、４０〜４００℃において８〜１８ｐ
ｐｍ／℃の範囲で任意の熱膨張係数に制御できるととも
に、かかる焼結体を配線基板の絶縁基板として使用する
ことにより、プリント基板等の外部電気回路基板に対し
て実装した場合においても配線基板が大型形状であって
も何ら接続不良等を引き起こすことがなく信頼性の高い
配線基板を提供できる。また、Ｃｕなどの配線層と同時
に焼成することができるために、配線層の多層化も実現
することもできるため、配線基板の低コスト化を図るこ
ともできる。
ラミック焼結体は、４０〜４００℃において８〜１８ｐ
ｐｍ／℃の範囲で任意の熱膨張係数に制御できるととも
に、かかる焼結体を配線基板の絶縁基板として使用する
ことにより、プリント基板等の外部電気回路基板に対し
て実装した場合においても配線基板が大型形状であって
も何ら接続不良等を引き起こすことがなく信頼性の高い
配線基板を提供できる。また、Ｃｕなどの配線層と同時
に焼成することができるために、配線層の多層化も実現
することもできるため、配線基板の低コスト化を図るこ
ともできる。
【図１】本発明におけるボールグリッドアレイ（ＢＧ
Ａ）型半導体素子収納用パッケージの実装構造を説明す
るための断面図である。
Ａ）型半導体素子収納用パッケージの実装構造を説明す
るための断面図である。
【図２】図１の要部拡大断面図である。
【図３】接続端子の他の実施例における要部拡大断面図
である。
である。
【図４】本発明におけるリードレスチップキャリア（Ｌ
ＣＣ）型半導体素子収納用パッケージの実装構造を説明
するための断面図である。
ＣＣ）型半導体素子収納用パッケージの実装構造を説明
するための断面図である。
１・・・・絶縁基板 １ａ，１ｂ・・凹部 ２・・・蓋体 ３・・・メタライズ配線層 ３ａ・・接続パッド ４・・・接続端子 ４ａ・・突出部 ５・・・半導体素子 ６・・・容器 ８・・・配線導体 ９・・・絶縁体 Ａ・・・ＢＧＡ型パッケージ Ｂ・・・外部電気回路基板 Ｃ・・・ＬＣＣ型パッケージ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 米倉 秀人 鹿児島県国分市山下町１番４号 京セラ株 式会社総合研究所内
Claims (4)
- 【請求項１】結晶相５０〜９９重量％と、ガラス相１〜
５０重量％から構成され、前記結晶相として、フォルス
テライト及びエンスタタイトを合計で２０〜８５重量％
含有するとともに、４０〜４００℃における熱膨張係数
が８〜１８ｐｐｍ／℃であることを特徴とするガラス−
セラミック焼結体。 - 【請求項２】前記結晶相中に、リチウムシリケートを含
む請求項１記載のガラス−セラミック焼結体。 - 【請求項３】絶縁基板の表面あるいは内部にメタライズ
配線層が配設された配線基板において、前記絶縁基板
が、結晶相５０〜９９重量％と、ガラス相１〜５０重量
％から構成され、前記結晶相として、フォルステライト
及びエンスタタイトを合計で２０〜８５重量％含有する
とともに、４０〜４００℃における熱膨張係数が８〜１
８ｐｐｍ／℃のガラス−セラミック焼結体からなること
を特徴とする配線基板。 - 【請求項４】前記結晶相中に、リチウムシリケートを含
む請求項３記載の配線基板。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30562295A JP3346693B2 (ja) | 1995-11-24 | 1995-11-24 | ガラス−セラミック焼結体およびそれを用いた配線基板 |
| US08/623,979 US5763059A (en) | 1995-03-31 | 1996-03-29 | Circuit board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30562295A JP3346693B2 (ja) | 1995-11-24 | 1995-11-24 | ガラス−セラミック焼結体およびそれを用いた配線基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09142880A true JPH09142880A (ja) | 1997-06-03 |
| JP3346693B2 JP3346693B2 (ja) | 2002-11-18 |
Family
ID=17947359
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30562295A Expired - Fee Related JP3346693B2 (ja) | 1995-03-31 | 1995-11-24 | ガラス−セラミック焼結体およびそれを用いた配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3346693B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6572955B2 (en) * | 2000-04-27 | 2003-06-03 | Kyocera Corporation | Ceramics having excellent high-frequency characteristics and method of producing the same |
| WO2009014092A1 (ja) * | 2007-07-23 | 2009-01-29 | Tdk Corporation | セラミックス基板及びその製造方法、並びに誘電体磁器組成物 |
| JP2009023895A (ja) * | 2007-07-23 | 2009-02-05 | Tdk Corp | セラミックス基板及びその製造方法 |
| JP2009023893A (ja) * | 2007-07-23 | 2009-02-05 | Tdk Corp | セラミックス基板及びその製造方法 |
| JP2020100561A (ja) * | 2014-08-07 | 2020-07-02 | 日産化学株式会社 | シラン処理フォルステライト微粒子及びその製造方法、並びにシラン処理フォルステライト微粒子の有機溶媒分散液及びその製造方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108585512B (zh) * | 2018-06-20 | 2021-04-09 | 内蒙古科技大学 | 一种尾矿mas系玻璃陶瓷绝缘材料及其制备方法 |
-
1995
- 1995-11-24 JP JP30562295A patent/JP3346693B2/ja not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6572955B2 (en) * | 2000-04-27 | 2003-06-03 | Kyocera Corporation | Ceramics having excellent high-frequency characteristics and method of producing the same |
| WO2009014092A1 (ja) * | 2007-07-23 | 2009-01-29 | Tdk Corporation | セラミックス基板及びその製造方法、並びに誘電体磁器組成物 |
| JP2009023895A (ja) * | 2007-07-23 | 2009-02-05 | Tdk Corp | セラミックス基板及びその製造方法 |
| JP2009023893A (ja) * | 2007-07-23 | 2009-02-05 | Tdk Corp | セラミックス基板及びその製造方法 |
| EP2177490A1 (en) * | 2007-07-23 | 2010-04-21 | TDK Corporation | Ceramic substrate, process for producing the same, and dielectric-porcelain composition |
| US8168555B2 (en) | 2007-07-23 | 2012-05-01 | Tdk Corporation | Ceramic substrate, process for producing the same, and dielectric-porcelain composition |
| EP2177490A4 (en) * | 2007-07-23 | 2014-08-06 | Tdk Corp | CERAMIC SUBSTRATE, PROCESS FOR ITS PRODUCTION AND DIELECTRIC PORCELAIN COMPOSITION |
| JP2020100561A (ja) * | 2014-08-07 | 2020-07-02 | 日産化学株式会社 | シラン処理フォルステライト微粒子及びその製造方法、並びにシラン処理フォルステライト微粒子の有機溶媒分散液及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3346693B2 (ja) | 2002-11-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3426926B2 (ja) | 配線基板およびその実装構造 | |
| JP3346693B2 (ja) | ガラス−セラミック焼結体およびそれを用いた配線基板 | |
| JP3297567B2 (ja) | 半導体素子収納用パッケージおよびその実装構造 | |
| JP4671836B2 (ja) | ガラスセラミック焼結体の製造方法 | |
| JP3323043B2 (ja) | 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造 | |
| JP3339999B2 (ja) | 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造 | |
| JP3323074B2 (ja) | 配線基板、半導体素子収納用パッケージおよびその実装構造 | |
| JP3193275B2 (ja) | 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造 | |
| JP3719834B2 (ja) | 低温焼成セラミックス | |
| JP3699571B2 (ja) | 配線基板およびその実装構造 | |
| JP2002324876A (ja) | 配線基板およびその実装構造 | |
| JP3347583B2 (ja) | 配線基板の実装構造 | |
| JP3210837B2 (ja) | 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造 | |
| JP3677468B2 (ja) | パッケージおよびその実装構造 | |
| JP3305579B2 (ja) | 配線基板、半導体素子収納用パッケージおよび実装構造 | |
| JP3210844B2 (ja) | 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造 | |
| JP3314131B2 (ja) | 配線基板 | |
| JP3740225B2 (ja) | 配線基板の実装構造 | |
| JP3420447B2 (ja) | 配線基板の実装構造 | |
| JP3450998B2 (ja) | 配線基板およびその実装構造 | |
| JP3748315B2 (ja) | 配線基板、半導体素子収納用パッケージおよび実装構造 | |
| JPH1117065A (ja) | 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造 | |
| JP2002100704A (ja) | パッケージおよびその実装構造 | |
| JPH10135370A (ja) | 配線基板、半導体素子収納用パッケージおよびその実装構造 | |
| JPH10242604A (ja) | 配線基板およびその実装構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070906 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080906 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080906 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090906 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090906 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100906 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110906 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120906 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130906 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |