JPH04320356A - 薄膜回路基板の製造方法 - Google Patents

薄膜回路基板の製造方法

Info

Publication number
JPH04320356A
JPH04320356A JP3088817A JP8881791A JPH04320356A JP H04320356 A JPH04320356 A JP H04320356A JP 3088817 A JP3088817 A JP 3088817A JP 8881791 A JP8881791 A JP 8881791A JP H04320356 A JPH04320356 A JP H04320356A
Authority
JP
Japan
Prior art keywords
film
circuit board
conductor pattern
thin film
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP3088817A
Other languages
English (en)
Inventor
Haruo Tanmachi
東夫 反町
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP3088817A priority Critical patent/JPH04320356A/ja
Publication of JPH04320356A publication Critical patent/JPH04320356A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4673Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
    • H05K3/4676Single layer compositions

Landscapes

  • Manufacturing Of Printed Wiring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はポリイミドを層間絶縁層
とする薄膜回路基板の製造方法に関する。薄膜回路基板
はアルミナ・セラミックなど耐熱性の絶縁物を基板とし
、この上に真空蒸着法やスパッタ法により銅(Cu),
金(Au), ニッケル(Ni)などの金属膜を形成し
、写真蝕刻技術( フォトリソグラフィ) を用いて第
1の導体パターンを形成する。
【0002】次に、この第1の導体パターンを備えた基
板上に気相成長法( 略称CVD 法) やスピンコー
ト法により層間絶縁層を形成し、次に、写真蝕刻技術を
用いて必要とする位置を穴開けしてバイアホールを作り
、この層間絶縁層の上に先と同様にCu,Au,Niな
どの金属膜よりなる第2の導体パターンを形成し、これ
を繰り返すことにより多層回路を形成する。
【0003】次に、かゝる多層回路の最上層にLSI 
などの半導体回路基板を装着した後、導体パターンの先
端にパターン形成されているボンディングパッドとワイ
ヤボンディングなどの方法で回路接続することにより薄
膜回路基板が形成されている。
【0004】
【従来の技術】薄膜回路基板の集積度の向上と共に導体
線路の線幅は益々縮小しているが、必要とする電力消費
を確保する必要から、導体線路の膜厚を減少させること
は困難である。
【0005】一方、層間絶縁層の形成材料としては無機
材料と有機材料とがあり、窒化硅素( Si3N4 )
 ,酸化硅素( SiO2) ,燐硅酸ガラス(略称P
SG)などの無機材料はCVD法やスパッタ法により形
成されているが、これらの膜形成は下地の凹凸を忠実に
反映することから、多層化が進むと共に表面段差が甚だ
しくなり、導体線路の断線障害が発生し易くなっている
【0006】一方、スピンコート法による絶縁層の形成
は同時に表面段差の平坦化ができることから有利であり
、ポリイミドは耐熱性が優れていることから着目され、
感光性を備えたポリイミド材料も実用化されている。
【0007】さて、導体線路を含む導体パターンの形成
材料としては抵抗率が低く、また価格の点で有利なこと
から殆どの場合にCuが用いられているが、基板上に薄
膜形成法と写真蝕刻技術により導体パターンを形成した
後、スピンコート法によりポリイミド層を形成すると、
Cuとポリイミドとは密着性が劣ると云う問題がある。
【0008】これを避けるために、Cuの上にチタン・
タングステン(Ti−W)合金膜やクローム(Cr)な
どの薄膜を密着層として介在させている。こゝで、Ti
−W合金の組成比はTi10〜20重量%−Wのものが
用いられているが、この合金の特徴は耐酸性に優れ、且
つ過酸化水素水(H2O2の水溶液) により容易にエ
ッチングできることである。
【0009】これらの特徴から、Cu膜の上に密着層と
してTi−W合金の薄膜を形成して使用しているが、一
方、Ti−W合金はレジストとの密着性が劣ると云う問
題がある。 この問題を解決する方法として発明者等はTi−W合金
の薄膜を形成した後、窒素(N2) 雰囲気中で約40
0 ℃に加熱して表面を窒化する方法を提案している。
【0010】然し、この温度で加熱するとTi−W合金
膜の表面は窒化されるものゝ、回路基板を形成する他の
金属膜が変質劣化すると云う問題があった。そこで、こ
のような高温を加えることなく窒化することが必要であ
った。
【0011】
【発明が解決しようとする課題】ポリイミドを層間絶縁
層として薄膜回路基板を形成する場合、ポリイミドと金
属との密着性が劣ることから、金属膜の上にTi−W合
金の薄膜を介在させて使用している。
【0012】然し、かゝるTi−W合金の薄膜を備えた
金属膜をフォトエッチングして導体パターンを形成する
に当たり、Ti−W合金の薄膜とレジストとの密着性が
劣り、精度の高いパターン形成を行うことができないと
云う問題がある。
【0013】そこで、Ti−W合金薄膜とレジストとの
密着性を向上することが課題である。
【0014】
【課題を解決するための手段】上記の課題は基板上に導
体パターンを形成した後、ポリイミドを層間絶縁層とし
、この層間絶縁層上に導体パターンを形成する回路基板
の形成工程において、基板上あるいは層間絶縁層上に窒
素プラズマに曝して表面を窒化させたチタン・タングス
テン合金膜を表面に備えた金属膜を形成するか、或いは
窒素ガスを導入してスパッタすることにより窒化したチ
タン・タングステン合金膜をもつチタン・タングステン
合金膜を表面に備えた金属膜を形成し、この金属膜をフ
ォトエッチングして導体パターンを形成することを特徴
として薄膜回路基板の製造方法を構成することより解決
することができる。
【0015】
【作用】基板上に導体パターンを形成した後、ポリイミ
ドを層間絶縁層とし、この上に更に導体パターンを形成
し、これを繰り返して回路基板を形成する場合、導体パ
ターンは写真蝕刻技術を用い、エッチャントを用いて金
属膜を選択エッチングすることが必要なことから、レジ
ストとの密着性の優れていることが必須用件である。
【0016】以下、金属膜をCu膜として本発明を説明
する。ポリイミド層間絶縁層上にCu膜とTi−Wとの
複合膜を形成し、これを選択エッチッグする場合にドラ
イエッチングを使用できればよいが、合成樹脂はドライ
エッチング耐性が劣ることから、ドライエッチングを行
うことはできない。
【0017】そこで、ポリイミド層間絶縁層上に金属膜
を形成した後、この金属膜を選択エッチッグするには、
公知のように金属膜上にスピンコート法によりレジスト
を被覆した後に紫外線の選択露光を行い、ネガ型のレジ
ストを用いる場合は露光部が架橋重合して現像液に不溶
性となり、またポジ型のレジストを用いる場合は露光部
が分解して可溶性となるのを利用してレジストパターン
を作り、これをマスクとしてH2O2水溶液を用いてT
i−W合金の薄膜のエッチングを行っている。
【0018】然し、H2O2分子は分子容が小さいため
にレジスト中にも浸透してTi−W合金の薄膜面にまで
達することから剥離を生じ、それによりレジスト被覆面
の下までもエッチングされるのである。
【0019】その対策として発明者等は先に記したよう
にTi−W合金の薄膜の表面を熱処理により窒化して耐
蝕性を向上したが、熱処理が既にパターン形成している
導体パターンを劣化せしめ、特に金属としてNiを用い
る場合は反応して窒化物を形成すると云う問題がある。
【0020】そこで、本発明はTi−W合金薄膜をN2
プラズマ雰囲気中に置くか、或いはN2を含む雰囲気中
でスパッタすることにより、既に基板上に形成されてい
る他の金属やポリイミドに影響を与えることなくTi−
W合金膜の表面を窒化してTi−W−N膜とするもので
ある。
【0021】このような方法をとることによりTi−W
合金膜とレジストの密着性を向上でき、微細パターンを
形成することができる。
【0022】
【実施例】実施例1:(N2プラズマ使用例)ターゲッ
トとしてTi20wt%−W合金を用い、スパッタ法に
よりガラス基板上に約2000Åの厚さにTi−W合金
膜を形成した。
【0023】次に、このガラス基板を平行平板型の電極
を備えたプラズマ装置の電極間に置き、N2を導入する
と共に排気系により排気し、プラズマ装置内を0.1 
torrの真空度に保った状態で電極間に13.56M
Hzの高周波電力を印加してプラズマを発生させて、2
0分間処理し、Ti−W合金膜の表面の約10Åを窒化
物とした。
【0024】この基板の上にネガ型のレジストをスピン
コート法により3μm の厚さに形成し、従来のように
選択露光と現像を行い、レジストパターンを形成し、ポ
ストベークを行った後、液温を50℃に保った濃度10
%のH2O2溶液に浸漬してTi−W合金膜のエッチン
グを行った。
【0025】その結果、従来の基板はレジストの剥離が
生じていたにも拘らず、このプラズマ処理を行ったもの
はレジストの剥離は無く、また良質のエッチングパター
ンを得ることができた。
【0026】実施例2:(スパッタ法の使用例)ターゲ
ットとしてTi20wt%−W合金を用い、アルゴン(
Ar)ガスを用いる従来のスパッタ法によりガラス基板
上に約2000Åの厚さにTi−W合金膜を形成した。
【0027】次に、このスパッタ装置に更にN2を導入
すると共に排気系により排気し、同一の真空度に保って
スパッタを行い、Ti−W合金膜の上に約50ÅのTi
−W−N膜を形成した。
【0028】以下、実施例1と同様に基板の上にネガ型
のレジストを3μm の厚さにスピンコートして選択露
光と現像を行い、レジストパターンを形成し、ポストベ
ークを行った後、液温を50℃に保った濃度10%のH
2O2溶液に浸漬してTi−W合金膜のエッチングを行
った。
【0029】その結果、従来の基板はレジストの剥離が
生じていたにも拘らず、このプラズマ処理を行ったもの
はレジストの剥離は無く、また良質のエッチングパター
ンを得ることができた。
【0030】実施例3:(回路基板の形成例)図1に示
すようにアルミナ基板1の上にスパッタ法によりTi−
W合金膜2を0.1μm の厚さに形成した後、同様に
スパッタ法によりCu膜3を5μm の厚さに形成し、
更に、この上に実施例2に記した方法でTi−W合金膜
とTi−W−N膜との重ね膜4を0.1 μm の厚さ
に形成し、この三層よりなる薄膜に対して写真蝕刻技術
を用いてフォトエッチングを行い、第1の導体パターン
5を形成したが、レジストの剥離などはなく良好なパタ
ーンを形成することができた。
【0031】次に、この上に感光性ポリイミドを15μ
m の厚さにスピンコートして層間絶縁層6を形成した
後、選択露光を行ってバイアホール7を形成したが、第
1の導体パターンとの密着は良好であった。
【0032】次に、この基板上に先と同様にスパッタ法
を用いて、Ti−W合金膜8を0.1 μm,Cu膜9
を5μm ,Ti−W合金膜とTi−W−N膜との重ね
膜4を0.1 μm の厚さに形成して第2の導体パタ
ーン11を形成したが、レジストの剥離などはなくパタ
ーン精度は良好であった。
【0033】次に、この第2の導体パターン11の先端
部にNiとAuとの二層メッキ層よりなるパッド12を
形成した後、半導体素子13を装着し、Au線14を用
いてワイヤボンディングを行い、薄膜回路基板が完成し
た。
【0034】
【発明の効果】本発明の実施により薄膜回路基板を構成
する導体パターンなどの特性劣化を生ずることなくTi
−W合金膜とレジストとの密着性を向上させることがで
き、これにより薄膜回路基板の信頼性を向上することが
できる。
【図面の簡単な説明】
【図1】実施例に用いた薄膜回路基板の断面図である。
【符号の説明】
2,8    Ti−W合金膜 3,9    Cu膜 4,10    Ti−WとTi−W−Nの重ね膜6 
       層間絶縁層

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】  基板上に導体パターンを形成した後、
    ポリイミドを層間絶縁層とし、該層間絶縁層上に導体パ
    ターンを形成する回路基板の形成工程において、前記基
    板上あるいは層間絶縁層上に窒素プラズマに曝して表面
    を窒化させたチタン・タングステン合金膜を表面に備え
    た金属膜を作り、該金属膜をフォトエッチングして導体
    パターンを形成することを特徴とする薄膜回路基板の製
    造方法。
  2. 【請求項2】  基板上に導体パターンを形成した後、
    ポリイミドを層間絶縁層とし、該層間絶縁層上に導体パ
    ターンを形成する回路基板の形成工程において、前記基
    板上あるいは層間絶縁層上に形成する金属膜が、窒素ガ
    スを導入してスパッタすることにより窒化したチタン・
    タングステン合金膜をもつチタン・タングステン合金膜
    を表面に備えて構成されており、該金属膜をフォトエッ
    チングして導体パターンを形成することを特徴とする薄
    膜回路基板の製造方法。
JP3088817A 1991-04-19 1991-04-19 薄膜回路基板の製造方法 Withdrawn JPH04320356A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3088817A JPH04320356A (ja) 1991-04-19 1991-04-19 薄膜回路基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3088817A JPH04320356A (ja) 1991-04-19 1991-04-19 薄膜回路基板の製造方法

Publications (1)

Publication Number Publication Date
JPH04320356A true JPH04320356A (ja) 1992-11-11

Family

ID=13953471

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3088817A Withdrawn JPH04320356A (ja) 1991-04-19 1991-04-19 薄膜回路基板の製造方法

Country Status (1)

Country Link
JP (1) JPH04320356A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010153927A (ja) * 2002-05-23 2010-07-08 Schott Ag 高周波用途のためのガラス材料

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010153927A (ja) * 2002-05-23 2010-07-08 Schott Ag 高周波用途のためのガラス材料

Similar Documents

Publication Publication Date Title
US3900944A (en) Method of contacting and connecting semiconductor devices in integrated circuits
JPH05502138A (ja) 多層配線における相互接続部およびその形成方法
JPH04320356A (ja) 薄膜回路基板の製造方法
JPH03244126A (ja) 半導体装置の製造方法
JP3378505B2 (ja) 半導体装置およびその製造方法
JPS58184741A (ja) 半導体装置の製造方法
US4426249A (en) Composition and thickness variation in dielectric layers
JPS62109341A (ja) 半導体装置の製造方法
JPS6156618B2 (ja)
JPS6056295B2 (ja) 半導体装置の製造方法
JPS63293950A (ja) 半導体装置
JPH0240232B2 (ja)
JPH05243217A (ja) 半導体装置の製造方法
JP3008996B2 (ja) 絶縁膜の形成方法
JPH06267961A (ja) 金属配線の形成方法
JPH02168651A (ja) 半導体装置の製造方法
JPS612360A (ja) 半導体装置の製造方法
JPH06177276A (ja) 多層配線基板
JPH02142132A (ja) 半導体装置の製造方法
JPH04215495A (ja) 多層回路基板の製造方法
JPH04144192A (ja) 薄膜多層基板の製造方法
JPH02140926A (ja) 半導体装置の製造方法
JPS63227039A (ja) 半導体装置の製造方法
JPS58134448A (ja) 配線方法
JPS62296440A (ja) 半導体素子の製造方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19980711