JPS6056295B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS6056295B2
JPS6056295B2 JP10844578A JP10844578A JPS6056295B2 JP S6056295 B2 JPS6056295 B2 JP S6056295B2 JP 10844578 A JP10844578 A JP 10844578A JP 10844578 A JP10844578 A JP 10844578A JP S6056295 B2 JPS6056295 B2 JP S6056295B2
Authority
JP
Japan
Prior art keywords
insulating film
wiring
silicon dioxide
film
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP10844578A
Other languages
English (en)
Other versions
JPS5536927A (en
Inventor
一朗 藤田
敏彦 小野
敏男 倉橋
和夫 田中
章 大岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP10844578A priority Critical patent/JPS6056295B2/ja
Publication of JPS5536927A publication Critical patent/JPS5536927A/ja
Publication of JPS6056295B2 publication Critical patent/JPS6056295B2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】 本発明は、多層配線間のコンタクト穴をセルフ、アライ
ンメント的に形成したい場合に適用して好結果が得られ
る半導体装置の製造方法に関する。
従来、半導体装置を高密度化する為の有力な手段の一つ
として多層配線技術の存在が良く知られている。
さて、半導体装置に多層配線を施す際、例えば、第1層
目の配線と第2層目の配線との間に介在する絶縁膜にコ
ンタクト穴(Vla)を開け、そのコンタクト穴に第2
層目の配線金属が充填されて第1層目の配線とコンタク
トすることに依り配線間の接続が行われている。
ところで、そのようなコンタクト穴は、第1層目の配線
の直上に、しかも、食み出さないように形成されなけれ
ばならないが、半導体装置のパターンが微細化してくる
と、その位置合せが困難になりコンタクト穴が配線上か
ら外れて形成され、コンタクト穴内に第1層目の絶縁膜
の一部が露出してコンタクト穴形成時に同時にエッチン
グされる惧れがある。
そこで、従来、コンタクト穴をセルフ・アラインメント
的に形成するには、第1層目の電極配線の周囲に第2層
目の絶縁膜とエッチング手段を異にする異質の物質から
なる被膜を設けることが考えられている。
しかしながら、そのような異質の絶縁膜を用いることは
工程が複雑になるし、また、半導体装置の特性を劣化さ
せない物質を選択するにも種々の制約がある。本発明は
、同種の物質からなる絶縁膜を用いて、しかも、セルフ
・アラインメント的手法を採つて多層配線を形成できる
ようにするものであり、以下これを詳細に説明する。
第1図乃至第9図は本発明一実施例の工程を説明する図
であり、次に、これ等の図を参照しつつ記述する。
第1図参照 (1)諸領域が形成された半導体基板1上の熱酸化二酸
化シリコン膜2(第1の絶縁膜)に通常のフォト・リソ
グラフィ技術を適用してパターニングを行ない電極コン
タクト窓2aを形成する。
第2図参照 (2)化学気相成長法(CVD法)を適用して二酸化シ
リコン膜3(第2の絶縁膜)を例えば厚さ5000〔A
〕程度成長させる。
第3図参照 (3)通常のフォト・リソグラフィ技術を適用して二酸
化シリコン膜3のパターニングを行なつて電極コンタク
ト窓2aを再び露出させる。
尚、二酸化シリコン膜3に形成する窓は二酸化シリコン
膜2に形成した窓より大きくする。そのようにすると、
窓内に二酸化シリコン膜2の一部が露出するが、二酸化
シリコン膜2は前記したように熱酸化法を適用して形成
したものであるからCVD二酸化シリコン膜3よりもエ
ッチング・レートが小さいので、前記露出された部分は
二酸化シリコン膜3のエッチングが終了しても図示のよ
うな形状に残る。第4図参照 (4)二酸化シリコン膜3をパターニングした際にマス
クとして用いたフォト・レジスト膜4をのままにして、
蒸着法を適用してアルミニウム膜5を形成する。
第5図参照 (5)フォト・レジスト膜4を溶解して除去する。
これに依り、その上のアルミニウム膜5も除去されるの
で所謂リフト・オフに依るパターニングが行なわれ、第
1層目の電極・配線5eが形成される。尚、この段階で
は、電極・配線5eと二酸化シリコン膜3との境界に空
隙6が生じ易い。第6図及び第7図参照 (6)二酸化シリコン含有液(硅素の水酸化物をアルコ
ール等の有機溶媒によつて液状としたもの)を回転塗布
法を適用して塗布し、加熱処理を行なつて、厚さ100
0〔A〕程度の二酸化シリコン膜7(第3の絶縁膜)を
形成する。
二酸化シリコン膜7は第5図に示した空隙6を完全に埋
める。l)例えばアルゴン・イオンを用いた高周波スパ
ッタ・エッチング法を適用して二酸化シリコン膜7のエ
ッチングを行ない第1層目の電極・配線5eを露出させ
る。
この状態が第7図に示されている。一般に、二酸化シリ
コン膜をスパッタ・エッチングすると、その表面には変
質層が形成される。そして該変質層はエッチング液を用
いる所謂ウェット●エッチングではエッチングされるが
、ガス・プラズマ・エッチングでは殆んどエッチングさ
れない性質を有している。従つて第7図にみられる二酸
化シリコン膜3の表面は勿論、二酸化シリコン膜3と電
極・配線5eとの間の空隙を埋めている二酸化シリコン
膜7の表面にも変質層が形成され、ガス・プラズマ・エ
ッチングではエッチングされない状態になつている。α
8図及び第9図参照 ト)化学気相成長法を適用して厚さ約5000〔A〕の
二酸化シリコン膜8(第4の絶縁膜)を形成する。
))フォト・レジスト膜9を形成し、それをパターニン
グしてエッチング窓9aを形成する。
この窓9aは電極・配線5eより大き目或いは位置ずれ
があつても支障はない。aフォト・レジスト膜9をマス
クとし、四弗化炭素+酸素のガス・プラズマ・エッチン
グ法を適用し二酸化シリコン膜8のパターニングを行な
つてコンタクト窓8aを形成する。
この際、コンタクト窓8a内に下地の二酸化シリコン膜
3或いは7が現われても、その上には前記変質層が形成
されているので、それ等はガス・プラズマではエッチン
グされない。従つて、コンタクト窓8aが第1層の電極
・配線5eより大になつても差支えない。これは、コン
タクト窓8aの寸法を従来のものより大にすることもで
きるが、実際には、その寸法は変えず、通常、電極・配
線5eの該当個所に形成されるべきパット状の膨大部分
を省略して電極・配線5eを一定幅に保つようにした方
が高密度化する上で効果的である。第9図は第8図の状
態からフォト・レジスト膜9を除去した要部平面図であ
り、この後、記号10eで指示し、破線で示してあるよ
うに第2層目の電極・配線10eを形成すれぱ良く、こ
れに依り、その電極・配線10eと第1層目の電極・配
線5eとはコンタクト穴8aを介して充分にコンタクト
を採ることができる。
前記説明で判るように、本発明に依れば、上層電極・配
線と下層電極・配線とのコンタクト窓を形成すべき絶縁
膜の下地となる絶縁膜表面にガス・プラズマ・エッチン
グ法ではエッチングされない変質膜を形成することに依
り、コンタクト窓が下層電極・配線の幅より大になつた
り、位置が若干ずれたりしてコンタクト窓内に下地絶縁
膜が現われても、コンタクト窓の形成をプラズマ・エッ
チング法で行なう限りにおいては下地絶縁膜は何等損傷
されない。
従つて、コンタクト穴を形成する際の位置合せに然程注
意を払う必要はなく、また、下層電極・配線にバッド状
の膨大部分を形成する必要もないので、半導体装置を高
密化するのに有利である。
【図面の簡単な説明】 第1図乃至第9図は本発明一実施例の工程説明図である
。 図において、1は基板、2,3は二酸化シリコン膜、4
はフォト・レジスト膜、5eは電極・配線、7,8は二
酸化シリコン膜、9はフォト・レジスト膜、10eは電
極・配線である。

Claims (1)

  1. 【特許請求の範囲】 1 半導体基板上にコンタクト窓を有する第1の絶縁膜
    を形成し、次に、第2の絶縁膜を形成してから該第2の
    絶縁膜をパターニングして前記コンタクト窓を再び表出
    させ、次に、下層電極・配線を形成し、 次に、第3の絶縁膜を形成してからその第3の絶縁膜を
    高周波スパッタ・エッチングして前記下層電極・配線の
    表面を露出すると共に前記第2の絶縁膜表面及び該第2
    の絶縁膜と該下層電極・配線との間に残留する該第3の
    絶縁膜表面にガス・プラズマ・エッチングでエッチング
    されない変質層を形成し、次に、全面に第4の絶縁膜を
    形成してからその第4の絶縁膜にガス・プラズマ・エッ
    チングでコンタクト窓を形成し、次に、上層電極・配線
    を形成する工程 が含まれてなることを特徴とする半導体装置の製造方法
JP10844578A 1978-09-04 1978-09-04 半導体装置の製造方法 Expired JPS6056295B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10844578A JPS6056295B2 (ja) 1978-09-04 1978-09-04 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10844578A JPS6056295B2 (ja) 1978-09-04 1978-09-04 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS5536927A JPS5536927A (en) 1980-03-14
JPS6056295B2 true JPS6056295B2 (ja) 1985-12-09

Family

ID=14484952

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10844578A Expired JPS6056295B2 (ja) 1978-09-04 1978-09-04 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS6056295B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0381414U (ja) * 1989-12-11 1991-08-20
JPH0381413U (ja) * 1989-12-11 1991-08-20

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59192916A (ja) * 1983-04-16 1984-11-01 Hitachi Zosen Corp クランクマ−ク信号発生方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0381414U (ja) * 1989-12-11 1991-08-20
JPH0381413U (ja) * 1989-12-11 1991-08-20

Also Published As

Publication number Publication date
JPS5536927A (en) 1980-03-14

Similar Documents

Publication Publication Date Title
JP4417439B2 (ja) エッチング・ストップ層を利用する半導体装置構造とその方法
JPS60138940A (ja) 半導体装置の製造方法
JPH0563940B2 (ja)
US5427982A (en) Method for fabricating a semiconductor device
JPS6056295B2 (ja) 半導体装置の製造方法
JPS62295437A (ja) 多層配線形成法
JP2000195867A (ja) 象嵌技法を利用した微細金属パタ―ン形成方法
JPH01100946A (ja) 半導体装置の製造方法
KR0152919B1 (ko) 반도체 소자 제조방법
JPH09289250A (ja) 半導体装置の製造方法
JP2980130B2 (ja) 高分子膜成長方法
JPS6336547A (ja) 半導体装置の製造方法
JPH0797583B2 (ja) 層間絶縁膜の形成方法
JPH04116825A (ja) 半導体装置の製造方法
JPH0750707B2 (ja) 層間絶縁膜スルーホール形成方法
JPH065585A (ja) 半導体装置の製造方法
JPS61161721A (ja) 表面平坦化法
JPH0324779B2 (ja)
JPS61187348A (ja) 半導体装置の製造法
JPS61244026A (ja) 半導体装置の製造方法
JPH0513586A (ja) 配線の形成方法
JPS61288445A (ja) 半導体装置の製造方法
JPS6043844A (ja) 半導体装置の製造方法
JPH05299518A (ja) 半導体装置の製造方法
JPH11204640A (ja) 半導体装置の製造方法