JP3934170B2 - Ｓｏｉ基板の製造方法 - Google Patents
Ｓｏｉ基板の製造方法 Download PDFInfo
- Publication number
- JP3934170B2 JP3934170B2 JP31182395A JP31182395A JP3934170B2 JP 3934170 B2 JP3934170 B2 JP 3934170B2 JP 31182395 A JP31182395 A JP 31182395A JP 31182395 A JP31182395 A JP 31182395A JP 3934170 B2 JP3934170 B2 JP 3934170B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- substrate
- thickness
- material layer
- soi substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 title claims description 116
- 238000004519 manufacturing process Methods 0.000 title claims description 19
- 239000004065 semiconductor Substances 0.000 claims description 123
- 239000000463 material Substances 0.000 claims description 49
- 238000000034 method Methods 0.000 claims description 33
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 7
- 238000005498 polishing Methods 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 229920005591 polysilicon Polymers 0.000 claims description 3
- 238000009279 wet oxidation reaction Methods 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 230000003247 decreasing effect Effects 0.000 claims 1
- 239000010410 layer Substances 0.000 description 81
- 238000005452 bending Methods 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 3
- 238000007517 polishing process Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/938—Lattice strain control or utilization
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明はＳＯＩ基板を製造する方法に係り、特にＳＯＩ基板の撓みを大いに縮めることができる製造方法に関する。
【０００２】
【従来の技術】
一般に半導体装置を製造するための基板としてはシリコン基板を広く使用している。しかしながら、このシリコン基板を使用する場合、次のような多数の問題点がある。
第１に、トランジスタのソースおよびドレイン領域を浅く形成することが困難である。これは半導体装置の高集積化の実現に制約となり、半導体基板との接合面に形成される寄生接合容量を縮めにくく、半導体装置の電気的特性、特に動作速度を改善することが困難である。第２に、半導体記憶装置を製作する場合セルの形成されるウェルが存在し、これによりＳＥＲ（soft error rate)特性を改善しにくい。第３に、ＣＭＯＳトランジスタで半導体装置を製作する場合ラッチアップ現象を改善することが困難である。
【０００３】
前述したように、シリコン基板を使用して半導体装置を製作する場合多数の問題が発生するので、これに対する解決方案として最近ＳＯＩ（silicon-on insulator) 基板を使用して半導体装置を製作する傾向が徐々に増えている。これは、ＳＯＩ基板の構造が、酸化層の下部には支持基板、そして酸化層の上部には 0.5μm 以下の薄い半導体層を有するようになっているからである。言い換えれば、前記半導体層の厚さがトランジスタのソースおよびドレイン領域の接合深さに当たるので前記半導体層の厚さを薄く調節することにより、浅い接合を容易に形成し得る。また、前記ソースおよびドレイン領域の底面は酸化層と接するので寄生容量を大いに縮めることができて半導体装置の動作速度を改善させ、トランジスタのような素子を絶縁層により相互隔離させてＣＭＯＳ構造から発生するラッチアップ現象を完全に取り除くことができる。
【０００４】
【発明が解決しようとする課題】
図１Ａおよび図１Ｂは、前述した従来のＳＯＩ基板を製造する方法を説明するための断面図である。
図１Ａは、支持基板１０と半導体基板１４を相互結合させる段階を示したものである。具体的には、支持基板１０または半導体基板１４の一側面に酸化層１２を形成した後、この酸化層１２を媒介物として前記支持基板１０と前記半導体基板１４を結合させる。ここで、半導体基板１４としてはシリコンウェーハを広く使用し、支持基板１０と半導体基板１４とを結合させる方法としては高温酸化法、静電結合法または窒素雰囲気での高温熱処理法を利用する。
【０００５】
図１Ｂは、ＳＯＩ基板を完成する段階を示したものである。具体的には、前記半導体基板１４の上部を研磨工程で取り除いた後、これをＣＭＰ（chemical mechanical polishing)工程で表面処理して所望の厚さの半導体層１４ａを形成することによりＳＯＩ基板を完成する。この際、前述した研磨工程時に前記半導体基板１４の厚さが徐々に薄くなるので、これにより半導体基板によるストレスの大きさが変わる。特に、半導体基板としてシリコンウェーハを使用する場合には、ＳＯＩ基板の前面に圧縮応力ＳF が発生する。したがって、図１Ｂに示すようにＳＯＩ基板が撓む現象が生じ、これにより半導体層１４ａの厚さが不均一になる。
【０００６】
このように、従来の技術によるＳＯＩ基板は製造工程の途中撓み現象が発生し、これにより半導体層の厚さを均一に形成することが困難である。半導体層の厚さが不均一なＳＯＩ基板は、半導体装置の製造における写真工程の際にマスクの整列を困難にする。また、熱工程の進行後ストレスを誘発して半導体層のリフティング現象を招く場合もある。
【０００７】
したがって、本発明の目的は、支持基板の背面にストレス調節の可能な物質よりなる薄膜を形成することにより撓み現象を抑制するＳＯＩ基板の製造方法を提供することにある。
【０００８】
【課題を解決するための手段】
前記の目的を達成するために本発明は、支持基板または半導体基板の一側面に形成された第１酸化層を媒介物として、前記支持基板と前記半導体基板とを相互結合させる段階と、結合された前記支持基板および前記半導体基板の露出された表面に、第２酸化層を形成する段階と、前記第２酸化層の表面に、前記半導体基板と同一なタイプのストレスを有する第１厚さの半導体物質層を形成する段階と、前記半導体基板の表面側に形成された前記半導体物質層および前記第２酸化層並びに前記半導体基板の上部を連続的に研磨した後、研磨された表面をポリシングして、変形された第２酸化層、変形された半導体物質層および前記半導体基板の残存部分よりなる半導体層を形成し、前記支持基板上に前記第１酸化層を介して前記半導体層が形成されたＳＯＩ基板を形成する段階と、前記ＳＯＩ基板の撓みの程度に応じて、前記支持基板の表面側に形成された前記半導体物質層の第１厚さを増減して、前記ＳＯＩ基板の撓みを調節する段階とを具備することを特徴とするＳＯＩ基板の製造方法を提供する。
【０００９】
【発明の実施の形態】
以下、添付した図面に基づき本発明を詳細に説明する。
図２Ａは、支持基板１００と半導体基板１０４を相互結合させる段階を示したものである。具体的には、半導体基板１０４の一側面または支持基板１００の一側面上に第１酸化層１０２を形成した後、これを媒介物として支持基板１００と半導体基板１０４を相互ボンディングさせる。この際、支持基板１００と半導体基板１０４とをボンディングさせる方法としては通常の方法、例えば高温酸化法、静電結合法または窒素雰囲気での高温熱処理法を利用する。ここで、前記支持基板１００および／または半導体基板１０４としてはシリコンウェーハが広く使用される。
【００１０】
図２Ｂは、前記結合された支持基板１００と半導体基板１０４の露出された表面に第２酸化層１０６を形成する段階を示したものである。ここで、前記第２酸化層１０６は湿式酸化工程により形成される。これは支持基板１００と半導体基板１０４とのボンディング強度を向上させ、後続する工程による半導体物質層１０８との容易な接触をなすようにするためである。
【００１１】
図２Ｃは、本発明の特徴要素である半導体物質層１０８を形成する段階を示したものである。具体的には、前記第２酸化層１０６の表面に第１厚さの半導体物質層１０８を蒸着する。ここで、前記第１厚さの半導体物質層１０８としては前記半導体基板１０４と同一なタイプのストレスを有する物質で形成する。例えば、前記半導体基板１０４がシリコンウェーハである場合には前記第１厚さの半導体物質層１０８をポリシリコンで形成することが望ましい。これにより、圧縮応力を有する半導体物質層１０８および前記半導体物質層１０８と同一なタイプのストレス、すなわち圧縮応力を有する半導体基板１０４がそれぞれ前記支持基板１００の上部および下部に形成される。したがって、後続する工程で前記半導体基板１０４の厚さを適切に調節することにより支持基板１００の撓む現象を防止することができる。
【００１２】
図２Ｄは、本発明によるＳＯＩ基板を形成する段階を示したものである。まず、前記半導体基板１０４の表面に形成された第１厚さの半導体物質層１０８と第２酸化層１０６、そして前記半導体基板１０４の上部を連続的に全面食刻する。この際、全面食刻する方法としては研磨工程を利用する方法が使用され得る。次に、前記全面食刻された半導体基板の表面をＣＭＰ工程でポリシングして変形された第１厚さの半導体物質層１０８ａ、変形された第２酸化層１０６ａおよび前記半導体基板１０４の一部分よりなる半導体層１０４ａを形成して本発明によるＳＯＩ基板を形成する。ここで、前記半導体層１０４ａは半導体装置の素子の形成される活性領域を提供する。したがって、半導体層１０４ａの厚さは要求される素子の特性と密接な関係がある。また、前記半導体層１０４ａおよび第１酸化層１０２の厚さは、前記図２Ｃで説明した半導体物質層１０８の第１厚さを定める重要な要因である。言い換えれば、前記半導体層１０４ａおよび第１酸化層１０２の厚さと前記半導体物質層１０８の第１厚さを適切に調節することにより、前記半導体層１０４ａによる前面のストレスＳF と前記変形された第１厚さの半導体物質層１０８ａによる背面のストレスＳB を相互相殺させ、これによりＳＯＩ基板の撓む現象を防止することができる。このストレスの調節により、前記半導体層１０４ａを形成させるための全面食刻およびポリシングを完了した状態で半導体層１０４ａの厚さを均一とすることが可能となる。したがって、前記ＳＯＩ基板を使用して半導体装置を製作する時、写真工程時マスクの整列を正確にし得る。
【００１３】
図２Ｅは、前記ＳＯＩ基板の平坦度、すなわち、撓み程度をさらに精密に調節する段階を示したものである。言い換えれば、前記図２Ｄで形成されたＳＯＩ基板の撓み程度が要求される範囲より大きかったり、これを特定な値に調節しようとする時、支持基板１００の背面に形成された変形された第１厚さの半導体物質層１０８ａの厚さを変えて、前記第１厚さより厚い第３厚さの半導体物質層１０８ｂまたは前記第１厚さより薄い第４厚さの半導体物質層を形成する段階を示したものである。
【００１４】
前記第１厚さの半導体物質層１０８ａをさらに厚く形成すべき場合には、その表面にこのような物質層、例えばポリシリコン層をさらに蒸着して前記第１厚さより大きい第２厚さの半導体物質層を形成する。続いて、前記第２厚さの半導体物質層が形成されたＳＯＩ基板の撓み程度を測定してこれを相殺させる程度の背面ストレスＳB ′を有する半導体物質層、すなわち、前記第２厚さより薄い第３厚さの半導体物質層１０８ｂを形成する。この際、第３厚さの半導体物質層１０８ｂを形成する方法としては、湿式食刻、乾式食刻またはＣＭＰ工程を利用することができ、これらのうちＣＭＰ工程がＳＯＩ基板の撓み程度を精密に調節しうる最も望ましい手段である。
【００１５】
また、前記第１厚さの半導体物質層１０８ａをさらに薄く形成すべき場合には、半導体物質層１０８ａの背面を全面食刻して前記第１厚さより薄い第４厚さの半導体物質層を形成する。この際も、第４厚さの半導体物質層を形成する方法としては湿式食刻、乾式食刻またはＣＭＰ工程を利用することができ、これらのうちＣＭＰ工程がＳＯＩ基板の撓み程度を精密に調節し得る最も望ましい手段である。
【００１６】
前述した本発明によれば、支持基板の背面にＳＯＩ基板の表面層である半導体層と同一なタイプのストレスを有する物質として適切な厚さの半導体物質層を形成することにより、ＳＯＩ基板の撓み現象を防止することができる。これにより、前記ＳＯＩ基板の表面層である半導体層を均一な厚さに形成することが可能となり、この半導体層の上部に半導体装置を形成するための写真工程時に正確な整列がなされるようにすることができるとともに、高温での熱処理工程を経た後に前記半導体層が浮き上がる現象を防止することができる。
【図面の簡単な説明】
【図１】 ＡおよびＢは、従来の技術によるＳＯＩ基板を製造する方法を説明するための断面図である。
【図２】 Ａ〜Ｅは、本発明によるＳＯＩ基板を製造する方法を説明するための断面図である。
【符号の説明】
１００ 支持基板
１０２ 第１酸化層
１０４ 半導体基板
１０４ａ 半導体層
１０６ 第２酸化層
１０６ａ 変形された第２酸化層
１０８ 半導体物質層
１０８ａ 変形された半導体物質層
【発明の属する技術分野】
本発明はＳＯＩ基板を製造する方法に係り、特にＳＯＩ基板の撓みを大いに縮めることができる製造方法に関する。
【０００２】
【従来の技術】
一般に半導体装置を製造するための基板としてはシリコン基板を広く使用している。しかしながら、このシリコン基板を使用する場合、次のような多数の問題点がある。
第１に、トランジスタのソースおよびドレイン領域を浅く形成することが困難である。これは半導体装置の高集積化の実現に制約となり、半導体基板との接合面に形成される寄生接合容量を縮めにくく、半導体装置の電気的特性、特に動作速度を改善することが困難である。第２に、半導体記憶装置を製作する場合セルの形成されるウェルが存在し、これによりＳＥＲ（soft error rate)特性を改善しにくい。第３に、ＣＭＯＳトランジスタで半導体装置を製作する場合ラッチアップ現象を改善することが困難である。
【０００３】
前述したように、シリコン基板を使用して半導体装置を製作する場合多数の問題が発生するので、これに対する解決方案として最近ＳＯＩ（silicon-on insulator) 基板を使用して半導体装置を製作する傾向が徐々に増えている。これは、ＳＯＩ基板の構造が、酸化層の下部には支持基板、そして酸化層の上部には 0.5μm 以下の薄い半導体層を有するようになっているからである。言い換えれば、前記半導体層の厚さがトランジスタのソースおよびドレイン領域の接合深さに当たるので前記半導体層の厚さを薄く調節することにより、浅い接合を容易に形成し得る。また、前記ソースおよびドレイン領域の底面は酸化層と接するので寄生容量を大いに縮めることができて半導体装置の動作速度を改善させ、トランジスタのような素子を絶縁層により相互隔離させてＣＭＯＳ構造から発生するラッチアップ現象を完全に取り除くことができる。
【０００４】
【発明が解決しようとする課題】
図１Ａおよび図１Ｂは、前述した従来のＳＯＩ基板を製造する方法を説明するための断面図である。
図１Ａは、支持基板１０と半導体基板１４を相互結合させる段階を示したものである。具体的には、支持基板１０または半導体基板１４の一側面に酸化層１２を形成した後、この酸化層１２を媒介物として前記支持基板１０と前記半導体基板１４を結合させる。ここで、半導体基板１４としてはシリコンウェーハを広く使用し、支持基板１０と半導体基板１４とを結合させる方法としては高温酸化法、静電結合法または窒素雰囲気での高温熱処理法を利用する。
【０００５】
図１Ｂは、ＳＯＩ基板を完成する段階を示したものである。具体的には、前記半導体基板１４の上部を研磨工程で取り除いた後、これをＣＭＰ（chemical mechanical polishing)工程で表面処理して所望の厚さの半導体層１４ａを形成することによりＳＯＩ基板を完成する。この際、前述した研磨工程時に前記半導体基板１４の厚さが徐々に薄くなるので、これにより半導体基板によるストレスの大きさが変わる。特に、半導体基板としてシリコンウェーハを使用する場合には、ＳＯＩ基板の前面に圧縮応力ＳF が発生する。したがって、図１Ｂに示すようにＳＯＩ基板が撓む現象が生じ、これにより半導体層１４ａの厚さが不均一になる。
【０００６】
このように、従来の技術によるＳＯＩ基板は製造工程の途中撓み現象が発生し、これにより半導体層の厚さを均一に形成することが困難である。半導体層の厚さが不均一なＳＯＩ基板は、半導体装置の製造における写真工程の際にマスクの整列を困難にする。また、熱工程の進行後ストレスを誘発して半導体層のリフティング現象を招く場合もある。
【０００７】
したがって、本発明の目的は、支持基板の背面にストレス調節の可能な物質よりなる薄膜を形成することにより撓み現象を抑制するＳＯＩ基板の製造方法を提供することにある。
【０００８】
【課題を解決するための手段】
前記の目的を達成するために本発明は、支持基板または半導体基板の一側面に形成された第１酸化層を媒介物として、前記支持基板と前記半導体基板とを相互結合させる段階と、結合された前記支持基板および前記半導体基板の露出された表面に、第２酸化層を形成する段階と、前記第２酸化層の表面に、前記半導体基板と同一なタイプのストレスを有する第１厚さの半導体物質層を形成する段階と、前記半導体基板の表面側に形成された前記半導体物質層および前記第２酸化層並びに前記半導体基板の上部を連続的に研磨した後、研磨された表面をポリシングして、変形された第２酸化層、変形された半導体物質層および前記半導体基板の残存部分よりなる半導体層を形成し、前記支持基板上に前記第１酸化層を介して前記半導体層が形成されたＳＯＩ基板を形成する段階と、前記ＳＯＩ基板の撓みの程度に応じて、前記支持基板の表面側に形成された前記半導体物質層の第１厚さを増減して、前記ＳＯＩ基板の撓みを調節する段階とを具備することを特徴とするＳＯＩ基板の製造方法を提供する。
【０００９】
【発明の実施の形態】
以下、添付した図面に基づき本発明を詳細に説明する。
図２Ａは、支持基板１００と半導体基板１０４を相互結合させる段階を示したものである。具体的には、半導体基板１０４の一側面または支持基板１００の一側面上に第１酸化層１０２を形成した後、これを媒介物として支持基板１００と半導体基板１０４を相互ボンディングさせる。この際、支持基板１００と半導体基板１０４とをボンディングさせる方法としては通常の方法、例えば高温酸化法、静電結合法または窒素雰囲気での高温熱処理法を利用する。ここで、前記支持基板１００および／または半導体基板１０４としてはシリコンウェーハが広く使用される。
【００１０】
図２Ｂは、前記結合された支持基板１００と半導体基板１０４の露出された表面に第２酸化層１０６を形成する段階を示したものである。ここで、前記第２酸化層１０６は湿式酸化工程により形成される。これは支持基板１００と半導体基板１０４とのボンディング強度を向上させ、後続する工程による半導体物質層１０８との容易な接触をなすようにするためである。
【００１１】
図２Ｃは、本発明の特徴要素である半導体物質層１０８を形成する段階を示したものである。具体的には、前記第２酸化層１０６の表面に第１厚さの半導体物質層１０８を蒸着する。ここで、前記第１厚さの半導体物質層１０８としては前記半導体基板１０４と同一なタイプのストレスを有する物質で形成する。例えば、前記半導体基板１０４がシリコンウェーハである場合には前記第１厚さの半導体物質層１０８をポリシリコンで形成することが望ましい。これにより、圧縮応力を有する半導体物質層１０８および前記半導体物質層１０８と同一なタイプのストレス、すなわち圧縮応力を有する半導体基板１０４がそれぞれ前記支持基板１００の上部および下部に形成される。したがって、後続する工程で前記半導体基板１０４の厚さを適切に調節することにより支持基板１００の撓む現象を防止することができる。
【００１２】
図２Ｄは、本発明によるＳＯＩ基板を形成する段階を示したものである。まず、前記半導体基板１０４の表面に形成された第１厚さの半導体物質層１０８と第２酸化層１０６、そして前記半導体基板１０４の上部を連続的に全面食刻する。この際、全面食刻する方法としては研磨工程を利用する方法が使用され得る。次に、前記全面食刻された半導体基板の表面をＣＭＰ工程でポリシングして変形された第１厚さの半導体物質層１０８ａ、変形された第２酸化層１０６ａおよび前記半導体基板１０４の一部分よりなる半導体層１０４ａを形成して本発明によるＳＯＩ基板を形成する。ここで、前記半導体層１０４ａは半導体装置の素子の形成される活性領域を提供する。したがって、半導体層１０４ａの厚さは要求される素子の特性と密接な関係がある。また、前記半導体層１０４ａおよび第１酸化層１０２の厚さは、前記図２Ｃで説明した半導体物質層１０８の第１厚さを定める重要な要因である。言い換えれば、前記半導体層１０４ａおよび第１酸化層１０２の厚さと前記半導体物質層１０８の第１厚さを適切に調節することにより、前記半導体層１０４ａによる前面のストレスＳF と前記変形された第１厚さの半導体物質層１０８ａによる背面のストレスＳB を相互相殺させ、これによりＳＯＩ基板の撓む現象を防止することができる。このストレスの調節により、前記半導体層１０４ａを形成させるための全面食刻およびポリシングを完了した状態で半導体層１０４ａの厚さを均一とすることが可能となる。したがって、前記ＳＯＩ基板を使用して半導体装置を製作する時、写真工程時マスクの整列を正確にし得る。
【００１３】
図２Ｅは、前記ＳＯＩ基板の平坦度、すなわち、撓み程度をさらに精密に調節する段階を示したものである。言い換えれば、前記図２Ｄで形成されたＳＯＩ基板の撓み程度が要求される範囲より大きかったり、これを特定な値に調節しようとする時、支持基板１００の背面に形成された変形された第１厚さの半導体物質層１０８ａの厚さを変えて、前記第１厚さより厚い第３厚さの半導体物質層１０８ｂまたは前記第１厚さより薄い第４厚さの半導体物質層を形成する段階を示したものである。
【００１４】
前記第１厚さの半導体物質層１０８ａをさらに厚く形成すべき場合には、その表面にこのような物質層、例えばポリシリコン層をさらに蒸着して前記第１厚さより大きい第２厚さの半導体物質層を形成する。続いて、前記第２厚さの半導体物質層が形成されたＳＯＩ基板の撓み程度を測定してこれを相殺させる程度の背面ストレスＳB ′を有する半導体物質層、すなわち、前記第２厚さより薄い第３厚さの半導体物質層１０８ｂを形成する。この際、第３厚さの半導体物質層１０８ｂを形成する方法としては、湿式食刻、乾式食刻またはＣＭＰ工程を利用することができ、これらのうちＣＭＰ工程がＳＯＩ基板の撓み程度を精密に調節しうる最も望ましい手段である。
【００１５】
また、前記第１厚さの半導体物質層１０８ａをさらに薄く形成すべき場合には、半導体物質層１０８ａの背面を全面食刻して前記第１厚さより薄い第４厚さの半導体物質層を形成する。この際も、第４厚さの半導体物質層を形成する方法としては湿式食刻、乾式食刻またはＣＭＰ工程を利用することができ、これらのうちＣＭＰ工程がＳＯＩ基板の撓み程度を精密に調節し得る最も望ましい手段である。
【００１６】
前述した本発明によれば、支持基板の背面にＳＯＩ基板の表面層である半導体層と同一なタイプのストレスを有する物質として適切な厚さの半導体物質層を形成することにより、ＳＯＩ基板の撓み現象を防止することができる。これにより、前記ＳＯＩ基板の表面層である半導体層を均一な厚さに形成することが可能となり、この半導体層の上部に半導体装置を形成するための写真工程時に正確な整列がなされるようにすることができるとともに、高温での熱処理工程を経た後に前記半導体層が浮き上がる現象を防止することができる。
【図面の簡単な説明】
【図１】 ＡおよびＢは、従来の技術によるＳＯＩ基板を製造する方法を説明するための断面図である。
【図２】 Ａ〜Ｅは、本発明によるＳＯＩ基板を製造する方法を説明するための断面図である。
【符号の説明】
１００ 支持基板
１０２ 第１酸化層
１０４ 半導体基板
１０４ａ 半導体層
１０６ 第２酸化層
１０６ａ 変形された第２酸化層
１０８ 半導体物質層
１０８ａ 変形された半導体物質層
Claims (7)
- 支持基板または半導体基板の一側面に形成された第１酸化層を媒介物として、前記支持基板と前記半導体基板とを相互結合させる段階と、
結合された前記支持基板および前記半導体基板の露出された表面に、第２酸化層を形成する段階と、
前記第２酸化層の表面に、前記半導体基板と同一なタイプのストレスを有する第１厚さの半導体物質層を形成する段階と、
前記半導体基板の表面側に形成された前記半導体物質層および前記第２酸化層並びに前記半導体基板の上部を連続的に研磨した後、研磨された表面をポリシングして、変形された第２酸化層、変形された半導体物質層および前記半導体基板の残存部分よりなる半導体層を形成し、前記支持基板上に前記第１酸化層を介して前記半導体層が形成されたＳＯＩ基板を形成する段階と、
前記ＳＯＩ基板の撓みの程度に応じて、前記支持基板の表面側に形成された前記半導体物質層の第１厚さを増減して、前記ＳＯＩ基板の撓みを調節する段階と
を具備することを特徴とするＳＯＩ基板の製造方法。 - 前記ＳＯＩ基板の撓みを調節する段階は、
前記支持基板の表面側に形成された前記半導体物質層の表面に半導体物質層をさらに蒸着して、前記半導体物質層の厚さを前記第１厚さより厚い第２厚さにする段階と、
前記半導体物質層を全面食刻して、前記半導体物質層の厚さを前記第２厚さより薄い第３厚さにする段階とを具備することを特徴とする請求項１記載のＳＯＩ基板の製造方法。 - 前記ＳＯＩ基板の撓みを調節する段階は、
前記支持基板の表面側に形成された前記半導体物質層を全面食刻して、前記半導体物質層の厚さを前記第１厚さより薄い第４厚さにする段階を具備することを特徴とする請求項１記載のＳＯＩ基板の製造方法。 - 前記半導体基板はシリコンウェーハであることを特徴とする請求項１記載のＳＯＩ基板の製造方法。
- 前記半導体物質層はポリシリコンで形成することを特徴とする請求項１記載のＳＯＩ基板の製造方法。
- 前記ポリシングはＣＭＰ工程で施すことを特徴とする請求項１記載のＳＯＩ基板の製造方法。
- 前記第２酸化層は湿式酸化工程による熱酸化層で形成することを特徴とする請求項１記載のＳＯＩ基板の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1995P11622 | 1995-05-11 | ||
| KR1019950011622A KR0168348B1 (ko) | 1995-05-11 | 1995-05-11 | Soi 기판의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08306891A JPH08306891A (ja) | 1996-11-22 |
| JP3934170B2 true JP3934170B2 (ja) | 2007-06-20 |
Family
ID=19414244
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31182395A Expired - Fee Related JP3934170B2 (ja) | 1995-05-11 | 1995-11-30 | Ｓｏｉ基板の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5665631A (ja) |
| JP (1) | JP3934170B2 (ja) |
| KR (1) | KR0168348B1 (ja) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6383849B1 (en) * | 1996-06-29 | 2002-05-07 | Hyundai Electronics Industries Co., Ltd. | Semiconductor device and method for fabricating the same |
| JPH10223497A (ja) * | 1997-01-31 | 1998-08-21 | Shin Etsu Handotai Co Ltd | 貼り合わせ基板の作製方法 |
| KR100304197B1 (ko) * | 1998-03-30 | 2001-11-30 | 윤종용 | 소이제조방법 |
| US6057212A (en) * | 1998-05-04 | 2000-05-02 | International Business Machines Corporation | Method for making bonded metal back-plane substrates |
| JP3635200B2 (ja) * | 1998-06-04 | 2005-04-06 | 信越半導体株式会社 | Ｓｏｉウェーハの製造方法 |
| JP2000164905A (ja) | 1998-09-22 | 2000-06-16 | Canon Inc | 光電変換装置の製造方法とその製造装置 |
| JP4313874B2 (ja) * | 1999-02-02 | 2009-08-12 | キヤノン株式会社 | 基板の製造方法 |
| JP2002050749A (ja) * | 2000-07-31 | 2002-02-15 | Canon Inc | 複合部材の分離方法及び装置 |
| JP2003031779A (ja) * | 2001-07-13 | 2003-01-31 | Mitsubishi Electric Corp | Ｓｏｉウェハの製造方法 |
| US6800530B2 (en) * | 2003-01-14 | 2004-10-05 | International Business Machines Corporation | Triple layer hard mask for gate patterning to fabricate scaled CMOS transistors |
| US7247546B2 (en) * | 2004-08-05 | 2007-07-24 | International Business Machines Corporation | Method of forming strained silicon materials with improved thermal conductivity |
| DE102004048626B3 (de) * | 2004-10-06 | 2006-04-13 | X-Fab Semiconductor Foundries Ag | Oxidationsverfahren von Siliziumscheiben zur Reduzierung von mechanischen Spannungen |
| JP2006173354A (ja) * | 2004-12-15 | 2006-06-29 | Canon Inc | Ｓｏｉ基板の製造方法 |
| FR2880184B1 (fr) | 2004-12-28 | 2007-03-30 | Commissariat Energie Atomique | Procede de detourage d'une structure obtenue par assemblage de deux plaques |
| KR100850119B1 (ko) * | 2006-12-26 | 2008-08-04 | 동부일렉트로닉스 주식회사 | Ｓｏｉ웨이퍼 및 제조방법 |
| FR2969373B1 (fr) * | 2010-12-20 | 2013-07-19 | St Microelectronics Crolles 2 | Procede d'assemblage de deux plaques et dispositif correspondant |
| US9129942B2 (en) | 2012-06-05 | 2015-09-08 | International Business Machines Corporation | Method for shaping a laminate substrate |
| US9048245B2 (en) | 2012-06-05 | 2015-06-02 | International Business Machines Corporation | Method for shaping a laminate substrate |
| US9059240B2 (en) | 2012-06-05 | 2015-06-16 | International Business Machines Corporation | Fixture for shaping a laminate substrate |
| CN105990215B (zh) * | 2015-03-02 | 2019-04-26 | 北大方正集团有限公司 | Soi基片的制作方法和soi基片 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0355822A (ja) * | 1989-07-25 | 1991-03-11 | Shin Etsu Handotai Co Ltd | 半導体素子形成用基板の製造方法 |
| JPH0636414B2 (ja) * | 1989-08-17 | 1994-05-11 | 信越半導体株式会社 | 半導体素子形成用基板の製造方法 |
| JPH0719738B2 (ja) * | 1990-09-06 | 1995-03-06 | 信越半導体株式会社 | 接合ウェーハ及びその製造方法 |
| JPH04266047A (ja) * | 1991-02-20 | 1992-09-22 | Fujitsu Ltd | 埋め込み層形成に相当するｓｏｉ型半導体装置の製造方法及び半導体装置 |
| JPH06275525A (ja) * | 1993-03-18 | 1994-09-30 | Shin Etsu Handotai Co Ltd | Ｓｏｉ基板及びその製造方法 |
| US5494849A (en) * | 1995-03-23 | 1996-02-27 | Si Bond L.L.C. | Single-etch stop process for the manufacture of silicon-on-insulator substrates |
-
1995
- 1995-05-11 KR KR1019950011622A patent/KR0168348B1/ko not_active IP Right Cessation
- 1995-11-28 US US08/563,803 patent/US5665631A/en not_active Expired - Lifetime
- 1995-11-30 JP JP31182395A patent/JP3934170B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR960042925A (ko) | 1996-12-21 |
| JPH08306891A (ja) | 1996-11-22 |
| US5665631A (en) | 1997-09-09 |
| KR0168348B1 (ko) | 1999-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3934170B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JP2876470B2 (ja) | 半導体装置の製造方法 | |
| JP2831745B2 (ja) | 半導体装置及びその製造方法 | |
| JPH01315159A (ja) | 誘電体分離半導体基板とその製造方法 | |
| JPH11121377A (ja) | 半導体材料薄膜の製造のための改良型スマート・カット・プロセス | |
| KR19980071515A (ko) | 절연층 및 반도체층 사이의 접촉 없이 서로 접착된 반도체웨이퍼로부터 제조되는 적층기판 및 그 제조방법 | |
| JPH098124A (ja) | 絶縁分離基板及びその製造方法 | |
| US6194256B1 (en) | Method for fabricating CMOS device | |
| JP3120275B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JPH04206766A (ja) | 半導体装置の製造方法 | |
| JPH08250687A (ja) | Ｓｏｉ基板の製造方法およびｓｏｉ基板 | |
| JP2763107B2 (ja) | 誘電体分離半導体基板およびその製造方法 | |
| JP2848481B2 (ja) | 半導体装置の製造方法 | |
| JPH07226433A (ja) | 半導体装置の製造方法 | |
| JPH0346346A (ja) | 半導体集積回路装置 | |
| KR100286776B1 (ko) | 실리콘 온 인슐레이터 웨이퍼의 제조방법 | |
| US6087233A (en) | Forming trench isolators in semiconductor devices | |
| JPH02237066A (ja) | 半導体装置の製造方法 | |
| JP3493289B2 (ja) | 誘電体分離基板の製造方法 | |
| JPH03268444A (ja) | 半導体装置の製造方法 | |
| KR100195232B1 (ko) | 실리콘-온 인슐레이터 웨이퍼 제작방법 | |
| JP2720833B2 (ja) | 半導体装置の製造方法 | |
| JP2811006B2 (ja) | 半導体装置の製造方法 | |
| KR890004567B1 (ko) | 반도체 장치의 소자분리 산화막 형성방법 | |
| KR19980058438A (ko) | 반도체 소자의 실리사이드 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051101 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060529 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060829 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070220 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070315 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110330 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |