JP2811006B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2811006B2 JP2811006B2 JP18186789A JP18186789A JP2811006B2 JP 2811006 B2 JP2811006 B2 JP 2811006B2 JP 18186789 A JP18186789 A JP 18186789A JP 18186789 A JP18186789 A JP 18186789A JP 2811006 B2 JP2811006 B2 JP 2811006B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- polished
- etching
- silicon crystal
- etched
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Element Separation (AREA)
- Thin Film Transistor (AREA)
- Drying Of Semiconductors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関するものである。
２枚のシリコン単結晶の内、１枚のシリコン単結晶の
表面を酸化し厚さ数千Åのシリコン酸化膜（以後SiO2と
記す）を形成する。このSiO2と他の１枚のシリコン単結
晶を分子間引力で圧着すると、SiO2をシリコン単結晶の
間に挿んだサンドイッチ構造となる。この後、一方のシ
リコン単結晶を研磨又はエッチングする。研磨又はエッ
チングしたシリコン表面は平坦度が落ちる。直径10mmの
シリコンウエハにおいて、SiO2上のシリコン結晶の厚さ
は現在の技術レベルでは0.2μｍ程度の厚みムラがあ
る。このため研磨又はエッチングしたシリコン表面にレ
ジスト膜を塗布し、その後レジスト膜全部と研磨又はエ
ッチングされたシリコン結晶の一部をドライエッチング
することにより、研磨又はエッチングされたシリコン結
晶のSiO2上の厚みムラをなくすことができる。このよう
な製造方法により作られたSiO2上のシリコンは厚みムラ
がなく、そのシリコン中に金属酸化膜トランジスタ（以
後MOSトランジスタと記す）を作成した場合、シリコン
ウエハ内で特性変動のないSOI（Silicon On Insnlato
r）MOSトランジスタを作成することができる。
表面を酸化し厚さ数千Åのシリコン酸化膜（以後SiO2と
記す）を形成する。このSiO2と他の１枚のシリコン単結
晶を分子間引力で圧着すると、SiO2をシリコン単結晶の
間に挿んだサンドイッチ構造となる。この後、一方のシ
リコン単結晶を研磨又はエッチングする。研磨又はエッ
チングしたシリコン表面は平坦度が落ちる。直径10mmの
シリコンウエハにおいて、SiO2上のシリコン結晶の厚さ
は現在の技術レベルでは0.2μｍ程度の厚みムラがあ
る。このため研磨又はエッチングしたシリコン表面にレ
ジスト膜を塗布し、その後レジスト膜全部と研磨又はエ
ッチングされたシリコン結晶の一部をドライエッチング
することにより、研磨又はエッチングされたシリコン結
晶のSiO2上の厚みムラをなくすことができる。このよう
な製造方法により作られたSiO2上のシリコンは厚みムラ
がなく、そのシリコン中に金属酸化膜トランジスタ（以
後MOSトランジスタと記す）を作成した場合、シリコン
ウエハ内で特性変動のないSOI（Silicon On Insnlato
r）MOSトランジスタを作成することができる。
第２図（ａ）〜（ｄ）の工程断面図により従来技術の
半導体装置の製造方法を説明する。第２図（ａ）は１枚
のシリコン単結晶ウエハ21を示す。第２図（ｂ）はシリ
コンウエハの表面を熱酸化し、厚さ数千ÅのSiO2膜22を
形成する。第２図（ｃ）において、他の１枚のシリコン
単結晶ウエハ23を真空中において表面にSiO2層を形成し
たシリコンウエハとSiO2層を間に挿んで圧着する。分子
間引力により、２枚のシリコンウエハは密着する。第２
図（ｄ）において、片側のシリコン単結晶ウエハ23を、
シリコンの残り厚みが所望の値になるまで研磨又はエッ
チングする。しかし、以上に示した従来技術では、第２
図（ｄ）に示すように、研磨又はエッチング後のシリコ
ン表面の平坦度は悪く、シリコンウエハ内での厚みのバ
ラツキは0.2μｍぐらいであった。
半導体装置の製造方法を説明する。第２図（ａ）は１枚
のシリコン単結晶ウエハ21を示す。第２図（ｂ）はシリ
コンウエハの表面を熱酸化し、厚さ数千ÅのSiO2膜22を
形成する。第２図（ｃ）において、他の１枚のシリコン
単結晶ウエハ23を真空中において表面にSiO2層を形成し
たシリコンウエハとSiO2層を間に挿んで圧着する。分子
間引力により、２枚のシリコンウエハは密着する。第２
図（ｄ）において、片側のシリコン単結晶ウエハ23を、
シリコンの残り厚みが所望の値になるまで研磨又はエッ
チングする。しかし、以上に示した従来技術では、第２
図（ｄ）に示すように、研磨又はエッチング後のシリコ
ン表面の平坦度は悪く、シリコンウエハ内での厚みのバ
ラツキは0.2μｍぐらいであった。
第３図（ａ），（ｂ）は従来技術により作成したSiO2
をシリコン単結晶で挿んだサンドイッチ構造の絶縁膜上
シリコン（以後SOIと呼ぶ）において、研磨又はエッチ
ングされたシリコン中にＮ型MOSトランジスタを作成し
た場合の同一ウエハ間に形成されるトランジスタの断面
構造を示す。第３図（ａ），（ｂ）共に31はシリコン単
結晶、32はシリコン単結晶の上部を熱酸化して形成され
たSiO2層、33は研磨又はエッチングされたシリコン単結
晶のＰ型領域、34はMOSトランジスタのソース領域とな
るＮ型高濃度層、35はMOSトランジスタのドレイン領域
となるＮ型高濃度層、36はゲート酸化膜、37は多結晶シ
リコンから成るゲート電極を示している。従来技術で作
成されたSOI構造の研磨又はエッチングされたシリコン
中にNMOSトランジスタを作ると、研磨又はエッチングさ
れたシリコンの厚みのバラツキが大きいため、ウエハ内
の一部ではMOSトランジスタのソース34及びドレイン35
がSiO232に接する第３図（ａ）に示す構造になるが、ウ
エハ内の他の箇所ではMOSトランジスタのソース34とド
レイン35の下にシリコン層38が存在する第３図（ｂ）に
示す構造となる。
をシリコン単結晶で挿んだサンドイッチ構造の絶縁膜上
シリコン（以後SOIと呼ぶ）において、研磨又はエッチ
ングされたシリコン中にＮ型MOSトランジスタを作成し
た場合の同一ウエハ間に形成されるトランジスタの断面
構造を示す。第３図（ａ），（ｂ）共に31はシリコン単
結晶、32はシリコン単結晶の上部を熱酸化して形成され
たSiO2層、33は研磨又はエッチングされたシリコン単結
晶のＰ型領域、34はMOSトランジスタのソース領域とな
るＮ型高濃度層、35はMOSトランジスタのドレイン領域
となるＮ型高濃度層、36はゲート酸化膜、37は多結晶シ
リコンから成るゲート電極を示している。従来技術で作
成されたSOI構造の研磨又はエッチングされたシリコン
中にNMOSトランジスタを作ると、研磨又はエッチングさ
れたシリコンの厚みのバラツキが大きいため、ウエハ内
の一部ではMOSトランジスタのソース34及びドレイン35
がSiO232に接する第３図（ａ）に示す構造になるが、ウ
エハ内の他の箇所ではMOSトランジスタのソース34とド
レイン35の下にシリコン層38が存在する第３図（ｂ）に
示す構造となる。
第３図（ａ）に示す構造のトランジスタと第３図
（ｂ）に示す構造のトランジスタでは、ドレインに高電
圧を加えた時のドレイン近傍の空乏層の拡がり具合は異
なる。前者ではドレインの下には空乏層は拡がらず、後
者では拡がってしまう。又、第３図（ｂ）のトランジス
タ構造では、ソース34とドレイン35の下にシリコン層38
が存在することにより、このトランジスタとこのトラン
ジスタに隣接して存在するトランジスタの間に相互作用
が生じるが、第３図（ａ）の構造のトランジスタではそ
のような相互作用は生じない。
（ｂ）に示す構造のトランジスタでは、ドレインに高電
圧を加えた時のドレイン近傍の空乏層の拡がり具合は異
なる。前者ではドレインの下には空乏層は拡がらず、後
者では拡がってしまう。又、第３図（ｂ）のトランジス
タ構造では、ソース34とドレイン35の下にシリコン層38
が存在することにより、このトランジスタとこのトラン
ジスタに隣接して存在するトランジスタの間に相互作用
が生じるが、第３図（ａ）の構造のトランジスタではそ
のような相互作用は生じない。
本発明は、SiO2層をシリコンで挿んだ構造の張り合わ
せSOIにおいて、研磨又はエッチングされたシリコンの
ウエハ内の厚みのバラツキをなくす技術を提供すること
を目的とする。
せSOIにおいて、研磨又はエッチングされたシリコンの
ウエハ内の厚みのバラツキをなくす技術を提供すること
を目的とする。
研磨する側のシリコンを所望の厚みの近くまで研磨
し、その後研磨又はエッチングしたシリコン表面にレジ
スト膜を塗布し、その後ドライエッチングによりレジス
ト膜の全てと研磨又はエッチングしたシリコン表面の一
部を消去する。
し、その後研磨又はエッチングしたシリコン表面にレジ
スト膜を塗布し、その後ドライエッチングによりレジス
ト膜の全てと研磨又はエッチングしたシリコン表面の一
部を消去する。
レジスト膜をエッチング速度とシリコンのエッチング
速度を近い値にすることにより、研磨又はエッチングさ
れたシリコン層の表面は優れた平坦度を持つことにな
り、研磨又はエッチングされたシリコンのSiO2上の厚み
のウエハ内バラツキは非常に小さくなる。以下図面を参
照し、本発明の詳細を説明する。
速度を近い値にすることにより、研磨又はエッチングさ
れたシリコン層の表面は優れた平坦度を持つことにな
り、研磨又はエッチングされたシリコンのSiO2上の厚み
のウエハ内バラツキは非常に小さくなる。以下図面を参
照し、本発明の詳細を説明する。
第１図（ａ）〜（ｇ）の工程断面図により本発明の半
導体装置の製造方法を説明する。第１図（ａ）は１枚の
シリコン単結晶ウエハ11を示す。第１図（ｂ）はシリコ
ンウエハ11の表面を熱酸化し、厚さ数千ÅのSiO2膜12を
形成する。第１図（ｃ）において、他の１枚のシリコン
単結晶ウエハ13を真空中において表面にSiO2層を形成し
たシリコンウエハとSiO2層を間に挿んで圧着する。分子
間引力により、２枚のシリコンウエハは密着する。第１
図（ｄ）において、片側のシリコン単結晶ウエハ13をシ
リコンの残り厚みが所望の値になるまで研磨又はエッチ
ングする。この時点で研磨又はエッチングされたシリコ
ン層13の厚みは少なくとも0.2μｍ程度のバラツキがあ
る。この厚みのバラツキをなくすために、第１図（ｅ）
においてフォトレジスト14を塗布する。この後フォトレ
ジスト14の構造の緻密化のため、紫外線の照射を行って
もよい。第１図（ｆ）において、フォトレジスト14の全
てと研磨又はエッチングされたシリコン層13の一部をイ
オン照射15によりドライエッチングを行う。フォトレジ
ストとシリコンのエッチング速度を近い値になるように
ドライエッチングの条件を求めることにより、第１図
（ｇ）に示すように研磨又はエッチングされたシリコン
層13の表面は平坦になる。その結果、ウエハ内でのシリ
コン層13の厚みのバラツキはほとんどなくなる。
導体装置の製造方法を説明する。第１図（ａ）は１枚の
シリコン単結晶ウエハ11を示す。第１図（ｂ）はシリコ
ンウエハ11の表面を熱酸化し、厚さ数千ÅのSiO2膜12を
形成する。第１図（ｃ）において、他の１枚のシリコン
単結晶ウエハ13を真空中において表面にSiO2層を形成し
たシリコンウエハとSiO2層を間に挿んで圧着する。分子
間引力により、２枚のシリコンウエハは密着する。第１
図（ｄ）において、片側のシリコン単結晶ウエハ13をシ
リコンの残り厚みが所望の値になるまで研磨又はエッチ
ングする。この時点で研磨又はエッチングされたシリコ
ン層13の厚みは少なくとも0.2μｍ程度のバラツキがあ
る。この厚みのバラツキをなくすために、第１図（ｅ）
においてフォトレジスト14を塗布する。この後フォトレ
ジスト14の構造の緻密化のため、紫外線の照射を行って
もよい。第１図（ｆ）において、フォトレジスト14の全
てと研磨又はエッチングされたシリコン層13の一部をイ
オン照射15によりドライエッチングを行う。フォトレジ
ストとシリコンのエッチング速度を近い値になるように
ドライエッチングの条件を求めることにより、第１図
（ｇ）に示すように研磨又はエッチングされたシリコン
層13の表面は平坦になる。その結果、ウエハ内でのシリ
コン層13の厚みのバラツキはほとんどなくなる。
上記の本発明の実施例の説明において、ドライエッチ
ングする前にシリコン層13の上にフォトレジスト14を塗
布したが、この塗布する材料としてはポリイミド等の絶
縁物でもあるいは多結晶シリコンでも良い。特に多結晶
シリコンであれば、ドライエッチングであれ、フッ酸等
の液状の化学的エッチングであれ、シリコンとエッチン
グ速度がほぼ等しいため、研磨又はエッチングされたシ
リコン層13の厚みのバラツキをなくすには適している。
ングする前にシリコン層13の上にフォトレジスト14を塗
布したが、この塗布する材料としてはポリイミド等の絶
縁物でもあるいは多結晶シリコンでも良い。特に多結晶
シリコンであれば、ドライエッチングであれ、フッ酸等
の液状の化学的エッチングであれ、シリコンとエッチン
グ速度がほぼ等しいため、研磨又はエッチングされたシ
リコン層13の厚みのバラツキをなくすには適している。
以上詳細に説明したように、本発明のSOI構造をした
シリコンウエハはSiO2上のシリコン層の平坦度が良く、
しかも厚みのバラツキがない。この本発明のウエハを使
うと、SiO2上のシリコン層内にMOSトランジスタを形成
する場合、ウエハ内でトランジスタ特性にバラツキのな
いトランジスタを形成することができる利点を有する。
シリコンウエハはSiO2上のシリコン層の平坦度が良く、
しかも厚みのバラツキがない。この本発明のウエハを使
うと、SiO2上のシリコン層内にMOSトランジスタを形成
する場合、ウエハ内でトランジスタ特性にバラツキのな
いトランジスタを形成することができる利点を有する。
第１図（ａ）〜（ｇ）は本発明の半導体装置の製造工程
を示す断面図、第２図（ａ）〜（ｄ）は従来の半導体装
置の製造工程を示す断面図、第３図（ａ），（ｂ）は共
に従来の製造方法で作った半導体シリコンウエハ内に存
在するNMOSトランジスタの断面構造を示すものである。 11,13……シリコン単結晶ウエハ 12……シリコン酸化膜 14……フォトレジスト 15……ドライエッチング用イオン
を示す断面図、第２図（ａ）〜（ｄ）は従来の半導体装
置の製造工程を示す断面図、第３図（ａ），（ｂ）は共
に従来の製造方法で作った半導体シリコンウエハ内に存
在するNMOSトランジスタの断面構造を示すものである。 11,13……シリコン単結晶ウエハ 12……シリコン酸化膜 14……フォトレジスト 15……ドライエッチング用イオン
Claims (3)
- 【請求項１】シリコン結晶の表面を酸化しシリコン酸化
膜を形成する工程、前記シリコン酸化膜と他のシリコン
結晶を張り合わせる工程、一方のシリコン結晶を研磨又
はエッチングする工程、研磨又はエッチングされたシリ
コン結晶表面に絶縁膜を塗布する工程、ドライエッチン
グにより前記絶縁膜の全て及び前記研磨又はエッチング
されたシリコン結晶の一部をエッチングする工程とから
なる半導体装置の製造方法。 - 【請求項２】特許請求の範囲第１項記載の半導体装置の
製造方法において、研磨又はエッチングされたシリコン
結晶表面に塗布する絶縁膜はフォトレジスト膜であるこ
とを特徴とする半導体装置の製造方法。 - 【請求項３】シリコン結晶の表面を酸化しシリコン酸化
膜を形成する工程、前記シリコン酸化膜と他のシリコン
結晶を張り合わせる工程、一方のシリコン結晶を研磨又
はエッチングする工程、研磨又はエッチングされたシリ
コン結晶表面に多結晶シリコン膜を堆積する工程、ドラ
イエッチング又は化学的エッチングにより前記多結晶シ
リコン膜の全て及び前記研磨又はエッチングされたシリ
コン結晶の一部をエッチングする工程とから成る半導体
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18186789A JP2811006B2 (ja) | 1989-07-13 | 1989-07-13 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18186789A JP2811006B2 (ja) | 1989-07-13 | 1989-07-13 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0346216A JPH0346216A (ja) | 1991-02-27 |
| JP2811006B2 true JP2811006B2 (ja) | 1998-10-15 |
Family
ID=16108233
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18186789A Expired - Lifetime JP2811006B2 (ja) | 1989-07-13 | 1989-07-13 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2811006B2 (ja) |
-
1989
- 1989-07-13 JP JP18186789A patent/JP2811006B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0346216A (ja) | 1991-02-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3037934B2 (ja) | 半導体材料薄膜の製造のための改良型スマート・カット・プロセス | |
| KR100209365B1 (ko) | 에스.오.아이 반도체 웨이퍼의 제조방법 | |
| JP2831745B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0750421A (ja) | Ｍｏｓ形電界効果トランジスタ | |
| JP3934170B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JP2796012B2 (ja) | 半導体装置及びその製造方法 | |
| JPH10125881A (ja) | 張り合わせｓｏｉ基板、その作製方法及びそれに形成されたｍｏｓトランジスター | |
| JP2811006B2 (ja) | 半導体装置の製造方法 | |
| JP3458611B2 (ja) | Ｓｏｉ型半導体装置の製造方法 | |
| JPH03232239A (ja) | 半導体装置の製造方法 | |
| JP3200961B2 (ja) | 半導体装置の製造方法 | |
| JP3483671B2 (ja) | 半導体装置及びその製造方法 | |
| JPH06204440A (ja) | Ｓｏｉ型半導体装置およびその製造方法 | |
| JPH07226433A (ja) | 半導体装置の製造方法 | |
| JPH01259546A (ja) | 半導体装置の製造方法 | |
| JPH03180070A (ja) | 半導体装置及びその製造方法 | |
| JP3216535B2 (ja) | Ｓｏｉ基板およびその製造方法 | |
| JP3277957B2 (ja) | Ｓｏｉ半導体装置の製造方法 | |
| JPH10199840A (ja) | Ｓｏｉ基板の製造方法 | |
| JPH10125880A (ja) | 張り合わせｓｏｉ基板の作製方法 | |
| JPH0483348A (ja) | 半導体装置及びその製造方法 | |
| JPH04103146A (ja) | 半導体装置及びその製造方法 | |
| JP2001007341A (ja) | 半導体装置およびその製造方法 | |
| JPH0521767A (ja) | 半導体装置の製造方法 | |
| JPS63197365A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080807 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080807 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090807 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term |