JP2010258364A - 低応力膜を備えたsoiウェーハ - Google Patents

低応力膜を備えたsoiウェーハ Download PDF

Info

Publication number
JP2010258364A
JP2010258364A JP2009109457A JP2009109457A JP2010258364A JP 2010258364 A JP2010258364 A JP 2010258364A JP 2009109457 A JP2009109457 A JP 2009109457A JP 2009109457 A JP2009109457 A JP 2009109457A JP 2010258364 A JP2010258364 A JP 2010258364A
Authority
JP
Japan
Prior art keywords
substrate
film
stress
silicon
low
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009109457A
Other languages
English (en)
Other versions
JP5643488B2 (ja
Inventor
Shoji Akiyama
昌次 秋山
Yoshihiro Kubota
芳宏 久保田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Chemical Co Ltd
Original Assignee
Shin Etsu Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Chemical Co Ltd filed Critical Shin Etsu Chemical Co Ltd
Priority to JP2009109457A priority Critical patent/JP5643488B2/ja
Publication of JP2010258364A publication Critical patent/JP2010258364A/ja
Application granted granted Critical
Publication of JP5643488B2 publication Critical patent/JP5643488B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

【課題】本発明は、MEMS基板として使用する際に、リソグラフィー、レジスト塗布、ドライエッチングなどの工程で問題を引き起こさないような低応力膜を備えたSOIウェーハとその製造方法を提供する。
【解決手段】シリコン基板と、該シリコン基板の上に、絶対値が75MPa以下の応力を有する低応力膜と、シリコン薄膜と、をこの順に備えるSOIウェーハを提供する。また、絶対値が75MPa以下の応力を有する低応力膜を備えるシリコン基板であるハンドル基板を準備する工程と、シリコン基板であるドナー基板の表面から水素イオンを注入して水素イオン注入層を形成する工程と、前記ハンドル基板の前記低応力膜が形成された表面と、前記ドナー基板の水素イオンが注入された表面とを貼り合わせる工程と、前記水素イオン注入層に機械的衝撃を加えて前記水素イオン注入層を剥離し、前記貼り合わせたハンドル基板にシリコン薄膜が転写される剥離転写工程と、を含むSOIウェーハの製造方法を提供する。
【選択図】図1

Description

本発明は、MEMS(Micro Electro Mechanical Systems)工程で有用な低応力膜を備えたSOIウェーハとその製造方法に関するものである。
加速度センサーに代表されるMEMS基板として、SOI(Silicon On Insulator)基板が広く用いられている。この基板は、支持基板(ハンドル基板)としてシリコン基板が用いられており、熱酸化膜(Box層:Buried oxide layer)を介して単結晶シリコン薄膜が積層されたものである。
SOI基板がMEMS基板用として広く用いられる理由は、裏面のハンドル基板を化学的にエッチング等で除去する際、酸化膜がエッチングストップ層として働き、単結晶シリコン薄膜層であるSOI基板のみが残存する性質を活かすためである。このとき、シリコンと酸化膜との間に、ある程度のエッチング選択比があるとは言え、やはり酸化膜にはある程度の厚さは要求される。このBox層を形成する時は、ハンドル基板側もしくはドナー基板側のいずれか、又は両方に形成することが可能であるが、通常、SOIウェーハを作製する場合に際して、この熱酸化膜が厚い場合(0.5μm以上)、ハンドル基板に形成、又はハンドル基板とドナー基板の両方に形成される場合は、ハンドル基板側の酸化膜が厚い方が合理的である。これは、ドナー基板側に厚い熱酸化膜を形成すると、続くイオン注入工程において、高い注入加速電圧が必要となり、そのための装置コストの上昇や、高い加速電圧で打ち込まれるイオンにより表面荒れ等の問題が発生するためである。
特開2005−109203号公報
しかし、ハンドル基板側に厚い熱酸化工程を施すことで、強い応力(圧縮応力)を有する熱酸化膜がハンドル基板の両側に形成される。基板の両側に応力膜が形成されることで、基板の反りなどは殆ど発生しないが、この基板をハンドル基板としてSOIウェーハ基板を作製し、MEMS基板として使用する際には問題が発生する。MEMS工程で裏面の酸化膜を除去する際には、強い応力膜が片側のみに残存することとなり、平坦性が要求されるリソグラフィー、レジスト塗布、ドライエッチングなどの工程で問題を引き起こすこととなる。また、応力がSOI薄膜に集中することで膜にクラック等の欠陥が導入されることもある。
このように、MEMS基板として使用する際に、リソグラフィー、レジスト塗布、ドライエッチングなどの工程で問題を引き起こさないような低応力膜を備えたSOIウェーハが望まれていた。
本発明は上記事情に鑑み、MEMS基板として使用する際に、リソグラフィー、レジスト塗布、ドライエッチングなどの工程で問題を引き起こさないような低応力膜を備えたSOIウェーハを提供することを目的としている。
また、低応力膜の有する応力を簡単に調整することが可能であるSOIウェーハの製造方法を提供することを目的としている。
上記の課題を解決するため、本発明においては、シリコン基板と、該シリコン基板の上に、絶対値が75MPa以下の応力を有する低応力膜と、シリコン薄膜と、をこの順に備えるSOIウェーハを提供する。
また、本発明においては、絶対値が75MPa以下の応力を有する低応力膜を備えるシリコン基板であるハンドル基板を準備する工程と、シリコン基板であるドナー基板の表面から水素イオンを注入して水素イオン注入層を形成する工程と、前記ハンドル基板の前記低応力膜が形成された表面と、前記ドナー基板の水素イオンが注入された表面とを貼り合わせる工程と、前記水素イオン注入層に機械的衝撃を加えて前記水素イオン注入層を剥離し、前記貼り合わせたハンドル基板にシリコン薄膜が転写される剥離転写工程と、を含むSOIウェーハの製造方法を提供する。
本発明においては、MEMS基板として使用する際に、リソグラフィー、レジスト塗布、ドライエッチングなどの工程で問題を引き起こさないような低応力膜を備えたSOI基板を提供することが出来る。
また、低応力膜の有する応力を簡単に調整することが可能であるSOIウェーハの製造方法を提供することが出来る。
PECVD法による低応力膜として酸窒化シリコン膜を用いるSOIウェーハの作製プロセスを示す説明図。 LPCVD法による低応力膜としてSiリッチなシリコン窒化膜を用いるSOIウェーハの作製プロセスを示す説明図。 各種酸化膜のアニール前後での応力の変化を示すグラフ。 PECVD法におけるLFの調整による酸窒化シリコン膜のアニール前後での応力の変化を示すグラフ。 LPCVD法におけるNHガス流量の調整によるSiリッチなシリコン窒化膜の応力の変化を示すグラフ。
シリコン基板であるハンドル基板の好ましい厚さは、特に限定されないが、SEMI等で規定されているシリコン基板の厚さに近いものが望ましい。これは半導体装置がこの厚さの基板を扱うように設定されていることが多いためである。この観点から好ましくは300〜900μmである。
低応力膜は、特に限定されるものではなく、酸窒化シリコン(SiON)又は化学量論組成のSiよりもシリコン含有量の多いシリコン窒化膜(SiリッチなSiN)が好ましい。両者は半導体工程に有害な金属を含んでおらず、完全なCMOS(Complementary Metal Oxide Semiconductor)互換性を有する。
SiON(Si)の組成は、特に限定されるものではなく、x=0.3〜0.6、y=0.3〜0.5、z=0.05〜0.2が好ましい。また、SiリッチなSiN(Siuv)の組成についても、特に限定されるものではなく、N/Si組成比で、0.8〜1.3のものが好ましい。これらの組成範囲において、低応力膜の有する応力が絶対値で75MPa以下となり、SOIウェーハの反りが観察されないからである。
なお、低応力膜の有する応力の測定方法は、ウェーハの反りから膜の応力を算出する曲率半径測定法を用いる。
低応力膜の膜厚は、厚くなると応力が高くなるため、好ましくは0.1〜2.0μm、より好ましくは、0.2〜1.0μmである。
シリコン薄膜としては、特に限定されるものではなく、単結晶シリコン薄膜等が挙げられ、例えば、チョクラルスキ法により育成された一般に市販されているものであり、その導電型や比抵抗率等の電気特性値や結晶方位や結晶径は、本発明の方法で製造されるSOIウェーハが供されるデバイスの設計値やプロセス又は製造されるデバイスの表示面積等に依存して適宜選択されてよい。
シリコン薄膜の膜厚は、例えば、水素イオン注入された単結晶シリコンウェーハの表面から水素イオン注入層までの深さによって変化させることができ、特に限定されないが、好ましくは300〜500nm、さらに好ましくは400nm程度である。
低応力膜とシリコン薄膜の間に、さらに、例えばシリコン薄膜を生じるドナー基板となる単結晶シリコン基板の表面を熱により酸化させた熱酸化膜を形成してもよい。これは、例えば水素イオン注入等を行う際、熱酸化膜を通して注入を行えば、注入イオンのチャネリングを抑制する効果が得られるからである。また、デバイスを形成するシリコン層と直下の絶縁膜との間には安定した界面が必要であることに起因する。
熱酸化膜の膜厚は、好ましくは50〜500nm、さらに好ましくは、50〜300nm程度である。これはあまり薄いと、膜厚の制御が難しく、またあまり厚いと成長に時間が掛かりすぎるためとドナー基板側の酸化膜の応力が増大するためである。
以下、本発明のSOIウェーハの製造方法を低応力膜として酸窒化シリコン膜とSiリッチなシリコン窒化膜を用いる図1及び図2に示す例に基づき説明する。なお、本発明はこれに限定されるものではない。
図1(A)に示すように、絶対値が75MPa以下の応力を有する低応力膜11を備えるシリコン基板であるハンドル基板10を準備する。ハンドル基板10の片面に低応力膜11として、好ましくはPECVD(Plasma Enhanced Chemical Vapor Deposition)法により、例えば酸窒化シリコン膜(SiON)を形成する。PECVD法では、原料ガスとして、SiH、NO及びNHを使用し、300〜500℃下で、高周波(High Frequency:HF 通常13.56MHz)プラズマにより、原料ガスからイオン種、ラジカルを生成し、低周波(Low Frequency:LF 通常数百Hz)でそのプラズマを基板に当てることで、目的の膜を形成する方法である。この手法では、プラズマ発生させる電極間のバイアスを変化させることで酸窒化シリコン膜の密度、組成を変化させることが可能である。また、原料ガス等の組成を変えることで酸窒化シリコン膜の組成や応力を調整することが可能である。
酸窒化シリコン膜の内部応力は、SiHガスの流量を固定し、NHガスに対するNOガスの比を増やすと、酸窒化シリコン膜中の窒素比が増加し、内部応力が引っ張り応力から圧縮応力側に変化するので、NOガス流量を調整することで低応力の酸窒化シリコン膜が得られる。好ましい原料ガスの組成は、一例であるが、SiH:NO:NH=1:20:5程度である。なお、雰囲気ガスとして、窒素を加えることも可能である。ガスの組成に関しては、装置の構造、構成等に大きく依存するので、あくまで参考値である。
酸窒化シリコン膜等の低応力膜11の形成後、アニールを行うことが好ましい。アニールの条件は、例えば110〜175℃で6時間アニール処理することが好ましい。通常の酸化膜は熱酸化膜であれ、PECVD法等で形成された酸化膜であれ、高い圧縮応力を有する。熱酸化膜の形成は、通常高温(好ましくは800℃以上)で形成されるが、この温度で応力が緩和された酸化膜が室温に戻る際に、酸化膜よりも高い熱膨張率を有するシリコン基板等の絶縁性基板(ドナー基板)が酸化膜より多く縮むことにより、圧縮応力が導入されるためである。特に、PECVD法で作製した酸化膜は、密度が熱酸化膜よりも低いため、一般的にCVD工程後に焼き締めと呼ばれる高温(CVD温度以上)アニール工程が加わり、膜の圧縮応力が更に高くなる(図3)。
また、PECVD法では、LF(LF:Low Frequency)電極の周波数を変えることによっても、膜の応力を調整することができる(図4)。図4より、アニール後の低応力膜の応力の絶対値は、アニール前よりも低くなることが確認できる。電極の周波数は、好ましくは100〜500Hz、より好ましくは300Hzである。
低応力膜11を備えるハンドル基板10を準備する工程において、低応力膜11が、原子間力顕微鏡(AFM)を用いてJIS B0601のRMSで0.5nmの平滑度となるように研磨を行うことが好ましい。この平滑度では、後の貼り合わせの際密着性が増し接合性が高められるからである。また、好ましい下限は、0.1〜0.2nm程度であり、これ以下の平滑度の達成が困難だからである。
図1(B)に示すように、単結晶シリコン基板であるドナー基板12を準備する。ドナー基板12の表面から水素イオンを注入して水素イオン注入層13を形成する。この際、例えば、ドナー基板の温度を250〜450℃とし、その表面から所望の深さに水素イオン注入層を注入できるような注入エネルギーで、所定の線量の水素イオンを注入する。このときの条件として、例えば注入エネルギーは50〜100keV、注入線量は2×1016〜1×1017/cmとできる。
注入される水素イオンとしては、2×1016〜1×1017(atoms/cm)のドーズ量の水素イオン(H)、又は1×1016〜5×1016(atoms/cm)のドーズ量の水素分子イオン(H )が好ましい。特に好ましくは、8.0×1016(atoms/cm)のドーズ量の水素イオン(H)、又は4.0×1016(atoms/cm)のドーズ量の水素分子イオン(H )である。このドーズ量で作製したものが、後の剥離転写工程での好適な脆弱性を有するからである。
水素イオン注入されたドナー基板の表面から水素イオン注入層までの深さは、ハンドル基板(シリコン基板)上に設けるシリコン薄膜の所望の厚さに依存するが、好ましくは300〜500nm、さらに好ましくは400nm程度である。また、水素イオン注入層の厚さは、機械衝撃によって容易に剥離できる厚さがよく、好ましくは200〜400nm、さらに好ましくは300nm程度である。
前記水素イオン注入層13を形成する工程が、前記ドナー基板12の表面を予め熱により酸化させ熱酸化膜14を形成し、該表面から水素イオンを注入して水素イオン注入層13を形成してもよい。熱酸化膜は、一般的な熱酸化法により形成することができる。一般的には、酸素雰囲気又は水蒸気雰囲気で常圧下で、800〜1100℃で熱処理することで得られるものである。これは、水素イオン注入を行う際、熱酸化膜を通して注入を行えば、注入イオンのチャネリングを抑制する効果が得られるからである。
次に、図1(C)に示すように、前記ハンドル基板10の前記低応力膜11が形成された表面と、前記ドナー基板12の水素イオンが注入された表面とを貼り合わせる。この貼り合わせる工程では、前記ハンドル基板10と前記ドナー基板12の貼り合わせる表面の両方又は一方に予めプラズマ活性化処理又はオゾン処理を施した後、貼り合わせてもよい。この表面活性化処理を施すことにより、後の機械的剥離等に十分耐え得るレベルの接合強度を得ることができる。
プラズマ活性化処理を行う場合、例えば、真空チャンバ中にハンドル基板及び/又はドナー基板を載置し、プラズマ用ガスを導入した後、100W程度の高周波プラズマに5〜10秒程度さらし、表面をプラズマ処理する。プラズマ用ガスとしては、ドナー基板を処理する場合、表面を酸化する場合には酸素ガスのプラズマ、酸化しない場合には水素ガス、アルゴンガス、又はこれらの混合ガスあるいは水素ガスとヘリウムガスの混合ガス等を挙げることができる。ハンドル基板を処理する場合は、いずれのガスでもよい。
オゾンで処理をする場合は、大気を導入したチャンバ中にハンドル基板及び/又はドナー基板を載置し、窒素ガス、アルゴンガス等のプラズマ用ガスを導入した後、高周波プラズマを発生させ、大気中の酸素をオゾンに変換することで、表面をオゾン処理する。プラズマ処理とオゾン処理とはどちらか一方又は両方行うことができる。
次に、図1(D)に示すように、前記水素イオン注入層13に機械的衝撃を加えて前記水素イオン注入層13を剥離し、前記貼り合わせたハンドル基板10にシリコン薄膜15を転写する。
水素イオン注入層に衝撃を与えて機械的剥離を行うので、加熱に伴う熱歪、ひび割れ、貼り合わせた面の剥離等が発生するおそれがない。剥離は、一端部から他端部に向かうへき開によるものが好ましい。
水素イオン注入層に衝撃を与えるためには、例えば、ガスや液体等の流体のジェットを貼り合わせたウェーハの側面から連続的又は断続的に吹き付ければよいが、衝撃により機械的剥離が生じる方法であれば特に限定はされない。
前記剥離転写工程が、前記貼り合わせたハンドル基板10を予め400℃以下、好ましくは200〜400℃で熱処理して前記水素イオン注入層13に機械的衝撃を加えてもよい。この熱処理を行うことにより、ドナー基板とハンドル基板との接合強度を高めることができる。
次に、図1(E)に示すように、前記シリコン薄膜15が転写された前記貼り合わせたハンドル基板10の裏面を化学的にエッチング等で除去することにより、MEMS基板16を得ることができる。
続いて、Siリッチなシリコン窒化膜を用いる図2に示す例について説明する。
図2(A)に示すように、絶対値が75MPa以下の応力を有する低応力膜21を備えるシリコン基板であるハンドル基板20を準備する。ハンドル基板20の両面に低応力膜21として、好ましくはLPCVD(Low Pressure Chemical Vapor Deposition)法によりSiリッチなシリコン窒化膜を形成する。LPCVD法では、原料ガスとして、SiHCl、NHを使用し、770〜800℃で加熱する。この手法では、SiHClやNHの組成を増減することでシリコン窒化膜の密度を変化させることが可能である。また、NHの流量を変化させることでシリコン窒化膜の応力を調整することが可能である。ここではNHの流量が好ましくは15〜35sccm、より好ましくは20〜30sccm、特に好ましくは25sccm付近のとき、応力が0に近くなる(図5)。原料ガスであるSiHCl及びNHの好ましい流量は、それぞれ300、30sccm程度である。
低応力膜21を備えるハンドル基板20を準備する工程において、低応力膜21が、原子間力顕微鏡(AFM)を用いてJIS B0601のRMSで0.5nmの平滑度となるように研磨を行うことが好ましい。この平滑度では、後の貼り合わせの際密着性が増し接合性が高められるからである。また、好ましい下限は、0.1〜0.2nm程度であり、これ以下の平滑度の達成が困難だからである。
図2(B)に示すように、単結晶シリコン基板であるドナー基板22を準備する。ドナー基板22の表面から水素イオンを注入して水素イオン注入層23を形成する。詳細については上述した通りである。
前記水素イオン注入層23を形成する工程が、前記ドナー基板22の表面を予め熱により酸化させ熱酸化膜24を形成し、該表面から水素イオンを注入して水素イオン注入層23を形成してもよい。詳細については上述した通りである。
次に、図2(C)に示すように、前記ハンドル基板20の前記低応力膜21が形成された表面と、前記ドナー基板22の水素イオンが注入された表面とを貼り合わせる。この貼り合わせる工程では、前記ハンドル基板20と前記ドナー基板22の貼り合わせる表面の両方又は一方に予めプラズマ活性化処理を施した後、貼り合わせてもよい。詳細については上述した通りである。
次に、図2(D)に示すように、前記水素イオン注入層23に機械的衝撃を加えて前記水素イオン注入層23を剥離し、前記貼り合わせたハンドル基板20にシリコン薄膜25を転写する。この剥離転写工程では、前記貼り合わせたハンドル基板20を予め400℃以下、好ましくは200〜400℃で熱処理して前記水素イオン注入層23に機械的衝撃を加えてもよい。詳細については上述した通りである。
次に、図2(E)に示すように、前記シリコン薄膜25が転写された前記貼り合わせたハンドル基板20の裏面を化学的にエッチング等で除去することにより、MEMS基板26を得ることができる。
以上の工程により得られるMEMS基板は、リソグラフィー、レジスト塗布、ドライエッチングなどの工程においても、ステージへの吸着不良が起きないために、MEMS工程等に使用することができる。
以下、実施例等を用いて本発明を具体的に説明するが、本発明は実施例に限定されるものではない。
<PECVD法における電極の周波数の調整による酸窒化シリコン膜のアニール前後での応力の変化>
厚さが625μmであるシリコン基板にSiONをPECVD法により350℃、2.6Torr下で堆積した。原料ガスはSiH、NO、NHを使用し、それぞれの流量は、500、8500、2500sccmであった。原料ガスの組成は、マスフローコントローラーを用いて行った。組成分析はWDS(Wavelength Dispersive Spectrometry)法により測定した。Siの組成は、x=0.51、y=0.43、z=0.06であった。LF電極の周波数を0〜500Hzで変化させ、膜厚が0.8μmのSiON膜をシリコン基板の片側に形成し、1050℃の焼き締めアニールを30分間窒素雰囲気下で行った。各周波数におけるSiON膜の膜応力は、曲率半径測定法(KLA Tencor社製FLX使用)を用いて測定した。各周波数におけるSiON膜の膜応力との関係を図4に示す。図4より、周波数が300Hz付近で堆積したSiON膜は、アニール後に膜応力がほぼ0になった。
<LPCVD法におけるNHガス流量の調整によるSiリッチなシリコン窒化膜の応力の変化>
厚さが625μmであるシリコン基板にSiリッチなSiNをLPCVD法により775℃、200Torr下で堆積した。原料ガスはSiHCl、NHを使用した。SiHClの流量を300sccmとし、NHの流量を15〜35sccmで変化させ、膜厚が0.5μmのSiリッチなSiN膜をシリコン基板の両側に堆積した。組成分析はWDS(Wavelength Dispersive Spectrometry)法により測定した。各NHの流量におけるSiの組成は、u=0.53〜0.56、v=0.44〜0.47であった。各NHの流量におけるSiリッチなSiN膜の膜応力は、曲率半径測定法(KLA Tencor社製FLX使用)を用いて測定した(図5)。図5より、NHの流量が25sccm付近のとき、膜応力がほぼ0になった。
実施例1
厚さが625μmであるシリコン基板(ハンドル基板)にSiONをPECVD法により350℃、2.6Torr下で堆積した。原料ガスはSiH、NO、NHを使用し、それぞれの流量は、500、8500、2500sccmであった。原料ガスの組成は、マスフローコントローラーを用いて行った。組成分析はWDS(Wavelength Dispersive Spectrometry)法により測定した。Siの組成は、x=0.51、y=0.43、z=0.06であった。LF=300Hzに設定し、約3μmの膜をハンドル基板の片側に形成し、1050℃の焼き締めアニールを30分間窒素雰囲気下で行った。このときの膜応力を、曲率半径測定法(KLA Tencor社製FLX使用)を用いて測定したところ、ほぼ0であった。このハンドル基板に原子間力顕微鏡(AFM)を用いてJIS B0601のRMSで0.5nmの平滑度となるように、CMP研磨を施した。予め、200nmの熱酸化膜を酸素雰囲気下、1000℃で形成した後に、注入エネルギーが55keV、注入される水素イオンドーズ量が8e16atoms/cmという条件で水素イオン注入を施した厚さが625μmであるドナー基板(単結晶シリコン基板)を、窒素をプラズマ用ガスとして100W程度の高周波プラズマに30秒さらすことによる表面をプラズマ活性化処理後に貼り合わせ、250℃の熱処理を24時間行い、シリコン薄膜を機械剥離法により剥離して転写した。このようにして作製したSOIウェーハの反りを測定したところ、反りが観察されなかった。
実施例2
厚さが625μmであるシリコン基板(ハンドル基板)にSiリッチなSiNをLPCVD法により775℃、200Torr下で堆積した。原料ガスはSiHCl、NHを使用した。SiHClの流量を300sccmとし、NHの流量を25sccmとし、約1μmの膜をハンドル基板の両側に堆積した。組成分析はWDS(Wavelength Dispersive Spectrometry)法により測定した。Siの組成は、u=0.56、v=0.44であった。このハンドル基板に原子間力顕微鏡(AFM)を用いてJIS B0601のRMSで0.5nmの平滑度となるように、CMP研磨を施した。予め、200nmの熱酸化膜を酸素雰囲気下、1000℃で形成した後に、注入エネルギーが55keV、注入される水素イオンドーズ量が8e16atoms/cmという条件で水素イオン注入を施した厚さが625μmであるドナー基板(単結晶シリコン基板)を、窒素をプラズマ用ガスとして100W程度の高周波プラズマに30秒さらすことによる表面をプラズマ活性化処理後に貼り合わせ、250℃の熱処理を24時間行い、シリコン薄膜を機械剥離法により転写した。このようにして作製したSOIウェーハの反りを測定したところ、反りが観察されなかった。ハンドル基板の裏面のSiリッチなSiNを除去しても反り量の変化は観察されず、MEMS工程に適したSOIウェーハであることが判明した。
実施例1及び2より、応力を0付近とする方法は、装置や方法により調整するパラメーターが異なるが、低応力膜として酸窒化シリコンやSiリッチなシリコン窒化膜を用いる場合は、簡単に膜応力を調整することが可能であることが確認された。
また、低応力膜の応力の絶対値が75MPa以下であれば、リソグラフィー、レジスト塗布、ドライエッチングなどの工程で問題を引き起こさないことが確認された。
10 ハンドル基板
11 低応力膜
12 ドナー基板
13 水素イオン注入層
14 熱酸化膜
15 シリコン薄膜
16 MEMS基板
20 ハンドル基板
21 低応力膜
22 ドナー基板
23 水素イオン注入層
24 熱酸化膜
25 シリコン薄膜
26 MEMS基板

Claims (8)

  1. シリコン基板と、該シリコン基板の上に、絶対値が75MPa以下の応力を有する低応力膜と、シリコン薄膜と、をこの順に備えるSOIウェーハ。
  2. 前記低応力膜が、酸窒化シリコン又は化学量論組成のSiよりもシリコン含有量の多いシリコン窒化膜である請求項1に記載のSOIウェーハ。
  3. 前記低応力膜と前記シリコン薄膜の間に、さらに、シリコンを熱により酸化させた熱酸化膜を備える請求項1又は2に記載のSOIウェーハ。
  4. 絶対値が75MPa以下の応力を有する低応力膜を備えるシリコン基板であるハンドル基板を準備する工程と、
    シリコン基板であるドナー基板の表面から水素イオンを注入して水素イオン注入層を形成する工程と、
    前記ハンドル基板の前記低応力膜が形成された表面と、前記ドナー基板の水素イオンが注入された表面とを貼り合わせる工程と、
    前記水素イオン注入層に機械的衝撃を加えて前記水素イオン注入層を剥離し、前記貼り合わせたハンドル基板にシリコン薄膜が転写される剥離転写工程と、
    を含むSOIウェーハの製造方法。
  5. 前記水素イオン注入層を形成する工程が、前記ドナー基板の表面を予め熱により酸化させ熱酸化膜を形成し、該表面から水素イオンを注入して水素イオン注入層を形成することを含む請求項4に記載のSOIウェーハの製造方法。
  6. 前記低応力膜を備えるハンドル基板を準備する工程における、前記低応力膜が、RMSで0.5nmの平滑度となるように研磨されたものである請求項4又は5に記載のSOIウェーハの製造方法。
  7. 前記貼り合わせる工程が、前記ハンドル基板と前記ドナー基板の貼り合わせる表面の両方又は一方に予めプラズマ活性化処理を施した後、貼り合わせることを含む請求項4〜6のいずれかに記載のSOIウェーハの製造方法。
  8. 前記剥離転写工程が、前記貼り合わせたハンドル基板を予め400℃以下で熱処理して前記水素イオン注入層に機械的衝撃を加えることを含む請求項4〜7のいずれかに記載のSOIウェーハの製造方法。
JP2009109457A 2009-04-28 2009-04-28 低応力膜を備えたsoiウェーハの製造方法 Active JP5643488B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009109457A JP5643488B2 (ja) 2009-04-28 2009-04-28 低応力膜を備えたsoiウェーハの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009109457A JP5643488B2 (ja) 2009-04-28 2009-04-28 低応力膜を備えたsoiウェーハの製造方法

Publications (2)

Publication Number Publication Date
JP2010258364A true JP2010258364A (ja) 2010-11-11
JP5643488B2 JP5643488B2 (ja) 2014-12-17

Family

ID=43318905

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009109457A Active JP5643488B2 (ja) 2009-04-28 2009-04-28 低応力膜を備えたsoiウェーハの製造方法

Country Status (1)

Country Link
JP (1) JP5643488B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014029992A (ja) * 2012-06-25 2014-02-13 Semiconductor Energy Lab Co Ltd 機能性基板の作製方法および半導体装置の作製方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04365377A (ja) * 1991-06-13 1992-12-17 Agency Of Ind Science & Technol 半導体装置
JP2003506477A (ja) * 1999-08-18 2003-02-18 マイクロチップス・インコーポレーテッド 熱駆動マイクロチップ化学送達デバイス
JP2004191299A (ja) * 2002-12-13 2004-07-08 Denso Corp フローセンサ及びその製造方法
JP2004235295A (ja) * 2003-01-29 2004-08-19 Toppan Printing Co Ltd Soi基板とその製造方法及びそれを用いたマスクブランク及び転写マスク及びその露光方法
JP2007227415A (ja) * 2006-02-21 2007-09-06 Shin Etsu Chem Co Ltd 貼り合わせ基板の製造方法および貼り合わせ基板
JP2008244019A (ja) * 2007-03-26 2008-10-09 Shin Etsu Handotai Co Ltd Soiウエーハの製造方法
JP2008288578A (ja) * 2007-04-20 2008-11-27 Semiconductor Energy Lab Co Ltd Soi基板及び半導体装置の作製方法
JP2008300571A (ja) * 2007-05-30 2008-12-11 Shin Etsu Chem Co Ltd Soiウェーハの製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04365377A (ja) * 1991-06-13 1992-12-17 Agency Of Ind Science & Technol 半導体装置
JP2003506477A (ja) * 1999-08-18 2003-02-18 マイクロチップス・インコーポレーテッド 熱駆動マイクロチップ化学送達デバイス
JP2004191299A (ja) * 2002-12-13 2004-07-08 Denso Corp フローセンサ及びその製造方法
JP2004235295A (ja) * 2003-01-29 2004-08-19 Toppan Printing Co Ltd Soi基板とその製造方法及びそれを用いたマスクブランク及び転写マスク及びその露光方法
JP2007227415A (ja) * 2006-02-21 2007-09-06 Shin Etsu Chem Co Ltd 貼り合わせ基板の製造方法および貼り合わせ基板
JP2008244019A (ja) * 2007-03-26 2008-10-09 Shin Etsu Handotai Co Ltd Soiウエーハの製造方法
JP2008288578A (ja) * 2007-04-20 2008-11-27 Semiconductor Energy Lab Co Ltd Soi基板及び半導体装置の作製方法
JP2008300571A (ja) * 2007-05-30 2008-12-11 Shin Etsu Chem Co Ltd Soiウェーハの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014029992A (ja) * 2012-06-25 2014-02-13 Semiconductor Energy Lab Co Ltd 機能性基板の作製方法および半導体装置の作製方法

Also Published As

Publication number Publication date
JP5643488B2 (ja) 2014-12-17

Similar Documents

Publication Publication Date Title
US8183128B2 (en) Method of reducing roughness of a thick insulating layer
KR101057140B1 (ko) 미세 매립 절연층을 가지는 실리콘-온-절연물 기판들
WO2004012268A1 (ja) Soiウェーハの製造方法
WO2005124865A1 (ja) 貼り合わせウェーハの製造方法
US8461018B2 (en) Treatment for bonding interface stabilization
KR20060126629A (ko) 에피택셜 공정을 사용한 soi 기판의 표면 마무리 방법
US20030089950A1 (en) Bonding of silicon and silicon-germanium to insulating substrates
JP2007227415A (ja) 貼り合わせ基板の製造方法および貼り合わせ基板
JP2006140480A (ja) 半導体基板及びその製造方法
KR101559973B1 (ko) 접합 웨이퍼의 제조방법
US10192778B2 (en) Semiconductor on insulator structure comprising a sacrificial layer and method of manufacture thereof
JP2009218579A (ja) Soi基板の表面処理方法
KR20070084075A (ko) 반도체 웨이퍼의 제조방법
KR100944235B1 (ko) 이중 플라즈마 utbox
KR101543748B1 (ko) Soi 웨이퍼의 제조방법
KR101695862B1 (ko) 적어도 하나의 결정성 실리콘 초박층을 포함하는 다층 막 제조 방법, 및 상기 방법에 의해 얻어진 장치
KR20090042139A (ko) 반도체 기판의 제조 방법
JP5643488B2 (ja) 低応力膜を備えたsoiウェーハの製造方法
WO2010137683A1 (ja) Soi基板の製造方法
JP5179401B2 (ja) 貼り合わせウェーハ及びその製造方法
WO2010147081A1 (ja) Ge膜付きSOI基板の製造方法及びGe膜付きSOI基板
US20190019721A1 (en) Method of manufacture of a semiconductor on insulator structure
CN117497477A (zh) 复合薄膜及其制备方法
KR20090043109A (ko) 이온 주입에 의한 ion-cut기술 및 웨이퍼 접합기술을 이용한 실리콘 웨이퍼 상의 단결정 GaAs박막제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110425

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130508

A977 Report on retrieval

Effective date: 20130509

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A521 Written amendment

Effective date: 20130708

Free format text: JAPANESE INTERMEDIATE CODE: A523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131018

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131213

A131 Notification of reasons for refusal

Effective date: 20140325

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140513

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141007

A61 First payment of annual fees (during grant procedure)

Effective date: 20141031

Free format text: JAPANESE INTERMEDIATE CODE: A61

R150 Certificate of patent (=grant) or registration of utility model

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5643488