JP2004235295A - Soi基板とその製造方法及びそれを用いたマスクブランク及び転写マスク及びその露光方法 - Google Patents

Soi基板とその製造方法及びそれを用いたマスクブランク及び転写マスク及びその露光方法 Download PDF

Info

Publication number
JP2004235295A
JP2004235295A JP2003019901A JP2003019901A JP2004235295A JP 2004235295 A JP2004235295 A JP 2004235295A JP 2003019901 A JP2003019901 A JP 2003019901A JP 2003019901 A JP2003019901 A JP 2003019901A JP 2004235295 A JP2004235295 A JP 2004235295A
Authority
JP
Japan
Prior art keywords
soi substrate
insulating film
silicon
intermediate insulating
film layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003019901A
Other languages
English (en)
Inventor
Hideyuki Eguchi
秀幸 江口
Akira Tamura
章 田村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Priority to JP2003019901A priority Critical patent/JP2004235295A/ja
Publication of JP2004235295A publication Critical patent/JP2004235295A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Electron Beam Exposure (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

【課題】拡散工程を必要とせずに、さらには中間絶縁膜層を薄膜化せずに、内部応力を引っ張り応力に制御された自立メンブレンを形成可能なSOI基板とその製造方法及びそれを用いたマスクブランクおよび転写マスク及びその露光方法を提供する。
【解決手段】中間酸化膜層が、シリコンおよび酸素、および窒素と、それ以外の元素の炭素、リン、ナトリウム、鉛、ビスマス、カドミウム、テルルを含むシリコン化合物からなり、酸素の元素比より窒素の元素比ほうが大きいSOI基板であり、前記中間酸化膜層の成膜手段は、減圧CVD法で、SiHガスの流量を固定し、NOガス流量を制御するこで低応力の中間酸化膜層を形成するSOI基板及び内部応力が0MPa以上の引っ張り応力を有する自立メンブレン付きSOI基板の製造方法。
【選択図】図1

Description

【0001】
【発明の属する技術分野】
本発明は、SOI基板及びその製造方法に関する。詳しくは、単結晶シリコン層、中間絶縁膜層、シリコンウエハ支持基板が形成されたSOI基板およびその製造方法に関し、シリコンウエハ支持基板を一部除去し、単結晶シリコン層による自立メンブレンを作製した際、同自立メンブレンの内部応力を引っ張り応力に制御するSOI基板とその製造方法及びそれを用いたマスクブランク及び転写マスク及びその露光方法に関する。
【0002】
【従来の技術】
図3(a)〜(b)は、従来の貼り合わせ法により作製したSOI基板および、自立メンブレンを説明する断面図である。
【0003】
図3に示すように、SOI基板4は、従来の貼り合わせ法では、単結晶シリコン層1、中間絶縁膜層2、シリコンウエハ支持基板3が形成されものである(図3a参照)。
【0004】
前記シリコンウエハ支持基板3及び中間絶縁膜層2の一部を除去して単結晶シリコン層1よりなる自立メンブレン5を形成し、自立メンブレン付きSOI基板が完成する。前記自立メンブレン5を形成する際(図1b参照)、一般的に中間絶縁膜層2にシリコン熱酸化膜、単結晶シリコン層1にSi単結晶を利用しているため、熱収縮率の違いによる残留応力の影響などから、自立メンブレン5は面外方向に撓み、自立メンブレン5は平坦を保つことができない。自立メンブレン5の面外変形量は、単結晶シリコン層1の厚み、中間絶縁膜層2の厚みに依存するが、単結晶シリコン層1の厚みが3μm以下において特に大きくなる。例えば、自立メンブレン5の大きさが1mm□の正方形であり、中間絶縁膜層2の厚みが1μm、単結晶シリコン層1の厚みが2μmの場合、自立メンブレン5の面外変形は約2μmであることが観察された。
【0005】
自立メンブレンの使用例としては、例えば、近年、半導体集積回路の微細化に伴い、その製造技術として電子線リソグラフィー、イオンビームリソグラフィー、またはX線リソグラフィー等の研究開発が盛んにおこなわれており、これらリソグラフィー技術のマスクブランクスとして厚さ2μm以下のSi自立メンブレンが使われている。
【0006】
詳しくは、かかるリソグラフィ技術の中でも半導体の微細化に対応する方法として、電子線を用いたセルプロジェクション露光法やブロック露光法と呼ばれる方法、さらに高スループット化が可能なEPL(Electron Projection Lithography)法と呼ばれる露光法が開発されている。
【0007】
図4は、EPL法を説明する断面図である。EPL法では、図4で示すような転写マスク6を用いて回路パターン8を感応基板7に転写する。転写マスク6では、電子線を散乱する厚さを有する自立メンブレン内に、回路パターン8をステンシル(開口部)9として設けてあり、電子線がステンシル9を透過し、回路パターン8が感応基板7に転写される。
【0008】
自立メンブレンの厚みは、電子線を散乱し、自立メンブレンの剛性を強めるために、厚い程好ましいが、ステンシルの加工性や自重撓みの問題から自立メンブレンの厚みには制限がある。そこで自立メンブレンの厚みとして、照射する電子線の加速電圧などにより1〜3μm程度が知られている。しかし、上記のような撓んだ自立メンブレンでは、微細な回路パターンを高精度に形成することは不可能である。そのため、自立メンブレンには、引っ張りの内部応力(張力)を有し、ステンシルのパターン変形を防ぐため引っ張り応力は50MPa以下であることが望ましい。
【0009】
自立メンブレンの内部応力を制御する方法としては、単結晶シリコン層1に不純物を拡散の方法が知られており、特許文献に示されている。
【0010】
図5(a)〜(e)は、従来の方法により作製した自立メンブレンの一例を説明する断面図である。この製造法により、厚さ2μmの自立メンブレンを作製する場合について説明する。図5aで示すような、2μmの単結晶シリコン層1、1μmのシリコン熱酸化膜より成る中間絶縁膜層2および525μmのシリコンウエハ支持基板層3を有するSOI(Silicon On Insulator)と呼ばれる基板4を用意する。
【0011】
次に、引っ張り応力を有する自立メンブレンを得るために、SOI基板4の単結晶シリコン層1にボロンを熱拡散する。仮に拡散処理を行わずに自立メンブレンを形成すると、シリコン熱酸化膜の応力により自立メンブレンは撓んでしまい、引っ張り応力とはならない。またボロン濃度が高すぎると、引っ張り応力が大きくなりすぎるので、50MPa以下の引っ張り応力を得るためにボロン濃度は1×1020/cm程度になるように調整しなければならない。なお、拡散不純物はリンでもよく、拡散方法はイオン注入でも良い。
【0012】
次に、減圧CVD法(Low Pressure Chamical Vapor Deposition)、プラズマCVD法(Plasma Enhanced Chemical Vapor Deposition)等でシリコン窒化膜22を形成する(図5b)。前記シリコン窒化膜22に、反応ガスとしてCHF、C等を用いたいドライエッチ等で開口部15を形成し(図5c)、濃度30wt%、温度90℃の熱KOH溶液に浸責し、シリコンウエハ支持基板3の一部を除去する(図5d)。
【0013】
次に、濃度10wt%のHFにSOI基板を浸責し、中間絶縁膜層2を除去し、厚さ2μm、内部応力が10MPa程度の自立メンブレン5を有するSOI基板4を得る(図5e)。
【0014】
従来の製造法では、単結晶シリコン層1の膜厚が2μm程度の薄い自立メンブレン5を形成すると、自立メンブレンは平坦を保つことができず、撓んでしまうため、前記自立メンブレン5を有するSOI基板4をもちいた転写マスクでは高精度なパターン形成が不可能となる。
【0015】
また、SOI基板の単結晶シリコン層1にボロン、リンなどの不純物を拡散する方法では、不純物の拡散プロセスとして熱拡散炉またはイオン注入装置のような大規模かつ高価な装置が必要であり、費用が大幅に上昇する問題がある。
【0016】
さらに、拡散する不純物濃度制御にばらつきが生じ、濃度が大きくなると自立メンブレンの内部応力が増加し、パターン変形を生じさせ、歩留まりを低下させる問題がある。また、一度拡散したウエハを再生することは困難であり、なおかつSOI基板は通常のウエハに比べ高価であることから、マスクの作製費用を上昇させている問題がある。
【0017】
さらに、不純物をSi中に拡散させると、転位と呼ばれるSi結晶中の欠陥を生じるために、ステンシル9により形成される回路パターンの亀裂や破壊、加工不良等の致命欠陥を起こすこともある。
【0018】
上記、中間絶縁膜の影響を抑制するためには中間絶縁膜の膜厚を可能な限り薄膜化すればよいが、シリコンウエハ支持基板をウエットエッチングもしくは、ドライエッチングにより除去する工程において、中間絶縁膜はエッチングストップ層として作用するため、薄膜化は困難である。
【0019】
【特許文献1】
【特開平11−162823号公報】
【0020】
【発明が解決しようとする課題】
本発明はかかる従来の問題に鑑みされたもので、かかる目的は、拡散工程を必要とせずに、さらには中間絶縁膜層を薄膜化せずに、内部応力を引っ張り応力に制御された自立メンブレンを形成可能なSOI基板とその製造方法及びそれを用いたマスクブランク及び転写マスク及びその露光方法を提供することにある。
【0021】
【課題を解決するための手段】
上記課題を解決するために、本発明の請求項1に係る発明は、シリコンウエハ支持基板と単結晶シリコン層の間に、中間絶縁膜層を有するSOI基板において、中間絶縁膜層がシリコンおよび酸素に加えて、前記2つ以外の元素を含むシリコン化合物から形成されることを特徴とするSOI基板である。
【0022】
本発明の請求項2に係る発明は、前記中間絶縁膜層が、少なくともシリコンおよび酸素および窒素を含むシリコン化合物から形成されることを特徴とする請求項1記載のSOI基板である。
【0023】
本発明の請求項3に係る発明は、前記中間絶縁膜層において、酸素の元素比より窒素の元素比が大きいことを特徴とする請求項1、又は2項記載のSOI基板である。
【0024】
本発明の請求項4に係る発明は、前記中間絶縁膜層が、少なくともシリコンおよび酸素の他に、炭素、リン、またはナトリウム、鉛、ビスマス、カドミウム、テルルのいずれか1つ以上を含むシリコン化合物であることを特徴とする請求項1乃至3項のいずれか1項記載のSOI基板である。
【0025】
本発明の請求項5に係る発明は、前記シリコンウエハ支持基板上面に中間絶縁膜層、単結晶シリコン層を積層した三層よりなる請求項1乃至4項のいずれか1項記載のSOI基板を用いて、シリコンウエハ支持基板及び中間絶縁膜層の一部を除去し内部応力が引っ張り応力を有する単結晶シリコン層からなる自立メンブレンを有することを特徴とする荷電粒子線露光用マスクブランクである。
【0026】
本発明の請求項6に係る発明は、請求項5の荷電粒子線露光用マスクブランクを用いて、前記単結晶シリコン層に荷電粒子線の転写パターンを形成したことを特徴とする転写マスクである。
【0027】
本発明の請求項7に係る発明は、請求項1乃至4項のいずれかのSOI基板の製造方法であって、前記中間絶縁膜層を形成する成膜手段として、少なくとも減圧CVD法で、SiHガスの流量を固定し、NOガス流量を制御することで低応力の中間絶縁膜層を形成することを特徴とするSOI基板の製造方法である。
【0028】
本発明の請求項8に係る発明は、請求項6の転写マスクに荷電粒子線を照射し、転写パターンの形状に荷電粒子線を成形して、被転写基板上に転写パターンを形成する工程を備えることを特徴とする荷電粒子線の露光方法である。
【0029】
【発明の実施の形態】
図1(a)〜(f)は、本発明のSOI基板より作製した自立メンブレンの一例を説明する断面図である。
【0030】
図1にしたがって製造方法を説明する。単結晶よりなるシリコンウエハ支持基板3を準備し、その両面に減圧CVD法により中間絶縁膜層2としてSiOxNy層18を1μm形成し、絶縁膜層つきシリコンウエハ支持基板3を得る(図1a参照)。減圧CVD法では、反応ガスとしてSiH、NO、NHを使用し、300mTorr下で750℃に加熱した。SiOxNy層の内部応力は、SiHガスの流量を固定し、NHガスに対するNOガスの比を増やすと、SiOxNy膜中の窒素比が増加、内部応力が引っ張り応力から圧縮応力側に変化するので、NOガス流量を調整することで低応力SiOxNy層を得られる。また、SiOxNyの内部応力の絶対値は、できるだけ下げる必要があるが、50MPa以下であることが望ましい。なお、反応ガスとしてSiHの代わりにSiHClでもよく、減圧CVD法の代わりにPECVD法でもよい。
【0031】
本発明では、シリコンウエハ支持基板と単結晶シリコン層の間に、シリコン支持基板に対する内部応力の絶対値、もしくは単結晶シリコン層に対する内部応力の絶対値が0〜50MPaである中間絶縁膜層を有するSOI基板である。
【0032】
次に、Si単結晶よりなる単結晶シリコン層1を準備し、シリコンウエハ支持基板3に、例えば圧着および1000℃のアニール等の接合処理をおこなう。その後、単結晶シリコン層1の研削および鏡面仕上げをおこない、単結晶シリコン層1の厚みを2μm±1μmに調整する。さらに、単結晶シリコン層1の端部のベベリングを行い、その基板の洗浄を行い、SOI基板4を得る(図1b)。なお別の方法としては、中間絶縁膜層2は、単結晶シリコン層1上に積層し、シリコンウエハ支持基板3に接合した後、単結晶シリコン層1の厚みを調整してもよいものとする。
【0033】
次に、上記SOI基板4の両面に減圧CVD法により、反応性ガスとしてSiHClおよびNHを用いて、エッチング保護膜としてシリコン窒化膜22を形成する(図1c)。
【0034】
さらに、シリコンウエハ支持基板側(図面の底部)のシリコン窒化膜22上に、フォトリソグラフィによりレジストパターンを形成し、このレジストパターンをマスクにして公知のドライエッチングによりシリコン窒化膜22およびSiOxNy層の一部を除去する(図1d)。
【0035】
さらに、シリコン窒化膜22をエッチングマスクにして、シリコンウエハ支持基板3を90℃の熱KOH水溶液により除去して、開口部15を形成する(図1e)。
【0036】
続けて、開口部に露出した中間絶縁膜層2を緩衝フッ酸等で除去し、熱リン酸等で除去した後、自立メンブレン付きSOI基板10すなわちマスクブランクを得る(図1f)。
【0037】
次に、自立メンブレン5の内部応力測定には、公知のバルジ測定法を適用し、作製した自立メンブレンの応力を測定し、応力が15MPaであることを確認した。また、自立メンブレン表面を二光束顕微鏡により観察したところ、メンブレンが平面であることを確認した。
【0038】
本発明のSOI基板において、中間絶縁膜層の厚さが、単結晶シリコン層の5倍の厚さより小さい関係があり、この特徴を持つSOI基板のシリコンウエハ支持基板および中間絶縁膜の一部を除去し、内部応力が引っ張り応力を有する単結晶シリコン層から形成される自立メンブレンを有するSOI基板である。
【0039】
次に、図2は、本発明の転写マスクの製造方法の一実施例を説明する工程の側断面図である。
【0040】
図2(a)に示すように、本発明のSOI基板10の自立メンブレン5上に、電子線レジスト層23を塗布形成した。
【0041】
図2(b)には、前記電子線レジスト層23上に、電子線描画装置を用いて微細なパターンを照射形成し、電子線リソグラフィーにより、現像処理後、電子線レジストによる微細転写パターン24を形成した。なお、電子線レジストの内部応力により自立メンブレン5の変化を生じさし、さらには微細転写パターンの位置精度を低下させることがあるので、電子線レジストの内部応力は10MPa以下であることが望ましい。
【0042】
図2(c)には、前記電子線レジストによる微細転写パターン24をマスクとして、単結晶シリコン層1をフロロカーボン等の混合ガスを用いて、単結晶シリコン層1の一部分をドライエッチングした後、酸素プラズマアッシングにより電子線レジストを除去した後、微細転写パターン25を得る。
【0043】
図2(d)に示すように、アンモニア過水等を含む公知のRCA洗浄を行い転写マスク26が完成した。得られた転写マスク26では、自立メンブレン5の内部応力は10MPa以下となっているので、微細転写パターンの形状や粗密にも依存するが、微細転写パターンの単結晶シリコン層1の位置精度が10nm以内に押さえることができた。
【0044】
【発明の効果】
以上詳細に説明したように、本発明のSOI基板によれば、不純物拡散プロセスを必要とせずに、中間絶縁膜の応力を制御することによりSOI層の応力を制御可能であり、平面度を保った、内部応力の低い自立メンブレンを作製することが可能である。さらには、本発明のSOI基板により作製した自立メンブレンを用いて、転写マスクを作製すれば、転写マスクの位置精度や転写精度が向上するという効果を奏する。更に、本発明の露光方法によると、被転写基板上に形成された電子線レジストに対し、位置が良いパターン露光が長期間使用可能となり、その結果半導体装置の製造を高い歩留まりで行うことが出来る。
【図面の簡単な説明】
【図1】本発明のSOI基板より作製した自立メンブレンを説明する断面図である。
【図2】本発明の転写マスクの製造方法の一実施例を説明する工程の側断面図である。
【図3】従来の貼り合わせ法により作製したSOI基板および、自立メンブレンを説明する断面図である。
【図4】EPL法を説明する断面図である。
【図5】従来の方法により作製した自立メンブレンを説明する断面図である。
【符号の説明】
1…単結晶シリコン層
2…中間絶縁膜層
3…シリコンウエハ支持基板
4…SOI基板
5…自立メンブレン
6…転写マスク
7…感応基板
8…回路パターン
9…ステンシル(開口部)
10…自立メンブレン付きSOI基板(マスクブランク)
15…開口部
18…SiOxNy層
19…絶縁膜層付き支持基板ウエハ
22…シリコン窒化膜
23…電子線レジスト層
24…電子線レジストによる微細転写パターン
25…微細転写パターン
26…転写マスク

Claims (8)

  1. シリコンウエハ支持基板と単結晶シリコン層の間に、中間絶縁膜層を有するSOI基板において、中間絶縁膜層がシリコンおよび酸素に加えて、前記2つ以外の元素を含むシリコン化合物から形成されることを特徴とするSOI基板。
  2. 前記中間絶縁膜層が、少なくともシリコンおよび酸素および窒素を含むシリコン化合物から形成されることを特徴とする請求項1記載のSOI基板。
  3. 前記中間絶縁膜層において、酸素の元素比より窒素の元素比が大きいことを特徴とする請求項1、又は2項記載のSOI基板。
  4. 前記中間絶縁膜層が、少なくともシリコンおよび酸素の他に、炭素、リン、またはナトリウム、鉛、ビスマス、カドミウム、テルルのいずれか1つ以上を含むシリコン化合物であることを特徴とする請求項1乃至3項のいずれか1項記載のSOI基板。
  5. 前記シリコンウエハ支持基板上面に中間絶縁膜層、単結晶シリコン層を積層した三層よりなる請求項1乃至4項のいずれか1項記載のSOI基板を用いて、シリコンウエハ支持基板及び中間絶縁膜層の一部を除去し内部応力が引っ張り応力を有する単結晶シリコン層からなる自立メンブレンを有することを特徴とする荷電粒子線露光用マスクブランク。
  6. 請求項5の荷電粒子線露光用マスクブランクを用いて、前記単結晶シリコン層に荷電粒子線の転写パターンを形成したことを特徴とする転写マスク。
  7. 請求項1乃至4項のいずれかのSOI基板の製造方法であって、前記中間絶縁膜層を形成する成膜手段として、少なくとも減圧CVD法で、SiHガスの流量を固定し、NOガス流量を制御することで低応力の中間絶縁膜層を形成することを特徴とするSOI基板の製造方法。
  8. 請求項6の転写マスクに荷電粒子線を照射し、転写パターンの形状に荷電粒子線を成形して、被転写基板上に転写パターンを形成する工程を備えることを特徴とする荷電粒子線の露光方法。
JP2003019901A 2003-01-29 2003-01-29 Soi基板とその製造方法及びそれを用いたマスクブランク及び転写マスク及びその露光方法 Pending JP2004235295A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003019901A JP2004235295A (ja) 2003-01-29 2003-01-29 Soi基板とその製造方法及びそれを用いたマスクブランク及び転写マスク及びその露光方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003019901A JP2004235295A (ja) 2003-01-29 2003-01-29 Soi基板とその製造方法及びそれを用いたマスクブランク及び転写マスク及びその露光方法

Publications (1)

Publication Number Publication Date
JP2004235295A true JP2004235295A (ja) 2004-08-19

Family

ID=32949668

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003019901A Pending JP2004235295A (ja) 2003-01-29 2003-01-29 Soi基板とその製造方法及びそれを用いたマスクブランク及び転写マスク及びその露光方法

Country Status (1)

Country Link
JP (1) JP2004235295A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010258364A (ja) * 2009-04-28 2010-11-11 Shin-Etsu Chemical Co Ltd 低応力膜を備えたsoiウェーハ
CN102522365A (zh) * 2012-01-12 2012-06-27 重庆大学 碲基复合薄膜作为soi材料的应用及其功率器件
WO2013168875A1 (ko) * 2012-05-08 2013-11-14 한국표준과학연구원 유연한 집적회로 및 유연한 집적회로 제조방법
JP2015062212A (ja) * 2013-09-23 2015-04-02 ナショナル シンクロトロン ラディエイション リサーチ センターNational Synchrotron Radiation Research Center X線マスク構造およびその製造方法
CN113512697A (zh) * 2020-04-10 2021-10-19 中国科学技术大学 一种高精度硅基掩模版及其加工方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010258364A (ja) * 2009-04-28 2010-11-11 Shin-Etsu Chemical Co Ltd 低応力膜を備えたsoiウェーハ
CN102522365A (zh) * 2012-01-12 2012-06-27 重庆大学 碲基复合薄膜作为soi材料的应用及其功率器件
WO2013168875A1 (ko) * 2012-05-08 2013-11-14 한국표준과학연구원 유연한 집적회로 및 유연한 집적회로 제조방법
JP2015062212A (ja) * 2013-09-23 2015-04-02 ナショナル シンクロトロン ラディエイション リサーチ センターNational Synchrotron Radiation Research Center X線マスク構造およびその製造方法
US9152036B2 (en) 2013-09-23 2015-10-06 National Synchrotron Radiation Research Center X-ray mask structure and method for preparing the same
CN113512697A (zh) * 2020-04-10 2021-10-19 中国科学技术大学 一种高精度硅基掩模版及其加工方法

Similar Documents

Publication Publication Date Title
JP4334832B2 (ja) 広い面積を有するメンブレンマスクおよびこれを作製する方法
US20070105026A1 (en) Mask, mask blank, and methods of producing these
JP2004080035A (ja) ナノsoiウェーハの製造方法及びそれにより製造されたナノsoiウェーハ
US7943497B2 (en) Method for manufacturing an SOI substrate
JPH03114049A (ja) シリコンシャドウマスク形成方法
JP2004235295A (ja) Soi基板とその製造方法及びそれを用いたマスクブランク及び転写マスク及びその露光方法
KR100366748B1 (ko) 스텐실 마스크 및 스텐실 마스크의 형성 방법
CN110941046A (zh) 一种soi硅光栅的制作方法
JP2013165238A (ja) ステンシルマスクの製造方法およびステンシルマスク
US6210842B1 (en) Method for fabricating stencil mask
JP4790211B2 (ja) Soi基板と半導体基板及びその製造方法
JP5332246B2 (ja) イオン注入用ステンシルマスクの製造方法
JP2006245462A (ja) 転写マスクの製造方法
JP4333107B2 (ja) 転写マスク及び露光方法
JP2008103386A (ja) イオン注入用ステンシルマスクの製造方法
JP4983313B2 (ja) 転写マスクおよびその製造方法
JP2000021729A (ja) 荷電ビーム一括露光用透過マスクおよびその製造方法
JP2011077091A (ja) イオン注入用ステンシルマスクの製造方法
JP5428318B2 (ja) イオン注入用ステンシルマスク及びその製造方法
JP2007012753A (ja) ステンシルマスク及びこのステンシルマスクの作製方法
JP4251002B2 (ja) ステンシルマスク用基板およびステンシルマスク用基板の製造方法
JP2000348996A (ja) ステンシルマスク、その製造方法、及びそれを用いた縮小投影露光方法
JPS6177343A (ja) 半導体装置の製造方法
JPH09162278A (ja) 半導体装置およびその製造方法
JPH06326076A (ja) 薄膜形成法