WO2013168875A1 - 유연한 집적회로 및 유연한 집적회로 제조방법 - Google Patents

유연한 집적회로 및 유연한 집적회로 제조방법 Download PDF

Info

Publication number
WO2013168875A1
WO2013168875A1 PCT/KR2012/011118 KR2012011118W WO2013168875A1 WO 2013168875 A1 WO2013168875 A1 WO 2013168875A1 KR 2012011118 W KR2012011118 W KR 2012011118W WO 2013168875 A1 WO2013168875 A1 WO 2013168875A1
Authority
WO
WIPO (PCT)
Prior art keywords
thin film
substrate
film layer
integrated circuit
lsn
Prior art date
Application number
PCT/KR2012/011118
Other languages
English (en)
French (fr)
Inventor
김민석
박연규
최인묵
이성준
송한욱
양태헌
우삼용
김종호
Original Assignee
한국표준과학연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국표준과학연구원 filed Critical 한국표준과학연구원
Publication of WO2013168875A1 publication Critical patent/WO2013168875A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support

Definitions

  • the present invention relates to a method for manufacturing a flexible integrated circuit.
  • the device portion is easily separated from the substrate through a process of forming a via hole, coating a protective layer and a photosensitive layer.
  • the present invention relates to a method for manufacturing a flexible integrated circuit.
  • the thickness of the LSN thin film layer may be characterized in that 10nm ⁇ 500um.
  • the photosensitive film may be characterized in that it does not react to the substrate etching solution.
  • FIG. 6 is a cross-sectional view of a state in which an oxide protective layer is formed according to a first embodiment of the present invention
  • FIG. 12 is a cross-sectional view of a substrate being etched in accordance with a first embodiment of the present invention
  • FIG. 20 is a cross-sectional view of a photoresist film coated on top according to a second embodiment of the present invention.
  • FIG. 24 is a cross-sectional view of the second substrate is bonded to the top according to a second embodiment of the present invention.
  • 27 is a cross-sectional view of applying UV or heat according to the second embodiment of the present invention.
  • FIG. 1 illustrates a cross-sectional view of the LSN thin film layer 12 formed on the upper and lower portions of the substrate 10 according to the first embodiment of the present invention.
  • FIG. 9 illustrates a cross-sectional view of the lower LSN thin film layer 12 being etched according to the first embodiment of the present invention.
  • the lower LSN thin film layer 12 is etched to expose the bottom surface of the substrate 10
  • the area where the bottom surface of the substrate 10 is exposed becomes larger than the area of the device portion provided at the top.
  • the lower LSN thin film layer 12 is etched until.
  • the protective layer 40 is coated on the top.
  • 19 is a sectional view showing a state in which the protective layer 40 is formed on the top according to the second embodiment of the present invention.
  • the protective layer 40 used SU-8 in a specific embodiment, and covers the integrated circuit as a photosensitive polymer.
  • the thickness of the protective layer 40 is preferably formed about several hundred nanometers to several hundred micrometers.
  • the protective layer 40 not only protects the integrated circuit portion but also provides mechanical rigidity so that the integrated circuit portion does not bend in the process of separating the integrated circuit portion later, thereby helping the integrated circuit portion to maintain the position of the principle. Therefore, the protective layer 40 is preferably formed to a thickness enough to maintain a sufficient mechanical strength.
  • the via hole 30 is also formed on the protective layer 40 at the same position as the via hole 30 formed on the lower side through the patterning process.
  • FIG. 25 is a cross-sectional view of a state in which the upper LSN thin film layer 11 is torn and the integrated circuit unit attached to the lower portion of the second substrate 70 is separated according to the second embodiment of the present invention. Then, the separated integrated circuit unit is transferred to another third substrate 80.
  • the third substrate 80 is preferably configured to have a flexible property.
  • FIG. 26 illustrates a cross-sectional view of a state in which the integrated circuit unit is transferred onto the third substrate 80 according to the second embodiment of the present invention. As shown in FIG. 26, the lower portion of the integrated circuit portion is transferred to the upper surface of the third substrate 80.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 유연한 집적회로의 제조방법에 대한 것이다. 보다 상세하게는, 유연한 집적회로의 제조방법에 있어서, 기판의 상부와 하부면에 증착시켜 LSN박막층을 형성하는 단계; 기판의 상부에 증착된 LSN박막층 상부로 다결정실리콘 박막층을 적어도 하나 증착시켜 단계; 다결정실리콘 박막층을 패터닝 및 식각하여 소자부를 형성하는 단계; 소자부의 경계에 다결정실리콘 박막층 및 기판의 상부에 증착된 LSN박막층을 식각하여 비아 홀을 형성하는 단계; 기판의 하부에 증착된 LSN박막층을 식각하는 단계; 상부로 보호층을 형성하는 단계; 기판 식각용액으로부터 소자부를 보호하기 위해 상부로 감광막을 코팅하는 단계; 기판을 기판식각용액에 담가 기판의 상부에 증착된 LSN박막층의 하부면이 드러날 때까지 기판을 식각하는 단계; 및 감광막을 제거하는 단계를 포함하는 것을 특징으로 하는 유연한 집적회로 제조방법에 관한 것이다.

Description

유연한 집적회로 및 유연한 집적회로 제조방법
본 발명은 유연한 집적회로의 제조방법에 대한 것이다. 보다 상세하게는, LSN박막층을 코팅하고, 기판 상에 패터닝 등의 공정으로 회로부를 형성한 후, 비아홀 형성단계, 보호층 및 감광막을 코팅하는 공정을 통하여 소자부를 기판에서 훼손되지 않게 용이하게 분리시켜 유연한 집적회로를 제조하게 되는 방법에 관한 것이다.
최근에 이르러 구부릴 수 있는 전자기기, 즉 휘어지는 디스플레이, 착용 가능한 컴퓨터, 인공전자피부, 지능형 인체 부착 센서, 휘어지는 태양전지 등이 시장에 등장하고 있으며 상용화에 대한 기대는 점점 더 커지고 있다. 이러한 기대에 부응하기 위해 유연한 전자소자와 기기와 관련된 제조 기술이 개발되고 있다.
대표적인 종래기술로 일리노이 주립대학의 J. A Rogers 그룹에서 건식전이인쇄법(dry transfer method)로 실리콘 기판 상에서 마이크로 패턴의 구조체를 제조한 후, 구조체를 PDMS 스탬프를 사용하여 실리콘 기판에서 뜯어낸 후 플렉서블 기판에 전사시키는 기술이다.(Appl. Phys. Lett. 84, 5398, 2004)
이러한 기술은 마이크로 패턴 구조체를 실리콘과 PDMS와의 접착력에 의해 분리하므로 마이크로 패턴 구조체와 모재 실리콘 기판의 부착력 그리고 마이크로 패턴 구조체의 계면의 상태에 크게 좌우된다. 따라서 실질적으로 대면적으로 (50 mm * 50 mm 이상) 실리콘 마이크로 패턴을 다른 유연한 기판에 옮기기에는 어려우며 대량 생산에도 적합하지 않다.
이와는 다른 접근 방법으로 희생층을 이용하는 방법이 제시되었다. 플렉서블한 태양전지 또는 반도체 집적회로를 제작하기 위해 모재 기판 상에 금속(Ti, Ta, W, Mo, Zn, Ni 등)으로 이루어진 분리층 (또는 희생층)을 형성하고 분리층 위에 여러 가지 소자를 형성 종료한 후에 금속층을 레이저 또는 다른 열원을 이용하여 산화시켜 접착력을 약하게 만들어 소자층을 분리하는 방법(대한민국 공개특허 10-2005-0059259)이 제시되었다. 희생층으로 GaON, Ga-O 계열, Ga-N 계열을 사용하고 자외선 레이저 조사를 통해 희생층을 제거하는 방법도 제시되었다(대한민국 공개특허 10-2011-0124113).
이런 방법은 희생층을 제거하기 위해 열처리(레이저 조사 또는 다른 열원)가 필요하므로 생산 속도가 떨어지고 희생층의 열처리 조건도 매우 정확해야 박리가 잘 이루어질 수 있다.
따라서 본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 안출된 것으로서, 종래 플렉서블 반도체 직접회로 제조 방법이 가지는 문제점을 해결하기 위한 것으로 일괄 공정으로 플렉서블 반도체 직접회로를 제조할 수 있는 방법을 제공할 수 있다.
즉, LSN박막층을 코팅하고, 기판 상에 패터닝 등의 공정으로 회로부를 형성한 후, 비아홀 형성단계, 보호층 및 감광막을 코팅하는 공정을 통하여 소자부를 기판에서 훼손되지 않게 용이하게 분리시켜 유연한 집적회로를 제조할 수 있는 방법을 제공하게 된다.
본 발명의 그 밖에 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 관련되어 이하의 상세한 설명과 바람직한 실시예로부터 더욱 명확해질 것이다.
본 발명의 목적은, 유연한 집적회로의 제조방법에 있어서, 기판의 상부와 하부면에 증착시켜 LSN박막층을 형성하는 단계; 기판의 상부에 증착된 LSN박막층 상부로 다결정실리콘 박막층을 적어도 하나 증착시켜 단계; 다결정실리콘 박막층을 패터닝 및 식각하여 소자부를 형성하는 단계; 소자부의 경계에 다결정실리콘 박막층 및 기판의 상부에 증착된 LSN박막층을 식각하여 비아 홀을 형성하는 단계; 기판의 하부에 증착된 LSN박막층을 식각하는 단계; 상부로 보호층을 형성하는 단계; 기판 식각용액으로부터 소자부를 보호하기 위해 상부로 감광막을 코팅하는 단계; 기판을 기판식각용액에 담가 기판의 상부에 증착된 LSN박막층의 하부면이 드러날 때까지 기판을 식각하는 단계; 및 감광막을 제거하는 단계를 포함하는 것을 특징으로 하는 유연한 집적회로 제조방법으로서 달성되어 질 수 있다.
LSN 박막층의 두께는 10nm ~ 500um인 것을 특징으로 할 수 있다.
소자부를 형성하는 단계는, 다결정실리콘 박막층에 붕소를 주입하는 단계; 다결정실리콘 박막층을 패터닝하는 단계; 상부로 BE 금속층을 증착하고, 식각하여 패터닝하는 단계; 및 상부로 산화보호층을 형성하는 단계를 포함하는 것을 특징으로 할 수 있다.
기판의 하부에 증착된 LSN박막층을 식각하는 단계는, 기판의 하부면이 소자부 면적보다 커질 때까지 드러나도록 LSN박막층을 식각하는 것을 특징으로 할 수 있다.
보호층은 SU-8이고, 두께는 350 ~ 600㎛이고, 상부로 보호층을 형성하는 단계와 보호층에 비아홀을 형성하는 단계를 포함하는 것을 특징으로 할 수 있다.
감광막은 기판식각용액에 대해 반응하지 않는 것을 특징으로 할 수 있다.
본 발명의 제2목적은 유연한 집적회로의 제조방법에 있어서, 기판의 상부와 하부면에 증착시켜 LSN박막층을 형성하는 단계; 상부와 하부로로 다결정실리콘 박막층을 증착시켜 단계; 상부 다결정실리콘 박막층의 상부로 직접회로부를 형성하는 단계; 직접회로부 둘레의 상부 다결정실리콘 박막층을 식각하여 비아홀을 형성하는 단계; 하부 다결정실리콘 박막층과 하부 LSN박막층을 식각하는 단계; 상부로 보호막을 코팅하는 단계; 상부로 기판식각액 보호용 감광막을 코팅하는 단계; 기판식각액으로 상부 LSN이 드러날 때까지 기판을 식각하는 단계; 감광막을 제거하고, 접착제를 부착하는 단계; 접착제 상부로 제2기판을 접착하는 단계; 상부에 제2기판이 접착된 집적회로부를 분리하는 단계; 집적회로부의 하부면을 제3기판에 전사시키는 단계; 및 접착제를 제거하는 단계를 포함하는 것을 특징으로 하는 유연한 집적회로 제조방법으로서 달성될 수 있다.
접착제는 UV 접착제 또는 열감응 접착제인 것을 특징으로 할 수 있다.
하부 다결정실리콘 박막층과 하부 LSN박막층을 식각하는 단계는, 기판의 하부면이 집적회로부 면적보다 커질 때까지 드러나도록 하부 다결정실리콘 박막층 및 LSN박막층을 식각하는 것을 특징으로 할 수 있다.
집적회로부는 게이트부, 소스부 및 드레인부를 포함하는 것을 특징으로 할 수 있다.
보호층은 SU-8이고, 두께는 350 ~ 600㎛이고, 상부로 보호층을 형성하는 단계와 보호층에 비아홀을 형성하는 단계를 포함하는 것을 특징으로 할 수 있다.
접착제를 제거하는 단계는 접착제가 UV 접착제로 구성된 경우, UV광을 인가하고, 접착제가 열감응 접착제로 구성된 경우, 열을 인가하게 되는 것을 특징으로 할 수 있다.
본 발명의 제3목적은 앞서 언급한 제조방법에 의해 제조된 것을 특징으로 하는 유연한 집적회로로서 달성될 수 있다.
본 발명의 일실시예에 따르면 기판의 상부와 하부에 LSN박막층을 코팅하고, 기판 상 다결정실리콘 박막층과 금속층 등을 패터닝 공정을 통해 회로부를 형성한 후, 비아홀 형성단계, 보호층 및 감광막을 코팅하는 공정을 통하여 소자부를 기판에서 훼손되지 않게 용이하게 분리시켜 유연한 집적회로를 제조할 수 있는 효과를 갖는다.
비록 본 발명이 상기에서 언급한 바람직한 실시예와 관련하여 설명되어 졌지만, 본 발명의 요지와 범위로부터 벗어남이 없이 다른 다양한 수정 및 변형이 가능한 것은 당업자라면 용이하게 인식할 수 있을 것이며, 이러한 변경 및 수정은 모두 첨부된 특허 청구 범위에 속함은 자명하다.
도 1은 본 발명의 제1실시예에 따른 기판의 상부, 하부에 LSN박막층이 형성된 상태의 단면도,
도 2는 본 발명의 제1실시예에 따른 다결정 실리콘 박막이 형성된 상태의 단면도,
도 3는 본 발명의 제1실시예에 따른 다결정 실리콘 박막에 붕소가 주입된 상태의 단면도,
도 4는 본 발명의 제1실시예에 따른 다결정 실리콘 박막이 패터닝된 상태의 단면도,
도 5는 본 발명의 제1실시예에 따른 BE 금속층이 증착된 상태의 단면도,
도 6는 본 발명의 제1실시예에 따른 산화 보호층이 형성된 상태의 단면도,
도 7는 본 발명의 제1실시예에 따른 비아홀이 형성된 상태의 단면도,
도 8은 본 발명의 제1실시예에 따른 TE 금속층이 증착된 상태의 단면도,
도 9는 본 발명의 제1실시예에 따른 하부 LSN박막층이 식각된 상태의 단면도,
도 10은 본 발명의 제1실시예에 따른 보호층이 형성된 상태의 단면도,
도 11은 본 발명의 제1실시예에 따른 감광막이 코팅된 상태의 단면도,
도 12은 본 발명의 제1실시예에 따라 기판이 식각된 상태의 단면도,
도 13은 본 발명의 제1실시예에 따른 유연한 집적회로의 단면도,
도 14는 본 발명의 제2실시예에 따른 실리콘 기판의 상부와 하부에 LSN박막층이 형성된 상태의 단면도,
도 15는 본 발명의 제2실시예에 따른 상부와 하부에 다결정실리콘 박막층이 형성된 상태의 단면도,
도 16은 본 발명의 제2실시예에 따라 상부에 집적회로부를 형성한 상태의 단면도,
도 17은 본 발명의 제2실시예에 따라 상부 다결정실리콘 박막층에 비아홀이 형성된 상태의 단면도,
도 18은 본 발명의 제2실시예에 따라 하부 다결정실리콘 박막층과 하부 LSN박막층이 식각된 상태의 단면도,
도 19는 본 발명의 제2실시예에 따라 상부에 보호층이 형성된 상태의 단면도,
도 20은 본 발명의 제2실시예에 따라 상부에 감광막이 코팅된 상태의 단면도,
도 21은 본 발명의 제2실시예에 따라 기판이 식각된 상태의 단면도,
도 22는 본 발명의 제2실시예에 따라 감광막이 제거된 상태의 단면도,
도 23은 본 발명의 제2실시예에 따라 상부에 접착제가 부착된 상태의 단면도,
도 24는 본 발명의 제2실시예에 따라 상부로 제2기판이 접착된 상태의 단면도,
도 25는 본 발명의 제2실시예에 따라 하부 LSN박막층을 찢어 제2기판 하부에 부착된 집적회로부를 분리하는 상태의 단면도,
도 26은 본 발명의 제2실시예에 따라 제3기판 상부로 집적회로부를 전사시키는 상태의 단면도,
도 27은 본 발명의 제2실시예에 따라 UV 또는 열을 가하는 단계의 단면도,
도 28은 본 발명의 제2실시예에 따라 제2기판을 분리하는 상태의 단면도를 도시한 것이다.
이하 첨부된 도면을 참조하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 쉽게 실시할 수 있는 실시예를 상세히 설명한다. 다만, 본 발명의 바람직한 실시예에 대한 동작 원리를 상세하게 설명함에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략한다.
또한, 도면 전체에 걸쳐 유사한 기능 및 작용을 하는 부분에 대해서는 동일한 도면 부호를 사용한다. 명세서 전체에서, 어떤 부분이 다른 부분과 연결되어 있다고 할 때, 이는 직접적으로 연결되어 있는 경우뿐만 아니라, 그 중간에 다른 소자를 사이에 두고, 간접적으로 연결되어 있는 경우도 포함한다. 또한, 어떤 구성요소를 포함한다는 것은 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라, 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
이하에서는 본 발명의 제1실시예에 따른 유연한 집적회로(100) 제조방법에 대해 설명하도록 한다. 이하의 도 1 내지 도 13은 제1실시예에 따른 유연한 집적회로(100) 제조방법 공정 각부분의 단면도를 도시한 것이다. 먼저, 도 1은 본 발명의 제1실시예에 따른 기판(10)의 상부, 하부에 LSN박막층(12)이 형성된 상태의 단면도를 도시한 것이다.
본 발명의 일실시예에서는 증착이 가능한 반도체 재료를 디바이스의 소재로 사용한 집적회로(100) 제조공정에 접합하다. 이러한 기판(10)의 재료는 실리콘이 바람직하나 증착이 가능한 반도체 재료는 모두 가능하며 실리콘의 재질로 본 발명의 권리범위를 제한해석해서는 아니될 것이다.
이러한 실리콘 기판(10)의 상부와 하부에 증착되는 LSN(low stress nitride)는 구체적 실시예에서 두께가 200nm정도이지만 다른 두께 역시 가능하다. 이러한 LSN은 후에 사용될 기판식각용액(예를 들어, KOH)에 대하여 실리콘 기판(10)과의 선택비가 우수하며 고온(약 650℃)에서도 견디게 되는 특성이 있다.
그리고, 증착된 상부 LSN 박막층(11)의 상부로 실리콘을 증착하여 다결정 실리콘 박막층(20)을 형성한다. 도 2는 본 발명의 제1실시예에 따른 다결정 실리콘 박막이 형성된 상태의 단면도를 도시한 것이다.
그리고, 이러한 다결정 실리콘 층이 소자의 재료로 사용되게 된다. 형성된 다결정 실리콘 층을 이용하여 일반적인(conventional) CMOS공정을 통하여 박막 트랜지스터를 형성할 수도 있고 저항성 어레이를 형성할 수 있다. 이러한 소자부를 형성하는 방법은 어떠한 방법으로 한정하지 않고 본 발명의 기술적 사상을 포함하는 것이라면 구체적인 방법은 본 발명의 권리범위에 영향을 미쳐서는 아니될 것이다.
도 3 내지 도 6는 본 발명의 제1실시예에서 소자부를 형성하는 하나의 예를 제시하기 위해 도시된 것이고, 이러한 방법으로 본 발명의 권리범위가 한정되는 것은 아니다. 도 3는 본 발명의 제1실시예에 따른 다결정 실리콘 박막에 붕소가 주입된 상태의 단면도를 도시한 것이다.
그리고, 도 4는 본 발명의 제1실시예에 따른 다결정 실리콘 박막이 패터닝된 상태의 단면도를 도시한 것이다. 도 3 및 도 4에 도시된 바와 같이, 붕소가 주입된 다결정 실리콘 박막층(20)은 소자부의 일구성에 해당하게 된다. 패터닝방법은 통상의 패터닝된 마스크를 이용한 포토그래피 공정, 건식 식각(etching) 등의 방법을 사용할 수 있다.
그리고, 도 5는 발명의 제1실시예에 따른 BE 금속층(23)이 증착된 상태의 단면도를 도시한 것이다. 상부로 BE 금속층(23)을 증착하고, 통상의 패터닝된 마스크를 이용한 포토그래피 공정, 식각(etching) 등의 방법으로 금속층을 패터닝하게 된다. 그리고, 도 6은 본 발명의 제1실시예에 따른 산화 보호층(24)이 형성된 상태의 단면도를 도시한 것이다.
그리고, 도 7은 본 발명의 제1실시예에 따른 비아홀(30)이 형성된 상태의 단면도를 도시한 것이다. 도 7에 도시된 바와 같이, 후에 기판(10)에서 유연한 소자부만을 분리해 내기 위해서 소자부의 둘레를 식각하여 비아홀(30)을 형성하게 됨을 알 수 있다. 도 7에 도시된 바와 같이, 본 발명의 제1실시예에서는 소자부의 둘레에서 산화보호층(24)과 상부 LSN 박막층(11)을 식각하여 비아홀(30)을 형성하게 됨을 알 수 있다.
그리고, 필요에 따라 상부에 TE 금속층(25)을 증착하고, 패터닝 공정을 수행하게 된다. 도 8은 본 발명의 제1실시예에 따른 TE 금속층(25)이 증착된 상태의 단면도를 도시한 것이다.
다음으로, 도 9는 본 발명의 제1실시예에 따른 하부 LSN박막층(12)이 식각된 상태의 단면도를 도시한 것이다. 도 9에 도시된 바와 같이, 하부 LSN 박막층(12)을 식각하여 기판(10) 하부면이 드러나게 하는데, 이때 기판(10) 하부면이 드러나게 되는 면적이 상부에 구비된 소자부의 면적보다 크게 될 때까지 하부 LSN 박막층(12)을 식각하게 된다.
그리고, 상부로 보호층(40)을 형성시키게 된다. 도 10은 본 발명의 제1실시예에 따른 보호층(40)이 형성된 상태의 단면도를 도시한 것이다. 이러한 보호층(40)은 구체적실시예에서는 SU-8을 사용하였고, 감광성 고분자로서 소자 위를 덮게 된다. 이러한 보호층(40)의 두께는 수백 나노미터에서 수백 마이크로미터 정도로 형성함이 바람직하다. 이러한 보호층(40)은 소자부를 보호할 뿐만 아니라 소자부를 후에 분리하는 과정에서 소자부가 휘어지지 않도록 기계적 강성을 제공하여 소자부가 원리의 위치를 유지하도록 도와주게 된다. 따라서 이러한 보호층(40)은 충분한 기계적 강도를 유지할 수 있을 정도의 두께로 형성함이 바람직하다. 또한, 상부로 보호층(40)을 코팅한 후에 패터닝 공정을 통해 하부에 형성된 비아홀(30)과 동일한 위치에 보호층(40)에도 비아홀(30)을 형성시키게 된다.
다음으로, 완성된 소자부가 유연성을 갖기 위해서는 소자부 하부에 구비된 기판(10)을 분리해 내야 하는데, 본 발명의 제1실시예에서는 소자부를 기판(10)으로부터 직접분리하는 것이 아니라 기판(10)을 식각하여 제거하게 된다. 따라서 기판식각용액으로부터 소자부를 보호하기 위하여 상부로 감광막(50)을 코팅하게 된다. 도 11은 본 발명의 제1실시예에 따른 감광막(50)이 코팅된 상태의 단면도를 도시한 것이다. 이러한, 감광막(50)은 기판식각용액에(예를 들어, KOH) 반응하지 않는 물질을 사용하게 된다.
다음으로 기판식각용액에 담가 기판(10)을 식각하게 된다. 도 12는 본 발명의 제1실시예에 따라 기판(10)이 식각된 상태의 단면도를 도시한 것이다. 도 12에 도시된 바와 같이, 상부에는 감광막(50)을 형성하고 있으므로 기판식각용액으로부터 소자부가 보호되며, 기판(10)의 하부면은 기판식각용액에 노출되어 있어 하부면부터 식각이 이러나게 된다. 즉, 상부 LSN 박막층(11)은 식각장벽층이 되게 된다. 또한, 이러한 식각공정은 상부 LSN 박막층(11)의 하부면이 노출될 때까지 진행되며 보다 구체적으로 노출되는 상부 LSN 박막층(11)의 하부면 면적이 소자부의 면적보다 커질 때까지 식각을 진행하게 된다.
마지막으로, 기판(10) 식각이 종료되면, 식각 보호층 역할을 했던 감광막(50)을 제거하여 유연한 집적회로(100)를 완성하게 된다. 최종적으로 남는 층은 수백 나노미터 두께의 LSN 박막층(11,12), 다결정 실시콘 박막층(20), SU-8로 구성된 보호층(40)이므로 유연하게 휘어질 수 있게 된다. 도 13은 본 발명의 제1실시예에 따른 유연한 집적회로(100)의 단면도를 도시한 것이다.
이하에서는 본 발명의 제2실시예에 따른 유연한 집적회로(100) 제조방법에 대해 설명하도록 한다. 제1실시예와 같이, 실리콘 기판(10)의 상부와 하부에 LSN 박막층(11,12)을 형성하게 된다. 도 14는 본 발명의 제2실시예에 따른 실리콘 기판(10)의 상부와 하부에 LSN박막층(11,12)이 형성된 상태의 단면도를 도시한 것이다. 도 15는 본 발명의 제2실시예에 따른 상부와 하부에 다결정실리콘 박막층(21,22)이 형성된 상태의 단면도를 도시한 것이다. 도 15에 도시된 바와 같이, 상부와 하부에 다결정 실리콘 박막층(21,22)을 형성하게 됨을 알 수 있다.
그리고, 상부 다결정 실리콘 박막층(21)의 상부로 직접회로부(TFT)를 형성하게 된다. 이러한 직접회로부를 형성하는 공정은 일반적인(conventional) CMOS공정을 통하여 박막 트랜지스터를 형성할 수도 있고 저항성 어레이를 형성할 수 있다. 이러한 직접회로부를 형성하는 방법은 어떠한 방법으로 한정하지 않고 본 발명의 기술적 사상을 포함하는 것이라면 구체적인 방법은 본 발명의 권리범위에 영향을 미쳐서는 아니될 것이다. 도 16은 본 발명의 제2실시예에 따라 상부에 직접회로부를 형성한 상태의 단면도를 도시한 것이다. 도 16에 도시된 바와 같이, 구체적실시예에 따른 직접회로부는 소스(26)와 드레인(27) 및 게이트(28)를 구비하고 있음을 알 수 있다.
그리고, 직접회로부를 형성한 부에 직접회로부의 둘레로 비아홀(30)을 형성하게 된다. 도 17은 본 발명의 제2실시예에 따라 상부 다결정실리콘 박막층(21)에 비아홀(30)이 형성된 상태의 단면도를 도시한 것이다. 도 17에 도시된 바와 같이, 직접회로부의 주면으로 상부 다결정 실리콘 박막층(21)을 식각하여 비아홀(30)을 형성하게 됨을 알 수 있다.
다음으로, 하부를 식각하여 기판(10)의 하부면이 드러날 때까지 하부 다결정 실리콘 박막층(22)과 하부 LSN 박막층(12)을 식각하게 된다. 도 18은 본 발명의 제2실시예에 따라 하부 다결정실리콘 박막층(22)과 하부 LSN박막층(12)이 식각된 상태의 단면도를 도시한 것이다. 도 18에 도시된 바와 같이, 식각공정에 의해 드러나게 되는 기판(10) 하부면의 면적이 상부에 형성된 직접회로부의 면적보다 커질 때까지 하부 다결정실리콘 박막층(22)과 하부 LSN박막층(12)이 식각하게 된다.
그리고, 상부로 보호층(40)을 코팅하게 된다. 도 19는 본 발명의 제2실시예에 따라 상부에 보호층(40)이 형성된 상태의 단면도를 도시한 것이다. 이러한 보호층(40)은 구체적실시예에서는 SU-8을 사용하였고, 감광성 고분자로서 직접회로 위를 덮게 된다. 이러한 보호층(40)의 두께는 수백 나노미터에서 수백 마이크로미터 정도로 형성함이 바람직하다. 이러한 보호층(40)은 직접회로부를 보호할 뿐만 아니라 직접회로부를 후에 분리하는 과정에서 직접회로부가 휘어지지 않도록 기계적 강성을 제공하여 직접회로부가 원리의 위치를 유지하도록 도와주게 된다. 따라서 이러한 보호층(40)은 충분한 기계적 강도를 유지할 수 있을 정도의 두께로 형성함이 바람직하다. 또한, 상부로 보호층(40)을 코팅한 후에 패터닝 공정을 통해 하부에 형성된 비아홀(30)과 동일한 위치에 보호층(40)에도 비아홀(30)을 형성시키게 된다.
다음으로, 완성된 직접회로부가 유연성을 갖기 위해서는 직접회로부 하부에 구비된 기판(10)을 분리해 내야 하는데, 본 발명의 제2실시예에서는 직접회로부를 기판(10)으로부터 직접분리하는 것이 아니라 기판(10)을 식각하여 제거하게 된다. 따라서 기판식각용액으로부터 직접회로부를 보호하기 위하여 상부로 감광막(50)을 코팅하게 된다. 도 20은 본 발명의 제2실시예에 따른 감광막(50)이 코팅된 상태의 단면도를 도시한 것이다. 이러한, 감광막(50)은 기판식각용액에(예를 들어, KOH) 반응하지 않는 물질을 사용하게 된다.
다음으로 기판식각용액에 담가 기판(10)을 식각하게 된다. 도 21은 본 발명의 제2실시예에 따라 기판(10)이 식각된 상태의 단면도를 도시한 것이다. 도 21에 도시된 바와 같이, 상부에는 감광막(50)을 형성하고 있으므로 기판식각용액으로부터 직접회로부가 보호되며, 기판(10)의 하부면은 기판식각용액에 노출되어 있어 하부면부터 식각이 이러나게 된다. 즉, 상부 LSN 박막층(11)은 식각장벽층이 되게 된다. 또한, 이러한 식각공정은 상부 LSN 박막층(11)의 하부면이 노출될 때까지 진행되며 보다 구체적으로 노출되는 상부 LSN 박막층(11)의 하부면 면적이 직접회로부의 면적보다 커질 때까지 식각을 진행하게 된다.
그리고, 식각공정이 완료된 후에 감광막(50)을 제거하게 된다. 도 22는 본 발명의 제2실시예에 따라 감광막(50)이 제거된 상태의 단면도를 도시한 것이다. 그리고, 상부로 접착제(60)를 부착하게 된다. 도 23은 본 발명의 제2실시예에 따라 상부에 접착제(60)가 부착된 상태의 단면도를 도시한 것이다. 이러한 접착제(60)는 구체적 실시예에서 UV광이 주시되면 접착력을 상실하게 되는 UV 접착제 또는 열을 인가하게 되면 접착력을 상실하게 되는 열감응 접착제를 사용하였다.
그리고, 이러한 접착제(60)의 상부로 또 다른 제2기판(70)을 접착시키게 된다. 도 24는 본 발명의 제2실시예에 따라 상부로 제2기판(70)이 접착된 상태의 단면도를 도시한 것이다. 제2기판(70)은 그 재질이 제한되지는 않으나 본 발명의 제2실시예에서는 플라스틱 기판을 사용하였다.
그리고, 기계적 박리에 의해 비아홀(30) 하부에 존재하는 상부 LSN박막층(11)을 찢어 제2기판(70)에 접착된 직접회로부를 분리하게 된다. 도 25는 본 발명의 제2실시예에 따라 상부 LSN박막층(11)을 찢어 제2기판(70) 하부에 부착된 직접회로부를 분리하는 상태의 단면도를 도시한 것이다. 그리고, 분리된 직접회로부를 또 다른 제3기판(80)에 전사시키게 된다. 이러한 제3기판(80)은 유연한 성질을 갖는것으로 구성됨이 바람직하다. 도 26은 본 발명의 제2실시예에 따라 제3기판(80) 상부로 직접회로부를 전사시키는 상태의 단면도를 도시한 것이다. 도 26에 도시된 바와 같이, 직접회로부의 하부가 제3기판(80)의 상부면으로 전사되게 된다.
그리고, 상부로 UV 광 또는 열을 인가하여 접착력을 상실시키게 한다. 도 27는 본 발명의 제2실시예에 따라 UV 또는 열을 가하는 단계의 단면도를 도시한 것이다. 따라서 접착제(60)의 접착력을 상실시켜 제2기판(70)을 직접회로부에서 분리, 제거시켜 유연한 집적회로(100)를 제조하게 된다. 도 28은 본 발명의 제2실시예에 따라 제2기판(70)을 분리하는 상태의 단면도를 도시한 것이다.

Claims (17)

  1. 유연한 집적회로의 제조방법에 있어서,
    기판의 상부면에 증착시켜 LSN박막층을 형성하는 단계;
    상기 기판에 증착된 상기 LSN박막층 상부로 다결정실리콘 박막층을 적어도 하나 증착시키는 단계;
    상기 다결정실리콘 박막층을 패터닝 및 식각하여 소자부를 형성하는 단계;
    상기 소자부의 경계에 상기 다결정실리콘 박막층 및 상기 기판에 증착된 상기 LSN박막층을 식각하여 비아 홀을 형성하는 단계;
    상부로 소자 보호층을 형성하는 단계;
    기판 식각용액으로부터 소자부를 보호하기 위해 상부로 감광막을 코팅하는 단계;
    상기 기판을 기판식각용액에 담가 상기 기판의 상부에 증착된 LSN박막층의 하부면이 드러날 때까지 기판을 식각하는 단계; 및
    상기 감광막을 제거하는 단계를 포함하는 것을 특징으로 하는 유연한 집적회로 제조방법.
  2. 제 1항에 있어서,
    상기 LSN박막층을 형성하는 단계는
    상기 기판의 상부면과 하부면에 LSN 박막층을 형성하는 단계이고,
    상기 비아홀을 형성하는 단계와 상기 소자 보호층을 형성하는 단계 사이에
    상기 기판의 하부에 형성된 LSN박막층을 식각하는 단계를 더 포함하는 것을 특징으로 하는 유연한 집적회로 제조방법.
  3. 제 1항에 있어서,
    상기 LSN 박막층의 두께는 10nm ~ 500um인 것을 특징으로 하는 유연한 집적회로 제조방법.
  4. 제 1항에 있어서,
    상기 소자부를 형성하는 단계는,
    상기 다결정실리콘 박막층에 붕소를 주입하는 단계;
    상기 다결정실리콘 박막층을 패터닝하는 단계;
    상부로 BE 금속층을 증착하고, 식각하여 패터닝하는 단계; 및
    상부로 산화보호층을 형성하는 단계를 포함하는 것을 특징으로 하는 유연한 집적회로 제조방법.
  5. 제 2항에 있어서,
    상기 기판의 하부에 증착된 LSN박막층을 식각하는 단계는.
    상기 기판의 하부면이 상기 소자부 면적보다 커질 때까지 드러나도록 상기 LSN박막층을 식각하는 것을 특징으로 하는 유연한 집적회로 제조방법.
  6. 제 1항에 있어서,
    상기 보호층은 SU-8이고,
    두께는 350 ~ 600㎛이고,
    상부로 상기 보호층을 형성하는 단계와 상기 보호층에 비아홀을 형성하는 단계를 포함하는 것을 특징으로 하는 유연한 집적회로 제조방법.
  7. 제 1항에 있어서,
    상기 감광막은 상기 기판식각용액에 대해 반응하지 않는 것을 특징으로 하는 유연한 집적회로 제조방법.
  8. 제 1항 내지 제3항 중 어느 한 항의 제조방법에 의해 제조된 것을 특징으로 하는 유연한 집적회로.
  9. 제 4항 내지 제7항 중 어느 한 항의 제조방법에 의해 제조된 것을 특징으로 하는 유연한 집적회로.
  10. 유연한 집적회로의 제조방법에 있어서,
    기판의 상부면와 하부면에 증착시켜 LSN박막층을 형성하는 단계;
    상부와 하부에 다결정실리콘 박막층을 증착시켜 단계;
    상부 다결정실리콘 박막층의 상부로 직접회로부를 형성하는 단계;
    상기 직접회로부 둘레로 상기 집접회로부가 형성된 상기 다결정실리콘 박막층을 식각하여 비아홀을 형성하는 단계;
    상기 하부 다결정실리콘 박막층과 하부 LSN박막층을 식각하는 단계;
    상부로 보호막을 코팅하는 단계;
    상부로 기판식각액 보호용 감광막을 코팅하는 단계;
    상기 기판식각액으로 상기 상부 LSN이 드러날 때까지 상기 기판을 식각하는 단계;
    상기 감광막을 제거하고, 접착제를 부착하는 단계;
    접착제 상부로 제2기판을 접착하는 단계;
    상부에 제2기판이 접착된 상기 집적회로부를 분리하는 단계;
    상기 집적회로부의 하부면을 제3기판에 전사시키는 단계; 및
    상기 접착제를 제거하는 단계를 포함하는 것을 특징으로 하는 유연한 집적회로 제조방법.
  11. 제 10항에 있어서,
    상기 접착제는 UV 접착제 또는 열감응 접착제인 것을 특징으로 하는 유연한 집적회로 제조방법.
  12. 제 10항에 있어서,
    상기 하부 다결정실리콘 박막층과 하부 LSN박막층을 식각하는 단계는,
    상기 기판의 하부면이 상기 집적회로부 면적보다 커질 때까지 드러나도록 상기 하부 다결정실리콘 박막층 및 상기 LSN박막층을 식각하는 것을 특징으로 하는 유연한 집적회로 제조방법.
  13. 제 10항에 있어서,
    상기 집적회로부는 게이트부, 소스부 및 드레인부를 포함하는 것을 특징으로 하는 유연한 집적회로 제조방법.
  14. 제 10항에 있어서,
    상기 보호층은 SU-8이고,
    두께는 350 ~ 600㎛이고,
    상부로 상기 보호층을 형성하는 단계와 상기 보호층에 비아홀을 형성하는 단계를 포함하는 것을 특징으로 하는 유연한 집적회로 제조방법.
  15. 제11항에 있어서,
    상기 접착제를 제거하는 단계는
    상기 접착제가 UV 접착제로 구성된 경우, UV광을 인가하고,
    상기 접착제가 열감응 접착제로 구성된 경우, 열을 인가하게 되는 것을 특징으로 하는 유연한 집적회로 제조방법.
  16. 제 10항 내지 제12항 중 어느 한 항의 제조방법에 의해 제조된 것을 특징으로 하는 유연한 집적회로.
  17. 제 13항 내지 제15항 중 어느 한 항의 제조방법에 의해 제조된 것을 특징으로 하는 유연한 집적회로.
PCT/KR2012/011118 2012-05-08 2012-12-20 유연한 집적회로 및 유연한 집적회로 제조방법 WO2013168875A1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2012-0048840 2012-05-08
KR1020120048840A KR101339291B1 (ko) 2012-05-08 2012-05-08 유연한 집적회로 및 유연한 집적회로 제조방법

Publications (1)

Publication Number Publication Date
WO2013168875A1 true WO2013168875A1 (ko) 2013-11-14

Family

ID=49550882

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2012/011118 WO2013168875A1 (ko) 2012-05-08 2012-12-20 유연한 집적회로 및 유연한 집적회로 제조방법

Country Status (2)

Country Link
KR (1) KR101339291B1 (ko)
WO (1) WO2013168875A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030028481A (ko) * 2001-04-13 2003-04-08 소니 가부시끼 가이샤 박막 디바이스의 제조 방법 및 반도체 장치
KR100374893B1 (ko) * 1992-04-08 2003-05-09
JP2004235295A (ja) * 2003-01-29 2004-08-19 Toppan Printing Co Ltd Ｓｏｉ基板とその製造方法及びそれを用いたマスクブランク及び転写マスク及びその露光方法
KR20050122541A (ko) * 2004-06-24 2005-12-29 삼성에스디아이 주식회사 박막 트랜지스터의 제조방법, 디스플레이 장치의제조방법, 이에 따라 제조된 디스플레이 장치, 능동구동형 전계발광 소자의 제조방법 및 이에 따라 제조된능동 구동형 전계발광 소자
JP2007073667A (ja) * 2005-09-06 2007-03-22 Citizen Watch Co Ltd 電気機械変換器の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100474423B1 (ko) * 2003-02-07 2005-03-09 삼성전자주식회사 버블 잉크젯 프린트 헤드 및 그 제조방법
KR20070100033A (ko) * 2006-04-06 2007-10-10 비오이 하이디스 테크놀로지 주식회사 액정표시장치의 제조방법
KR101156191B1 (ko) * 2009-11-05 2012-06-18 웅진케미칼 주식회사 화학강화유리를 이용한 플렉시블 디스플레이 기판
KR20110070619A (ko) * 2009-12-18 2011-06-24 엘지디스플레이 주식회사 표시장치의 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100374893B1 (ko) * 1992-04-08 2003-05-09
KR20030028481A (ko) * 2001-04-13 2003-04-08 소니 가부시끼 가이샤 박막 디바이스의 제조 방법 및 반도체 장치
JP2004235295A (ja) * 2003-01-29 2004-08-19 Toppan Printing Co Ltd Ｓｏｉ基板とその製造方法及びそれを用いたマスクブランク及び転写マスク及びその露光方法
KR20050122541A (ko) * 2004-06-24 2005-12-29 삼성에스디아이 주식회사 박막 트랜지스터의 제조방법, 디스플레이 장치의제조방법, 이에 따라 제조된 디스플레이 장치, 능동구동형 전계발광 소자의 제조방법 및 이에 따라 제조된능동 구동형 전계발광 소자
JP2007073667A (ja) * 2005-09-06 2007-03-22 Citizen Watch Co Ltd 電気機械変換器の製造方法

Also Published As

Publication number Publication date
KR20130125249A (ko) 2013-11-18
KR101339291B1 (ko) 2013-12-09

Similar Documents

Publication Publication Date Title
JP5933773B2 (ja) 高度に伸縮可能な電子部品
CN110494985B (zh) 可拉伸显示面板、可拉伸显示设备和制造可拉伸显示面板的方法
TWI229395B (en) Releasing layer transfer film and laminate film
WO2012008683A2 (ko) 플렉서블 전자소자의 제조방법, 플렉서블 전자소자 및 플렉서블 기판
US20120300419A1 (en) Intermediate structure, method and substrate for fabricating flexible display device
WO2012043971A2 (ko) 롤 형상의 모기판을 이용한 플렉서블 전자소자의 제조방법, 플렉서블 전자소자 및 플렉서블 기판
US20170278733A1 (en) Micro pick and bond assembly
JP2009026880A (ja) 半導体装置の製造方法
WO2014109619A1 (ko) 자가점착 필름을 이용한 그래핀의 전사 방법
JP2019153289A (ja) タッチパネルの直接パターニング方法およびそのタッチパネル
CN103107157B (zh) 晶片封装体及其形成方法
US11069638B2 (en) Method for fabricating the electronic component, and method for transposing a micro-element
WO2013162173A1 (ko) 집적 회로 소자 패키지들 및 집적 회로 소자 패키지들의 제조 방법들
WO2013191341A1 (en) Method of manufacturing stamp for plasmonic nanolithography apparatus and plasmonic nanolithography apparatus
JP2010141287A (ja) 薄膜素子の製造方法
WO2015174756A1 (ko) 인쇄층이 형성된 터치 스크린 패널용 커버 윈도우 및 터치 스크린 패널용 커버 윈도우에 인쇄층을 형성하는 방법
CN112968107B (zh) 弱化结构的制作方法、微器件的转移方法
WO2019233072A1 (zh) 一种类扇出多器件混合集成柔性微系统及其制备方法
WO2017052177A1 (ko) 필름 터치 센서 및 그 제조 방법
WO2017082699A1 (ko) 태양전지 제조 방법
WO2017018830A1 (ko) 포토마스크, 상기 포토마스크를 포함하는 적층체, 상기 포토마스크의 제조방법, 상기 포토마스크를 이용하는 패턴형성장치 및 상기 포토마스크를 이용하는 패턴형성방법
WO2017000332A1 (zh) 一种掩膜板及其制造方法、oled器件封装方法
WO2014196776A1 (ko) 나노박막의 전사 및 접착방법
WO2013168875A1 (ko) 유연한 집적회로 및 유연한 집적회로 제조방법
EP2902294B1 (en) Extremely stretchable electronics

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12876337

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12876337

Country of ref document: EP

Kind code of ref document: A1