CN1871699B - 化合物半导体基板的制造方法 - Google Patents

化合物半导体基板的制造方法 Download PDF

Info

Publication number
CN1871699B
CN1871699B CN2004800313161A CN200480031316A CN1871699B CN 1871699 B CN1871699 B CN 1871699B CN 2004800313161 A CN2004800313161 A CN 2004800313161A CN 200480031316 A CN200480031316 A CN 200480031316A CN 1871699 B CN1871699 B CN 1871699B
Authority
CN
China
Prior art keywords
substrate
compound semiconductor
functional layer
semiconductor functional
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2004800313161A
Other languages
English (en)
Other versions
CN1871699A (zh
Inventor
秦雅彦
小野善伸
上田和正
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Chemical Co Ltd
Original Assignee
Sumitomo Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Chemical Co Ltd filed Critical Sumitomo Chemical Co Ltd
Publication of CN1871699A publication Critical patent/CN1871699A/zh
Application granted granted Critical
Publication of CN1871699B publication Critical patent/CN1871699B/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Bipolar Transistors (AREA)

Abstract

提供化合物半导体基板的制造方法，包含以下的工序(a)～(e)。(a)在基板(1)上，通过外延生长形成化合物半导体功能层(2)；(b)在化合物半导体功能层(2)上接合支撑基板(3)；(c)通过研磨除去基板(1)、与基板(1)接触一侧的化合物半导体功能层(2)的一部分；(d)在通过工序(c)露出的化合物半导体功能层(2)的表面接合具有比基板(1)大的热传导率的高热传导性基板(4)，取得多层基板；(e)从多层基板分离支撑基板(3)。

Description

化合物半导体基板的制造方法
技术领域
本发明涉及化合物半导体基板的制造方法。
背景技术
化合物半导体基板在电场效应晶体管、异质结双极性晶体管等电子器件的制造中使用。公知有若这些电子器件以高的电流密度工作，则电子器件的温度上升，就产生晶体管的电流放大率和二极管的整流特性等电子器件性能的下降和可靠性下降。为了减少电子器件的温度上升，正在研究散热性优异的化合物半导体基板的制造方法。
发明内容
本发明的目的在于，提供简便地制造散热性优异的化合物半导体基板的方法。
本发明者们锐意研究简便制造散热性优异的化合物半导体基板的方法的结果完成了本发明。
即本发明提供包含以下的工序(a)～(e)的化合物半导体基板的制造方法。
(a)在基板1上，通过外延(epitaxial)生长形成化合物半导体功能层2；
(b)在化合物半导体功能层2上接合支撑基板3；
(c)通过研磨除去基板1、与基板1接触一侧的化合物半导体功能层2的一部分；
(d)在通过工序(c)露出的化合物半导体功能层2的表面，接合具有比基板1大的热传导率的高热传导性基板4，而取得多层基板；
(e)从多层基板分离支撑基板3。
另外，本发明提供包含以下的工序(f)-(h)的化合物半导体基板的制造方法。
(f)在基板21上，通过外延生长形成化合物半导体功能层22；
(g)在化合物半导体功能层22上接合具有比基板21大的热传导率的高热传导性基板23；
(h)通过研磨除去基板21、与基板21相接侧的化合物半导体功能层22的一部分。
由本发明的制造方法取得的化合物半导体基板的散热性优异。通过使用该化合物半导体基板，能制造具有高的电流放大率的晶体管、异质结双极性晶体管、整流特性优异的二极管等电子器件。这些电子器件即使以高的电流密度工作时，电子器件的温度上升也小，所以在性能和可靠性上优异。
附图说明
图1表示本发明实施方式(实施例1)。
图2表示本发明实施方式(实施例2)。
图3表示实施例2中取得的pn结二极管的截面构造。
图4表示实施例2中取得的pn结二极管的电流一电压特性。
图5表示比较例2中取得的pn结二极管的截面构造。
图6表示比较例2中取得的pn结二极管的电流一电压特性。
图4、6中，纵轴是p电极和n电极之间流过的电流值I，电位是A(安培)，横轴是外加在p电极和n电极上的电压V，单位是V(伏特)。
具体实施方式
化合物半导体基板的制造方法I
本发明的化合物半导体基板的制造方法I包含所述的工序(a)～(e)。
作为工序(a)中使用的基板1，可列举出单晶GaAs、单晶InP或如兰宝石的单晶基板。这些基板1可以使用市场上销售的。基板1优选对表面进行清洁化。
工序(a)的化合物半导体功能层2由外延生长形成。作为外延生长，能够列举出有机金属气相生长(MOCVD)、分子束外延生长、卤化物气相生长(作为出发原料，使用包含卤素的气体)、氢化物气相生长、液相外延生长等。化合物半导体功能层2优选至少由2层构成，另外各层包含从由In、Ga、Al构成的群选择的至少一个的3族元素，并且更优选包含从由N、P、As、Sb构成的群选择的至少一个的5族元素。在本说明书中，In、Ga、Al、N、P、As和Sb以外的元素是搀杂物。另外，在本说明书中，构成化合物半导体功能层2的层如果组成或所述搀杂物浓度不同，就是不同的。因此，化合物半导体功能层2例如包含由化合物半导体功能层2A、与化合物半导体功能层2A的组成相同、搀杂物浓度不同的化合物半导体功能层2B构成的层。
工序(b)的支撑基板3，与具有化合物半导体功能层2的化合物半导体基板的外延生长面接合。支撑基板3在以下的工序中用于加强，从而化合物半导体基板不破损，可以是具有足够的机械强度的基板。支撑基板3例如是石英、兰宝石等绝缘性玻璃或陶瓷、Si、Ge那样的半导体材料。
工序(b)的接合可以使用接合剂进行。接合剂具有在接着的工序(c)中支撑基板3和化合物半导体功能层2不分离所必要的接合强度，并且在工序(e)中，对外延生长面不造成化学或物理变化(不造成化学或物理的损伤)，能从外延生长面除去，例如是电子蜡、胶带。
在工序(c)中，通过研磨除去基板1、基板1附近的化合物半导体功能层2的一部分。作为研磨的化合物半导体功能层2，可以例举出例如进行外延生长时，在结晶生长上有用的层(缓冲层等)。作为研磨，可列举出机械研磨、化学机械研磨、化学研磨等。机械研磨是在研磨材料或研磨药品的共存下，把被研磨体以适当的应力压在研磨台上的方法。化学机械研磨是组合基于研磨药品的研磨面的溶解和机械研磨的方法，把包含研磨材或研磨药品的水等液体在高压下作为细流对基板和化合物半导体功能层的界面附近喷射，通过化学和机械研磨作用，分开基板和化合物半导体功能层的方法。化学研磨法是使用基于液体的研磨药品的腐蚀溶解的方法，或使用基于气体的腐蚀和挥发的方法。
在工序(d)中，在除去基板1的全部和基板1附近的化合物半导体功能层2的一部分后露出的化合物半导体功能层2的表面，接合具有比基板1更高的热传导度的高热传导性基板4。高热传导性基板4的尺寸通常与基板1大致相同，但是也可以更大。高热传导性基板4例如是金刚石、碳化硅(SiC)、氮化铝(AlN)、氮化硼(BN)、硅(Si)、Al、Cu、Fe、Mo、W等金属、金属氧化物、金属硼化物。金属也可以是合金，例如是从由Al、Cu、Fe、Mo、W构成的群选择的至少2个合金。高热传导性基板4优选为金刚石、SiC、AlN、BN、Si、Al、Cu、Fe、Mo、W以及这些金属的合金。
高热传导性基板4更优选为通过化学气相堆积(CVD)法、烧结法取得的多晶硅基板；在单晶硅基板、多晶硅基板或陶瓷(SiC、AlN、BN等)基板上形成厚度约300μm以下，优选为150μm以下并且约50μm以上的多晶或非晶体的金刚石薄膜(以下称作金刚石基板)；由CVD法或烧结法取得的多晶或非晶体的SiC、AlN、BN。
其中优选为金刚石基板，更优选为金刚石薄膜是非晶体的金刚石基板。金刚石基板比较容易取得，热传导度高(＞1000W/mK)，包含具有高强度的硅基板或陶瓷基板，所以处理性良好。
在电子器件的动作时，伴随着热的发生，从电子器件侧到高热传导性基板4侧产生温度梯度。这时在形成器件的化合物半导体功能层2上接合的高热传导性基板4和化合物半导体功能层2之间，由于热膨胀系数的差，产生拉伸或压缩的应力，所以高热传导性基板4通常优选与化合物半导体功能层2的热膨胀系数相近。
此外，高热传导性基板4通常是GaAs单晶基板、InP单晶基板、兰宝石基板等具有比基板1的热传导度(约40W/mK-约70W/mK)更高的热传导度，约100W/mK以上，优选约150W/mK以上，更优选约500W/mK以上。
从化合物半导体基板制造高频电子器件时，为了减少高频时的介电损失，化合物半导体基板的高热传导性基板4的电阻率约103Ωcm以上，更优选是105Ωcm以上的材料。而如果是不要求高频时的介电损失小的用途，高热传导性基板4可以是各种半导体、陶瓷(SiC、AlN、BN等)、导电性材料(金属、金属氧化物、金属硼化物等)。
工序(d)的接合可以使用接合剂进行，可以用不使用接合剂的方法进行。使用接合剂时，作为接合剂，可列举出例如低熔点金属(In、Sn或焊锡等)等的无机接合剂；热硬化性树脂、光硬化性树脂、电子蜡(Apiezon公司制造的蜡“W”等)等有机接合剂，优选是有机接合剂。化合物半导体功能层2、高热传导性基板4是光透过性时，也可以使用包含光硬化性树脂的接合剂接合。接合剂的层的厚度优选是不损害从化合物半导体功能层2向高热传导性基板4的传热的程度的厚度。
在工序(d)中，在接合化合物半导体功能层2和高热传导性基板4之前，优选清洁处理或化学处理这些接合面的至少一个。另外，更优选热处理进行了这些处理的接合面的至少一个。通过这些处理，能直接接合化合物半导体功能层2和高热传导性基板4(例如，Jourual of Optical Physicsand Materials，Vol.6，No.1，1997年，p.19-48)。在直接接合中，优选化合物半导体功能层2和高热传导性基板4的热膨胀系数的差小。
在工序(e)中，从由工序(d)取得的按顺序层叠高热传导性基板4、化合物半导体功能层2、支撑基板3的多层基板分离支撑基板3，取得化合物半导体基板。分离可以是例如加热接合剂，熔解的方法。电子蜡时，加热，把电子蜡熔解，分离支撑基板3后，使用有机溶剂除去化合物半导体基板上残存的电子蜡。
化合物半导体基板的制造方法II
本发明的化合物半导体基板的制造方法II包含所述的工序(f)～(h)。
工序(f)可以通过与工序(a)相同的操作进行。基板21可以应用与基板1同等的。
在工序(g)中，与工序(d)同样，可以使用接合剂接合化合物半导体层22和高热传导性基板23，也可以用不使用接合剂的方法接合它们。接合剂可以应用与工序(d)中使用的接合剂相同的。工序(g)的化合物半导体功能层22、高热传导性基板23分别相当于化合物半导体功能层2、高热传导性基板4。
在工序(h)中，与工序(c)同样，可以通过研磨，除去基板21、基板21附近的化合物半导体功能层22的一部分。研磨可以应用与工序(c)相同的方法。
由本发明的化合物半导体基板的制造方法I和II取得的化合物半导体基板，从制造时或制品搬运时的化合物半导体基板的破损、缺损的观点出发，可以切除周边部，可以按照必要，加工为适合于电子器件的制造工序的形状。周边部的切除，可以在本发明的化合物半导体基板的制造方法的最终工序之后或这些工序的中间进行。
此外，由本发明的化合物半导体基板的制造方法I(或II)取得的化合物半导体基板通常与基板1(或21)的尺寸、形状大致相同，使用该化合物半导体基板制造电子器件时，能应用现有的设备。
电子器件的制造方法
本发明的电子器件的制造方法包含在所述取得的化合物半导体基板上形成电极的工序。
电极的形成可以通过在化合物半导体基板的化合物半导体层2(或22)上蒸镀金属(Au、Ti、Ni、Al、Ge等)的方法进行。另外，在电极的形成中，按照必要，可以将干蚀刻、王水蚀刻进行组合。
实施例
以下根据实施例说明本发明，但是本发明并不局限于此。
实施例1
[化合物半导体基板的制造]
图1表示化合物半导体制造的工序。
在市场上销售的直径100mm、厚度630μm的单晶半绝缘性GaAs基板1上，通过作为包含III族元素的出发原料，使用三甲基镓、三乙基镓、三甲基铝、三甲基铟，作为包含V族元素的出发原料，使用三氢化砷(arsine)、三氢化磷，还有作为用于控制传导性的掺杂物的原料，把乙硅烷(n型控制)、三氯溴化甲烷(p型控制)，与氢载气一起使用的有机金属气相热分解法，使异质结双极性晶体管的化合物半导体功能层2生长，制造化合物半导体基板。化合物半导体功能层2的层构造从基板1侧为：
非掺杂GaAs层50nm
非掺杂AlAs层50nm
非掺杂GaAs层500nm
Si掺杂(电子浓度3×1018/cm3)n型GaAs子集电层  500nm
Si掺杂(电子浓度1×1016/cm3)n型GaAs集电层    500nm
C掺杂(电子浓度4×1019/cm3)p型GaAs基极层80nm
Si掺杂(电子浓度3×1017/cm3)n型InGaP发射层30nm
Si掺杂(电子浓度3×1018/cm3)n型GaAs子发射层100nm
Si掺杂(电子浓度2×1019/cm3)n型InxGal-xAs
(x＝0～0.5的倾斜结构)接触层    100nm
在图1中，把这些层集中，表示为化合物半导体功能层2。
在被加热到约100℃的加热板上，安放直径100mm、厚度500μm的透明石英的支撑基板3，涂敷熔解电子蜡。接着把化合物半导体层基板的化合物半导体功能层2的外延生长面作为接合面，与支撑基板3接合。这时，从化合物半导体基板的背面，通过夹具，作用约5kg的负载，把电子蜡均匀地附着在接合面上后，停止加热板的加热，使电子蜡凝固，取得透明石英的支撑基板3上支撑的多层基板。通过度盘式指示器计测取得的多层基板的厚度是1130μm。
把取得的多层基板的支撑基板3固定在研磨装置上，把GaAs基板1机械研磨约20分钟，除去约580μm。从研磨装置取下多层基板，用水洗净。接着，浸渍在柠檬酸/过氧化氢/氢类蚀刻溶液中，进行约4小时蚀刻，完全熔解GaAs基板1、通过外延生长取得的比AlAs层更靠基板一侧的GaAs层。接着水洗后，在5％HF水溶液中浸渍3分钟，除去AlAs层。
在直径100mm、厚度约500μm的市场上销售的单晶硅基板4上，通过以氢以及甲烷为原料的等离子体CVD法，形成厚度约50μm的高电阻绝缘性的金刚石薄膜5。对金刚石薄膜5进行镜面研磨，把旋转涂敷聚酰亚胺水溶液而取得的面、和所述的(除去单晶GaAs基板1，在支撑基板3上粘贴支撑的)化合物半导体功能层2的研磨面分别作为接合面，粘贴后，加热到约100℃，进行接合，并且熔解电子蜡，取下支撑基板3。在气氛：氮气，外加负载：约20kg，温度：约300℃，时间：1小时的条件下进行热处理，取得具有足够的接合强度的化合物半导体基板。
[晶体管的制造和评价]
通过丙酮、超声波洗净，把取得的化合物半导体基板的化合物半导体功能层2的外延生长表面清洁后，使用通常的光刻法(lithography)，制造发射面的尺寸为100μm×100μm的异质结双极性晶体管。作为集电极金属，使用AuGe/Ni/Au，作为发射极金属和基极金属，使用Ti/Au。代表的器件特性即电流放大率在集电极电流密度1kA/cm2时，为148。
比较例1
在实施例1的[化合物半导体基板的制造]中，除了不实施GaAs单晶基板1的除去和高热传导性基板4的接合以外，进行相同的操作，取得化合物半导体基板。
载取得的化合物半导体基板中，进行与实施例1的[晶体管的制造和评价]相同的操作。取得的发射面的尺寸为100μm×100μm的异质结双极性晶体管的电流放大率在集电极电流密度1kA/cm2时，为132。
实施例2
[化合物半导体基板的制造]
在市场上销售的直径50nm、厚度500μm的单晶绝缘性的兰宝石基板1’上，作为包含III族元素的出发原料，使用三甲基镓、三甲基铝，作为包含V族元素的出发原料，使用氨，作为用于控制传导性的掺杂物的原料，把硅烷(n型控制)、环戊二烯合镁(p型控制)，与氢载气一起使用的有机金属气相热分解法，使pn结二极管的化合物半导体功能层2’生长，制作化合物半导体基板。化合物半导体功能层2’的构造(参照图2)从基板1’侧为：
非掺杂GaN缓冲层2a 20nm
非掺杂GaN层2b    500nm
Si掺杂(电子浓度3×1018/cm3)n型GaN层2c 5000nm
非掺杂GaN层2d 50nm
非掺杂AlxGal-xN(x＝0.05)层2e 30nm
Mg掺杂(空穴浓度8×1018/cm3)p型GaN层2f 80nm
接着，在氮气气氛下把化合物半导体基板在500℃热处理10分钟，使p型GaN层2f活性化。
在加热到约100℃的加热板上，安放直径50mm、厚度500μm的透明石英的支撑基板3’，涂敷熔解电子蜡。接着把化合物半导体基板的化合物半导体功能层2’的外延生长面作为接合面，与支撑基板3’接合。这时，从化合物半导体基板的背面，通过夹具，作用约5kg的负载，把电子蜡均匀地附着在接合面上后，停止加热板的加热，使电子蜡凝固，取得透明石英的支撑基板3’上支撑的多层基板。通过度盘式指示器计测取得的多层基板的厚度是1006μm。
把取得的多层基板的支撑基板3’固定在研磨装置上，把兰宝石基板1’机械研磨约40分钟，除去约480μm。接着更换研磨剂和研磨垫，使用更细的研磨粒，除去约22μm。从研磨装置取下化合物半导体基板，用水洗净多层基板，再用王水洗净。接着，把露出约0.5μm的GaN面化学研磨后，水洗，干燥，取得化合物半导体基板。
在直径50mm、厚度500μm的市场上销售的单晶硅基板4’上，通过以氢以及甲烷为原料的等离子体CVD法，形成厚度约50μm的高电阻绝缘性的金刚石薄膜5’。对金刚石薄膜5’进行镜面研磨，把旋转涂敷聚酰亚胺水溶液而取得的面、和所述的(除去单晶兰宝石基板1’，在支撑基板3’上粘贴支撑的)化合物半导体功能层2的研磨面分别作为接合面，粘贴后，加热到约100℃，进行接合，并且熔解电子蜡，取下支撑基板3’。在气氛：氮气，外加负载：约20kg，温度：约300℃，时间：1小时的条件下进行热处理，取得具有足够的接合强度的化合物半导体基板。
[二极管的制造和评价]
在p型GaN层2f表面蒸镀直径300μm的Au/Ni电极，在400℃热处理5分钟，形成p型欧姆的电极Ep。通过干蚀刻除去化合物半导体基板的p型欧姆电极Ep的周围约1000nm，再通过王水处理，蚀刻除去50nm。接着，在表面蒸镀500nm的Al金属，形成n侧欧姆电极En，制作具有连接在n型GaN侧的铝n侧欧姆电极En、与p型GaN接合的p侧欧姆电极Ep的台式GaN/AlGaN pn异质结二极管。图3表示其截面构造。对取得的试料4个，测定二极管的电流-电压特性。图4表示结果。
比较例2
在实施例2的[化合物半导体基板的制造]中，除了不实施兰宝石基板1’的除去、高热传导性基板(在单晶硅基板4’上层叠高电阻绝缘性的金刚石薄膜5’)的接合以外，进行相同的操作，取得化合物半导体基板。
对取得的化合物半导体基板，进行与实施例2的[二极管的制造和评价]相同的操作，取得具有连接在n型GaN侧的铝n侧欧姆电极En、与p型GaN接合的p侧欧姆电极Ep的台式GaN/A1GaN pn异质结二极管。图5表示取得的二极管的截面构造。图5中，1’是兰宝石基板，2a是非掺杂GaN缓冲层，2b是非掺杂GaN层，2c是Si掺杂n型GaN层，2d是非掺杂GaN层，2e是非掺杂AlxGa1-xN(x＝0.05)，2f是Mg掺杂p型GaN层，Ep是p侧欧姆电极，en是n侧欧姆电极。
另外，对4个试料，测定二极管的电流-电压特性。图6表示结果。
如图4所示，由本发明的化合物半导体的制造方法取得的二极管(实施例2)是正向偏压侧(横轴的外加电压值＞0V)的电流值大，并且反向偏压侧(横轴的外加电压值＜0V)的泄漏电流值小，整流特性优异。
如图6所示，由现有技术取得的二极管(比较例2)，正向偏压侧的电流值小，反向偏压侧的泄漏电流值大。

Claims (6)

1.一种化合物半导体基板的制造方法，其中，包含以下的工序(f)～(h)：
(f)在基板(21)上，通过外延生长形成化合物半导体功能层(22)；
(g)在化合物半导体功能层(22)上，直接接合具有比基板(21)大的热传导率的高热传导性基板(23)；
(h)通过研磨除去基板(21)、和与基板(21)相接侧的化合物半导体功能层(22)的一部分。
2.根据权利要求1所述的方法，其中：
化合物半导体功能层(2)至少由2层构成。
3.根据权利要求1或2所述的方法，其中：
化合物半导体功能层(2)包含从由In、Ga、Al构成的群选择的至少一个、和从由N、P、As、Sb构成的群选择的至少一个。
4.根据权利要求1或2所述的方法，其中：
高热传导性基板(23)包含从由Al、Cu、Fe、Mo、W、金刚石、SiC、AlN、BN、Si构成的群选择的至少一个。
5.根据权利要求3所述的方法，其中：
高热传导性基板(23)包含从由Al、Cu、Fe、Mo、W、金刚石、SiC、AlN、BN、Si构成的群选择的至少一个。
6.一种电子器件的制造方法，其中，包含：
权利要求1～5中的任一项所述的工序；和在取得的化合物半导体基板上形成电极的工序。
CN2004800313161A 2003-10-27 2004-10-25 化合物半导体基板的制造方法 Expired - Fee Related CN1871699B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003365736A JP2005129825A (ja) 2003-10-27 2003-10-27 化合物半導体基板の製造方法
JP365736/2003 2003-10-27
PCT/JP2004/016186 WO2005041287A1 (ja) 2003-10-27 2004-10-25 化合物半導体基板の製造方法

Publications (2)

Publication Number Publication Date
CN1871699A CN1871699A (zh) 2006-11-29
CN1871699B true CN1871699B (zh) 2012-06-27

Family

ID=34510191

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2004800313161A Expired - Fee Related CN1871699B (zh) 2003-10-27 2004-10-25 化合物半导体基板的制造方法

Country Status (8)

Country Link
US (1) US20070082467A1 (zh)
JP (1) JP2005129825A (zh)
KR (1) KR20060101499A (zh)
CN (1) CN1871699B (zh)
DE (1) DE112004002033T5 (zh)
GB (1) GB2422489B8 (zh)
TW (1) TW200520212A (zh)
WO (1) WO2005041287A1 (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060284167A1 (en) * 2005-06-17 2006-12-21 Godfrey Augustine Multilayered substrate obtained via wafer bonding for power applications
US7799599B1 (en) * 2007-05-31 2010-09-21 Chien-Min Sung Single crystal silicon carbide layers on diamond and associated methods
JP2009143756A (ja) * 2007-12-13 2009-07-02 Shin Etsu Chem Co Ltd ＧａＮ層含有積層基板及びその製造方法並びにデバイス
JP5441094B2 (ja) * 2008-10-01 2014-03-12 国立大学法人京都工芸繊維大学 半導体基板の製造方法および半導体基板
JP5906001B2 (ja) * 2009-03-10 2016-04-20 昭和電工株式会社 発光ダイオード用エピタキシャルウェーハ
US8268707B2 (en) * 2009-06-22 2012-09-18 Raytheon Company Gallium nitride for liquid crystal electrodes
JP5684501B2 (ja) 2010-07-06 2015-03-11 昭和電工株式会社 発光ダイオード用エピタキシャルウェーハ
JP5667109B2 (ja) * 2012-03-13 2015-02-12 日本電信電話株式会社 ヘテロ接合バイポーラトランジスタおよびその製造方法
JP6004343B2 (ja) * 2013-09-13 2016-10-05 日本電信電話株式会社 半導体装置の製造方法
JP2016031953A (ja) 2014-07-25 2016-03-07 株式会社タムラ製作所 半導体素子及びその製造方法、半導体基板、並びに結晶積層構造体
JP2016197737A (ja) * 2016-06-29 2016-11-24 株式会社タムラ製作所 半導体素子及びその製造方法、並びに結晶積層構造体
KR102143440B1 (ko) 2017-01-20 2020-08-11 한양대학교 산학협력단 3차원 뉴로모픽 소자 및 그 제조방법
JP6854895B2 (ja) * 2017-07-14 2021-04-07 信越化学工業株式会社 高熱伝導性のデバイス基板およびその製造方法
JP6810017B2 (ja) * 2017-11-22 2021-01-06 日本電信電話株式会社 半導体ウエハの製造方法、ヘテロ接合バイポーラトランジスタの製造方法
US20230134255A1 (en) 2020-04-13 2023-05-04 Mitsubishi Electric Corporation Method of manufacturing semiconductor element
GB202018616D0 (en) * 2020-11-26 2021-01-13 Element Six Tech Ltd A diamond assembly

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4040849A (en) * 1976-01-06 1977-08-09 General Electric Company Polycrystalline silicon articles by sintering
JP2624119B2 (ja) * 1993-06-03 1997-06-25 日本電気株式会社 複合型半導体積層構造の製造方法
JPH07193294A (ja) * 1993-11-01 1995-07-28 Matsushita Electric Ind Co Ltd 電子部品およびその製造方法
GB9401770D0 (en) * 1994-01-31 1994-03-23 Philips Electronics Uk Ltd Manufacture of electronic devices comprising thin-film circuits
JP2669368B2 (ja) * 1994-03-16 1997-10-27 日本電気株式会社 Ｓｉ基板上化合物半導体積層構造の製造方法
JPH11103125A (ja) * 1997-09-29 1999-04-13 Furukawa Electric Co Ltd:The 面発光型半導体レーザ装置の作製方法
US6287941B1 (en) * 1999-04-21 2001-09-11 Silicon Genesis Corporation Surface finishing of SOI substrates using an EPI process
US6984571B1 (en) * 1999-10-01 2006-01-10 Ziptronix, Inc. Three dimensional device integration method and integrated device
US6562648B1 (en) * 2000-08-23 2003-05-13 Xerox Corporation Structure and method for separation and transfer of semiconductor thin films onto dissimilar substrate materials
CA2466141C (en) * 2002-01-28 2012-12-04 Nichia Corporation Nitride semiconductor device having support substrate and its manufacturing method
US6830813B2 (en) * 2003-03-27 2004-12-14 Intel Corporation Stress-reducing structure for electronic devices
US7407863B2 (en) * 2003-10-07 2008-08-05 Board Of Trustees Of The University Of Illinois Adhesive bonding with low temperature grown amorphous or polycrystalline compound semiconductors
US7547925B2 (en) * 2005-11-14 2009-06-16 Palo Alto Research Center Incorporated Superlattice strain relief layer for semiconductor devices

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特开平6-349731A 1994.12.22

Also Published As

Publication number Publication date
GB0609682D0 (en) 2006-06-28
TW200520212A (en) 2005-06-16
DE112004002033T5 (de) 2006-09-21
CN1871699A (zh) 2006-11-29
JP2005129825A (ja) 2005-05-19
GB2422489A (en) 2006-07-26
WO2005041287A1 (ja) 2005-05-06
GB2422489B8 (en) 2007-03-30
KR20060101499A (ko) 2006-09-25
GB2422489B (en) 2007-03-14
US20070082467A1 (en) 2007-04-12

Similar Documents

Publication Publication Date Title
CN1871699B (zh) 化合物半导体基板的制造方法
US7535100B2 (en) Wafer bonding of thinned electronic materials and circuits to high performance substrates
CN104541373B (zh) 用于使用工程化衬底的氮化镓电子器件的方法和系统
JPH0770474B2 (ja) 化合物半導体装置の製造方法
US20090078943A1 (en) Nitride semiconductor device and manufacturing method thereof
JP6726180B2 (ja) 高抵抗率半導体・オン・インシュレータウエハおよび製造方法
JP2008547203A (ja) 加工基板上へのシリコンＣＭＯＳ及びＡｌＧａＮ／ＧａＮ広帯域増幅器を集積する新規方法
CN106575608A (zh) 半导体元件及其制造方法、半导体基板以及晶体层叠结构体
JP2009501434A (ja) 電力用途へのウェハーボンディングを介して得られた多層基板
JP6831785B2 (ja) 多結晶シリコンｃｖｄダイヤモンドを含む化合物半導体デバイス構造
CN104756245A (zh) 具有提高的可靠性和工作寿命的半导体器件及其制造方法
JP2022177017A (ja) 半導体基板構造体の製造方法及び半導体基板構造体
JP2020512698A (ja) 垂直窒化ガリウムショットキーダイオード
CN107958839B (zh) 晶圆键合方法及其键合装置
CN110211880B (zh) 金刚石基氮化镓hemt结构制造方法
Zhou et al. Initial demonstration of AlGaAs-GaAsP-beta-Ga2O3 npn double heterojunctions
CN111540710B (zh) 一种高导热氮化镓高功率hemt器件的制备方法
WO2021245724A1 (ja) 複合基板、複合基板の製造方法、半導体装置および半導体装置の製造方法
Bahk et al. High-Temperature Thermoelectric Characterization of III–V Semiconductor Thin Films by Oxide Bonding
JP2000208813A (ja) ＧａＮ系半導体素子およびその製造方法
US5212401A (en) High temperature rectifying contact
CN112530855B (zh) 复合异质集成半导体结构、半导体器件及制备方法
JPH0770477B2 (ja) 半導体装置の製造方法
CN111223771A (zh) 一种垂直型硅基氮化镓功率器件减薄方法
CN115863400A (zh) 一种高导热GaN基HEMT器件及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120627

Termination date: 20171025