KR930001558B1 - 바이폴라 트렌지스터의 제조방법. - Google Patents
바이폴라 트렌지스터의 제조방법. Download PDFInfo
- Publication number
- KR930001558B1 KR930001558B1 KR1019900006561A KR900006561A KR930001558B1 KR 930001558 B1 KR930001558 B1 KR 930001558B1 KR 1019900006561 A KR1019900006561 A KR 1019900006561A KR 900006561 A KR900006561 A KR 900006561A KR 930001558 B1 KR930001558 B1 KR 930001558B1
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- etching
- region
- oxide film
- layer
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title description 9
- 238000005530 etching Methods 0.000 claims abstract description 17
- 238000000034 method Methods 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 229910052751 metal Inorganic materials 0.000 claims abstract description 3
- 239000002184 metal Substances 0.000 claims abstract description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 9
- 229910052710 silicon Inorganic materials 0.000 claims description 9
- 239000010703 silicon Substances 0.000 claims description 9
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 238000001039 wet etching Methods 0.000 abstract description 2
- AHKZTVQIVOEVFO-UHFFFAOYSA-N oxide(2-) Chemical compound [O-2] AHKZTVQIVOEVFO-UHFFFAOYSA-N 0.000 abstract 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 230000010354 integration Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000407 epitaxy Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000004148 unit process Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
Abstract
내용 없음.
Description
첨부한 도면의 제1a도 내지 제1g도는 본 발명에 따른 바이폴라 트랜지스터의 제조공정을 보인 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 실리콘기판 2, 6, 8, 10 : 산화막
3 : 에피텍셜층 4 : 매입층
5 : 콜렉터영역 5', 7' : 다결정층
7 : 베이스영역 9 : 에미터영역
11 : 콜렉터전극 12 : 베이스전극
13 : 에미터전극
본 발명은 바이폴라 트랜지스터 제조방법에 관한 것으로, 특히 집적율 증대와 그로인한 이득 대역폭적(gain bandwidth product, 이하 fT)의 증가로 소자의 특성개선에 적당하도록 한 바이폴라 트랜지스터의 제조방법에 관한 것이다.
일반적으로 종래의 바이폴라 트랜지스터의 제조방법은 기판상에 매입층을 형성하고, 에피택시 성장을 실시한 후 액티브 영역을 정의하여 드라이브-인(drive-in)공정을 진행하기 때문에 집적율증대(scale-down)의 한계성이 있으며, 콘택면적의 확보로 인한면적의 손실 및 마스크(mask)사용 횟수에 따른 공정의 복잡성과 비용이 증대되고 그로인해 잘못된 어라인(align)을 초래할 수 있으며 대집적화에 있어서 주파수특성(fT)의 한계가 있다.
본 발명은 이와같은 문제점을 해소시키고자 에피택시 성장으로 형성된 다결정 실리콘층을 콜렉터전극, 베이스전극으로 이용하고 다결정 실리콘층을 증착하여 에미터전극으로 이용하여 집적율증대 및 주파수특성(fT) 개선을 하도록 한 바이폴라 트랜지스터 제조방법을 창안한 것이다.
첨부된 도면의 제1a도 내지 제1g도는 본 발명의 바이폴라 트랜지스터 제조공정을 보인 단면도로서, 이를 참조하여 본 발명의 바이폴라 트랜지스터 제조단위공정 및 작용효과를 상세히 설명하면 다음과 같다.
웨이퍼(Wafer) 준비공정을 통해 청결하고 잘 건조된 실리콘기판(1)에 소자가 형성될 영역을 습식식각(Wet Etching)으로 트렌치영역으로 형성하여 제1a도와 동일하게 형성한 다음 상기 실리콘기판(1)표면 전면에 산화(Oxidation)공정을 통해 두께막 300Å-500Å 정도의 산화막(2)을 형성한 후 상기의 과정으로 형성된 트렌치 밑면 중심부를 부분적 식각하여 상기 실리콘기판(1)을 일부 노출시킨 다음 그 실리콘기판(1)에 접촉하여 에피택시(Epitaxy) 공정으로 에피택셜층(일예로 N형)(3)을 성장하면 상기 실리콘기판(1)과 수직방향으로 단결정실리콘이 성장하고, 상기 산화막(2)와 수직방향으로 다결정실리콘이 성장하여 제1b도와 동일하게 형성한다.
이후 상기 에피택셜층(3)위에 이온주입공정(Ion Implant)으로 비소(As)를 주입하여 매입층(일예로 N+형)(4)을 형성하여 제1c도와 동일하게 형성한 다음 그 매입층(4)위에 상기의 공정과 동일한 에피택시 성장법으로 콜렉터(일예로 N형) 영역(5)을 성장시켜 제1d도와 동일하게 형성한다.
이때 상기 트렌처 영역의 가장자리벽(Side Wall) 즉 상기 산화막(2)과 다결정 실리콘은 격자차이로 인해 수직방향으로 성장된 콜렉터영역(5) 일부가 다결정(Poly)화가 되어 콜렉터전극과 접촉할 영역인 다결정층(5')을 형성한다.
이후 상기 콜렉터영역(5)의 다결정화되어 콜렉터전극과 접촉할 다결정층(5') 위에 산화막(6)을 증착시킨 다음 상기 콜렉터영역(5)과 산화막(6), (2)위에 그 콜렉터영역(5)와 서로 다른 불순물(일예로 : P+형)로 도핑된 단결정실리콘을 상기와 동일한 에피택시 성장법으로 성장하여 베이스영역(7)을 형성하면, 상기 산화막(2), (6)위의 베이스영역(7)은 상기와 동일하게 격자차이로 인해 다결정화가 되어 베이스전극과 접촉할 영역이 다결정층(7')으로 형성되어 제1e도와 동일하게 형성되며 이후 상기 산화막(6)위의 다결정층(7')을 식각하여 상기 산화막(6)을 노출시킨 다음 상기 베이스영역(7)과 산화막(6) 및 다결정층(7')위에 산화막(8)을 증착 후 선택적 식각한 다음 상기 베이스영역(7)과 산화막(8)위에 그 베이스영역(7)과 서로 다른 불순물(일예로 N+형)로 도핑된 다결정실리콘을 증착방법으로 증착 후 선택적 식각으로 상기 산화막(8)위의 다결정실리콘을 제거하여 에미터영역(9)을 제1f도와 동일하게 형성한다.
이후 상기의 공정으로 형성된 에미터영역(9)과 산화막(8)위 전표면에 산화막(10)을 증착한 다음 선택적 식각에 의해 상기 콜렉터영역(5)의 다결정층(5')와, 상기 베이스영역(7)의 다결정층(7) 및 에미터영역(9)일부를 노출시켜 접촉창을 형성한 다음 금속공정을 통해 콜렉터전극(11)과 베이스전극(12) 및 에미터전극(13)을 제1g도와 동일하게 형성하여 바이폴라트랜지스터의 제조공정을 완료한다.
이상에서 설명한 바와같이 본 발명은 일지선 적층구조를 갖으며, 공정의 단순화와 셀프-어라인 방식으로 불량률을 현저히 감소시킬 뿐 아니라 주파수특성(fT)의 개선으로 고속용에 적합하고, 크기의 감소로 인한 집적율증대 효과가 있다.
Claims (1)
- 실리콘기판(1)에 소자형성영역을 트렌치 식각하는 공정과, 그 실리콘기판(1) 전면에 산화막(2)을 형성후 트렌치 중심부의 산화막(2)을 부분 식각하는 공정과, 그 트렌치에 에피택셜층(3)을 형성하는 공정과, 그 에피택셜층(3)위에 매입층(4)을 형성하는 공정과, 그 매입층(4)위에 콜렉터영역(5)을 형성후 그 콜렉터영역(5)일부에 산화막(6)을 형성하는 공정과, 상기 콜렉터영역(5)와 산화막(6)위에 베이스 영역(7)을 형성하는 공정과, 상기 산화막(6)위의 베이스영역(7)을 식각 후 전면에 산화막(8)을 형성하는 공정과, 그 산화막(8)의 일부를 식각 후 에미터영역(9)을 형성하는 공정과, 그 에미터영역(9) 일부를 식각후 표면 전면에 산화막(10)을 형성한 다음 선택식각과 금속공정으로 콜렉터전극(11), 베이스전극(12) 및 에미터전극(13)을 형성하여 제조하는 바이폴라 트랜지스터의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019900006561A KR930001558B1 (ko) | 1990-05-09 | 1990-05-09 | 바이폴라 트렌지스터의 제조방법. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019900006561A KR930001558B1 (ko) | 1990-05-09 | 1990-05-09 | 바이폴라 트렌지스터의 제조방법. |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR910020928A KR910020928A (ko) | 1991-12-20 |
| KR930001558B1 true KR930001558B1 (ko) | 1993-03-04 |
Family
ID=19298827
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019900006561A KR930001558B1 (ko) | 1990-05-09 | 1990-05-09 | 바이폴라 트렌지스터의 제조방법. |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR930001558B1 (ko) |
-
1990
- 1990-05-09 KR KR1019900006561A patent/KR930001558B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR910020928A (ko) | 1991-12-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100244812B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US5059544A (en) | Method of forming bipolar transistor having self-aligned emitter-base using selective and non-selective epitaxy | |
| JP2630237B2 (ja) | 半導体装置及びその製造方法 | |
| JP2746225B2 (ja) | 半導体装置及びその製造方法 | |
| JPH04283937A (ja) | 自己整合エピタキシャル・ベース・トランジスタの製造方法 | |
| KR100275544B1 (ko) | 선택적 컬렉터 박막 성장을 이용한 초자기정렬 바이폴러 트랜지스터의 제조방법 | |
| GB2296376A (en) | Bipolar transistor fabrication with trench isolation | |
| US5897359A (en) | Method of manufacturing a silicon/silicon germanium heterojunction bipolar transistor | |
| JPH07307347A (ja) | 半導体装置およびその製造方法 | |
| JPS63263766A (ja) | バイポーラ・トランジスタ・デバイスの製造方法 | |
| JP2705344B2 (ja) | 半導体装置及びその製造方法 | |
| JPH025432A (ja) | 半導体装置の製造方法 | |
| JPS6028146B2 (ja) | 半導体装置の製造方法 | |
| KR930001558B1 (ko) | 바이폴라 트렌지스터의 제조방법. | |
| JPH0482180B2 (ko) | ||
| EP0042380B1 (en) | Method for achieving ideal impurity base profile in a transistor | |
| JPH0113210B2 (ko) | ||
| JP3193736B2 (ja) | 半導体装置とその製造方法 | |
| JPH0249019B2 (ja) | Handotaisochinoseizohoho | |
| KR0124634B1 (ko) | 반도체소자의 분리층 제조방법 | |
| KR100293978B1 (ko) | 바이폴라트랜지스터및그제조방법 | |
| KR100209765B1 (ko) | 바이모스 제조방법 | |
| JP4213298B2 (ja) | 半導体装置の製造方法 | |
| JP3131986B2 (ja) | バイポーラトランジスタ | |
| KR930000325B1 (ko) | 트랜지스터 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050221 Year of fee payment: 13 |
|
| LAPS | Lapse due to unpaid annual fee |