JPS61290760A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS61290760A JPS61290760A JP13200285A JP13200285A JPS61290760A JP S61290760 A JPS61290760 A JP S61290760A JP 13200285 A JP13200285 A JP 13200285A JP 13200285 A JP13200285 A JP 13200285A JP S61290760 A JPS61290760 A JP S61290760A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- diffusion
- type
- film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、高周波特性の優れた半導体装置の製造方法に
関するものである。
関するものである。
（従来の技術）
従来、バイポーラ型半導体装置において、高周波特性に
影響するペース拡がり抵抗ｒｂｂ’を低減させた構造と
して、エミッタ領域直下のペース濃度に対しペース電極
引き出し部分を高濃度にした、いわゆるグラフトベース
構造がある。
影響するペース拡がり抵抗ｒｂｂ’を低減させた構造と
して、エミッタ領域直下のペース濃度に対しペース電極
引き出し部分を高濃度にした、いわゆるグラフトベース
構造がある。
第２図は、グラフトベースをそなえた、バイポーラ型半
導体装置の代表的な従来例の断百図である。この半導体
装置の標準的な製造工程手順をのべると、Ｐ型シリコン
基板１の上にＮ型埋込層２をそなえたＮ型エピタキシャ
ル層３を形成し、Ｐ型分離拡散層４で半導体装置形成領
域を分離する。
導体装置の代表的な従来例の断百図である。この半導体
装置の標準的な製造工程手順をのべると、Ｐ型シリコン
基板１の上にＮ型埋込層２をそなえたＮ型エピタキシャ
ル層３を形成し、Ｐ型分離拡散層４で半導体装置形成領
域を分離する。
次に、グラフトベース層５を形成するために高濃度の？
ロンを拡散し、続いて活性ペース層６を形成するために
低濃度のがロンを拡散する。さらにＮ型エミツタ層７、
Ｎ型コレクタコンタクト層８を同時に形成後、配線電極
層９を形成し、二酸化シリコン膜１０を含む、全面に表
面安定化のための保護膜１１を順次形成する。
ロンを拡散し、続いて活性ペース層６を形成するために
低濃度のがロンを拡散する。さらにＮ型エミツタ層７、
Ｎ型コレクタコンタクト層８を同時に形成後、配線電極
層９を形成し、二酸化シリコン膜１０を含む、全面に表
面安定化のための保護膜１１を順次形成する。
（発明が解決しようとする問題点）
このような、従来の構造では、グラフトベース層５、活
性ペース層６を形成するには、２種類のフォトアスクを
用いてそれぞれ独立したペース拡散工程が必要なため、
ペース領域の形成における製造コストの上昇が問題であ
る。
性ペース層６を形成するには、２種類のフォトアスクを
用いてそれぞれ独立したペース拡散工程が必要なため、
ペース領域の形成における製造コストの上昇が問題であ
る。
本発明は、このような問題を解決するもので、比較的簡
単な製造工程の導入によって構造的にも安定なグラフト
ベース半導体装置を実現することができる、半導体装置
の製造方法を提供することを目的とするものである。
単な製造工程の導入によって構造的にも安定なグラフト
ベース半導体装置を実現することができる、半導体装置
の製造方法を提供することを目的とするものである。
（問題点を解決するための手段）
この問題を解決するために、半導体基板に密着した絶縁
膜に拡散窓を食刻開口する工程と、前記絶縁膜上および
前記拡散窓上に、一導電型不純物を含有するシリコン化
合物被膜を塗布、形成する工程と、前記シリコン化合物
被膜を拡散窓の段差部近傍のみに残し、他の部分のもの
を食刻除去する工程と、前記拡散窓に前記一導電型の不
純物イオンを注入する工程と、前記シリコン化合物被膜
に含まれた前記一導電型の不純物とイオン注入された前
記一導電型の不純物とを同時に拡散する工程とを具備し
た半導体装置の製造方法を用いている。
膜に拡散窓を食刻開口する工程と、前記絶縁膜上および
前記拡散窓上に、一導電型不純物を含有するシリコン化
合物被膜を塗布、形成する工程と、前記シリコン化合物
被膜を拡散窓の段差部近傍のみに残し、他の部分のもの
を食刻除去する工程と、前記拡散窓に前記一導電型の不
純物イオンを注入する工程と、前記シリコン化合物被膜
に含まれた前記一導電型の不純物とイオン注入された前
記一導電型の不純物とを同時に拡散する工程とを具備し
た半導体装置の製造方法を用いている。
（作用）
この構成により、１種類のフォトマスクと１回の拡散工
程でグラフトベース層と活性ペース層が同時に形成でき
、ペース領域形成の拡散工程が単一化され、低コストで
高周波特性の優れた半導体装置が製造できる。
程でグラフトベース層と活性ペース層が同時に形成でき
、ペース領域形成の拡散工程が単一化され、低コストで
高周波特性の優れた半導体装置が製造できる。
（実施例）
以下、本発明の一実施例を第１図（ａ）〜（ｆ）を参照
して詳しく説明する。
して詳しく説明する。
第１図（ａ）に示すように、Ｐ型シリコン基板１の上に
Ｎ型埋込み層２をそなえたＮ型エピタキシャル層３を形
成し、Ｐ型分離拡散層４で半導体装置形成領域を分離す
る。次に、この半導体装置形成領域を含む基板上に二酸
化シリコン膜１０を熱酸化法あるいは化学的気相成長法
によシ形成する。
Ｎ型埋込み層２をそなえたＮ型エピタキシャル層３を形
成し、Ｐ型分離拡散層４で半導体装置形成領域を分離す
る。次に、この半導体装置形成領域を含む基板上に二酸
化シリコン膜１０を熱酸化法あるいは化学的気相成長法
によシ形成する。
次に、フォトレジスト膜マスクパターンを用いて、二酸
化シリコン膜１０を食刻開口する。次に、フォトレジス
ト膜マスク・リーンを除去し、拡散不純物であるゾロン
を含有した、シリコン化合物塗布形成被膜１２を形成す
る。このシリコン化合物塗布形成被膜１２は、通常シラ
ノールを希釈剤で調整して回転塗布法で被膜形成した後
、乾燥および焼成して得られる被膜で、乾燥前は水に近
い液体であり、段差部分に溜シやすい。
化シリコン膜１０を食刻開口する。次に、フォトレジス
ト膜マスク・リーンを除去し、拡散不純物であるゾロン
を含有した、シリコン化合物塗布形成被膜１２を形成す
る。このシリコン化合物塗布形成被膜１２は、通常シラ
ノールを希釈剤で調整して回転塗布法で被膜形成した後
、乾燥および焼成して得られる被膜で、乾燥前は水に近
い液体であり、段差部分に溜シやすい。
次に第１図（ｂ）に示すように、ぜロンを含有したシリ
コン化合物塗布形成被膜１２が下地段差部分のみに残置
されるように他部を食刻除去した後、拡散不純物である
ボロンをイオン注入法によシ、二酸化シリコン膜１０の
開口部に注入する。注入条件は、シリコン化合物塗布形
成被膜１２中に含有するボロンの濃度によシ調整する。
コン化合物塗布形成被膜１２が下地段差部分のみに残置
されるように他部を食刻除去した後、拡散不純物である
ボロンをイオン注入法によシ、二酸化シリコン膜１０の
開口部に注入する。注入条件は、シリコン化合物塗布形
成被膜１２中に含有するボロンの濃度によシ調整する。
次に、第１図（Ｃ）に示すように、熱拡散法等によりゾ
ロンを拡散すると、活性ペース層６ａ、グラフトベース
層５ａを同時に形成することができる。また、この過程
で、エピタキシャル層３、二酸化シリコン膜１０および
シリコン化合物塗布形成被膜１２の表面の酸化を行ない
、二酸化シリコン膜１３を形成する。
ロンを拡散すると、活性ペース層６ａ、グラフトベース
層５ａを同時に形成することができる。また、この過程
で、エピタキシャル層３、二酸化シリコン膜１０および
シリコン化合物塗布形成被膜１２の表面の酸化を行ない
、二酸化シリコン膜１３を形成する。
次に、第１図（ｄ）に示すように、二酸化シリコン膜１
３、二酸化シリコン膜１０の所要部分を順次食刻開口す
る。次に、第１図（ｅ）に示すように、開口部に不純物
であるリンを拡散し、Ｎ型エミツタ層７ａを形成すると
同時にＮ型コレクタコンタクト層８ａを形成し、開口部
を酸化して拡散工程を完了する。その後、電極数シ出し
窓を食刻形成し配線金属層９を形成し、保護膜１１で表
面を被覆し、第１図（ｆ）に示されるようなりラフトペ
ース構造の半導体装置が完成する。
３、二酸化シリコン膜１０の所要部分を順次食刻開口す
る。次に、第１図（ｅ）に示すように、開口部に不純物
であるリンを拡散し、Ｎ型エミツタ層７ａを形成すると
同時にＮ型コレクタコンタクト層８ａを形成し、開口部
を酸化して拡散工程を完了する。その後、電極数シ出し
窓を食刻形成し配線金属層９を形成し、保護膜１１で表
面を被覆し、第１図（ｆ）に示されるようなりラフトペ
ース構造の半導体装置が完成する。
なお、上記の実施例では、ボロンを含有したシリコン化
合物塗布形成被膜を例示したが、ボロンを含んだ他のシ
リコンオキシ誘導体を原料にした、塗布形成被膜を用い
ても同様の作用・効果が得られる。又、実施例中のボロ
ンを含有したシリコン化合物塗布形成被膜の形成工程と
ゾロンのイオン注入工程の順序を逆にしても同様のグラ
フトベース構造の拡散層が実現される。
合物塗布形成被膜を例示したが、ボロンを含んだ他のシ
リコンオキシ誘導体を原料にした、塗布形成被膜を用い
ても同様の作用・効果が得られる。又、実施例中のボロ
ンを含有したシリコン化合物塗布形成被膜の形成工程と
ゾロンのイオン注入工程の順序を逆にしても同様のグラ
フトベース構造の拡散層が実現される。
（発明の効果）
以上説明したように、本発明によれば、活性ベース、グ
ラフトベースを１種類のフォトマスクを用いて単一の拡
散工程で形成可能であシ、低コストで高周波特性の優れ
た半導体装置が、比較的容易に製造できる。
ラフトベースを１種類のフォトマスクを用いて単一の拡
散工程で形成可能であシ、低コストで高周波特性の優れ
た半導体装置が、比較的容易に製造できる。
第１図（、）〜（ｆ）は、本発明の一実施例によるバイ
ポーラＮＰＮ型半導体装置の製造方法を示す工程順断面
図、第２図は、従来例によるバイポーラＮＰＮ型半導体
装置の断面図である。 １・・・Ｐ型シリコン基板、２・・・Ｎ型埋込み層、３
・・・Ｎ型エピタキシャル層、４・・・Ｐ型分離拡散層
、５ａ・・・グラフトベース層、６ａ・・・活性ペース
層、７ａ・・・Ｎ型エミツタ層、８ａ・・・Ｎ型コレク
タコンタクト層、９・・・配線金属層、１０・・・二酸
化シリコン膜、１１・・・保護膜、１２・・・シリコン
化合物塗布形成被膜、１３・・・二酸化シリコン膜。 第１図 １＝−Ｐ’ｌ！シリコンメｉ政 ２’＝ ＮダＰ
ｔ込み１３・・Ｎマｔぴハ吟Ａ／書４・・Ｐ型ｌ鮮啄豐
０゛−Ｓ＊イヒシソブン臘 １２° シソコシ化
合物塗埼Ｉす＾Ｍｕ曖、 （ｂ）
ポーラＮＰＮ型半導体装置の製造方法を示す工程順断面
図、第２図は、従来例によるバイポーラＮＰＮ型半導体
装置の断面図である。 １・・・Ｐ型シリコン基板、２・・・Ｎ型埋込み層、３
・・・Ｎ型エピタキシャル層、４・・・Ｐ型分離拡散層
、５ａ・・・グラフトベース層、６ａ・・・活性ペース
層、７ａ・・・Ｎ型エミツタ層、８ａ・・・Ｎ型コレク
タコンタクト層、９・・・配線金属層、１０・・・二酸
化シリコン膜、１１・・・保護膜、１２・・・シリコン
化合物塗布形成被膜、１３・・・二酸化シリコン膜。 第１図 １＝−Ｐ’ｌ！シリコンメｉ政 ２’＝ ＮダＰ
ｔ込み１３・・Ｎマｔぴハ吟Ａ／書４・・Ｐ型ｌ鮮啄豐
０゛−Ｓ＊イヒシソブン臘 １２° シソコシ化
合物塗埼Ｉす＾Ｍｕ曖、 （ｂ）
Claims (1)
- 半導体基板の一主面に密着した絶縁膜に拡散窓を食刻開
口する工程と、前記絶縁膜上および前記拡散窓上に、一
導電型不純物を含有するシリコン化合物被膜を塗布、形
成する工程と、前記シリコン化合物被膜を前記拡散窓の
段差部近傍のみに残し、他の部分のものを食刻除去する
工程と、前記拡散窓に前記一導電型の不純物イオンを注
入する工程と、前記シリコン化合物被膜に含まれた前記
一導電型不純物とイオン注入された前記一導電型不純物
とを同時に拡散する工程とを有することを特徴とする半
導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13200285A JPS61290760A (ja) | 1985-06-19 | 1985-06-19 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13200285A JPS61290760A (ja) | 1985-06-19 | 1985-06-19 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61290760A true JPS61290760A (ja) | 1986-12-20 |
Family
ID=15071255
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13200285A Pending JPS61290760A (ja) | 1985-06-19 | 1985-06-19 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61290760A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5683063A (en) * | 1979-12-12 | 1981-07-07 | Hitachi Ltd | Manufacture of semiconductor device |
| JPS5934661A (ja) * | 1982-08-06 | 1984-02-25 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | 集積回路構造体 |
-
1985
- 1985-06-19 JP JP13200285A patent/JPS61290760A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5683063A (en) * | 1979-12-12 | 1981-07-07 | Hitachi Ltd | Manufacture of semiconductor device |
| JPS5934661A (ja) * | 1982-08-06 | 1984-02-25 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | 集積回路構造体 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4191595A (en) | Method of manufacturing PN junctions in a semiconductor region to reach an isolation layer without exposing the semiconductor region surface | |
| JPH05160353A (ja) | 自己整合型プレーナモノリシック集積回路縦型トランジスタプロセス | |
| JPH038343A (ja) | バイポーラトランジスタとその製造方法 | |
| JPS62290173A (ja) | 半導体集積回路装置の製造方法 | |
| JPS6133253B2 (ja) | ||
| JPS61290760A (ja) | 半導体装置の製造方法 | |
| US5994737A (en) | Semiconductor device with bird's beak | |
| JPS58200554A (ja) | 半導体装置の製造方法 | |
| JPS6188543A (ja) | 半導体装置の製造方法 | |
| JPS6022506B2 (ja) | 半導体装置の製法 | |
| JPS61230367A (ja) | 半導体装置の製造方法 | |
| JPS60140757A (ja) | 半導体装置の製造方法 | |
| JPS59177965A (ja) | 半導体装置の製造方法 | |
| JPH0210736A (ja) | 半導体装置の製造方法 | |
| JPS6149469A (ja) | 半導体装置の製造方法 | |
| JP2002343878A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPS60116164A (ja) | 半導体装置の製造方法 | |
| JPH04262538A (ja) | 半導体装置とその製造方法 | |
| JPS61107770A (ja) | 半導体装置の製造方法 | |
| JPS58180062A (ja) | 半導体装置の製造方法 | |
| JPH0240921A (ja) | バイポーラトランジスタの製造方法 | |
| JPS60113468A (ja) | 半導体装置の製法 | |
| JPS5886768A (ja) | 半導体装置の製造方法 | |
| JPS6226826A (ja) | 半導体装置の製造方法 | |
| JPS62188369A (ja) | 半導体装置の製造方法 |