JPS59177965A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS59177965A JPS59177965A JP5184683A JP5184683A JPS59177965A JP S59177965 A JPS59177965 A JP S59177965A JP 5184683 A JP5184683 A JP 5184683A JP 5184683 A JP5184683 A JP 5184683A JP S59177965 A JPS59177965 A JP S59177965A
- Authority
- JP
- Japan
- Prior art keywords
- film
- emitter
- base
- window
- bsg
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 13
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 238000000034 method Methods 0.000 claims abstract description 18
- 238000000137 annealing Methods 0.000 claims abstract description 8
- 238000000059 patterning Methods 0.000 claims abstract description 6
- 239000005368 silicate glass Substances 0.000 claims abstract description 6
- 238000005530 etching Methods 0.000 claims abstract description 5
- 238000009792 diffusion process Methods 0.000 claims description 7
- 239000000758 substrate Substances 0.000 claims description 6
- 238000005468 ion implantation Methods 0.000 abstract description 5
- 238000005229 chemical vapour deposition Methods 0.000 abstract description 4
- 229910052785 arsenic Inorganic materials 0.000 abstract description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 abstract description 3
- 239000011521 glass Substances 0.000 abstract description 2
- 230000010354 integration Effects 0.000 abstract 1
- 238000004528 spin coating Methods 0.000 abstract 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 8
- 229910052796 boron Inorganic materials 0.000 description 8
- 239000012535 impurity Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１）発明の技術分野
本発明は半導体装置の製造方法、例えばバイポーラトラ
ンジスタの浅く形成されたベースのベース電極との接触
（コンタクト）を改良する方法（１） に関する。
ンジスタの浅く形成されたベースのベース電極との接触
（コンタクト）を改良する方法（１） に関する。
（２）技術の背景
本出願人は半導体基板の活性部分以外に酸化膜を厚く形
成する技術を開発しこの技術は例えばバイポーラトラン
ジスタの製造においても応用されている。第１図はかく
の如くにして形成されたバイポーラトランジスタの要部
の断面図で、１ばシリコン基板、２は膜厚の大なる酸化
膜、３はベース、４はエミッタ、５はコンタクト （ｎ
＋ｃｃ）、６はアイソレーションをそれぞれ示す。
成する技術を開発しこの技術は例えばバイポーラトラン
ジスタの製造においても応用されている。第１図はかく
の如くにして形成されたバイポーラトランジスタの要部
の断面図で、１ばシリコン基板、２は膜厚の大なる酸化
膜、３はベース、４はエミッタ、５はコンタクト （ｎ
＋ｃｃ）、６はアイソレーションをそれぞれ示す。
（３）従来技術と問題点
上記した半導体装置において、ベース窓における電極と
のコンタクトについて問題がある。ベース電極のコンタ
クトはベース部分の不純物濃度が高いほど良好であるこ
とが確認されているが、現在の技術仰向として、ベース
を浅く形成してトランジスタの動作の高速化を図るよう
になってきたために、ベースの不純物濃度は減らす方向
に進んでいる。
のコンタクトについて問題がある。ベース電極のコンタ
クトはベース部分の不純物濃度が高いほど良好であるこ
とが確認されているが、現在の技術仰向として、ベース
を浅く形成してトランジスタの動作の高速化を図るよう
になってきたために、ベースの不純物濃度は減らす方向
に進んでいる。
ベースの不純物濃度を低く抑えつつ電極と接（２）
触する部分の不純物濃度を高めるために、ベース電極と
接触する基板表面の下に第１図に点線で囲んで示す如き
高濃度ボロン層３ａを形成する技術が開発された。第２
図には第１図のベースの部分が拡大断面図で示されるが
（なお、第２図以下において既に図示した部分と同じ部
分は同一符号を付して表示する）、基板全面にレジスＩ
−ＩＩＩ ７を形成し、このレジスト膜をパターニング
し、ついで高濃度のボロン（Ｂ＋）をイオン注入法で注
入して高濃度ボロン層３ａを形成するのである。
接触する基板表面の下に第１図に点線で囲んで示す如き
高濃度ボロン層３ａを形成する技術が開発された。第２
図には第１図のベースの部分が拡大断面図で示されるが
（なお、第２図以下において既に図示した部分と同じ部
分は同一符号を付して表示する）、基板全面にレジスＩ
−ＩＩＩ ７を形成し、このレジスト膜をパターニング
し、ついで高濃度のボロン（Ｂ＋）をイオン注入法で注
入して高濃度ボロン層３ａを形成するのである。
かかるＢ＋のイオン注入のためには、レジス日灸のパタ
ーニングの１工程が必要であり、かつ、マスクの位置合
せの余裕をとらなければならない問題がある。工程が増
すことは製造歩留りに影響し、マスク位置合せのための
余裕をとることは集積回路の高密度化の障害となるから
である。
ーニングの１工程が必要であり、かつ、マスクの位置合
せの余裕をとらなければならない問題がある。工程が増
すことは製造歩留りに影響し、マスク位置合せのための
余裕をとることは集積回路の高密度化の障害となるから
である。
（４）発明の目的
本発明は上記従来の問題点に鑑み、例えばバイポーラト
ランジスタの浅く形成されたベースとベース電極とのコ
ンタクトを改良するについて、（３） 工程数を増やすことなく、また集積回１洛のｉＩ４＋Ｉ
４化を実現しうる半導体装置の製造方法を提（ＪＬする
ことを目的とする。
ランジスタの浅く形成されたベースとベース電極とのコ
ンタクトを改良するについて、（３） 工程数を増やすことなく、また集積回１洛のｉＩ４＋Ｉ
４化を実現しうる半導体装置の製造方法を提（ＪＬする
ことを目的とする。
（５）発明の構成
そしてこの目的は本発明によれば、半導体基板にベース
領域を形成する工程、全面に絶縁１漠を形成し、それに
エミッタ拡散窓およびベース電極窓を窓開きする工程、
全面にシリケート・ガラス膜を形成する工程、全面にレ
ジスト膜を形成しそれをエミッタ拡散窓を露出せしめる
如くにパターニングする工程、前記レジスト膜をマスク
にしてシリケート・ガラス膜をエツチングする工程、エ
ミッタ拡散を行いレジスト膜を除去した後にアニールを
行う工程およびシリケート・ガラス膜を除去することを
特徴とする半導体装置の製造方法を提供することによっ
て達成される。
領域を形成する工程、全面に絶縁１漠を形成し、それに
エミッタ拡散窓およびベース電極窓を窓開きする工程、
全面にシリケート・ガラス膜を形成する工程、全面にレ
ジスト膜を形成しそれをエミッタ拡散窓を露出せしめる
如くにパターニングする工程、前記レジスト膜をマスク
にしてシリケート・ガラス膜をエツチングする工程、エ
ミッタ拡散を行いレジスト膜を除去した後にアニールを
行う工程およびシリケート・ガラス膜を除去することを
特徴とする半導体装置の製造方法を提供することによっ
て達成される。
（６）発明の実施例
以下本発明実施例を添付図面を参照して詳説する。
第１図に示されるエミッタ４は、第３図を参（４）
照すると次の如くにして形成される。第１図に示したベ
ース３の形成後、例えば化学気相成長法（ＣＶＤ法）で
全面に絶縁膜すなわち二酸化シリコン＜ ５ｊ０２）
ｌＩ契８を成長し、コレクタ窓Ｃ、エミツタ窓Ｅ、ベー
ス窓Ｂを窓開きする。次いで全面にレジスト膜９を形成
し、このレジスト膜を前記の電極窓が露出される如く第
３図に示すようパターニングし、次いで例えば高濃度砒
素（Ａｓ” ）をイオン注入法によって注入する。注入
された＾Ｓ＋イオンは第３図にＸ印で示す。次いでレジ
スト膜を除去し、エミッタ・アニールを行って注入され
たＡｓ＋イオンを活性化すると、第１図に示されたエミ
ッタ４が形成される。
ース３の形成後、例えば化学気相成長法（ＣＶＤ法）で
全面に絶縁膜すなわち二酸化シリコン＜ ５ｊ０２）
ｌＩ契８を成長し、コレクタ窓Ｃ、エミツタ窓Ｅ、ベー
ス窓Ｂを窓開きする。次いで全面にレジスト膜９を形成
し、このレジスト膜を前記の電極窓が露出される如く第
３図に示すようパターニングし、次いで例えば高濃度砒
素（Ａｓ” ）をイオン注入法によって注入する。注入
された＾Ｓ＋イオンは第３図にＸ印で示す。次いでレジ
スト膜を除去し、エミッタ・アニールを行って注入され
たＡｓ＋イオンを活性化すると、第１図に示されたエミ
ッタ４が形成される。
本願発明者は上記したエミッタ・アニールを利用するこ
とを考え出した。すなわち、本発明の方法においては、
第４図に示される如（、前記した電極窓の窓開きの後に
、全面にシリケー１へ・ガラス（ＢＳＧ 、 Ｂｏｒｏ
−３ｉｌｉｃａｔｅ Ｇｌａｓｓ ）膜１ｏを、ＣＶＤ
法またはスピンコード（回転塗布）法で形成し、次いで
全面にレジスト１模１１を全面に塗布形成し、（５） エミッタ拡散用のパターニングを行う （第４図（ａｌ
）。
とを考え出した。すなわち、本発明の方法においては、
第４図に示される如（、前記した電極窓の窓開きの後に
、全面にシリケー１へ・ガラス（ＢＳＧ 、 Ｂｏｒｏ
−３ｉｌｉｃａｔｅ Ｇｌａｓｓ ）膜１ｏを、ＣＶＤ
法またはスピンコード（回転塗布）法で形成し、次いで
全面にレジスト１模１１を全面に塗布形成し、（５） エミッタ拡散用のパターニングを行う （第４図（ａｌ
）。
次いで、レシスＩ・膜をマスクにするエツチングによっ
て第４図（ｂ）に示される如＜ ＢＳＧ ＩＩ央１０を
パターニングする。この段階で、ベース窓ＢはＢＳＧ膜
１０によって覆われた状態にある。引続き高濃度の砒素
（Ａｓ” ）をイオン注入法で注入し、レジスト膜１１
を除去し、エミッタ・アニールによってエミッタ４を形
成し、次いでＢＳＧ膜１０を除去する。
て第４図（ｂ）に示される如＜ ＢＳＧ ＩＩ央１０を
パターニングする。この段階で、ベース窓ＢはＢＳＧ膜
１０によって覆われた状態にある。引続き高濃度の砒素
（Ａｓ” ）をイオン注入法で注入し、レジスト膜１１
を除去し、エミッタ・アニールによってエミッタ４を形
成し、次いでＢＳＧ膜１０を除去する。
上記したエミッタ・アニールにおいて、ＢＳＧに含有さ
れるボロンがベース３内に拡散され、高濃度ボロン層３
ａが第１図に示される如くに形成される。
れるボロンがベース３内に拡散され、高濃度ボロン層３
ａが第１図に示される如くに形成される。
かくして、ベース電極は、ベースの高濃度ボロン層３ａ
と接触することになるので、ベース３は低濃度に形成さ
れているにもかかわらず、ベース電極とベースとの間に
良好なコンタクトが得られる。
と接触することになるので、ベース３は低濃度に形成さ
れているにもかかわらず、ベース電極とベースとの間に
良好なコンタクトが得られる。
（７）発明の効果
以上詳細に説明した如く、本発明の方法によ（６）
れば、従来技術に比べより少ない工程で、不純物濃度の
低いベースとベース電極との間に良好なコンタクトが得
られる半導体装置が、半導体集積回路の隼積度を高める
目的に合致した工程で製造されつる効果がある。
低いベースとベース電極との間に良好なコンタクトが得
られる半導体装置が、半導体集積回路の隼積度を高める
目的に合致した工程で製造されつる効果がある。
第１図はバイポーラトランジスタの要部の断面図、第２
図は第１図のベースに高濃度ボロン層を形成する工程を
示す断面図、第３図は第１図の装置のエミッタを形成す
る工程を示す断面図、第４図は本発明の方法を実施する
工程における半導体装置要部の断面図である。 １−シリコン基板、２−５ｉ０２膜、 ３−ベース、３ａ−高濃度ボロン層、 ４−エミッタ、５− コレクタ、 ６−アイソレーション層、７，９．１１−レジスト膜、
８−５ｉＯ２膜、Ｉｔ）−ＢＳＧ膜 （７） 第１図 第２図 第３図
図は第１図のベースに高濃度ボロン層を形成する工程を
示す断面図、第３図は第１図の装置のエミッタを形成す
る工程を示す断面図、第４図は本発明の方法を実施する
工程における半導体装置要部の断面図である。 １−シリコン基板、２−５ｉ０２膜、 ３−ベース、３ａ−高濃度ボロン層、 ４−エミッタ、５− コレクタ、 ６−アイソレーション層、７，９．１１−レジスト膜、
８−５ｉＯ２膜、Ｉｔ）−ＢＳＧ膜 （７） 第１図 第２図 第３図
Claims (1)
- 半導体基板にベース領域を形成する工程、全面に絶縁膜
を形成し、それにエミッタ拡散窓およびベース電極窓を
窓開きする工程、全面にシリケート・ガラス膜を形成す
る工程、全面にレジスＩ・膜を形成しそれをエミッタ拡
散窓を露出せしめる如くにパターニングする工程、前記
レジスト膜をマスクにしてシリケート・ガラス膜をエツ
チングする工程、エミッタ拡散を行いレジスト膜を除去
した後にアニールを行う工程およびシリケート・ガラス
膜を除去することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5184683A JPS59177965A (ja) | 1983-03-28 | 1983-03-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5184683A JPS59177965A (ja) | 1983-03-28 | 1983-03-28 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59177965A true JPS59177965A (ja) | 1984-10-08 |
Family
ID=12898212
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5184683A Pending JPS59177965A (ja) | 1983-03-28 | 1983-03-28 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59177965A (ja) |
-
1983
- 1983-03-28 JP JP5184683A patent/JPS59177965A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0340501B2 (ja) | ||
| JPS59177965A (ja) | 半導体装置の製造方法 | |
| JPH05243264A (ja) | トランジスタの製造方法 | |
| JPS6220711B2 (ja) | ||
| JPS63182860A (ja) | 半導体装置とその製造方法 | |
| JP2630616B2 (ja) | 半導体装置の製造方法 | |
| JPS5966168A (ja) | 半導体装置の製法 | |
| JPS59154026A (ja) | 微細な穴の形成方法 | |
| JPH03231431A (ja) | 半導体装置の製造方法及びその半導体装置 | |
| JPH05121421A (ja) | 半導体装置の製造方法 | |
| JPH07106279A (ja) | 半導体装置の製造方法 | |
| JPH02122620A (ja) | 半導体装置の製造方法 | |
| JPS60116164A (ja) | 半導体装置の製造方法 | |
| JPH05243249A (ja) | バイポーラトランジスタの製造方法 | |
| JPH0766214A (ja) | バイポーラ型半導体集積回路装置の製造方法 | |
| JPS60134465A (ja) | 半導体装置の製造方法 | |
| JPS59208780A (ja) | トランジスタの製造方法 | |
| JPH0245329B2 (ja) | ||
| JPH0564457B2 (ja) | ||
| JPH0233932A (ja) | 半導体装置の製造方法 | |
| JPH0132669B2 (ja) | ||
| JPS61290760A (ja) | 半導体装置の製造方法 | |
| JPH0245328B2 (ja) | ||
| JPS59177961A (ja) | 半導体装置の製造方法 | |
| JPS59165456A (ja) | 半導体装置の製造方法 |