JPS61107770A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS61107770A JPS61107770A JP22935384A JP22935384A JPS61107770A JP S61107770 A JPS61107770 A JP S61107770A JP 22935384 A JP22935384 A JP 22935384A JP 22935384 A JP22935384 A JP 22935384A JP S61107770 A JPS61107770 A JP S61107770A
- Authority
- JP
- Japan
- Prior art keywords
- region
- window
- emitter
- base region
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 239000004065 semiconductor Substances 0.000 title claims description 7
- 239000012535 impurity Substances 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 238000000034 method Methods 0.000 claims description 8
- 238000005468 ion implantation Methods 0.000 claims description 4
- 238000009792 diffusion process Methods 0.000 abstract description 12
- 238000002955 isolation Methods 0.000 abstract description 3
- 230000003321 amplification Effects 0.000 abstract description 2
- 238000003199 nucleic acid amplification method Methods 0.000 abstract description 2
- 238000007493 shaping process Methods 0.000 abstract 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 238000001259 photo etching Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- -1 boron ions Chemical class 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0804—Emitter regions of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1004—Base region of bipolar transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
第２図１ａ１〜（Ｃ目よ、従来の縦方向バイポーラトラ
ンジスタの製造工程を示す、第２図ｆａｔにおいてはＰ
型シリコン基板１の所望の個所にＮ０埋込層２を拡散法
で形成したのち、エピタキシャル層３を成長させ、さら
にＰ０分離７１４を形成しており、次いで第２図（ｂｌ
に示すように酸化膜６のフォトエツチングにより作られ
た窓９１からベース領域としてのＰ型拡散層５を形成し
、さらに第２図（＠）に示すように酸化膜６の同様にフ
ォトエツチングにより作られた窓９２および９３からＮ
′エミフタ頂域７およびコレクタコンタクト領域８を拡
散層にょうて形成する。このあとエミッタ領域７．ベー
ス領域５およびコレクタコンタクト領域８に接触する電
極が設けられる。 このようなバイポーラトランジスタのベース領域５に対
するエミッタ領域７の位置合わせにおいて、エミッタ領
域とベース領域との間隔が局部的に狭くなるとパンチス
ルーが起こりやすいので、酸化膜の窓９１と９２の作成
のためのマスク合わせの余裕を取る必要があり、トラン
ジスタ構造の微細化が困餞であった。
ンジスタの製造工程を示す、第２図ｆａｔにおいてはＰ
型シリコン基板１の所望の個所にＮ０埋込層２を拡散法
で形成したのち、エピタキシャル層３を成長させ、さら
にＰ０分離７１４を形成しており、次いで第２図（ｂｌ
に示すように酸化膜６のフォトエツチングにより作られ
た窓９１からベース領域としてのＰ型拡散層５を形成し
、さらに第２図（＠）に示すように酸化膜６の同様にフ
ォトエツチングにより作られた窓９２および９３からＮ
′エミフタ頂域７およびコレクタコンタクト領域８を拡
散層にょうて形成する。このあとエミッタ領域７．ベー
ス領域５およびコレクタコンタクト領域８に接触する電
極が設けられる。 このようなバイポーラトランジスタのベース領域５に対
するエミッタ領域７の位置合わせにおいて、エミッタ領
域とベース領域との間隔が局部的に狭くなるとパンチス
ルーが起こりやすいので、酸化膜の窓９１と９２の作成
のためのマスク合わせの余裕を取る必要があり、トラン
ジスタ構造の微細化が困餞であった。
本発明は、上述の欠点を除き縦方向バイポーラトランジ
スタ溝道を形成するためのマスク合わせの余裕を少なく
でき、トランジスタ構造の微細化が可能になる半導体装
置の製造方法を提供することを目的とする。
スタ溝道を形成するためのマスク合わせの余裕を少なく
でき、トランジスタ構造の微細化が可能になる半導体装
置の製造方法を提供することを目的とする。
本発明によれば、ベース領域中に基板表面より不純物を
導入して異なる導電形のエミッタ領域あるいはコレクタ
領域を形成して縦方向トランジスタ構造を構成する際に
、基板表面より所定の深さまで少な（とも二つの不活性
ベース領域を形成し、次いで表面に形成された絶縁膜の
窓より不純物を導入して不活性ベース領域の間にそれら
の深さより浅く、一部分がそれらと重なる活性ベース領
域を形成し、さらに絶縁膜の同一の窓より異なる不純物
を導入して活性ベース領域の中にエミッタ領域あるいは
コレクタ領域を形成することにより上記の目的が達成さ
れる。
導入して異なる導電形のエミッタ領域あるいはコレクタ
領域を形成して縦方向トランジスタ構造を構成する際に
、基板表面より所定の深さまで少な（とも二つの不活性
ベース領域を形成し、次いで表面に形成された絶縁膜の
窓より不純物を導入して不活性ベース領域の間にそれら
の深さより浅く、一部分がそれらと重なる活性ベース領
域を形成し、さらに絶縁膜の同一の窓より異なる不純物
を導入して活性ベース領域の中にエミッタ領域あるいは
コレクタ領域を形成することにより上記の目的が達成さ
れる。
【発明の実施例］
第１図Ｔａｌ〜（＠）は本発明の一実施例における縦方
向バイポーラトランジスタの製造工程を順次示し、第２
図と共通の部分には同一の符号が付されている。第２図
＋ａｌと同様に第１図１８＋においては、基板１上に所
望の個所の埋込層２を介してエピタキシャル層３および
分離層４が形成されている６分離層４は上方からのみの
拡散あるいは埋込層を用いての上下からの拡散によって
形成でき、あるいは局部酸化による酸化膜分離を用いて
もよい０次に ゛第１図伽）に示すように表
面に被着した酸化膜６にフォトエツチングで選択的に窓
９４を開け、不純物拡散によりＮ°コレクタウオールＮ
２１を形成する。 つづいて同様にフォトエツチングにより酸化膜６に開け
た窓９５を遣し°て二つの不活性ベース領域５１を形成
する （第１図１ｅｔ）、さらに第１図１＋ｎに示すよ
うに酸化膜６に開けた窓６６から活性ベース領域５０を
形成する。この場合、活性ベース領域５０の拡散深さは
不活性ベース領域５１の拡散深さより浅（して電流増幅
率を高め、また活性ベース領域５０の一部は不活性ベー
ス領域５１と重なるようにしてベース抵抗を＠減してい
る。つづいて、活性ベース領域５０の拡散に用いた酸化
膜芯９６を用いて異なる不純物を４人してＮ゛エミツタ
８１ＭＡ７を形成する（第１図１＠！１）、なお、コレ
クタウオール層２１はコレクタ電極の接続に用いられる
。このようにエミッタ領域７を活性ベース領域５０形成
に用いた酸化膜窓９６を用いて自己整合により形成する
ことによってエミッタ領域とベース領域の間隔は自動的
に均一に形成できる。不活性ベース領域５１形成のため
の窓９５と窓９６の間の位置合わせには厳しい精度は要
求されないから、窓作成のフォトプロセスのためのマス
クの位置合わせの余裕を多くとる必要がなく、トランジ
スタ構造の微細化が可能になろ。 また活性ベース領域形成後酸化をしないので、不純物の
酸化膜中への吸出しが抑えられ、精度が向上する。不活
性ベース領域５１は、活性ベース領域５０とエミッタ領
域７とを同一の窓９６によって形成したことにより基板
面に平行な面内におけるベース領域の幅が狭くなること
に基づくベース抵抗の増大、エミッタ・ベース間耐圧の
低下を阻止するのに役立つ。 第３図ｆａｔ〜（ｆ）は本発明の別の実施例における縦
方向バイポーラトランジスタの製造工程を順次示し、第
１図と共通の部分には同一の符号が付されている。第３
図（ａｌは第１図１８＋と同様に埋込層２）エピタキシ
ャル層３および酸化膜６をマスクとして形成された分離
層４．を有するシリコン基板ｌを示す０次に第３図伽）
に示すように不活性ベース領域５１を形成する。この領
域はレジストをマスクとしてイオン注入して形成しても
、酸化膜をマスクとして拡散法で形成しても、あるいは
その他の方法でもよい、つづいて第３図ｔｅｌで減圧Ｃ
ＶＤあるいは熱酸化等で表面に形成した酸化膜６をフォ
トエツチングにより選択的に除去して窓９７，９８．９
９を開ける。次に第３図＋ｄｌにおいては窓９７よりほ
う素イオンを注入してＰ型領域５０を形成する。その際
窓９日は開けたままでよいが、Ｎ型のコレクタ領域に開
けられた窓９９はレジスト１０で覆う、こうすることに
よって、レジストパターンの合わせ誤差が入ることなく
窓９７の下に自己整合的に活性ベース領域５０を形成で
きる。この後レジスト１０を灰化して除去し、熱処理を
加えて所望の拡散深さの領域とする０次いで第３図！ｅ
ｌにおいては、りんをイオン注入してＮ型ｉ域を形成す
る。その際Ｐ型の不活性ベース領域５１の上にある窓９
８はレジスト１０で清い、Ｎ型領域にすべき部分の窓９
７．９９および酸化膜６の上はレジストで覆わないでお
く、こうすることで、コレクタコンタクト領域３１およ
び自己整合的にエミッタ領域７が形成でき、また酸化膜
６中にりんを含んだ層を形成してトランジスタの（ｉｔ
ｅＭ性を向上させることができる。つづいてレジスト
ｌＯを灰化して除去し、熱処理を加えて活性ベース領域
５０より浅い拡散深さにエミツタ層７を形成する。各窓
部に熱処理による酸化膜が形成されている場合には、エ
ツチング液に短時間漬けるなどの方法でシリコン面をＢ
Ｅさせ、第３図（ｆｌに示すようにエミッタ電極１１．
ベース電極１２．コレクタ電極１３を形成して完成する
。この方法では最終的に電極のためのコレタクトホール
をなす窓を開けた酸化膜を最初に設け、不要の窓をレジ
ストで覆うことによってイオン注入のマスクとして用い
るので、イオン注入マスクのためのレジストパターンを
その都度設ける必要がな（、工程数の減少と各領域の精
度向上が可能になる。 第４図（ａ〜（Ｃ１はさらに別の実施例によるＩＩＬ（
Ｉｎｔｅｇｒａｔｅｄ ＩｎＪｅｃｔｌｏａ Ｌｏｇｉ
ｃ）素子の製造工程を示す、第４図ｉａｌにおいては、
埋込層２．エピタキシャル層３１分離層４のほかにイオ
ン注入法でｔ１τ１ 埋込層２よりは低濃度のＮウェル層３２が形成されてい
る０次に第４図Ｑ１１に示すようにＮ゛カラ一層２２ヲ
形成する。つづいて、第４図ｆｃｌにおける不活性ベー
ス領域５１．活性ベース領域５０を他の実施例と間様に
形成する。Ｐ型の電流注入電極コンタクト領域１５は不
活性ベース領域５１と同時に形成できる。さらにＮ″領
域１４を新たに酸化膜等の絶縁膜のパターン形成なしに
自己整合により形成する。 これによりＰ ６Ｍ域１５をエミッタ、Ｎエピタキシャ
ル１１！３をベース、不活性ベース領域５１をコレクタ
とする横方向トランジスタと、エピタキシャル層３をエ
ミッタ、活性ベース領域５０をベース、Ｎ０領域１４を
コレクタとするマルチコレクタ （図の例では二つのコ
レクタ）の縦方向トランジスタからなるＩ”Ｌ素子がで
き上がる。なお第１図におけるコレクタウオール＋１１
１２１、第４図におけるＮ゛カラ一層２２は必ずしも埋
込層２に到達させる必要はない。 【発明の効果】 本発明によれば、ベース領域として不活性ベース領域と
それより浅い活性ベース領域を半翼体基板表面よりの不
純物導入によって形成し、活性ベース領域形成のための
マスクを用いてその中にエミツタ層あるいはコレクタ層
を形成することにより縦方向バイポーラトランジスタを
構成するもので、活性ベースとエミッタあるいはコレク
タのマスクアラインメントの余裕を取る必要がないので
トランジスタ構造の微細化が可能になる。またベース領
−形成後の酸化工程がなくなるので、酸化膜の不純物吸
出し作用が抑制され、ベースの不純物濃度の精度が向上
する。
向バイポーラトランジスタの製造工程を順次示し、第２
図と共通の部分には同一の符号が付されている。第２図
＋ａｌと同様に第１図１８＋においては、基板１上に所
望の個所の埋込層２を介してエピタキシャル層３および
分離層４が形成されている６分離層４は上方からのみの
拡散あるいは埋込層を用いての上下からの拡散によって
形成でき、あるいは局部酸化による酸化膜分離を用いて
もよい０次に ゛第１図伽）に示すように表
面に被着した酸化膜６にフォトエツチングで選択的に窓
９４を開け、不純物拡散によりＮ°コレクタウオールＮ
２１を形成する。 つづいて同様にフォトエツチングにより酸化膜６に開け
た窓９５を遣し°て二つの不活性ベース領域５１を形成
する （第１図１ｅｔ）、さらに第１図１＋ｎに示すよ
うに酸化膜６に開けた窓６６から活性ベース領域５０を
形成する。この場合、活性ベース領域５０の拡散深さは
不活性ベース領域５１の拡散深さより浅（して電流増幅
率を高め、また活性ベース領域５０の一部は不活性ベー
ス領域５１と重なるようにしてベース抵抗を＠減してい
る。つづいて、活性ベース領域５０の拡散に用いた酸化
膜芯９６を用いて異なる不純物を４人してＮ゛エミツタ
８１ＭＡ７を形成する（第１図１＠！１）、なお、コレ
クタウオール層２１はコレクタ電極の接続に用いられる
。このようにエミッタ領域７を活性ベース領域５０形成
に用いた酸化膜窓９６を用いて自己整合により形成する
ことによってエミッタ領域とベース領域の間隔は自動的
に均一に形成できる。不活性ベース領域５１形成のため
の窓９５と窓９６の間の位置合わせには厳しい精度は要
求されないから、窓作成のフォトプロセスのためのマス
クの位置合わせの余裕を多くとる必要がなく、トランジ
スタ構造の微細化が可能になろ。 また活性ベース領域形成後酸化をしないので、不純物の
酸化膜中への吸出しが抑えられ、精度が向上する。不活
性ベース領域５１は、活性ベース領域５０とエミッタ領
域７とを同一の窓９６によって形成したことにより基板
面に平行な面内におけるベース領域の幅が狭くなること
に基づくベース抵抗の増大、エミッタ・ベース間耐圧の
低下を阻止するのに役立つ。 第３図ｆａｔ〜（ｆ）は本発明の別の実施例における縦
方向バイポーラトランジスタの製造工程を順次示し、第
１図と共通の部分には同一の符号が付されている。第３
図（ａｌは第１図１８＋と同様に埋込層２）エピタキシ
ャル層３および酸化膜６をマスクとして形成された分離
層４．を有するシリコン基板ｌを示す０次に第３図伽）
に示すように不活性ベース領域５１を形成する。この領
域はレジストをマスクとしてイオン注入して形成しても
、酸化膜をマスクとして拡散法で形成しても、あるいは
その他の方法でもよい、つづいて第３図ｔｅｌで減圧Ｃ
ＶＤあるいは熱酸化等で表面に形成した酸化膜６をフォ
トエツチングにより選択的に除去して窓９７，９８．９
９を開ける。次に第３図＋ｄｌにおいては窓９７よりほ
う素イオンを注入してＰ型領域５０を形成する。その際
窓９日は開けたままでよいが、Ｎ型のコレクタ領域に開
けられた窓９９はレジスト１０で覆う、こうすることに
よって、レジストパターンの合わせ誤差が入ることなく
窓９７の下に自己整合的に活性ベース領域５０を形成で
きる。この後レジスト１０を灰化して除去し、熱処理を
加えて所望の拡散深さの領域とする０次いで第３図！ｅ
ｌにおいては、りんをイオン注入してＮ型ｉ域を形成す
る。その際Ｐ型の不活性ベース領域５１の上にある窓９
８はレジスト１０で清い、Ｎ型領域にすべき部分の窓９
７．９９および酸化膜６の上はレジストで覆わないでお
く、こうすることで、コレクタコンタクト領域３１およ
び自己整合的にエミッタ領域７が形成でき、また酸化膜
６中にりんを含んだ層を形成してトランジスタの（ｉｔ
ｅＭ性を向上させることができる。つづいてレジスト
ｌＯを灰化して除去し、熱処理を加えて活性ベース領域
５０より浅い拡散深さにエミツタ層７を形成する。各窓
部に熱処理による酸化膜が形成されている場合には、エ
ツチング液に短時間漬けるなどの方法でシリコン面をＢ
Ｅさせ、第３図（ｆｌに示すようにエミッタ電極１１．
ベース電極１２．コレクタ電極１３を形成して完成する
。この方法では最終的に電極のためのコレタクトホール
をなす窓を開けた酸化膜を最初に設け、不要の窓をレジ
ストで覆うことによってイオン注入のマスクとして用い
るので、イオン注入マスクのためのレジストパターンを
その都度設ける必要がな（、工程数の減少と各領域の精
度向上が可能になる。 第４図（ａ〜（Ｃ１はさらに別の実施例によるＩＩＬ（
Ｉｎｔｅｇｒａｔｅｄ ＩｎＪｅｃｔｌｏａ Ｌｏｇｉ
ｃ）素子の製造工程を示す、第４図ｉａｌにおいては、
埋込層２．エピタキシャル層３１分離層４のほかにイオ
ン注入法でｔ１τ１ 埋込層２よりは低濃度のＮウェル層３２が形成されてい
る０次に第４図Ｑ１１に示すようにＮ゛カラ一層２２ヲ
形成する。つづいて、第４図ｆｃｌにおける不活性ベー
ス領域５１．活性ベース領域５０を他の実施例と間様に
形成する。Ｐ型の電流注入電極コンタクト領域１５は不
活性ベース領域５１と同時に形成できる。さらにＮ″領
域１４を新たに酸化膜等の絶縁膜のパターン形成なしに
自己整合により形成する。 これによりＰ ６Ｍ域１５をエミッタ、Ｎエピタキシャ
ル１１！３をベース、不活性ベース領域５１をコレクタ
とする横方向トランジスタと、エピタキシャル層３をエ
ミッタ、活性ベース領域５０をベース、Ｎ０領域１４を
コレクタとするマルチコレクタ （図の例では二つのコ
レクタ）の縦方向トランジスタからなるＩ”Ｌ素子がで
き上がる。なお第１図におけるコレクタウオール＋１１
１２１、第４図におけるＮ゛カラ一層２２は必ずしも埋
込層２に到達させる必要はない。 【発明の効果】 本発明によれば、ベース領域として不活性ベース領域と
それより浅い活性ベース領域を半翼体基板表面よりの不
純物導入によって形成し、活性ベース領域形成のための
マスクを用いてその中にエミツタ層あるいはコレクタ層
を形成することにより縦方向バイポーラトランジスタを
構成するもので、活性ベースとエミッタあるいはコレク
タのマスクアラインメントの余裕を取る必要がないので
トランジスタ構造の微細化が可能になる。またベース領
−形成後の酸化工程がなくなるので、酸化膜の不純物吸
出し作用が抑制され、ベースの不純物濃度の精度が向上
する。
第１図は本発明の一実施例、第２図は従来例、第３図は
本発明の別の実施例におけるバイポーラトランジスタ構
造の製造工程をそれぞれ順次示す断面図、第４図は本発
明のさらに別の実施例における！“Ｌ構造の製造工程を
示す断面図であ諷。 １：シリコン基板、 ３：エピタキシャル層、５０：
活性ベース領域、 ５１：不活性ベース領域、６二酸化
膜、７：エミッタ領域、９６，９７．９Ｂ、９９ ：酸
化膜窓、ｌＯニレジスト、１４：コレクタ領域。 ２Ｆユカーえよ山Ｌ７ 八・・； 第３図 第４図
本発明の別の実施例におけるバイポーラトランジスタ構
造の製造工程をそれぞれ順次示す断面図、第４図は本発
明のさらに別の実施例における！“Ｌ構造の製造工程を
示す断面図であ諷。 １：シリコン基板、 ３：エピタキシャル層、５０：
活性ベース領域、 ５１：不活性ベース領域、６二酸化
膜、７：エミッタ領域、９６，９７．９Ｂ、９９ ：酸
化膜窓、ｌＯニレジスト、１４：コレクタ領域。 ２Ｆユカーえよ山Ｌ７ 八・・； 第３図 第４図
Claims (1)
- 【特許請求の範囲】 １）ベース領域中に半導体基板表面より不純物を導入し
て異なる導電形のエミッタ領域もしくはコレクタ領域を
形成して縦方向トランジスタ構造を構成する際に、基板
表面より所定の深さまで少なくとも二つの不活性ベース
領域を形成し、次いで表面に形成された絶縁膜の窓より
不純物を導入して不活性ベース領域の間にそれらの深さ
よりも浅く、一部分がそれらと重なる活性ベース領域を
形成し、さらに前記の窓より異なる不純物も導入して該
活性ベース領域内にエミッタ領域もしくはコレクタ領域
を形成することを特徴とする半導体装置の製造方法。 ２）特許請求の範囲第１項記載の方法において、半導体
基板表面の最終的に電極が接触すべき区域に窓を有する
絶縁膜を予め形成しておき、不活性ベース領域およびそ
の中へのエミッタ領域もしくはコレクタ領域形成のため
の不純物を、他の区域に形成された前記の窓の少なくと
も一つをレジストで覆ってエミッタ電極もしくはコレク
タ電極が接触すべき区域の窓よりイオン注入により導入
することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22935384A JPS61107770A (ja) | 1984-10-31 | 1984-10-31 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22935384A JPS61107770A (ja) | 1984-10-31 | 1984-10-31 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61107770A true JPS61107770A (ja) | 1986-05-26 |
Family
ID=16890829
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22935384A Pending JPS61107770A (ja) | 1984-10-31 | 1984-10-31 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61107770A (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51114083A (en) * | 1975-03-31 | 1976-10-07 | Fujitsu Ltd | Construction of a semiconductor device |
| JPS53125774A (en) * | 1977-04-08 | 1978-11-02 | Nec Corp | Bipolar transistor and its manufacture |
| JPS54102979A (en) * | 1978-01-31 | 1979-08-13 | Mitsubishi Electric Corp | Manufacture of semiconductor device |
| JPS57180162A (en) * | 1981-04-30 | 1982-11-06 | Oki Electric Ind Co Ltd | Manufacture of semiconductor element |
-
1984
- 1984-10-31 JP JP22935384A patent/JPS61107770A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51114083A (en) * | 1975-03-31 | 1976-10-07 | Fujitsu Ltd | Construction of a semiconductor device |
| JPS53125774A (en) * | 1977-04-08 | 1978-11-02 | Nec Corp | Bipolar transistor and its manufacture |
| JPS54102979A (en) * | 1978-01-31 | 1979-08-13 | Mitsubishi Electric Corp | Manufacture of semiconductor device |
| JPS57180162A (en) * | 1981-04-30 | 1982-11-06 | Oki Electric Ind Co Ltd | Manufacture of semiconductor element |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0719838B2 (ja) | 半導体装置およびその製造方法 | |
| US4914047A (en) | Method of producing insulated gate MOSFET employing polysilicon mask | |
| JPH0812865B2 (ja) | バイポーラトランジスタとその製造方法 | |
| JPH01161752A (ja) | 半導体装置製造方法 | |
| JPS63200568A (ja) | Ｃｍｏｓ技術を用いたバイポーラ・トランジスタとその製造方法 | |
| US5109263A (en) | Semiconductor device with optimal distance between emitter and trench isolation | |
| JPS61107770A (ja) | 半導体装置の製造方法 | |
| JPS63284854A (ja) | 半導体装置とその製造方法 | |
| JP2809662B2 (ja) | 二重拡散型ｍｏｓｆｅｔ装置の製造方法 | |
| JP2715494B2 (ja) | 半導体装置の製造方法 | |
| JP3584866B2 (ja) | 半導体装置の製造方法 | |
| JPS63146466A (ja) | ベース・エミッタコンタクト構成体及びその製造方法 | |
| JP2635439B2 (ja) | 半導体装置とその製造方法 | |
| JP2002343878A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPS59145570A (ja) | 横型バイポ−ラトランジスタおよびその製造方法 | |
| JPH0574790A (ja) | 半導体装置及びその製造方法 | |
| JPS59181612A (ja) | 半導体装置及びその製造方法 | |
| JPS62123762A (ja) | 半導体装置の製造方法 | |
| JPS6346769A (ja) | 半導体装置の製造方法 | |
| JPH0212925A (ja) | 半導体装置及びその製造方法 | |
| JPH0550856B2 (ja) | ||
| JPS60113468A (ja) | 半導体装置の製法 | |
| JPS58192371A (ja) | 半導体装置とその製造法 | |
| JPS6149469A (ja) | 半導体装置の製造方法 | |
| JPS6074477A (ja) | 半導体装置及びその製造方法 |