JPS59181612A - 半導体装置及びその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、半導体装置及びその製造方法に関する。

〔発明の技術的背景及びその問題点〕

半導体装置を製造する際に行う不純物領域の形成手段と
して例えば第１図（Ａ）に示す如く、半導体基板１上に
形成したＳ　１０２膜２をマスクにして、このマスク上
に所定の不純物をドープした拡散源層３を設けて熱処理
によって半導体基板１内に不純物を拡散することが行わ
れている。

同図中４が半導体基板１内に形成された不純物領域であ
る。また、同図（Ｂ）に示す如く、半導体基板１上に所
定パターンのレジスト膜５を形成し、このレジスト膜５
をマスクにして不純物６のイオン注入を行い、不純物領
域４を形成することが行われている。このような不純物
領域４の形成手段では、集積度の向上を試みてもマスク
の下方での導入した不純物の回シ込みやマスク合せ精度
の制約を受ける。このため、半導体装置の設計に当シマ
スク合せ精度等を考慮して余裕をとるため、集＆［を向
上できない。就中、サブミクロン・ｒバ１スと呼ばれる
極微細構造の半導体装置では、拡散法を採用すると、深
さ方向と面方向の両方向に等方向に不純物が拡散し、設
計上大きな余裕をとらなければならない。

また、イオン注入法を採用したものでは、拡散法に比べ
て面方向の拡散制御性に優れている。

しかし々がら、注入後に行われる熱処理によって注入イ
オンが再分布するのを極力抑える必要がある。再分布が
ほとんど起きない熱処理技術を用いた場合、マスク合せ
精度が悪くなる。第２図は、このような従来の拡散技術
を採用して製造した所謂■２Ｌ素子の断面図を示してい
る。

同図中７は、半導体基板である。半導体基板７には、前
述の拡散技術にて形成した不幌物領域８．９である。ペ
ース領域となる不純物領域８中には、所定間隔を設けて
コレクタ領域となる不純物領域１０が形成されている。

半導体基板７上には、これらの不純物領域８，９．１０
を形成する際にマスクとして用いられた絶縁膜１１が形
成されている。絶縁膜１１上には、コンタクトホールを
介して所定の不純物領域８゜９．１０に接続する取出電
極１２．１３．１４が形成されている。而してｎｐｎ　
）ランジスタのコレクタ領域１０は、ペース領域８に比
べて不純物導入量が多くなシ、逆方向トランジスタとし
て動作する。このため、■２Ｌ素子を極度に微細化する
と、制圧特性が著しく低下すると共に、動作速度低下の
ｇ囚となる。この欠点を避けるため従来の半導体装置で
は、半導体基板７の表面にコレクタ用のｎ−形エピタキ
シャル層を形成する必要があシ、製造工程が複雑になる
問題があった０ 〔発明の目的〕 本発明は、極めて高密度であると共に素子特性の向上を
達成した半導体装置及びその製造方法を提供することを
その目的とするものである。

〔発明の概要〕

本発明は、マスク直下にイオン注入されない層を精度良
く島状に残し、これを能動層として利用することにして
高密度でしかも高速化、ローノイズ、高耐圧化を達成し
た素子特性の優れた半導体装置である。

また、本発明は、注入不純物の面方向の広がシを考慮し
てマスクの形状及び配置を設定して、拡散処理の際に半
導体基板内で不純物領域ｋ　一体に連ならせる工程を設
けて、高密度で素子特性に優れた半導体装置を容易に得
ることができる半導体装置の製造方法である。

〔発明の実施例〕

以下、本発明の実施例について図面を参照して説明する
。

第３図（Ｄ）は、本発明の一実施例の断面図である。図
中２０は、Ｐ導電形のシリコン基板である。シリコン基
板２０上には、ｎ４電形のシリコンからなるエピタキシ
ャル層２ノが厚さ約１μｍ形成されている。エピタキシ
ャル層２１内には１．ｎｐｎ）ランマスクのペース領域
となるＰ導電形の第１の不純物領域２６が形成はれてい
る。第１不純物領域２６は、エピタキシャル層２ノの主
面にて部分的に露出されている。第１不純物領域２６で
囲まれたエピタキシャル層２１内には、ｎｐｎ　）ラン
ジスタのコレクク領域となるｎ導電形の第３不純物領域
２９が形成されている。また、エピタキシャル層２１内
Ｋｔｒｉ、第１不純物領域２６と所定の間隔を設けてｐ
ｎｐトランジスタのエミッタ領域となるＰ４電形の第２
不純物領域２７がエピタキシャル層２ノの主面から延出
している。更に、エピタキシャル層２ノ内には、第１不
純物領域２６と所定の間隔を設けてｐｎＰ　）ランジス
タのベース領域トなるｎ導電形の第４不純物領域３０が
形成されている。エピタキシャル層２１の表面には、Ｓ
ｉ　ｓＮ　４膜等からなる注入阻止層２２が形成式れて
いる。

注入阻止層２２には、第１不純物領域２６、第２不純物
領域２７、第４不純物領域３０に通じる第２窓２４と、
第３不純物領域２９に通じる第１窓２３が開口されてい
る。注入阻止層２２上には、第１窓２３を介して第３不
純物領域２９に接続する取出電極３３、第２窓２４を介
して第１．第２１框４不純物領域２６．２７゜３０に接
続する取出電極３１．３２．３４が形成されている。こ
のようにして所謂Ｉ２Ｌ累子からなる半導体装置４０が
構成されている。

このように構成された半導体装置４０によれば、第３不
純物領域２９はエピタキシャル層２１内に直接形成され
ているので、これと逆導電形の不純物は皆無であり動作
時に第３不純物領域の活性化を十分に図って高速動作を
達成することができる。また、第３不純物領域２９が第
１不純物領域２６と完全に分離した状態でエピタキシャ
ル層２１内に形成されているので、高耐圧化を達成でき
る。更に、第３不純物領域２９には、他の不純物の注入
処理が施されていないので不純物注入処理に伴う欠陥の
数が極めて少ない。その結果、低ノイズの素子を得るこ
とができる。

なお、実施例ではＩ２Ｌ素子に本発明を適用した半導体
装置について説明したが、この他にも例えば第４図（Ａ
）に示す如く、ｎ４電形の半導体基板４１を用いてその
上に形成したエピタキシャル層４２中に、実施例と同様
に注入阻止層２２及びアクセプタイオン用の第１注入ブ
ロツク２５をマスクにしてアクセプタイオン４４の注入
によシネ鈍物領域４３を形成し、次いで、同図（Ｂ）に
示す如く、ドナーイオン用の第２注入ブロツク２８をマ
スクにしてドナーイオン４５の注入により、エピタキシ
ャル層２ノ中にｎ形注入層４６を形成して所謂Ｊ−ＦＥ
Ｔ動作層４７を構成した縦形Ｊ−ＦＥＴ素子からなる半
導体装置５０にも適用できるものである。ここで、第５
図（〜及び同図（Ｂ）は、同縦形Ｊ−ＦＥＴ素子からな
る半導体装置５０の拡大図であシ、図中４８はアクセプ
タイオンによる一次欠陥層、４９はドナーイオンによる
一次欠陥層である。

また、第６図に写す如く、シリコン基板２０とエピタキ
シャル層２ノの間にｎ　形のエピタキシャル層５Ｉ７を
介在させておくことにより、第７図にて示す濃度プロフ
ァイルの半導体装置６０を構成し、ｎｐｎ形トランジス
タのペース領域においてコレクタに向ってアクセプタ濃
度を減少きせたドリフト・トランジスタ特性を得て応答
速度を更に向上させるようにしても良い。

ここで、実施例の半導体装置４０と同一部分については
、同一符号を付して説明している。

次に、実施例の半導体装置を本発明方法にて製造する方
法を工程順に説明する。

先ず１．第３図（Ａ）に示す如く、例えばＰ４電形ノシ
リコン基板２０上にエピタキシャル成ＩＣより、ｎ導電
形のシリコンからなるエピタキシャル層２１を厚さ１μ
ｍ形成する。次いで、エピタキシャル層２１の主面に例
えば５ｔ３Ｎ４からなる注入阻止層２２を形成する。こ
の注入阻止層２２に周知の写真蝕刻法によシ、不純物を
注入するための第１窓２３と第２窓２４を夫々複数個形
成する。第１窓２３の開口径は、約０２μｍであシ、そ
の各々は後述の工程で注入する不純物、の面方向の拡散
長の約２倍以内の間隔に設定されている。第２窓２４は
、第１窓２３よシも大きい開口径と前記不純物の面方向
の拡散長の２倍以上の間隔で第１窓２３に隣接している
。

次に、同図（Ｂ）に示す如く、注入阻止層２２上に例え
ばレジスト膜を形成し、これに選択的にエツチング処理
を施して所定の第１窓２３と第２窓２４を塞ぐ第１注入
ブロツク２５を形成する。次いで、第１注入ブロツク２
５をマスクにしてＰ導電形の不純物を残存した第１窓２
３を介してエピタキシャル層２１中に注入し、ｎｐｎト
ランジスタのベース領域となる第１不純物領域２６を第
１窓２３の下方近傍のエピタキシャル層２ノ内で一体に
連結して形成する。この工程で露出した第２窓２４の下
方のエピタキシャル層２１内には、ｐｎｐ　）ランジス
タのエミッタ領域となる第２不純物領域２７を形成する
。ここで、Ｐ導電形の不純物としては、例えばボロンを
使用し面方向の拡散長が０４μｍ程度になるように、約
３６０　ｋｅｙの照射エネルギーで注入する。

次に、同図（Ｃ）に示す如く、第１５．入ブロック２５
を除去した後、注入阻止層２２上に新しくレジスト膜を
施し、これに選択エツチングを施して前工程で露出した
第１．第２窓２　、？　、　２４を塞ぐ第２注入ブロツ
ク２８を残存させる。この第２注入ブロツク２８とマス
クにして、ｎ２＃電形の不純物を残存した第１窓２３を
介してエピタキシャル層２１中に注入し、ｎｐｎ　）ラ
ンノスクのヨレフタ領域となる第３不帆物執域２９を第
１不純物領域２６で囲せれたエピタキシャル層２１内に
形成する。この工程で露出した第２窓２４の下方のエピ
タキシャル層２１内にｐｎｐ、）ランジスタのベース領
域（ｎｐｎ　ｌ・ランヅスタのエミッタ領域）となる第
４不種物領域３０を形成する。ここで、ｎＮｉ’ａ形の
不純物としては、例えばヒ素を使用し、約３０　ｋｅＶ
の低照射エネルギーで注入する。

然る後、第２注入ブロツク２８を除去し、第１窓２．３
、第２窓２４を弁して第１．第２．第３、第４不純物領
域２６，２７．２９．３０の各々に夫々接続する取出電
極３１．３２，３３゜３４を形成して、所ｉＪ’Ｉ２Ｌ
累子を構成する半導体装置４０を同図（Ｄ）に示す如く
得る。

なお、第３図の）に示す電極形成工程の前に１０００℃
、１０秒間の条件で熱処理を施した。

このような熱処理条件では、注入された不がＢ物の再分
布はほとんどみられなかった。

このようにこの半導体装置の製造方法によれば、次の効
果を得ることができる。

■　ｎｐｎ　）ランジスタのベース領域となる第１不純
物領域２６を、第１窓２３の大きさを不純物の一拡散長
を考慮して設定したことにより、拡散処理の際にエピタ
キシャル層２ノ内で一体に連ならせて形成できるので、
マスク合せの余裕度を小さくして集積度を著しく向上さ
せることができる。

■　第１．第２不純物領域２６．２７の形成及び第３．
第４不純物領域２９．３０の形成を夫々同一工程で行う
ことができるので、マスク合せ回数を減少して工程を簡
略にすることができる。

■　注入阻止層２２を最勅工程壕で残存させることがで
きるので、その後のマスク合せ操作を容易にすることが
できる。

■　第１．第２．第３．第４不純物領域２６゜２７．２
９．３０を形成する不純物の注入条件を調節することに
より、拡散深さ等を所定値に設定して素子の微細化を達
成できる。

〔発明の効果〕

以上説明した如く、本発明に係る半導体装置によれば、
極めて高密度であると共に素子特性の向上を達成するこ
とができるものである。

また、本発明に係る半導体装置の製造方法によれば、極
めて高密度を有して素子特性の向上を図った半導体装置
を容易に製造することができるものである。

【図面の簡単な説明】

第１図（Ａ）は、従来の拡散法にて不純物領域を形成し
た半導体装置の断面図、同図ＣＢ）は、従来のイオン注
入法にて不純物領域を形成した半導体装置の断面図、第
２図は、従来方法にて製造したＩ２Ｌ素子の断面図、第
３図（Ａ）乃至同図（Ｄ＞は、本発明方法を工程順に示
す説明図、第４図（Ａ）　（Ｂ）、第５図（Ａ）（Ｂ）
、及び第６図は、本発明を適用した他の実施例の断面図
、第７図は、第６図に示す半導体装置の■−■線に沿う
断面の濃度プロファイルを示す特性図である。 ２０・・・シリコン基板、２１・・・エピタキシャル層
、２２・・・注入阻止層、２３・・・第１窓、２４・・
・第２窓、２５・・・第１注入ブロツク、２６・・・第
１不純物領域、２７・・・第２不糾物領域、２８・・・
第２注入ブロツク、２９・・・第３不純物領域、３０・
・・第４不純物領域、３　Ｊ　、　３２　、３．９　、
３４・・・取出電極、４０・・・半導体装置、４１・・
・半導体基板、４２・・・エピタキシャル層、４３・・
・不純物領域、４４・・・アクセゾタイオン、４５・・
・ドナーイオン、４６・・・ｎ形注入層、４７・・・Ｊ
−ＦＥＴ動作層、４８・・・アクセゾタイオンによる一
次欠陥層、４９・・・ドナーイオンによる一次欠陥層、
５〆・・・エピタキシャル層、ｅｏ・・・半導体装置。 第１図 第２図 第３図 トＮ し ｌ＼ Ｕ −８） Ｕし 「〉 Ｃ）

Claims (2)

【特許請求の範囲】
1. （１）−導電形の半導体基板と、該半導体基板内にその
   主面の複数箇所から延出し内部で一体に連結した逆導電
   形の第１不純物領域と、該第１不純物領域と所定間隔を
   設けて前記半導体基板内に形成された逆導電形の第２不
   純物領域と、前記第１不純物領域で囲まれた前記半導体
   基板内に形成された同導電形の第３不純物領域と、該第
   ３不純物領域と所定間隔を設けて前記半導体基板内に形
   成された同導電形の第４不純物領域とを具備することを
   特徴とする半導体装置。
2. （２）−導電形の半導体基板上に注入阻止層を形成する
   工程と、該注入阻止層に前記半導体基板内に導入する不
   純物の面方向の広がりの２倍以内の間隔で第１窓を２倍
   以上の間隔で第２窓を夫々複数個開口する工程と、該第
   １．第２窓の所定のものを介して前記半導体基板の所定
   領域を露出する第１注入ブロツクを前記注入阻止層上に
   選択的に形成する工程と、該第１注入ブロツクをマスク
   にして前記半導体基板内に前記第１窓の下方の近傍で一
   体に連なる逆４Ｉ−電形の第１不純物領域を形成し、か
   つ、前記第２窓の下方に逆導電形の第２不純物領域を形
   成する工程と、前記第１注入プロ・ンクを除去した後、
   前記不純物の導入の際に使用した前記第１．第２窓を塞
   いで残存した前記第１．第２の窓を介して前記半導体基
   板の所定領域を露出する第２注入ブロツクを前記注入阻
   止層上に辿択的に形成する工程と、該第２注入ブロック
   位“マスクにして前記第１窓によって露出した前記半導
   体基板内に同導電形の第３不純物領域を形成し、かつ、
   前記第２窓によって％出した前記半導体基板上に同導電
   形の第４不純物領域を形成する工程とを具備することを
   特徴とする半導体装置の製造方法・