JPS6260232A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6260232A JPS6260232A JP19914085A JP19914085A JPS6260232A JP S6260232 A JPS6260232 A JP S6260232A JP 19914085 A JP19914085 A JP 19914085A JP 19914085 A JP19914085 A JP 19914085A JP S6260232 A JPS6260232 A JP S6260232A
- Authority
- JP
- Japan
- Prior art keywords
- film
- oxide film
- oxidation
- nitride film
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置の製造方法に関し、特に選択酸化
によるフィールド酸化膜で、半導体基板上■各菓子を互
いに絶縁する菓子分離技術に関する。
によるフィールド酸化膜で、半導体基板上■各菓子を互
いに絶縁する菓子分離技術に関する。
本発明は、半導体装置の製造に於いて、菓子分離用のフ
ィールド酸化膜を選択酸化により形成する際、耐酸化性
膜を２層もしくは多層にし、素子領域とθ電気的特性を
改善したものである。
ィールド酸化膜を選択酸化により形成する際、耐酸化性
膜を２層もしくは多層にし、素子領域とθ電気的特性を
改善したものである。
従来、例えばＭＯ８−Ｌ８工等の素子分離には、特開昭
４７−２５１７にある様にシリコン空化膜をマスクとし
たｒ、ａｃｏｓ法と呼ばれる選択技術が多く用いられて
ｉる。嬉２図の如く、シリコン基板１のシリコン酸化膜
２を介して気相成長によりシリコン窒化膜３を形成した
後、ホトレジストをマスクにして、ドライエツチャーで
素子領域のシリコン窒化膜３を島状に残し、選択酸化し
、分離領域にｘｏ０００Ｘ！ｔｒ後のフィールド酸化膜
４ｆ：成長させ、そθ後シリコン窒化膜３を除去し、素
子領域にＭ０８トランジスター等の菓子倉形成している
。この時のドライエツチング工程ではＣ７０とＯ，ＩＱ
混合ガスによる乎行平板プラズマエツチャーが用ｉられ
、そのシリコン空化膜のシリコン酸化膜に対するエツチ
ング選択比は２．０〜２．５の為、下地シリコン酸化膜
２０厚みは７００〜９００Ａ、シリコン窒化膜の厚みは
１３００〜１６００Ａに限定されてしまい、これらす構
造では、フィールド酸化膜の成長が進むにつれて、シリ
コン窒化膜０周辺下にシリコン酸化膜が喰ｉ込んでｈ＜
、いわゆるバーズビークが、１．４〜１．７相 も形成
され、ＬＳＩの設計、製造に於いて寸法余裕をとる必要
があり、微細化を困難にさせている。従ってこＱバーズ
ビークの長さを抑える方策として、下地シリコン酸化膜
２の厚みを薄くし、酸化マスクとして用ｉるシリコン窒
化膜３θ厚みを大きくする事でバーズビークを減少する
事が出来、例えば４００Ａの下地シリコン酸化膜と２０
０ＯＡのシリコン窒化膜の構造では約０．５μｍのバー
ズビークに低減される。
４７−２５１７にある様にシリコン空化膜をマスクとし
たｒ、ａｃｏｓ法と呼ばれる選択技術が多く用いられて
ｉる。嬉２図の如く、シリコン基板１のシリコン酸化膜
２を介して気相成長によりシリコン窒化膜３を形成した
後、ホトレジストをマスクにして、ドライエツチャーで
素子領域のシリコン窒化膜３を島状に残し、選択酸化し
、分離領域にｘｏ０００Ｘ！ｔｒ後のフィールド酸化膜
４ｆ：成長させ、そθ後シリコン窒化膜３を除去し、素
子領域にＭ０８トランジスター等の菓子倉形成している
。この時のドライエツチング工程ではＣ７０とＯ，ＩＱ
混合ガスによる乎行平板プラズマエツチャーが用ｉられ
、そのシリコン空化膜のシリコン酸化膜に対するエツチ
ング選択比は２．０〜２．５の為、下地シリコン酸化膜
２０厚みは７００〜９００Ａ、シリコン窒化膜の厚みは
１３００〜１６００Ａに限定されてしまい、これらす構
造では、フィールド酸化膜の成長が進むにつれて、シリ
コン窒化膜０周辺下にシリコン酸化膜が喰ｉ込んでｈ＜
、いわゆるバーズビークが、１．４〜１．７相 も形成
され、ＬＳＩの設計、製造に於いて寸法余裕をとる必要
があり、微細化を困難にさせている。従ってこＱバーズ
ビークの長さを抑える方策として、下地シリコン酸化膜
２の厚みを薄くし、酸化マスクとして用ｉるシリコン窒
化膜３θ厚みを大きくする事でバーズビークを減少する
事が出来、例えば４００Ａの下地シリコン酸化膜と２０
０ＯＡのシリコン窒化膜の構造では約０．５μｍのバー
ズビークに低減される。
〔考案が解決しようとする問題点及び目的〕しかしなが
ら、上記の構造では、シリコン窒化膜３はＢ （Ｈ，Ｃ
）富とＭＨｓＩ２）気相から成長されるので、パーティ
クルや反応欠陥によるビンホールが多く、次の様な問題
がある。帆３図の如くホトレジスト５をマスクに約２０
０ ＯＡＣ３）シリコン窒化膜３を０．４ ｔｏｒｒ
程度Ｑａｈ４＋ｏ、プラズマでドライエツチングすると
、１２０秒前後のエツチング時間を要するが、この時ピ
ンホール部６■下地シリコン酸化膜２約４０ＯＡは、約
８０秒程度でエツチングされてしまいシリコン基板１が
プラズマに晒され、深さが４５０ＯＡ程度のエッチピッ
ト７が形成される。このエッチピット７が素子領域の近
くあるいは境界に形成されると、接合リーク、チャンネ
ルリークあるいはエッチピット上に形成されるゲート電
極のパターン崩れが生じる。この様にプロセス及び特性
上の問題が多く実用に供しえない。
ら、上記の構造では、シリコン窒化膜３はＢ （Ｈ，Ｃ
）富とＭＨｓＩ２）気相から成長されるので、パーティ
クルや反応欠陥によるビンホールが多く、次の様な問題
がある。帆３図の如くホトレジスト５をマスクに約２０
０ ＯＡＣ３）シリコン窒化膜３を０．４ ｔｏｒｒ
程度Ｑａｈ４＋ｏ、プラズマでドライエツチングすると
、１２０秒前後のエツチング時間を要するが、この時ピ
ンホール部６■下地シリコン酸化膜２約４０ＯＡは、約
８０秒程度でエツチングされてしまいシリコン基板１が
プラズマに晒され、深さが４５０ＯＡ程度のエッチピッ
ト７が形成される。このエッチピット７が素子領域の近
くあるいは境界に形成されると、接合リーク、チャンネ
ルリークあるいはエッチピット上に形成されるゲート電
極のパターン崩れが生じる。この様にプロセス及び特性
上の問題が多く実用に供しえない。
しかるに本発明は、以上の如き欠点をなくし、従来の耐
酸化性膜θピンホール部から生じるシリコン基板■欠陥
をなくシ、電子特性の向上を図るも■である１本発明の
他の目的は、バーズビークをより減少させ、微細ルール
のＬＳ Ｉの安定供給を図る事にある。
酸化性膜θピンホール部から生じるシリコン基板■欠陥
をなくシ、電子特性の向上を図るも■である１本発明の
他の目的は、バーズビークをより減少させ、微細ルール
のＬＳ Ｉの安定供給を図る事にある。
Ｃ問題点を解決する為の手段〕
本発明の半導体装置Ｑ製造方法は、半導体基板表面の第
１酸化膜上に２層もしくは多層の耐酸化性膜を成長させ
る工程と、該耐酸化性膜をドライエツチャーでパターニ
ングした後選択酸化し分離用のフィールド酸化膜を形成
する工程を具備し、前記耐酸化性膜の単層厚みと第１酸
化膜の厚み比が、それらのドライエツチングレート比よ
ｔ）４大きい事を特徴とする。
１酸化膜上に２層もしくは多層の耐酸化性膜を成長させ
る工程と、該耐酸化性膜をドライエツチャーでパターニ
ングした後選択酸化し分離用のフィールド酸化膜を形成
する工程を具備し、前記耐酸化性膜の単層厚みと第１酸
化膜の厚み比が、それらのドライエツチングレート比よ
ｔ）４大きい事を特徴とする。
以下、実施例に基づき本発明の詳細な説明する。
第１図−αに於ｉて、ＰあるｉはＮウェルを形成したシ
リコン基板１を熱酸化して下地シリコン酸化膜２を約４
００Ｘ形成した後、減圧気相成長炉で第１のシリコン蒙
化膜９ｆｔ約７０ＯＡ成長させた後ウェハー表面をブラ
シでスクラバー処理し、再び同様に約７００ Ｘｏ第２
シリコン窪化膜１０を成長し、スクラバー処理した後更
に帆３θシリコン窒化膜１１ｆｆｉ７００ム成長させて
から、ホトレジスト５でパターニングする０次に帆１図
−す■如くホトレジスト５をマスクにして素子領域以外
のシリコン窒化膜９ 、１（１、１１を、０ｍ４ｔｏｒ
ｒ ＣＦ。
リコン基板１を熱酸化して下地シリコン酸化膜２を約４
００Ｘ形成した後、減圧気相成長炉で第１のシリコン蒙
化膜９ｆｔ約７０ＯＡ成長させた後ウェハー表面をブラ
シでスクラバー処理し、再び同様に約７００ Ｘｏ第２
シリコン窪化膜１０を成長し、スクラバー処理した後更
に帆３θシリコン窒化膜１１ｆｆｉ７００ム成長させて
から、ホトレジスト５でパターニングする０次に帆１図
−す■如くホトレジスト５をマスクにして素子領域以外
のシリコン窒化膜９ 、１（１、１１を、０ｍ４ｔｏｒ
ｒ ＣＦ。
十０１プラズマで約１２０秒エツチングした。この時シ
リコン窒化膜９ 、１０ 、１２にはピンホール６があ
ったにも係らずエツチング後では従来の様にシリコン基
板ｌまでエツチングされてしまう欠陥の発生はなく、下
地のシリコン酸化膜２にエッチピット８が出るだけであ
り、このエッチピットは次工程の厚ｉフィールド酸化膜
の形成の際に、はとんど緩衝されて間琶なくなり、バー
ズビークも０．５μｍ程度であった。この後、シリコン
窒化膜は熱リン酸で除去し、素子領域にＭＯ日トランジ
スター等を形成した。
リコン窒化膜９ 、１０ 、１２にはピンホール６があ
ったにも係らずエツチング後では従来の様にシリコン基
板ｌまでエツチングされてしまう欠陥の発生はなく、下
地のシリコン酸化膜２にエッチピット８が出るだけであ
り、このエッチピットは次工程の厚ｉフィールド酸化膜
の形成の際に、はとんど緩衝されて間琶なくなり、バー
ズビークも０．５μｍ程度であった。この後、シリコン
窒化膜は熱リン酸で除去し、素子領域にＭＯ日トランジ
スター等を形成した。
以上本発明の一実施例を説明したが、この他、第１のシ
リコン窒化膜を成長したあとにＯｍあるいはＨｌｏ
雰囲気で酸化しピンホールｆ：埋めてからＫ ２ ｓ
Ｋ ａのシリコン窒化膜を積層してやれば全ての層を同
じ厚さにしてやる必要もなく２層でも可能となる。又ド
ライエツチングは、ＣＰ４十Ｏｌガスで行ったが、Ｅ１
？ｂ−１−Ｈ＃あるいｉｉ ＭＥ’畠６一 でやれば選択比が大きくなり、下地シリコン酸化膜をよ
り薄く、シリコン窒化膜を厚く出きバーズビークがより
低減される。
リコン窒化膜を成長したあとにＯｍあるいはＨｌｏ
雰囲気で酸化しピンホールｆ：埋めてからＫ ２ ｓ
Ｋ ａのシリコン窒化膜を積層してやれば全ての層を同
じ厚さにしてやる必要もなく２層でも可能となる。又ド
ライエツチングは、ＣＰ４十Ｏｌガスで行ったが、Ｅ１
？ｂ−１−Ｈ＃あるいｉｉ ＭＥ’畠６一 でやれば選択比が大きくなり、下地シリコン酸化膜をよ
り薄く、シリコン窒化膜を厚く出きバーズビークがより
低減される。
本発明の効果は、選択酸化２行う際のシリコン窒化膜を
多層にする事により、半導体基板への欠陥発生を防止し
、バーズビークの成長を抑えたものであり、メモリー等
のＬＳＩθ微細化と安定供給が図れる。
多層にする事により、半導体基板への欠陥発生を防止し
、バーズビークの成長を抑えたものであり、メモリー等
のＬＳＩθ微細化と安定供給が図れる。
第１図（ａ） （６）は本発明の半導体装置の製造工程
の断面図、第２図、第３図（ｄ） （ｂ）は従来○半導
体装置の製造１稲Ｑ断面図。 １・・・半導体基板 ２・・・シリコン酸化膜 ３ 、９ 、１１３ 、１１・・シリコン賭化膜４・・
・フィールド酸化膜 ５・１ホトレジスト ６・・−シリコン窒化膜ピンホール ７−・・半導体基板のエッチビット ８・・争シリコン酸化膜のエッチビット以 上
の断面図、第２図、第３図（ｄ） （ｂ）は従来○半導
体装置の製造１稲Ｑ断面図。 １・・・半導体基板 ２・・・シリコン酸化膜 ３ 、９ 、１１３ 、１１・・シリコン賭化膜４・・
・フィールド酸化膜 ５・１ホトレジスト ６・・−シリコン窒化膜ピンホール ７−・・半導体基板のエッチビット ８・・争シリコン酸化膜のエッチビット以 上
Claims (1)
- 半導体基板表面の第１酸化膜上に２層もしくは多層の耐
酸化性膜を成長させる工程と、該耐酸化性膜をドライエ
ツチヤーでパターニングした後選択酸化し分離用のフィ
ールド酸化膜を形成する工程を具備し、前記耐酸化性膜
の単層厚みと第１酸化膜の厚み比が、それらのドライエ
ッチングレート比よりも大きい事を特徴とする半導体装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19914085A JPS6260232A (ja) | 1985-09-09 | 1985-09-09 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19914085A JPS6260232A (ja) | 1985-09-09 | 1985-09-09 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6260232A true JPS6260232A (ja) | 1987-03-16 |
Family
ID=16402808
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19914085A Pending JPS6260232A (ja) | 1985-09-09 | 1985-09-09 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6260232A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5093277A (en) * | 1989-03-09 | 1992-03-03 | Mitsubishi Denki Kabushiki Kaisha | Method of device isolation using polysilicon pad LOCOS method |
-
1985
- 1985-09-09 JP JP19914085A patent/JPS6260232A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5093277A (en) * | 1989-03-09 | 1992-03-03 | Mitsubishi Denki Kabushiki Kaisha | Method of device isolation using polysilicon pad LOCOS method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0216574B2 (ja) | ||
| US5061653A (en) | Trench isolation process | |
| JPS6214439A (ja) | 半導体装置の製造方法 | |
| JPS6260232A (ja) | 半導体装置の製造方法 | |
| JPH05849B2 (ja) | ||
| JPS59135743A (ja) | 半導体装置およびその製造方法 | |
| JPS60158642A (ja) | 半導体装置 | |
| US11961740B2 (en) | Manufacturing method for integrating gate dielectric layers of different thicknesses | |
| JPS5854651A (ja) | 半導体装置の製造方法 | |
| JPH0210729A (ja) | フィールド絶縁膜の形成方法 | |
| JPH01205553A (ja) | 素子間分離方法 | |
| JPS6161539B2 (ja) | ||
| JPS62296537A (ja) | 選択酸化膜の製造方法 | |
| JPS62219961A (ja) | 薄膜型ｍｏｓ構造半導体装置の製造法 | |
| JPH0230160A (ja) | 半導体装置 | |
| JPS6260231A (ja) | 半導体装置の製造方法 | |
| JPH03229421A (ja) | 半導体装置の製造方法 | |
| JPS6265426A (ja) | 半導体への溝又は穴あけ方法 | |
| JPS60128633A (ja) | 半導体装置ならびにその製造方法 | |
| JPH08236608A (ja) | 半導体装置の製造方法 | |
| JPS58157137A (ja) | 半導体装置の製造方法 | |
| JPH04356944A (ja) | 半導体装置およびその製造方法 | |
| JPS5918655A (ja) | 半導体装置の製造方法 | |
| JPS6387742A (ja) | 半導体装置の製造方法 | |
| JPH04137624A (ja) | 半導体装置の製造方法 |