DE2441170A1 - Verfahren zur herstellung einer halbleiteranordnung - Google Patents

Verfahren zur herstellung einer halbleiteranordnung

Info

Publication number
DE2441170A1
DE2441170A1 DE2441170A DE2441170A DE2441170A1 DE 2441170 A1 DE2441170 A1 DE 2441170A1 DE 2441170 A DE2441170 A DE 2441170A DE 2441170 A DE2441170 A DE 2441170A DE 2441170 A1 DE2441170 A1 DE 2441170A1
Authority
DE
Germany
Prior art keywords
layer
masking layer
silicon
cavity
radiation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE2441170A
Other languages
English (en)
Other versions
DE2441170C2 (de
Inventor
Peter William Dellar Webb
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of DE2441170A1 publication Critical patent/DE2441170A1/de
Application granted granted Critical
Publication of DE2441170C2 publication Critical patent/DE2441170C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • H01L21/7621—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region the recessed region having a shape other than rectangular, e.g. rounded or oblique shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/051—Etching
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/085—Isolated-integrated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/106—Masks, special
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/117—Oxidation, selective
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/143—Shadow masking

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Element Separation (AREA)
  • Bipolar Transistors (AREA)
  • Weting (AREA)

Description

Verfahren zur Herstellung einer Halbleiteranordnung .
Die Erfindung bezieht sich auf ein Verfahren zur Herstellung einer Halbleiteranordnung, bei dem in einem aus Silicium bestehenden Teil eines Körpers eine Oxidschicht gebildet wird, die örtlich von einer Oberfläche dieses Teiles her in diesen Siliciumteil über wenigstens einen Teil ihrer Dicke versenkt ist, welches Verfahren die folgenden Schritte umfasst: das Anbringen einer ersten Maskierungsschicht örtlich auf der Oberfläche, welche Maskierungsschicht das unterliegende Silicium gegen Oxidation schützt; die Bildung einer Aushöhlung in dem Siliciumteil an der Stelle der anzubringenden versenkten Oxidschicht, und die Bildung der versenkten Oxidschicht durch eine Oxidationsbehandlung an der Stelle, an der das Silicium nicht
509811/0772
PHB.32 366. - 2 - ' ^
maskiert wird. Ein derartiges Verfahren kann bei der Herstellung verschiedener Halbleiteranordnungen, z.B. diskrete Transistoren oder integrierte Schaltungen, verwendet werden.
In den britischen Patentschriften 1 208 576 - 1 208 und in den britischen Patentschriften 1 235 177-1 235 179 sind Verfahren zur Herstellung einer Halbleiteranordnung beschrieben, bei denen eine Oberfläche eines aus Silicium bestehenden Teiles eines Körpers einer Oxidationsbehandlung unterworfen wird, während die genannte Oberfläche selektiv gegen Oxidation durch eine darauf angebrachte Maskierungsschicht maskiert ist. An der Stelle des nicht maskierten Teiles der genannten Oberfläche wächst ein Oxid des Siliciums in dem Silicium an zur Bildung einer Siliciumoxidschicht, die wenigstens über einen Teil ihrer Dicke in den Teil des Siliciumkörpers versenkt ist. Eine derartige örtliche
Oxidation ,von Silicium ist unter der abgekürzten Bezeichnung "LOCOS" bekannt und wurde in einem Artikel von Appels und " Kooi und anderen unter dem Titel "Local oxidation of silicon and its application in semiconductor device technology" in Philips Research Reports, 25, Nr. 2 (April 197O), Seiten 118 - 132 beschrieben.
Die Maskierungsschicht besteht z.B. aus Siliciumnitrid oder aus Siliciumnitrid auf einer dünnen Siliciumoxidschicht (mit einer Dicke von einigen Hundert A).
Wie in der britischen Patentschrift 1 208 577 beschrieben ist, kann die Siliciumoxidschicht über mehr als
509811/0772
PHB.32 366.
■-3" 244117d5'8·7*'-
die Hälfte ihrer Dicke in das Silicium versenkt werden, wenn der nicht maskierte Teil der Oberfläche nicht nur einer Oxidationsbehandlung, sondern auch noch einer Materialentfernungsbehandlung unterworfen wird. Es ist bekannt, eine Aushöhlung in der Oberfläche an der Stelle zu bilden, an der die versenkte Siliciumoxidschicht gebildet werden muss· Eine derartige Aushöhlung kann dadurch gebildet werden, dass vor der Oxidation Silicium von dem genannten nicht maskierten Teil der· Oberfläche abgeätzt wird. Die Aushöhlung '■ kann auch dadurch gebildet werden, dass der nicht maskierte Teil oxidiert und das gebildete Siliciumoxid weggeätzt wird, wonach dann die genannte Siliciumoxidschicht dadurch gebildet wird, dass aufs neue oxidiert wird.
Die Tiefe einer derartigen Aushöhlung kann entsprechend der gewünschten Dicke der Oxidschicht gewählt ι · ■ ■
werden, so dass die Oxidschicht Über praktisch ihre ganze Dicke in den Teilen des Siliciumkörpers versenkt ist. Siliciumoxid weist ein spezifisches Volumen auf, das etwa gleich dem Zweifachen des spezifischen Volumens des SiIiciums ist, aus dem dieses Siliciumoxid durch Oxidation erhalten ist, so dass eine Aushöhlung mit einer Tiefe von etwa 1 /um erforderlich ist, um eine 2/um dicke Oxidschicht völlig zu versenken. Auf diese Weise kann eine praktisch ebene Oberfläche aus Siliciumoxid und Silicium in der hergestellten Halbleiteranordnung erhalten werden» Die nach der Oxidation erhaltene Oberfläche ist aber nicht völlig eben,
509 81 1/0.772
PHB.32 366«
- «·- 2A41170 15·8·74.
weil am Rande der Oxidschicht, der an die genannte Maskierungs· schicht grenzt, eine kleine Erhöhung gebildet werden wird. Diese kleine Erhöhung wird wegen der Form ihres Querschnittes auch als "Vogelkopf" bezeichnet; die Erhöhung wird infolge des grösseren spezifischen Volumens von Siliciumoxid bei der an den Seitenwänden der Aushöhlung erfolgenden lateralen Oxidation gebildet. Diese Erscheinung wurde bereits von
Appels und Paffen-in:"Philips Research Reports", Heft 26, Nr. 3» (Juni 1971),. Seiten 157 - 165 beschrieben. Venn die gegen Oxidation maskierende Schicht eine zusammengesetzte Schicht aus Siliciumnitrid a^lf Siliciumoxid ist, wird neben dem "Vogelkopf" ein Oxid "Schnabel" gebildet. Das Vorhandensein dieses Schnabels lässt sich durch eine zusätzliche Zufuhr von Sauerstoff erklären, die seitlich durch die dünne Oxidschicht der zusammengesetzten Maskierungsschicht
hin erfolgt.
Obgleich im allgemeinen diese "Vogelköpfe" und Oxid-"Schnäbel" die Anwendung von LOCOS-Techniken nicht verhindern, wird es bei gewissen Anwendungen vorteilhaft sein, die Grosse des "Vogelkopfes" herabzusetzen.
Nach der vorliegenden Erfindung ist ein Verfahren der eingangs genannten Art dadurch, gekennzeichnet, dass die Seitenwände der Aushöhlung mit einer zweiten Maskierungsschicht, die das unterliegende Silicium vor Oxidation schützt, überzogen werden, und dass der Boden der Aushöhlung der Oxidationsbehandlung unterworfen wird. Durch diese Anwendung
5098Ί1/077 2
• . ■ PHB.32
- 5 - '15.8.74.
einer solchen zweiten Maskierungsschicht kann die Grosse angewachsener Oxid-"Vogelköpfe" erheblich herabgesetzt oder kann die Bildung dieser "Vogelköpfe" sogar verhindert werden. Man kann in der zweiten Maskierungsschicht ein ähnliches Material anwenden wie in der ersten Maskierungsschicht. .
Vorzugsweise wird die zweite Maskierungsschicht
derart angebracht, dass sie sich der ersten Maskierungsschicht' anschliesst, so dass laterale Oxidation über die ganze Seitenwand der Aushöhlung gehemmt wird.
Unter Verwendung der ersten Maskierungsschicht als Aetzraaskierungsschicht kann die Aushöhlung auf einfache Weise durch eine Aetzbehandlung gebildet werden, während deren eine seitliche Aetzung an der Seitenwand der Aushöhlung unter dem Rande der ersten Maskierungsschicht stattfindet, so dass der genannte Rand seitlich über der genannten Aushöhlung hervorragt,
Ein derartiger hervorragender Maskierungsschichtrand kann dann nach einer bevorzugten Ausführungsform zusammen mit einem positiven strahlungsempfindlichen Lack zur Bildung der·zweiten Maskierungsschicht auf den Seitenwänden der Aushöhlung verwendet werden, ohne dass.eine äussere Maske in bezug auf das Muster der ersten Maskierungsschicht und auf die bereits angebrachte Aushöhlung ausgerichtet zu werden braucht. In diesem Zusammenhang sei auf die britische Patentschrift 1 311 509 verwiesen, in der ein Verfahren zum Aetzen einer Oberfläche unter Verwendung einer Maske beschrieben
509811/0772
ist, die einen Teil der Oberfläche gegen das Aetzmittel maskiert, wpbei die zu ätzende Oberfläche mit dieser Maske in Form einer Aetzmaskierungsschicht versehen wird, die für Strahlung undurchlässig ist, die in einem nächsten Schritt des Verfahrens zur Belichtung eines Photolackes verwendet wird. Dabei wird eine Behandlung entweder während des Anbringens der Maske oder in·einem darauffolgenden Schritt durchgeführt, mit deren Hilfe eine Aussparung zwischen einem Rand der Maskierungsschicht und dem unterliegenden Teil der Oberfläche gebildet wird, wonach die Maskierungsschicht und der nicht maskierte .Teil-der Oberfläche mit einem positiven Photolack überzogen wird, der bis in die genannte Aussparung unter dem Rande der Maskierungsschicht vordringt. Wenn die genannte Strahlung auf die Oberfläche gerichtet wird, um den Photolack zu belichten, wird der Photolack in der genannten Aussparung gegen die Einwirkung der Strahlung durch den'Rand der Maskierungsschicht abgeschirmt. Der belichtete Teil des Photolacks wird dann entfernt, damit der zu ätzende Teil der Oberfläche freigelegt wird, wonach der freigelegte Teil der Oberfläche geätzt wird.
In der vorliegenden Anmeldung ist unter einem
positiven strahlungsempfindlichen Lack ein strahlungserapfindlicher Lack (Resist) zu verstehen, von dem eine Schicht erhalten werden kann, von der, nachdem sie der betreffenden Strahlung, für die der Lack empfindlich ist, ausgesetzt . worden ist, die bestrahlten Teile besser als die u**'
5098Ί 1/0772
PHB. 32 366» - 7 - ' 15.8.74.
Teile in "bestimmten Lösungsmitteln löslich sind. Es sind mehrere positive strahlungsempfindliche Lacke, insbesondere Photolacke (Photoresists), käuflich erhältlich.
Nach der Bildung der Aussparung kann nach der zuletztgenannten bevorzugten Ausführungsform die zweite Maskierungsschicht auf folgende Weise gebildet werden:
Eine Schicht des Materials der zweiten Maskierungsschicht wird auf der ersten Maskierungsschicht sowie in der Aushöhlung, einschliesslich der Seitenwände der Aushöhlung, angebracht} das Material der zweiten Maskierungsschicht wird mit einem positiven'strahlungsempfindlichen Lack überzogen, wobei dieser Lack auch bis unterhalb des hervorragenden Randes der Maskierungsschicht vordringt? die Strahlung wird auf die Oberfläche des strahlungsempfindlichen Lackes gerichtet, um diesen Lack zu belichten, wobei ι ■ ■ .
der Lack auf den Seitenwänden der Aushöhlung unterhalb des genannten hervorragenden Randes gegen Belichtung abgeschirmt wird; der bestrahlte Lack wird entfernt und das Material der zweiten Maskierungsschicht wird an den Stellen, an denen diese Schicht nicht mit dem Lack überzogen ist, weggeätzt, wobei der verbleibende Lack, der sich auf dem Teil des Materials der zweiten Maskierungsschicht auf den Seitenwänden der Aushöhlung befindet, als Aetzmaske dient,
Venn die erste Maslcierungsschicht aus einem Material, wie Siliciixmnitrid, besteht, kann die Maskierungsschicht ungenügend durchlässig sein, um an sich einen als der
50981 1/0772
PHB. 32 366.
-β - ■ 15.8.
strahlungsempfindliche Lack verwendeten Photolack unter ihrem hervorragenden Rand.gegen die anzuwendende Strahlung abzuschirmen« Vorzugsweise wird in diesem Falle eine dünne undurchsichtige Schicht, z.B. aus einem Metall, wie Aluminium oder Chrom, vor dem Anbringen des Photolacks auf der Maskierungsschicht und in der Aussparung niedergeschlagen, so dass während der Bestrahlung die undurchsichtige auf der Maskierungsschicht befindliche Schicht dafür sorgt, dass der Photolack auf der Seitenwand der Aussparung gegen die
Bestrahlving abgeschirmt wird»
Die zweite Maskierungsschicht kann aus einem Material bestehen, das in der hergestellten Halbleiteranordnung ■ aufrechterhalten werden kann, oder diese Schicht kann nach einer bevorzugten Ausführungsform aus einem Material bestehen, das während der Oxidationsbehandlung in ein, z.B. isolierendes,
Oxid umgewandelt3 wird, das in der hergestellten Halbleiteranordnung aufrechterhalten wird. Vorzugsweise wird zu diesem Zweck in der zweiten Maskierungsschicht Siliciumnitrid verwendet. Die zweite Maskierungsschicht kann nach einer günstigen Ausführungsform genügend dünn sein, damit während der Oxidationsbehandlung die ganze Schicht in ein isolierendes Oxid umgewandelt wird. Dabei kann gegen Ende der Oxidationsbehandlung ein wenig unterliegendes Silicium an den Seitenwänden der Aushöhlung oxidiert werden. Auf diese Weise kann der Siliciumteil,* der von der ersten Maäkierungsschicht maskiert war, seitlich von in situ gebildetem Siliciumoxid begrenzt werden.
509811/077 2
PHB. 32 366. • -9 - 15.8.72U
Die Erfindung wird nachstehend beispielsweise an Hand der Zeichnung näher erläutert. Es zeigen*
Fig. 1 und 2 Querschnitte durch einen Teil eines Siliciumkörpers während der ersten Stufe der Herstellung einer Halbleiteranordnung unter Verwendung von LOCOS-Techniken;
Fig, 3 und h Querschnitte durch einen dem Teil nach Fig. 1 und 2 entsprechenden Teil.nach einem üblichen LOCOS-Oxidationsschritt, wobei angewachsene "Vogelköpfe" und "Schnäbel" aus Oxid dargestellt sind}
Fig. 5 his 8 Querschnitte durch einen Teil des Halbleiterkörpers nach Fig. 2 während darauffolgender Beai'beitungs— schritte unter Verwendung einer neuen LOCOS-Technik gemäss der vorliegenden Erfindung;
Fig. 9 einen Querschnitt durch einen Teil des Körpers nach den Fig. 1, 2, 5» 6, 7 und S nach Oxidation, und
Fig. 10 einen Querschnitt durch einen Bipolartransistor, der durch ein Verfahren erhalten ist, von dem die Fig. 1, 2, und 5 bis 9 verschiedene Stufen zeigen.
Bei dem nun zu beschreibenden LOCOS-Verfahren wird eine Siliciumnitridschicht 1 auf einer Hauptoberfläche 2 eines einkristallinen Siliciumkörpers 3 niedergeschlagen. Das Siliciumnitrid kann aus einem strömenden Gas, das z.B. Silan und Ammoniak enthält, niedergeschlagen werden, während der Siliciumkörper auf einer Temperatur von z.B. etwa 8'QO0C gehalten wird. Die Dicke der Schicht kann z.B. 0,15/um sein. In Fig„ 1 ist nur ein Teil des Körpers 3 und der Schicht 1 dargestellt.
5098 1 1 / 0.77 2
PHB. 32 366. - 10 ~ 15.8.72W
Dann wird eine Oxidschicht 4 auf der Nitridschicht 1, z.B. durch thermische Oxidation des Nitrids oder durch Niederschlagen, gebildet. Im Falle niedergeschlagenen Oxids kann die Schicht k eine Dicke· von z.B. 0,2/ura aufweisen» Durch'Anwendung einer photolithographischen Aetztechnik wird die Oxidschicht k selektiv entfernt, wodurch eine Oxidmaske auf der Schicht 1 erhalten wird, um ein gewünschtes Muster in der Siliciuninitridschicht zu definieren. Unter Verwendung dieser Oxidmaske als Aetzmaske wird die Nitridschicht T durch Aetzen in Phosphorsäure selektiv entfernt. Das verbleibende Nitrid dient dann als Aetz- iind Oxidationsmaskierungsschicht beim örtlichen Aetzen und Oxidieren des Teiles 3 des SiliciumlcBrpers,
Fig. 2 zeigt eine derartige Maskierungsschicht 5 in Form einer istliierten Insel,
In der Oberfläche 2 des Teiles 3 des Siliciumkörpers wird nun durch ¥egätzen des freigelegten Siliciums eine Aushöhlung in Form einer Nut 6 gebildet. Die Tiefe der Nut 6 wird in Uebereinstimmung mit der Dicke des in situ zu bildenden versenkten Oxids und·mit dem gewünschten Oberflächenprofil des Siliciums und des Oxids gewählt. Um das in situ gewachsene Oxid völlig zu versenken, ist eine Nuttiefe gleich etwa der Hälfte der Oxiddicke erforderlich.
Das erhaltene Profil der Siliciumoberflache 2, 7 void die Nitridmaakierimgsschicht 5 sind in Fig. 2 dargestellt. Statt das freigelegte Silicium zur Bildung dieser vertieften
50981.1/077 2
. · . ...'■" PHB.32 366. - 11 - 15.8.74.
Oberfläche zu ätzen, körinte das freigelegte Silicium auch oxidiert werden, um eine Oxidschicht teilweise in die Oberfläche zu versenken, wonach diese Oxidschicht weggeätzt werden kann, um dieselbe Oberflächenstruktur 2, 7 wie nach Fig. 2 zu erhalten. Dieses andere Verfahren umfasst jedoch einen zusätzlichen Oxidationsschritt.
Bei einem üblichen LOCOS-Verfahren wird die vertiefte Siliciuraoberfläche 2 , 7 nach Fig. 2 anschliessend einer Oxidationsbehandlung unterworfen, z.B. dadurch, dass sie feuchtem Sauerstoff bei einer Temperatur von 1OOO°C ausgesetzt wird. Die Nidridmaskierungsschicht 5 maskiert den verbleibenden Teil 2 der ursprunglichen Siliciumoberflache gegen Oxidation, während das Siliciumoxid in dem unmaskierten vertieften Teil 7 zur Bildung einer in den Teil 3 des Siliciumkörpers versenkten Siliciumoxidschicht 8 anwächst. Die erhaltene Struktur ist in Fig. 3 dargestellt. Die. Oxidschicht 8 umgibt seitlich einen mesaförmigen Oberflächenteil des Teiles 3. Die ursprüngliche vertiefte Oberfläche 2, 7 ist mit gestrichelten Linien angegeben. Es sei bemerkt, dass sich am Rande der Oxidschicht 8 ein kleiner Buckel 9 befindet;, der den Rand der Nitridmaskierungsschicht 5 heraufdrückt. In einem praktischen Beispiel, bei dem eine derartige 2/um dicke Oxidschicht 8 gebildet war, wurde eine Buckelhöhe von 0,8 /um über der Siliciumoberflache 2 gemessen. Im allgemeinen wird eine derartige Buckelhöhe während der darauffolgenden Aet^behandlung, z.B. beim Freilegen Von Kontakt-
50981 1/0772
32 366. - 12 - 15.8.72W
2U1170
fenstern für die Halbleiteranordnung, etwas herabgesetzt.
Fig. 4 zeigt eine etwas andere Struktur, die erhalten wird, wenn die Maskierungsschicht 5 aus Siliciumnitrid auf einer dünnen Siliciumoxidschicht 11 angebracht ist. In diesem Falle.hat sich ausser einem kleinen Buckel 9 am Rande der versenkten Oxidschicht 8 ein gewachsener Siliciumoxidschnabel gebildet. Die Buckel 9 werden als "Vogelköpfe" und der Schnabel 12 wird als "Vogelschnabel" bezeichnet; der Grund dazu geht' aus dem Querschnitt durch das Oxid nach Fig. k hervor. Im allgemeinen werden die Buckel 9 durch die Volumenvergrösserung während der lateralen Oxidation von den Seitenwänden der Nut 6 her erhalten, infolge der Tatsache, dass das gebildete Siliciumdioxid ein grSsseres spezifisches Volumen als das ursprungliche Silicium aufweist. Der Schnabel 12 wird durch bescKleunigte laterale Oxidation entlang der Oxidschicht 11 unter der Nitridschicht 5 wegen der Diffusion von Sauerstoff über das Oxid erhalten.
Bei dem folgenden LOCOS-Verfahren nach der Erfindung werden aber Massnahmen getroffen, um die Oxidation von Silicium an der Seitenwand der·Nut 6 in bezug auf die am Boden der Nut 6 herabzusetzen.
Fig, 5 zeigt in vergrössertem Masstab den Teil der im Block 15 der Fig, 2 dargestellten Struktur, der erhalten ist, nachdem eine weitere Sili'ciumnitridschicht 16 auf der Maskierungsschicht 5 (nachstehend als die erste Maskierungsschicht bezeichnet) und auf der ganzen freigelegten Silicium-
509811/0772
PHB.32 366. - 13 -' 15.8.72U
Oberfläche der Nut 6 angebracht ist. Auf dieser Nitridschicht ist eine Oxidschicht 17 angebracht, Wie nachstehend beschrieben wird, wird ein Teil dieser Oxidschicht 17 danach als Aetzmaske während einer Aetzbehandlung zur Entfernung der zweiten Ititridfschicht 16 verwendet, ausgenommen an der Stelle, an der diese sich auf der Seitenwand der Nut 6 unter dem hervorragenden Rand der ersten Maskierungsschicht 5 befindet. · Um dies zu erreichen, werden die folgenden Schritte durchgeführt,
Wie in Fig. 6 dargestellt ist, wird ein Metall, z.B. Aluminium oder Chrom, im Vakuum zur Bildung einer dünnen Schicht 18 auf der Oberfläche der Schicht 16, 17 niedergeschlagen. Die ganze erhaltene Oberfläche wird auf übliche Weise mit einer Schicht aus einem üblichen positiven Photolack 19 überzogen, die bis unterhalb des hervorragenden. Randes vordringt. Dann wird Ultraviolettstrahlung auf die Oberfläche der Photolackschicht· 19 gerichtet, die auf diese Weise der Strahlxing ausgesetzt wird, ausgenommen an der Stelle, an der sie unter dem genannten hervorragenden Randabgeschirmt wird. Um dafür zu sorgen, dass die Ultraviolettstrahlung nicht bis zu dem Lack auf den Seitenwänden der Nut unter dem hervorragenden Rand vordringt, ist die dünne Schicht 18 zur Bildung einer undurchscheinenden Schicht auf den Nitrid- und Oxidschichten 5} ^» 16 und 17 angebracht. Der belichtete Photolack wird danach durch Lösen in einem üblichen Lösimgsmittel entfernt und die so belichtete undurchscheinende Schicht .18 v/ird durch Aetzen entfernt«
509811/077 2
PHB.32 366. - i4 - 15.8.74. .
Fig, 7 zeigt die erhaltene Struktur.
Unter Verwendung des verbleibenden Photolacks 19 als Aetzmaske wird die Oxidschicht 17» an der Stelle, an der sie belichtet ist, anschliessend durch Aetzen entfernt, so dass die Schicht 17 nur an der Seitenwand der Nut 6 unter dem hervorragenden Rand zurückbleibt. Nach der Entfernung des verbleibenden Photolacks und unter Verwendung der verbleibenden Oxidschicht 17 als Aetzmaske wird dann die zweite Nitridschicht 16 an der Stelle, an der sie belichtet ist, . durch Aetzen in heisser Phosphorsäure entfernt, so dass die Schicht 16 nur auf den Seitenwanden der Nut 6 unter dem hervorragenden Rand zurückbleibt. Fig. 8 zeigt die erhaltene Struktur. Dabei ist eine zweite Maskierungsschicht 16 aus Siliciumnitrid auf den Seitenwänden der Nut 6 erhalten, die sich der ersten Nitridschicht 5 anschliesst und den Boden der Nut 6 für die Oxidationsbehandlung frei lässt. Die profilierte Siliciumoberflache 2, 7 wird dann einer Oxidationsbehandlung unterworfen, z.B. dadurch, dass sie feuchtem Sauerstoff bei einer Temperatur von 10000C ausgesetzt wird. Während der Oxidation bildet sich Siliciumoxid an der Stelle, an der die Siliciumoberfläche auf dem Boden der Nut 6 freigelegt wird, wobei eine Siliciumoxidschicht 8 gebildet wird, die in den Teil 3 des Siliciumkörpers versenkt· ist und einen mesaförmigen Siliciumteil 10 lateral tireschliesst, Der verbleibende Oberflächenteil 2 auf diesem mesaförmigen Teil 10 wird gesexi die Oxidation dtirch die Nitrid schicht 5 maskiert,
50981 1/0772
PHB.32 366. - 15 - 15.8.74.
wobei nur ein Teil der Dicke der Schicht 5 durch die Oxidation in Siliciumoxid umgewandelt wird. Die Oxidation an der Seitenwand der Nut 6 wird durch die Nitridschicht 16 gehemmt. Die Dicke dieser■Nitridschicht 16 kann derart gewählt werden, dass die ganze Schicht 16 gegen Ende der Oxidationsbehandlung in Siliciumoxid umgewandelt ist. Dabei kann gegen Ende der . Oxidationsbehandlung die angrenzende Siliciumseitenwand der Nut 6 oxidiert werden, so dass der Rand der Schicht 8 neben dem Silicium-Mesateil 10 mit dem gewachsenen Oxid der Schicht homogen ist. "' ·
Die Oxidationsgeschwindigkeit von Siliciumnitrid hängt von der Dichte der gebildeten■Nitridschicht ab, aber ist im allgemeinen etwa 1/30 bis 1/50 der Oxidationsgeschwindigkeit von Silicium, Es hat sich herausgestellt, dass während des Anwachsens einer 2 /um dicken Oxidschicht durch Umwandlung des unmaskierten Siliciums etwa 700 bis 800 A Siliciumnitrid, das aus Silan und Ammoniak gebildet wird, oxidiert wird. Daher ist es beim Anwachsen der Schicht 8 zu einer Dicke von etwa 2 /um zu bevorzugen, dass die zweite Nitridschicht 16 eine Dicke zwischen 700 und 800 A* aufweist. Um eine derartige Dicke auf den Seitenwänden der Nut 6 -unter dem hervorragenden Rand der Schicht 5 zn erhalten, hat es sich als notwendig erwiesen, Siliciumnitrid derart niederzuschlagen, dass eine grßssere Dicke .auf dem Boden der Nut 6 erhalten wird (siehe Fig. 5). .
Die nach der Oxidationsbehandlung erhaltene Silicium-
509811/0772
PHB,32 366.
oxidschicht ist schematisch in Fig. $ dargestellt. Es sei bemerkt, dass eine ex-hebliche Herabsetzung der Höhe des in der Oxidschicht 8 gebildeten Buckels an seiner Grenze mit dem Siliciurn-Mesateil 10 erreicht ist. Eine noch flachere Oxid/Siliciumoberfläche ist auf diese Weise im Vergleich zu der Oberfläche nach den Fig. 3 void k erhalten. Die ursprüngliche profilierte Oberfläche 2, 7 ist in Fig. 9 mit gestrichelten Linien-angedeutet.
Eine derartige flachere LOCOS-Oxidschicht 8 kann bei diskreten Halbleiteranordnungen, z.B. Bipolar- und Feldeffekttransistoren, sowie für Schaltungselemente, wie Bipolartransistoren, Feldeffektanordnungen und Dioden in integrierten Schaltungen, verwendet werden. In integrierten Schaltungen kann eine derartige Schicht 8 zur Bildung von ( Isolierwänden zwischen Schaltungselementgebieten verwendet werden; z.B. kann die Schicht 8 durch eine Halbleiterschicht vom einen Leitfähigkeitstyp hin bis zu einem Substrat vom · entgegengesetzten Leitfähigkeitstyp oder bis zu einem isolierenden Substrat, z.B. aus Saphir, oder bis zu einer vergrabenen Schicht vom entgegengesetzten Leitfähigkeitstyp versenkt werden«
Fig. 10 zeigt beispielsweise eine derartige Schicht 8, die in eine η-leitenden epitaktische Schicht 20 auf einem n-leitenden Substrat 21 mit einer höheren spezifischen Leitfähigkeit versenkt ist. Nach der Oxidationsbehandlung zur Bildung der Schicht 8 werden ein p-leitendes Basisgebiet
509811/0772
ΓΗΒ.32 366. - 17 - ' .-15.8.7V.
und ein n~Er.iittergebiet 23 in dem Silicium-Mesateil 10 gebildet, derart, dass diese Gebiete an den Rand der versenkten gewachsenen Schicht 8 grenzen. Die η-leitende Schicht 2· und das Sxibstrat 21 bilden das Kollektorgebiet des Bipolartransistors, Danach werden Kontaktfenster in einer dünneren Siliciumoxidschicht freigelegt, die auf der Siliciumober— fläche gebildet ist, während Emitter- und Basis-Metallkontakt-. schichten 25 und 24 zur Kontaktierung der Emitter— und Basisgebiete 23 bzw. 22 angebracht werden. Diese Kontaktschichten 24 und 25 erstrecken sich über den Rand der Oxidschicht 8 und befinden sich grösstenteils auf der Oxidschicht 8. ¥egen ihres flachsten Randes kann die Oxidschicht 8 sehr dick sein, wobei die Kapazität zwischen den Kontakt schichten 24 und 25 und der η-leitenden epitaktisclien Schicht 20 ohne Gefahr vor der Bildung schwacher Stellen in der Metallisierung der Schichten 24 und 25 herabgesetzt werden, welche schwachen Stellen durch einen breiten oder hohen Buckel am Ramde der · Schicht 8 auftreten könnten.
Es dürfte einleuchten, dass- im Rahmen der Erfindung viele Abwandlungen möglich sind, Z.B. kann eine inesaf örmige Siliciumoxidschicht 8 dadurch gebildet weiden, dass" die Nut vor der Oxidation bis zu einem tieferen Niveau geätzt wird, so dass die dann gebildete Oxidschicht die Nut 6 nicht völlig ausfüllt. Die Herabsetzung der Höhe der "Vogelköpfe" könnte auch in diesem Falle in einer derartigen Mesa-LOCOS-Struktur, z.B. für eine Mikrowellendiode, noch vorteilhaft sein.
50981 1 /0772
PHB, 32366. - 18 - 15.8.74.
■ 2 U/l 170
Statt die erste Nitridschicht 5 direkt auf der Siliciurnoberfläche anzubringen, kann diese auf einer dünnen Oxidschicht auf der Siliciumoberflache angebracht werden. In diesem Falle kann gegebenenfalls die zweite Maskierungsschicht 16 derart angebracht werden, dass sie sich der Nitridschicht 5 anschliesst, um sowohl die Grosse eines "Vogelschnabels" sowie eines "Vogelkopfes" herabzusetzen.
509 81 1/0.772

Claims (1)

  1. I1HB.32366. - .19 - ■ 15.8.7**-.
    PATENTANSPRUECHE:
    1,J Verfahren zur Herstellung einer Halbleiteranordnung, bei dem in einem aus Silicium bestehenden Teil eines Körpers eine Oxidschicht gebildet wird, die örtlich von einer Oberfläche dieses Teiles her in diesen Siliciumteil über wenigstens einen Teil ihrer Dicke versenkt ist, welches . Verfahren die folgenden Schritte umfasst: das Anbringen einer ersten Maskierungsschicht örtlich auf der Oberfläche, welche Maskierungsschicht das unterliegende Silicium vor Oxidation schützt; die Bildung einer Aushöhlung in dem Siliciumteil an der Stelle der anzubringenden versenkten Oxidschicht, und die Bildung der versenkten Oxidschicht· durch eine Oxidationsbehandlung an der Stelle, an der das Silicium nicht maskiert wird, dadurch gekennzeichnet, dass die .Seitenwände der Aushöhlung mit einer zweiten Maskierungsschicht, die das unterliegende Silicium vor Oxidation schützt, überzogen werden, und dass der Boden der Aushöhlung der Oxidationsbehandlung unterworfen wird,
    2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die zweite Maskierungsschicht derart auf den Seitenwänden angebracht wird, dass diese zweite Maskierungsschicht ■sich der ersten Maskierungsschicht anschliesst» 3· Verfahren nach Anspruch 1 oder 2, bei dem die Aushöhlung durch eine Aetzbehandlung unter Verwendung der ersten Maskierungsschicht als Aetzmaskierungsschicht gebildet wird, wobei während dieser Aetzbehandlung eine laterale
    509811/0772
    FHB.32366. - 20 - . 15.8.74.
    Aetzung an den Seitenwinden der Aushöhlung unter dem Rand der Maskierungsschicht auftritt, so dass der genannte Rand seitlich über die genannte Aushöhlung hervorragt, dadurch gekennzeichnet, dass nach der Bildung der Aushöhlung das Material für die zweite Maskierungsschicht sowohl auf der ersten Maskierungsschicht als auch auf den Wänden der Aushöhlung angebracht wird, wonach das Material der zweiten Maskierungsschicht mit einem positiven strahlungsempfindlichen Lack überzogen wird, der bis unterhalb des hervorragenden Randes der Maskierungsschicht vordringt, während Strahlung zur Belichtung des strahlungsempfindlichen Lackes auf die Oberfläche der Lackschioht gerichtet wird, wobei der strahlungsempfindliche Lack auf der Seitenwand der Aushöhlung unter dem genannten hervorragenden Rand der ersten Maskierungsschicht gegen Bestrahlung abgeschirmt wird, wonach der bestrahlte Lack entfernt und das Material für die zweite Maskierungsschicht an der Stelle weggeätzt wird, an der es nicht mit dem strahlungsempfindlichen Lack überzogen ist, wobei der verbleibende Lack, der sich auf dem Teil des Materials der zweiten Maskierungsschicht befindet, der auf den Seitenwänden der Aushöhlung liegt, als Aetzmaske verwendet wird.
    h. Verfahren nach Anspruch 3, dadurch gekennzeichnet, dass während der Bestrahlung eines als der strahlungsempfindliche Lack verwendeten Photolacks eine dünne undurchscheinende Schicht auf der ersten Maskierungsschicht gebildet
    509811/0772
    FHB..Ί2366. - 21 - 1-5.8.7^.
    wird, um dafür zu sorgen, dass der Photolack auf der Seitenwand der Aushöhlung gegen die Bestrahlung atageschirmt wird,
    5. Verfahren nach Anspruch k, dadurch gekennzeichnet, dass die dünne undurchscheinende Schicht aus Metall besteht,
    6. · Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass während der Oxidationsbehandlung Material der zweiten Maskierungsschicht in ein isolierendes Oxid umgewandelt wird, das in der hergestellten Anordnung aufrechterhalten wird,
    7. Verfahren nach Anspruch 6, dadurch gekennzeichnet,. dass die zweite Maskierungsschicht genügend dünn ist, um während der Oxidationsbehandlung vollständig in ein isolierendes Oxid umgewandeld zu werden,
    8. Verfahren nach einem der vorangehenden Ansprüche,
    dadurch gekennzeichnet, dass die zweite Maskierungsschicht
    Siliciumnitrid enthält,
    9» Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die versenkte Siliciumoxid-schicht bis zu einer Dicke gleich etwa dem Zweifachen der Tiefe der genannten Aushöhlung gewachsen wird, um eine praktisch ebene Oberfläche für die Halbleiteranordnung zu erhalten.
    5098 11/0.77
    Leerseite
DE2441170A 1973-09-07 1974-08-28 Verfahren zur Herstellung einer Halbleiteranordnung Expired DE2441170C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
GB4213173A GB1437112A (en) 1973-09-07 1973-09-07 Semiconductor device manufacture

Publications (2)

Publication Number Publication Date
DE2441170A1 true DE2441170A1 (de) 1975-03-13
DE2441170C2 DE2441170C2 (de) 1984-07-12

Family

ID=10422998

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2441170A Expired DE2441170C2 (de) 1973-09-07 1974-08-28 Verfahren zur Herstellung einer Halbleiteranordnung

Country Status (5)

Country Link
US (1) US3958040A (de)
JP (1) JPS5342635B2 (de)
DE (1) DE2441170C2 (de)
FR (1) FR2243523B1 (de)
GB (1) GB1437112A (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3317222A1 (de) * 1982-05-20 1983-11-24 Hewlett-Packard Co., 94304 Palo Alto, Calif. Verfahren zum herstellen einer halbleiterstruktur
DE3225961A1 (de) * 1982-07-10 1984-01-12 Engl, Walter L., Prof. Dr.rer.nat., 5120 Herzogenrath Verfahren zum herstellen eines isolationsbereiches bei halbleiteranordnungen

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3961999A (en) * 1975-06-30 1976-06-08 Ibm Corporation Method for forming recessed dielectric isolation with a minimized "bird's beak" problem
US3966514A (en) * 1975-06-30 1976-06-29 Ibm Corporation Method for forming dielectric isolation combining dielectric deposition and thermal oxidation
JPS5246784A (en) * 1975-10-11 1977-04-13 Hitachi Ltd Process for production of semiconductor device
JPS5922381B2 (ja) * 1975-12-03 1984-05-26 株式会社東芝 ハンドウタイソシノ セイゾウホウホウ
JPS5396671A (en) * 1977-02-03 1978-08-24 Oki Electric Ind Co Ltd Manufacture of semiconductor device
NL7706802A (nl) * 1977-06-21 1978-12-27 Philips Nv Werkwijze voor het vervaardigen van een half- geleiderinrichting en halfgeleiderinrichting vervaardigd met behulp van de werkwijze.
JPS54115085A (en) * 1978-02-28 1979-09-07 Cho Lsi Gijutsu Kenkyu Kumiai Method of fabricating semiconductor
JPS5538084A (en) * 1978-09-11 1980-03-17 Nec Corp Semiconductor integrated circuit device
US4278705A (en) * 1979-11-08 1981-07-14 Bell Telephone Laboratories, Incorporated Sequentially annealed oxidation of silicon to fill trenches with silicon dioxide
US4271583A (en) * 1980-03-10 1981-06-09 Bell Telephone Laboratories, Incorporated Fabrication of semiconductor devices having planar recessed oxide isolation region
US4333965A (en) * 1980-09-15 1982-06-08 General Electric Company Method of making integrated circuits
EP0051488B1 (de) * 1980-11-06 1985-01-30 Kabushiki Kaisha Toshiba Verfahren zur Herstellung eines Halbleiterbauelements
US4506435A (en) * 1981-07-27 1985-03-26 International Business Machines Corporation Method for forming recessed isolated regions
US4454647A (en) * 1981-08-27 1984-06-19 International Business Machines Corporation Isolation for high density integrated circuits
US4454646A (en) * 1981-08-27 1984-06-19 International Business Machines Corporation Isolation for high density integrated circuits
US4372033A (en) * 1981-09-08 1983-02-08 Ncr Corporation Method of making coplanar MOS IC structures
US4563227A (en) * 1981-12-08 1986-01-07 Matsushita Electric Industrial Co., Ltd. Method for manufacturing a semiconductor device
US4443932A (en) * 1982-01-18 1984-04-24 Motorla, Inc. Self-aligned oxide isolated process and device
NL187373C (nl) * 1982-10-08 1991-09-02 Philips Nv Werkwijze voor vervaardiging van een halfgeleiderinrichting.
JPS5990925A (ja) * 1982-11-17 1984-05-25 Matsushita Electronics Corp 半導体装置の製造方法
US4407696A (en) * 1982-12-27 1983-10-04 Mostek Corporation Fabrication of isolation oxidation for MOS circuit
NL8401711A (nl) * 1984-05-29 1985-12-16 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting met een siliciumlichaam waarin plaatselijk een verzonken oxidelaag is aangebracht.
US4561172A (en) * 1984-06-15 1985-12-31 Texas Instruments Incorporated Integrated circuit fabrication method utilizing selective etching and oxidation to form isolation regions
US4538343A (en) * 1984-06-15 1985-09-03 Texas Instruments Incorporated Channel stop isolation technology utilizing two-step etching and selective oxidation with sidewall masking
US4583281A (en) * 1985-03-13 1986-04-22 General Electric Company Method of making an integrated circuit
US4631113A (en) * 1985-12-23 1986-12-23 Signetics Corporation Method for manufacturing a narrow line of photosensitive material
US4862232A (en) * 1986-09-22 1989-08-29 General Motors Corporation Transistor structure for high temperature logic circuits with insulation around source and drain regions
US4714685A (en) * 1986-12-08 1987-12-22 General Motors Corporation Method of fabricating self-aligned silicon-on-insulator like devices
US4797718A (en) * 1986-12-08 1989-01-10 Delco Electronics Corporation Self-aligned silicon MOS device
US4749441A (en) * 1986-12-11 1988-06-07 General Motors Corporation Semiconductor mushroom structure fabrication
US4903107A (en) * 1986-12-29 1990-02-20 General Electric Company Buried oxide field isolation structure with composite dielectric
US4923563A (en) * 1987-06-15 1990-05-08 Ncr Corporation Semiconductor field oxide formation process using a sealing sidewall of consumable nitride
US4760036A (en) * 1987-06-15 1988-07-26 Delco Electronics Corporation Process for growing silicon-on-insulator wafers using lateral epitaxial growth with seed window oxidation
DE3728348A1 (de) * 1987-08-25 1989-03-09 Siemens Ag Mehrlagenverdrahtung fuer hoechstintegrierte halbleiterbauelemente
JPH0227338A (ja) * 1988-07-15 1990-01-30 Konica Corp 写真フィルム用マガジン
US5443998A (en) * 1989-08-01 1995-08-22 Cypress Semiconductor Corp. Method of forming a chlorinated silicon nitride barrier layer
US5118641A (en) * 1990-09-13 1992-06-02 Micron Technology, Inc. Methods for reducing encroachment of the field oxide into the active area on a silicon integrated circuit
FR2672731A1 (fr) * 1991-02-07 1992-08-14 France Telecom Procede d'oxydation localisee enterree d'un substrat de silicium et circuit integre correspondant.
KR950021390A (ko) * 1993-12-29 1995-07-26 김주용 반도체 소자의 소자분리막 형성 방법
KR0149527B1 (ko) * 1994-06-15 1998-10-01 김주용 반도체 소자의 고전압용 트랜지스터 및 그 제조방법
US5861339A (en) * 1995-10-27 1999-01-19 Integrated Device Technology, Inc. Recessed isolation with double oxidation
US5726093A (en) * 1995-12-06 1998-03-10 Taiwan Semiconductor Manufacturing Company Ltd. Two-step planer field oxidation method
US7118991B2 (en) * 2004-04-01 2006-10-10 Delphi Technologies, Inc. Encapsulation wafer process
US9142400B1 (en) 2012-07-17 2015-09-22 Stc.Unm Method of making a heteroepitaxial layer on a seed area
US11646361B2 (en) 2021-03-04 2023-05-09 Globalfoundries U.S. Inc. Electrical isolation structure using reverse dopant implantation from source/drain region in semiconductor fin

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1208576A (en) * 1966-10-05 1970-10-14 Philips Electronic Associated Methods of manufacturing semiconductor devices
GB1235179A (en) * 1967-06-08 1971-06-09 Philips Electronic Associated Methods of manufacturing semiconductor devices
GB1235178A (en) * 1967-06-08 1971-06-09 Philips Electronic Associated Methods of manufacturing semiconductor devices
GB1235177A (en) * 1967-06-08 1971-06-09 Philips Electronic Associated Improvements in and relating to semiconductor devices
DE2133978A1 (de) * 1970-07-10 1972-01-13 Philips Nv Verfahren zur Herstellung einer Halb leiteranordnung und durch dieses Verfahren hergestellte Halbleiteranordnung
GB1311509A (en) * 1969-05-22 1973-03-28 Philips Electronic Associated Etching methods
DE2409910B2 (de) * 1974-03-01 1978-07-20 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zum Herstellen einer Halbleiteranordnung

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL7113561A (de) * 1971-10-02 1973-04-04
US3860466A (en) * 1971-10-22 1975-01-14 Texas Instruments Inc Nitride composed masking for integrated circuits
US3810796A (en) * 1972-08-31 1974-05-14 Texas Instruments Inc Method of forming dielectrically isolated silicon diode array vidicon target

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1208576A (en) * 1966-10-05 1970-10-14 Philips Electronic Associated Methods of manufacturing semiconductor devices
GB1208577A (en) * 1966-10-05 1970-10-14 Philips Electronic Associated Methods of manufacturing semiconductor devices
GB1208578A (en) * 1966-10-05 1970-10-14 Philips Electronic Associated Methods of manufacturing semiconductor devices
GB1235179A (en) * 1967-06-08 1971-06-09 Philips Electronic Associated Methods of manufacturing semiconductor devices
GB1235178A (en) * 1967-06-08 1971-06-09 Philips Electronic Associated Methods of manufacturing semiconductor devices
GB1235177A (en) * 1967-06-08 1971-06-09 Philips Electronic Associated Improvements in and relating to semiconductor devices
GB1311509A (en) * 1969-05-22 1973-03-28 Philips Electronic Associated Etching methods
DE2133978A1 (de) * 1970-07-10 1972-01-13 Philips Nv Verfahren zur Herstellung einer Halb leiteranordnung und durch dieses Verfahren hergestellte Halbleiteranordnung
DE2409910B2 (de) * 1974-03-01 1978-07-20 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zum Herstellen einer Halbleiteranordnung

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
"IBM Technical Disclosure Bulletin", Bd.16, Nr.2 (Juli 1973), S.402-403 *
"Philips Research Reports", Bd.25, Nr.2 (April 1970), S.118-132 *
"Philips Research Reports", H.26, Nr.3 (Juni 1971), S.157-165 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3317222A1 (de) * 1982-05-20 1983-11-24 Hewlett-Packard Co., 94304 Palo Alto, Calif. Verfahren zum herstellen einer halbleiterstruktur
DE3225961A1 (de) * 1982-07-10 1984-01-12 Engl, Walter L., Prof. Dr.rer.nat., 5120 Herzogenrath Verfahren zum herstellen eines isolationsbereiches bei halbleiteranordnungen

Also Published As

Publication number Publication date
GB1437112A (en) 1976-05-26
DE2441170C2 (de) 1984-07-12
US3958040A (en) 1976-05-18
JPS5065174A (de) 1975-06-02
FR2243523A1 (de) 1975-04-04
JPS5342635B2 (de) 1978-11-13
FR2243523B1 (de) 1979-01-05

Similar Documents

Publication Publication Date Title
DE2441170A1 (de) Verfahren zur herstellung einer halbleiteranordnung
EP0010596B1 (de) Verfahren zur Ausbildung von Maskenöffnungen bei der Herstellung von Halbleiteranordnungen
DE2628407C2 (de) Verfahren zum Herstellen von dielektrischen Isolationszonen
DE2133978C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE1930669C2 (de) Verfahren zur Herstellung einer integrierten Halbleiterschaltung
DE2611158A1 (de) Verfahren zum herstellen von oeffnungen in siliciumkoerpern
DE3242113A1 (de) Verfahren zur herstellung einer duennen dielektrischen isolation in einem siliciumhalbleiterkoerper
DE2615754C2 (de)
DE2253702B2 (de) Verfahren zur Herstellung eines Halbleiterbauelementes
DE2745857A1 (de) Verfahren zur herstellung einer halbleiteranordnung
DE2650511A1 (de) Verfahren zur herstellung einer halbleiteranordnung
DE2723944A1 (de) Anordnung aus einer strukturierten schicht und einem muster festgelegter dicke und verfahren zu ihrer herstellung
DE1803024C3 (de) Verfahren zum Herstellen von Feldeffekttransistorbauelementen
DE3402825A1 (de) Halbleiteranordnung mit isolationsnut und herstellungsverfahren
DE2365056A1 (de) Verfahren zur herstellung von halbleitereinrichtungen unter oertlicher oxidation einer silicium-oberflaeche
DE2615438A1 (de) Verfahren zur herstellung von schaltungskomponenten integrierter schaltungen in einem siliziumsubstrat
DE2540352A1 (de) Verfahren zur selektiven oxydation
DE2162445C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2438256A1 (de) Verfahren zum herstellen einer monolithischen halbleiterverbundanordnung
DE2027589A1 (de) Verfahren zur Herstellung von Transistoren
DE2703618A1 (de) Verfahren zur herstellung einer integrierten halbleiterschaltung
DE4447148C2 (de) Verfahren zur Bildung eines Elementisolationsfilms einer Halbleitervorrichtung
DE2020531A1 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE1805707B2 (de) Verfahren zum herstellen von halbleiteranordnungen
DE2045633A1 (de) Verfahren zur Herstellung einer Halbleiteranordnung

Legal Events

Date Code Title Description
OD Request for examination
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee