JPS5990925A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5990925A JPS5990925A JP20038982A JP20038982A JPS5990925A JP S5990925 A JPS5990925 A JP S5990925A JP 20038982 A JP20038982 A JP 20038982A JP 20038982 A JP20038982 A JP 20038982A JP S5990925 A JPS5990925 A JP S5990925A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- active region
- conductivity type
- groove
- thermal oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 19
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 238000000034 method Methods 0.000 claims abstract description 12
- 239000012535 impurity Substances 0.000 claims description 3
- 150000004767 nitrides Chemical class 0.000 claims description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 5
- 230000008878 coupling Effects 0.000 abstract description 5
- 238000010168 coupling process Methods 0.000 abstract description 5
- 238000005859 coupling reaction Methods 0.000 abstract description 5
- 229910052710 silicon Inorganic materials 0.000 abstract description 5
- 239000010703 silicon Substances 0.000 abstract description 5
- 230000008569 process Effects 0.000 abstract description 3
- 239000000126 substance Substances 0.000 abstract description 3
- 229910052681 coesite Inorganic materials 0.000 abstract description 2
- 229910052906 cristobalite Inorganic materials 0.000 abstract description 2
- 239000000377 silicon dioxide Substances 0.000 abstract description 2
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 2
- 229910052682 stishovite Inorganic materials 0.000 abstract description 2
- 229910052905 tridymite Inorganic materials 0.000 abstract description 2
- 238000005530 etching Methods 0.000 abstract 1
- 238000000605 extraction Methods 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 8
- 229920005591 polysilicon Polymers 0.000 description 8
- 230000009467 reduction Effects 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- IUVCFHHAEHNCFT-INIZCTEOSA-N 2-[(1s)-1-[4-amino-3-(3-fluoro-4-propan-2-yloxyphenyl)pyrazolo[3,4-d]pyrimidin-1-yl]ethyl]-6-fluoro-3-(3-fluorophenyl)chromen-4-one Chemical compound C1=C(F)C(OC(C)C)=CC=C1C(C1=C(N)N=CN=C11)=NN1[C@@H](C)C1=C(C=2C=C(F)C=CC=2)C(=O)C2=CC(F)=CC=C2O1 IUVCFHHAEHNCFT-INIZCTEOSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は引出し電極を有する高周波トランジスタの、そ
の電極に起因して生ずる付加的出力端結合静電容量の大
幅な低減を実現して、高周波特性を改善する半導体装置
の製造方法に関するものである。
の電極に起因して生ずる付加的出力端結合静電容量の大
幅な低減を実現して、高周波特性を改善する半導体装置
の製造方法に関するものである。
(従来例の構成とその問題点)
一般に半導体装置の出力端側に結合される静電容量を低
減させる方策としては、従来より、トランジスタの活性
コレクタ面積を低減させるとか、引出し電極下の酸化膜
5i02をシリコン表面で厚く形成させる等の方法が採
用されていた。ところ力;、前者の場合には、エミッタ
、ベースなど各ノくターンの微細化によりコレクタ面積
の低減を図ることができ出力容量の低減が実現できるが
、微細化には限界があり成る程度以上出力容量を小さく
することができない。このため後者の方法による出力容
量の低減策が一層重要となる。
減させる方策としては、従来より、トランジスタの活性
コレクタ面積を低減させるとか、引出し電極下の酸化膜
5i02をシリコン表面で厚く形成させる等の方法が採
用されていた。ところ力;、前者の場合には、エミッタ
、ベースなど各ノくターンの微細化によりコレクタ面積
の低減を図ることができ出力容量の低減が実現できるが
、微細化には限界があり成る程度以上出力容量を小さく
することができない。このため後者の方法による出力容
量の低減策が一層重要となる。
第1図は従来の高周波トランジスタの構造を示す平面図
、第2図はその断面図を示す。
、第2図はその断面図を示す。
第1図及び第2図において、1はn型半導体基板、2は
n型エピタキシャル層、3はp+ベースコンタクト層、
4はp型ベース層、5はn型エミツタ層、6はポリシリ
コン層、7は引出し電極配線金属、8は酸化膜、9は引
出し電極子酸化膜である。
n型エピタキシャル層、3はp+ベースコンタクト層、
4はp型ベース層、5はn型エミツタ層、6はポリシリ
コン層、7は引出し電極配線金属、8は酸化膜、9は引
出し電極子酸化膜である。
この引出し電極子酸化膜9は5i02よりなυ、トラン
ジスタの出力容量の低減のためには少くとも2μm以上
の厚さを必要とする。しかし、このような厚い膜では、
その段差部で電極配線の金属膜の段切れが発生し、製造
歩留まりや信頼性低下の太き表原因となっていた。また
、引出し電極下の酸化膜を基板上で部分的に厚く形成す
る従来の構造では、後のトランジスタ活性領域の窓開け
のフォトリソ工程、例えば微細パターンのエミッタ、ベ
ースコンタクト開口の精度を低下するばかりでなく、窓
開けをも困難にしていた。
ジスタの出力容量の低減のためには少くとも2μm以上
の厚さを必要とする。しかし、このような厚い膜では、
その段差部で電極配線の金属膜の段切れが発生し、製造
歩留まりや信頼性低下の太き表原因となっていた。また
、引出し電極下の酸化膜を基板上で部分的に厚く形成す
る従来の構造では、後のトランジスタ活性領域の窓開け
のフォトリソ工程、例えば微細パターンのエミッタ、ベ
ースコンタクト開口の精度を低下するばかりでなく、窓
開けをも困難にしていた。
このため、引出し電極下の酸化膜厚は成る程度以上に厚
くすることが出来ず、これによる出力結合静電容量の低
減にも限界が生じ、高周波特性を大幅に改善することが
出来なかった。
くすることが出来ず、これによる出力結合静電容量の低
減にも限界が生じ、高周波特性を大幅に改善することが
出来なかった。
(発明の目的)
本発明は上記の欠点を除去するためになづれたもので、
トランジスタの引出し電極配線金属の段切れを防止し、
しかも、出力端の結合静電容量の低減を可能にし、高周
波特性の大幅な改善を実現することを目的としだもので
ある。
トランジスタの引出し電極配線金属の段切れを防止し、
しかも、出力端の結合静電容量の低減を可能にし、高周
波特性の大幅な改善を実現することを目的としだもので
ある。
(発明の構成)
本発明は、1導電型低比抵抗半導体面上に同導電型エピ
タキシャル層を有する半導体基板の一主面に、所定の活
性領域部を包囲するように選択的に1.5乃至2.5μ
m深さの溝部を形成する工程と、その溝部にもとの基板
面と同一水準となるように絶縁膜を形成する工程と、前
記活性領域部に反対導電型及び1導電型不純物領域を順
次選択形成してトランジスタ部を形成する工程とを備え
た半導体装置の製造方法にある。本発明によると、溝部
に厚い絶縁膜を有するから、この部分に出力端を設けて
、出力結合容量を低減化することが可能である。
タキシャル層を有する半導体基板の一主面に、所定の活
性領域部を包囲するように選択的に1.5乃至2.5μ
m深さの溝部を形成する工程と、その溝部にもとの基板
面と同一水準となるように絶縁膜を形成する工程と、前
記活性領域部に反対導電型及び1導電型不純物領域を順
次選択形成してトランジスタ部を形成する工程とを備え
た半導体装置の製造方法にある。本発明によると、溝部
に厚い絶縁膜を有するから、この部分に出力端を設けて
、出力結合容量を低減化することが可能である。
(実施例の説明)
第3図は本発明による半導体装置の一実施例の構造を示
す縦断面図で、11はn+型半導体基板、12はn型エ
ピタキシャル層、13はp 型ヘースコンタクト層、1
4はp型ベース層、15はn型エミツタ層、16はポリ
シリコン層、17は引出し電極用配線金属、I8は酸化
シリコン膜、19は溝部、20は耐薬品レジストである
。
す縦断面図で、11はn+型半導体基板、12はn型エ
ピタキシャル層、13はp 型ヘースコンタクト層、1
4はp型ベース層、15はn型エミツタ層、16はポリ
シリコン層、17は引出し電極用配線金属、I8は酸化
シリコン膜、19は溝部、20は耐薬品レジストである
。
第4図(a)乃至(h)は第3図に示した半導体装置の
製造方法を工程毎に示したものであり、符号はすべて第
3図に示したものと同じである。
製造方法を工程毎に示したものであり、符号はすべて第
3図に示したものと同じである。
以下本発明の製造方法について第4図を参照して各工程
を順に追って説明する。
を順に追って説明する。
まず(a)に示すように、n型エピタキシャル層12を
有するn型エピタキシャルシリコン基板11上に耐薬品
レジス) 20を所定の活性領域が残るように写真蝕刻
方法等で形成する。
有するn型エピタキシャルシリコン基板11上に耐薬品
レジス) 20を所定の活性領域が残るように写真蝕刻
方法等で形成する。
次に(b)に示すように、HF系湿式方法又はプラズマ
ドライ乾式法等で溝部19を選択的にエツチングし、設
泪士必要な深さ、例えば2μmの溝部を形成する。
ドライ乾式法等で溝部19を選択的にエツチングし、設
泪士必要な深さ、例えば2μmの溝部を形成する。
次に(e)に示すように、上記溝部19に約2μm厚の
例えば熱酸化膜5i01を形成し、次いで溝部19に形
成した熱酸化膜表面をレジスト等で保護した状態とし、
−それ以外の活性領域表面に形成された熱酸化膜があれ
ばそれを除去する。この工程で溝部19に形成した熱酸
化膜と活性領域シリコン界面とはほぼ同一高ζに維持す
ることが好適である。
例えば熱酸化膜5i01を形成し、次いで溝部19に形
成した熱酸化膜表面をレジスト等で保護した状態とし、
−それ以外の活性領域表面に形成された熱酸化膜があれ
ばそれを除去する。この工程で溝部19に形成した熱酸
化膜と活性領域シリコン界面とはほぼ同一高ζに維持す
ることが好適である。
以降は既知のトランジスタ形成工程とほぼ同じ工程によ
り活性領域内にトランジスタを作る。以下その工程を説
明する。
り活性領域内にトランジスタを作る。以下その工程を説
明する。
(d):全面に酸化シリコン膜18を形成し、ベースコ
ンタクト窓を開けて、例えばBをBBrB熱拡散するこ
とによりp4−型ベースコンタクト層13を形成する。
ンタクト窓を開けて、例えばBをBBrB熱拡散するこ
とによりp4−型ベースコンタクト層13を形成する。
(e) 二さらにp型ベース層】4を、例えばBN熱拡
散により、p型ヘースコンタクト層130間に形成する
。
散により、p型ヘースコンタクト層130間に形成する
。
(f)二次に基板全面にCVD法による酸化膜I8を形
成し、p型ベース層14上にエミツタ窓を形成する。
成し、p型ベース層14上にエミツタ窓を形成する。
(g)二次いで表面全面にポリシリコンを形成し、イオ
ン注入法でAs0n型イオンをポリシリコン上に形成す
る。エミッタコンタクト形成によりエミツタ窓上のポリ
シリコン16のみを残し、他のポリシリコンをエッチオ
フする。このポリシリコン16内に含まれるn型不純物
Asを熱拡散によシ拡散しn型エミツタ層15を形成す
る。
ン注入法でAs0n型イオンをポリシリコン上に形成す
る。エミッタコンタクト形成によりエミツタ窓上のポリ
シリコン16のみを残し、他のポリシリコンをエッチオ
フする。このポリシリコン16内に含まれるn型不純物
Asを熱拡散によシ拡散しn型エミツタ層15を形成す
る。
(h)二次にベースコンタクト窓をあけて、例えばA1
等の引出し電極用配線金属17を形成すれば所望のトラ
ンジスタが形成される。
等の引出し電極用配線金属17を形成すれば所望のトラ
ンジスタが形成される。
このトランジスタでは引出し電極配線金属17の段切れ
を起すことなく、出力端側に結合される静電容量が、従
来の40 pF程度のものから24pFになり、従来比
で約6割に低減することができ、高周波特性例えばトラ
ンジション周波数fTが3 GHzから5GHzに、利
得が5dBから7dBに改善することができた。
を起すことなく、出力端側に結合される静電容量が、従
来の40 pF程度のものから24pFになり、従来比
で約6割に低減することができ、高周波特性例えばトラ
ンジション周波数fTが3 GHzから5GHzに、利
得が5dBから7dBに改善することができた。
なお、本発明の溝部分の酸化膜は熱酸化膜5i02に限
らずCVD酸化膜SiO2、窒化膜Si3N4等の絶縁
物であっても原理的に容量の低減に寄与するものであれ
ば何らさしつかえない。
らずCVD酸化膜SiO2、窒化膜Si3N4等の絶縁
物であっても原理的に容量の低減に寄与するものであれ
ば何らさしつかえない。
(発明の効果)
以上説明したように、本発明は高周波トランジスタに付
加的に結合される出力端側の静電容量を低減すること、
及び引出し電極配線金属を段切れのない信頼性の高い状
態で実現することができると共に、併せて高周波特性、
特にトランジション周波数利得の改善に著るしい効果を
有するものである。
加的に結合される出力端側の静電容量を低減すること、
及び引出し電極配線金属を段切れのない信頼性の高い状
態で実現することができると共に、併せて高周波特性、
特にトランジション周波数利得の改善に著るしい効果を
有するものである。
第1図は従来の高周波トランジスタの構造を示す平面図
、第2図はその断面図、第3図は本発明による半導体装
置の一実施例の構造を示す縦断面図、第4図は第3図に
示しだ半導体装置の製造方法を工程毎に示しだ図である
。 11・・・・・・・・n+型半導体基板、 】2・・
・・・・・・・n型エピタキンヤル層、13・・・・・
・・・・ P Wベースコンタクト層、14・・・・・
・・・・p型ベース層、15・・・・・・・・・n型エ
ミツタ層、16・・・・・・・・・ポリシリコン層、1
7・・・・・・・・・引出し電極配線金属、18・・・
・・・・・・酸化シリコン膜、19・・・・・・・・・
溝部。 第1図 第2図 第3図 第4 (0)
、第2図はその断面図、第3図は本発明による半導体装
置の一実施例の構造を示す縦断面図、第4図は第3図に
示しだ半導体装置の製造方法を工程毎に示しだ図である
。 11・・・・・・・・n+型半導体基板、 】2・・
・・・・・・・n型エピタキンヤル層、13・・・・・
・・・・ P Wベースコンタクト層、14・・・・・
・・・・p型ベース層、15・・・・・・・・・n型エ
ミツタ層、16・・・・・・・・・ポリシリコン層、1
7・・・・・・・・・引出し電極配線金属、18・・・
・・・・・・酸化シリコン膜、19・・・・・・・・・
溝部。 第1図 第2図 第3図 第4 (0)
Claims (3)
- (1)1導電型低比抵抗半導体面上に同導電型エピタキ
シャル層を有する半導体基板の一生面に、所定の活性領
域部を包囲するように選択的に1.5乃至2.5μmの
深さの溝部を形成する工程と、その溝部にもとの基板面
と同一水準となるように絶縁膜を形成する工程と、前記
活性領域部に反対導電型及び1導電型不純物領域を順次
選択形成してトランジスタ部を形成する工程とを備えた
ことを特徴とする半導体装置の製造方法。 - (2) 全面に形成する絶縁膜が熱酸化膜5i02で
あることを特徴とする特許請求の範囲第(1)項記載の
半導体装置の製造方法〇 - (3) 絶縁膜カCvD酸化膜8iQ2又は窒化膜S
i3N4であるこ表を特徴とする特許請求の範囲第(0
項一記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20038982A JPS5990925A (ja) | 1982-11-17 | 1982-11-17 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20038982A JPS5990925A (ja) | 1982-11-17 | 1982-11-17 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS5990925A true JPS5990925A (ja) | 1984-05-25 |
Family
ID=16423510
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP20038982A Pending JPS5990925A (ja) | 1982-11-17 | 1982-11-17 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5990925A (ja) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4917069A (ja) * | 1972-06-10 | 1974-02-15 | ||
JPS509390A (ja) * | 1973-05-22 | 1975-01-30 | ||
JPS5065174A (ja) * | 1973-09-07 | 1975-06-02 | ||
JPS5640256A (en) * | 1979-09-11 | 1981-04-16 | Mitsubishi Electric Corp | Manufacture of semiconductor device |
JPS5661140A (en) * | 1979-10-25 | 1981-05-26 | Mitsubishi Electric Corp | Manufacture of semiconductor device |
JPS57134967A (en) * | 1981-02-14 | 1982-08-20 | Mitsubishi Electric Corp | Manufacture of semiconductor device |
JPS57173972A (en) * | 1981-04-20 | 1982-10-26 | Oki Electric Ind Co Ltd | Manufacture of semiconductor ic device |
-
1982
- 1982-11-17 JP JP20038982A patent/JPS5990925A/ja active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4917069A (ja) * | 1972-06-10 | 1974-02-15 | ||
JPS509390A (ja) * | 1973-05-22 | 1975-01-30 | ||
JPS5065174A (ja) * | 1973-09-07 | 1975-06-02 | ||
JPS5640256A (en) * | 1979-09-11 | 1981-04-16 | Mitsubishi Electric Corp | Manufacture of semiconductor device |
JPS5661140A (en) * | 1979-10-25 | 1981-05-26 | Mitsubishi Electric Corp | Manufacture of semiconductor device |
JPS57134967A (en) * | 1981-02-14 | 1982-08-20 | Mitsubishi Electric Corp | Manufacture of semiconductor device |
JPS57173972A (en) * | 1981-04-20 | 1982-10-26 | Oki Electric Ind Co Ltd | Manufacture of semiconductor ic device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6118147A (ja) | 半導体デバイスの形成方法 | |
JPH10335646A (ja) | Mos 電界効果トランジスタ素子及びその製造方法 | |
US20020003290A1 (en) | Semiconductor devices and methods for manufacturing the same | |
US4825281A (en) | Bipolar transistor with sidewall bare contact structure | |
JPH08293543A (ja) | 半導体装置及びその製造方法 | |
US5830799A (en) | Method for forming embedded diffusion layers using an alignment mark | |
JPH03219677A (ja) | 半導体装置 | |
US7605445B2 (en) | Sealed nitride layer for integrated circuits | |
US7042064B2 (en) | Integrated circuit with a MOS capacitor | |
JPS5990925A (ja) | 半導体装置の製造方法 | |
JP3295393B2 (ja) | 半導体装置の製造方法 | |
US6580088B2 (en) | Semiconductor devices and methods for manufacturing the same | |
JPH05226466A (ja) | 半導体装置の製造方法 | |
JP2976950B2 (ja) | 半導体装置の製造方法 | |
JPH07288284A (ja) | 半導体装置の製造方法 | |
JP3207561B2 (ja) | 半導体集積回路およびその製造方法 | |
JPS60140818A (ja) | 半導体装置の製造方法 | |
JPH05304261A (ja) | 半導体装置の製造方法 | |
KR100368700B1 (ko) | 컨택트 홀 | |
JPS63283060A (ja) | 絶縁分離型半導体装置およびその製造方法 | |
JPH0252859B2 (ja) | ||
JPH10341023A (ja) | 薄膜トランジスタ及びその製造方法 | |
JP2625373B2 (ja) | 半導体装置の製造方法 | |
JPH088266A (ja) | 半導体装置の製造方法 | |
JPH03276680A (ja) | 半導体装置およびその製造方法 |