DE2020531A1 - Verfahren zur Herstellung eines Halbleiterbauelements - Google Patents
Verfahren zur Herstellung eines HalbleiterbauelementsInfo
- Publication number
- DE2020531A1 DE2020531A1 DE19702020531 DE2020531A DE2020531A1 DE 2020531 A1 DE2020531 A1 DE 2020531A1 DE 19702020531 DE19702020531 DE 19702020531 DE 2020531 A DE2020531 A DE 2020531A DE 2020531 A1 DE2020531 A1 DE 2020531A1
- Authority
- DE
- Germany
- Prior art keywords
- layer
- window
- silicon dioxide
- windows
- masking
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 17
- 239000004065 semiconductor Substances 0.000 title claims description 15
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 33
- 230000000873 masking effect Effects 0.000 claims description 24
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 18
- 239000000377 silicon dioxide Substances 0.000 claims description 17
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 16
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 16
- 235000012239 silicon dioxide Nutrition 0.000 claims description 15
- 239000004922 lacquer Substances 0.000 claims description 13
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 8
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 5
- 239000003973 paint Substances 0.000 claims description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 1
- 239000002184 metal Substances 0.000 claims 1
- 229910052710 silicon Inorganic materials 0.000 claims 1
- 239000010703 silicon Substances 0.000 claims 1
- 239000002966 varnish Substances 0.000 claims 1
- 238000009792 diffusion process Methods 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 230000003389 potentiating effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/113—Nitrides of boron or aluminum or gallium
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/114—Nitrides of silicon
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
- Weting (AREA)
Description
Hi? £1S i S llyßg_ e ine fLHalbl ei t erbauel ementj;
Die Erfindung betrifft ein Verfahren zur Herstellung einer
hachtemperaturstaMlen Schablone zur genauen Positionierung
mindestens zweier Fenster in einer auf einem Halbleiterkörper
angeordneten ersten Maskierungsschicht zueinander·, wobei Wenig"
...st eng zwei Fenster zu verschiedenen Halbleiterbereichen führen·.
Aus der Planartechnik bekannte "Verfahren zeichnen sich dadurch
aus, daß zur Herstellung eier Emitterzone und des.Basiskontakt"
loches zwei Yoneinander u:nabhängige foto technische -ProzQs,se
vorgenommen -werden müssen. Bei größeren Bauelementen beziehungsweise Transistoren ist dies belanglos, da gegenwärtig von
der Technik bei der Justierung der beiden für die
Prozesse erforderliche-n Masken Genauigkeiten von etwa 1: /um
erreicht werden* ., --
Yor allem für die „Verwendung in integrierten Schaltkreis·en.
den zur ileit möglichst kleine Bauelemente angestrebte HSchst.--frequenztransistoren
weisen Kainmstrukturen auf?; bei denen; die
streifenförmigen Emitterzonen mit den zugehörigen, Kontakten
möglichst dicht neben den streifenförmigen Basi'skon:takten lie-gen
sollen. Auf diese \7eise soll eine mögliehst große Einitterlänge
bei minimaler Basisfläche erzielt v/erden. Der geviünsohte.
geringe Basiswiderstand wird erreicht> wenn bei. sonnst gleichen
Bedingungen, beispielsweise Diffusionen, die- Emi,tters,tre-i£en:
schmal und der Abstand zwischen den Streifen so gering, wie mög
lich ge-maiCht wird.
bei derartigen Baueleirteniten ©ine Se-aawigkedt
die in der Qriißenordnunsg von, vienager als ein1 /um
führt die Anwendung des ob.©n bes;chrie"be,ne.Bi b.ek:a.Bm:t,Q-n
to t/D«
BAD
zu mit Nachteilen "behafteten Bauelementen. Diese Nachteile können
beispielsweise in einem höheren Basiswiderstand oder in mangelhaften Kontaktierungen liegen, und werden durch ungenaue
Justierungen der einzelnen Masken zueinander erzeugt. Anhand der Figur 1 wird dies weiter unten noch näher erläutert werden.
Aufgabe der vorliegenden Erfindung ist die möglichst genaue
Positionierung verschiedener Fenster in einer Maskierungsschicht. Insbesondere sollen die oben beschriebenen Emitterzonen
und Basiskontaktlöcher möglichst genau zueinander positioniert
werden können.
Zur Lösung dieser Aufgabe v/ird erfindungsgemüß vorgeschlagen,
daß auf die erste Maskierungsschicht mindestens eine v/eitere
Maskierungsschicht aufgebracht wird, daß in die v/eitere Maskierungsschicht
sämtliche gewünschten Fenster gleichzeitig eingebracht werden» und daß durch die weitere, derart strukturierte
Maskierungsschicht, die als Schablone dient, in. die erste Maskierungsschicht wahlweise Fenster eingebracht werden«
Das: erfindungsgemäße Verfahren verwendet in vorteilhafter Weise
zur Herstellung der eine große Genauigkeit erfordernden Strukturen
lediglich eine Maske, nämlich die zweite Maskierungsschicht. Diese Maske wirkt als hochteraperaturfeste Schablone*
durch die die einzelnen Strukturen unter Lackabideckung eier jeweils
nicht gewünschten Strukturen in die erste MasJcierungsschicht
geätzt werden« Dadurch wird eine exakte Lage der eine
große Genauigkeit erfordernden Strukturen zueinander erreicht.
Bine Weiterbildung der Erfindung besteht darin, daß nach Herstellung,
mindestens eines Fensters in der ersten Maskierungsschicht der Halbleiterkörper durch dieses Fenster vorzugsweise
dotiert wird» und daß; nach Abdeckung dieses Fensters die übrigen
Fenster zum Halbleiterkörper durch die erste Maskierungsschicht
geöffnet werden*
Sine andere Weiterbildung der Erfindung besteht darin» etaß auf
den Halbleiterkörper als; erste Maskierungs schient eine Siliei-
VPA 9/110/0056 108847/1541 ■ ■" -3-''
umdioxidschicht und als weitere Maskierungssehiolit eine Siliciumnitridschicht
aufgebracht wird.
Siliciumnitrid weist die Eigenschaften auf, die von der oben
erwähnten Schablone verlangt werden müssen, v/onn als erste Maskierungsschicht
Siliciumdioxid verwendet v/ird. Siliciumnitrid ist nämlich in Flußsäure, das zur Ätzung des Siliciurnäioxides
dient, nicht ätzbar, während die zur Atzung des Siliciunmitrids
verwendete heiße Phosphorsäure das Siliciumdioxid nicht angreift.
Y/eiterhin ist Siliciumnitrid bei Hochtemperaturprozessen,
wie sie in Diffusionsofen oder bei Oxidationen durchgeführt
Werden, beständig.
Siliciumnitrid kann.in.einer dünnen, guthaftenden Schicht auf
Siliciiunuioxid -hergestellt werden. Dabei ist die hierzu erforderliche
Temperatur ,so niedrig, daß die '.Veiterdiffusion bereits
in öc-n Halbleiterkörper eingebrachter potierstoffe vernachläsöigbar
ist. Auch ist die Termdichto einer Siliciumnitridschicht
atisreichend niedrig, so daß von ihr keine störenden Oberfläeheneinflüsse
ausgehen. L's ist vorteilhaft, daß die Schablone
aus Silieixiinnitrid als passivierende Schicht auf dem Bauelement
wirkt. ■■'·'■■
Als Schichtdicke hat sich für die Siliciumnitridschicht etv/a
0,1 /um für zweckmäßig erwiesen. Die Siliciumdioxidschicht muß
mindestens so dick sein, daß sie bei den vorgesehenen Diffusionen als liaske wirket. Besonders geeignet ist eine Dicke, die
bei 0,2 /Uir. oder etwas darüber liegt.
Vi'eitex'e Isierkmale und Ziinzelheiten der Drfineung ergeben sich
aus der nachfolgenden Beschreibung eines Ausführungsbeispiels anhand der Figuren.
Ds zeigen;
Figur 1: Dinen Schnitt durch einen Hochfrequenztransistor,
der nach dem "bekannten Verfahren mit ungenauer Justierung der Masken hergestellt wurde,
YPA 9/110/0056 109847/154 1 _ 4 _ -
. BAD
Figur 2-10: Die einzelnen Verfahrensschritte zur Herstellung
eines Hochfrequenztransistors nach der vorliegenden Srfindung.
In der Figur 1 ist mit 1 ein η-dotierter Halbleiterkörper bezeichnet,
der teilweise einen mit Bor dotierten und p-leitenden
Bereich 2 umschließt. Die Oberfläche dieser Anordnung ist teilweise durch eine Siliciumdioxidschicht 3 abgedeckt, in der sich
einzelne Fenster 8 und Kontaktlöcher 9 befinden. Die Kontaktstreifen 5 dienen zur Kontaktierung der phosphor-dotierten
ümitterbereiche 4> während die Kontaktstreifen 7 äen als Basis
wirkenden Bereich 2 kontaktieren.
Durch eine Fehljustierung, der Masken zueinander wurden die Fenster
8 für die Smitterbereiche 4 in der Figur 1 um 1 /u zu weit nach rechts in die Siliciumdioxidschicht 3 eingebracht. Dies
bewirkt, daß auf der einen Seite der Smitterbereiche 4 die Kontaktstreifen 7 des als Basis wirkenden Bereichs 2 doppelt
so weit entfernt sind wie auf der anderen Seite. Daraus folgt eine ungleichmäßige Ansteuerung der Hmitterbereicho 4 und damit
eine frühere Abregelung und ein höherer Basiswiderstand als im symmetrischen Fall. Ferner bedecken die Kontaktstreifen 5 der
Emitterbereiche 4 diese nicht vollständig. Hieraus ergeben sich höhere Kontaktwiderstände als bei einer vollständigen Überdekkung.
Sollen diese, elektrische Nachteile mit sich bringenden Fehler,
klein gehalten v/erden, dann müssen sehr kleine Justiertoleranzen bei den zur Herstellung der Fenster 8 für die Dmitterbe-reiche
4 und der Kontaktlöcher 9 für die Basis-Kontaktstreifen 7 gefordert v/erden. Dies führt aber zu einer wesentlichen Ausbeutebeschränkung.
Im- folgenden wird das erfindungsgemäße Verfahren anhand der Figuren 2 - 10 näher erläutert.
Auf einen eine bor-dotierte Zone 11 aufweisenden und n-leitenden
Halbleiterkörper 1.0 wird über der Zone 11 eine etwa 0,2 /um
109847/1541
VPA 9/110/0056 - 5 -
dicke Siliciumdioxidschicht 13 aufgebracht. Diese Siliciumäioxidschicht
13 wird mit einer etwa 0,1 yu dicken Siliciumnitridschicht 15 und diese mit einer ebenfalls otv/a 0,1 /u dicken
pyrolytischen Oxidschicht 17 beschichtet >.(Pig. 2).
Die in der Figur 2 dargestellte Anordnung wird mit einer fotoempfindlichen
Lackschicht 19 Versehen, in die mit Hilfe der Fototechnik durch Belichten und Entwickeln streifenförmige Löcher
21, 23, 25 eingebracht v/erden. Durch. Atzung mit Flußsäure
v/erden die Löcher 21, 23} 25 durch die Oxidschicht 17 bis zur
Siliciumnitridschicht 15. vertieft. Dabei greift die Flußsäure
die Siliciumnitridschicht 15 nicht an (Figur 3).
Die Lackschicht 19 v/ird durch Spülen entfernt. Dann werden die
Löcher 21, 23, 25 durch Ätzung mit heißer Phosphorsäure bis zur
Siliciumdioxidschicht 13 vertieft. Die heiße Phosphorsäure
greift bei diesem Prozeß, bei dem die pyrolytische Oxidschicht
17 als Maske dient, die Siliciumdioxidschicht 13 nicht an (Figur 4).
Die Oberfläche der in der Figur 4 dargestellten Anordnung wird
erneut mit einer fotoempfindlichen Lackschicht versehen. Diese
wird durch Belichten und Entwickeln so entfernt, daß lediglich die Löcher 21, 25 von verbliebenen LackschichtGn 31 , 35 bedeckt
bleiben. Dann"wird das Loch 23 durch Atzung mit Flußsäure .bis
zur Zone 11 verlieft. Dabei werden auch die freiliegenden Bereiche
der pyrolytischen Oxidschicht 17 abgeätzt (Figur 5).
Die Lackschichten 31, 35 werden entfernt. Durch Diffusion wird
unterhalb des Loches 23 in die Zone 11 ein mit Phosphor .dotierter
Emitterbereich 37 eingebracht. Bei der Diffusion bildet sich auf der Oberfläche des Emitterbereichs 37 eine Phosphorglasschicht 39 (Figur.6). .
Die in der Figur 6 dargestellte Anordnung wird erneut mit einer fotoempfindlichen Lackschicht versehen. Durch Belichten und
Entwickeln v/ird erreicht, daß lediglich das Loch 23 von einer Läckschicht 41 bedeckt bleibt. Dann werden die Löcher 21, 25
durch Atzung mit Flußsäure bis zur Zone 11 vertieft. Gleichzcitig
werden die verbliebenen Bereiche der pyrolytischen Schicht
VPA 9/110/0056 1098477^AIaADORfGWAL - 6
17 mit Flußsäure abgeätzt (Figur 7).
::·ΐο Lackschicht 41 wird entfernt. Die Phosphorglasschieht 39
wird durch ganzflächiges Überätzen der Oberfläche in Flußsäure
abgelöst (Figur 8).
Die in der Figur 8 dargestellte Anordnung wird mit einer Alurniniumschicht
43 bedampft. Dann v/ird auf die Aluminiumschicht 43 eine fotoempfindliche Lackschicht 45 aufgebracht, die in dor
Figur 9 gestrichelt dargestellt ist. Mit Hilfe der Fototechnik wird die Lackschicht 45 teilweise wieder so entfernt, daß lediglich
noch oberhalb der Löcher 21, 23, 25 und oberhalb der gewünschten Anschlußbahnen oder Kontaktflecken, die in den Figuren
nicht dargestellt sind, Lackreste 51, 53, 55 zurückbleiben (Figur 9).
Die in der Figur 9 freiliegenden Teile der Aluminiumschicht 43
werden abgeätzt und die Lacixeste 51 > 53, 55 entfernt, so daß lediglich noch in den Kontaktlöchern 21, 23, 25 aus Aluminium
bestehende Kontaktstreifen 61, 63} 65 und die zugehöx'igenden
nicht dargestellten Anschlußbahnen oder Kontaktflecken zurückbleiben
(Figur 10).
Das angegebene Verfahren ermöglicht durch die vorteilhafte Verwendung
d3r SiI" ciumnitridschicht 15 als Schablone gleichzeitig
eine exakte Positionierung der Kontaktstreifen 61 und 65 beziehungsweise
63 in den Kontaktlöchern 21 und 25 beziehungsweise 23. Damit wird die Konzipierung sehr feiner Strukturen möglich.
Mit diesen verfeinerten Strukturen Iäi3t sich eine kleinere Basisfläche
bei gleicher Einitterrandlänge erzielen. Daher ist die Verwendung der vorliegenden Erfindung für Hochfrequenz-Planartransistoren
in Kammstruktur besonders vorteilhaft. Auch v/ird die Stabilität dieser Transistoren durch die passivierende Wirkung
des Nitrids erhöht.
Wie oben die Herstellung eines npn-Transistors beschrieben
wurde, so läßt sich auf die gleiche Y/eise auch ein pnp-Tranoistor
herstellen.
109847/1541
VPA 9/110/0056 · - 7 -
Claims (5)
- M .jVerfakren zv Herstellung einer hoehtemperaturstabilen Schablone zur genauen Positionierung mindestens zweier !Fenster in einer auf einem Halbleiterkörper angeordneten ersten Maskierungsschicht zueinander, wobei wenigstens zwei Fenster zu verschiedenen Halbleiterbereichen führen, d a -· d u r c h g e k e η η ζ e lehne t , daß auf die erste Maskierungsschicht mindestens eine weitere Maskierungsschicht aufgebracht wird", daß in die weitere MaskierungssehiclSt sämtliche gewünschten Fenster gleichzeitig eingebracht Werden, und daß durch die weitere, derart struktu-rierte Maskierungsschicht, die als Schablone dient, in die erste Maskierungsschicht wahlweise Fenster eingebracht werden.
- 2. Verfahren nach Anspruch 1, dadurch g e k e η η - ζ ο i c h η e t , daß nach Herstellung mindestens eines Fensters in der ersten Maskierungsschicht der Halbleiterkörper durch dieses Fenster vorzugsweise dotiert wird, und daß nach Abdeckung dieses Fensters die übrigen Fenster zum Halbleiterkörper durch die erste Maskierungsschicht geöffnet werde;:.
- 3. Verfahren nach Anspruch 1 und/oder 2, dadurch gekennzeichnet, daß auf den Halbleiterkörper als erste Maskierungsschicht eine Siliciumdioxidschicht und als weitere Maskierungsschicht eine Siliciumnitridschicht aufgebracht wird.
- 4. Verfahren nach Anspruch 3, d a. d ti r c h g e k en η zeichnet» daß die Siliciumnitridschicht in einer Dicke von etwa 0,1 /um und die Siliciumdioxidschicht in einer Dicke von mindestens 0,2 /um aufgebracht werden.
- 5. Verfahren nach eineia oder mehreren der Ansprüche 2. - 4 j d ad u r c"h■ gekennzeichnet, daß die109847/1541VPA 9/110/0056 - 8 -Siliciumdioxidschicht mit Flußsäure und die Siliciurnnitridschicht mit heißer Phosphorsäure geätzt v/erden.Verfahren zur Herstellung von Silicium-Höchstfrequcnz-Planartransistoren in Kammstruktur nach mindestens einem der Ansprüche 1-5, dadurch gekennzeichnet , daß auf die Oberfläche einer Zone des eine:: Leiti:..gstyps (Basis), die sich in einem Halbleiterkörper des anderen Leitungstyps (Kollektor) befindet, übereinander eine Siliciumdioxidschicht, eine Siliciumnitridschicht und eine pyrolytisch^ Oxidschicht aufgebracht worden, daß mit Hilfe der Fototechnik in die pyrolytische Schicht alle gewünschten Fenster gleichzeitig geätzt werden, daß durch Ätzen mit heißer Phosphorsäure diese Fenster durch die Siliciumnitridschicht bis zur Siliciumdioxidschicht geöffnet werden, daß unter Abdeckung der übrigen Fenster mit einer ersten lackschicht mindestens ein Fenster durch die Siliciumdioxidschicht bis zur Zone des einen Leitungstyps geöffnet wird, daß nach Ablösung der ersten lackschicht durch dieses geöffnete Fenster in die Zone des einen Leitungstyps^ eine Zone des anderen Leitungstyps ("mittor) eindiffundiert wird, daß dieses geöffnete Fenster mit einer zweiten Lackschicht abgedeckt wird, daß die übrigen, bis zur Siliciumdioxidschicht geöffneten Fenster durch Ätzen mit Flußsäure bis zur Zone des einen Leitungstyps geöffnet werden, und daß nach Ablösung" der zweiten Lackschicht in die Fenster Kontaktmetall eingebracht wird.VPA 9/110/0056 109847/1541BADL e e r s e i t e
Priority Applications (8)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2020531A DE2020531C2 (de) | 1970-04-27 | 1970-04-27 | Verfahren zur Herstellung von Silizium-Höchstfrequenz-Planartransistoren |
CH511071A CH522291A (de) | 1970-04-27 | 1971-04-07 | Verfahren zur Herstellung eines Halbleiterbauelements |
NL7104800A NL7104800A (de) | 1970-04-27 | 1971-04-08 | |
FR7113691A FR2086373B1 (de) | 1970-04-27 | 1971-04-19 | |
US00136341A US3798080A (en) | 1970-04-27 | 1971-04-22 | Method of producing a semiconductor component |
GB1095171*[A GB1308764A (en) | 1970-04-27 | 1971-04-23 | Production of semiconductor components |
JP2788071A JPS5652444B1 (de) | 1970-04-27 | 1971-04-27 | |
CA111441A CA918307A (en) | 1970-04-27 | 1971-04-27 | Production of semiconductor components |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2020531A DE2020531C2 (de) | 1970-04-27 | 1970-04-27 | Verfahren zur Herstellung von Silizium-Höchstfrequenz-Planartransistoren |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2020531A1 true DE2020531A1 (de) | 1971-11-18 |
DE2020531C2 DE2020531C2 (de) | 1982-10-21 |
Family
ID=5769521
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2020531A Expired DE2020531C2 (de) | 1970-04-27 | 1970-04-27 | Verfahren zur Herstellung von Silizium-Höchstfrequenz-Planartransistoren |
Country Status (8)
Country | Link |
---|---|
US (1) | US3798080A (de) |
JP (1) | JPS5652444B1 (de) |
CA (1) | CA918307A (de) |
CH (1) | CH522291A (de) |
DE (1) | DE2020531C2 (de) |
FR (1) | FR2086373B1 (de) |
GB (1) | GB1308764A (de) |
NL (1) | NL7104800A (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2942381A1 (de) * | 1978-10-26 | 1980-04-30 | Tokyo Shibaura Electric Co | Verfahren zur herstellung einer halbleitervorrichtung |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3977920A (en) * | 1970-10-30 | 1976-08-31 | Hitachi, Ltd. | Method of fabricating semiconductor device using at least two sorts of insulating films different from each other |
US3860466A (en) * | 1971-10-22 | 1975-01-14 | Texas Instruments Inc | Nitride composed masking for integrated circuits |
US4402128A (en) * | 1981-07-20 | 1983-09-06 | Rca Corporation | Method of forming closely spaced lines or contacts in semiconductor devices |
JPS6192150U (de) * | 1984-11-22 | 1986-06-14 | ||
JP6900727B2 (ja) | 2017-03-28 | 2021-07-07 | 横河電機株式会社 | エンジニアリング支援システム、エンジニアリング支援方法、クライアント装置、及びクライアントプログラム |
JP2019057196A (ja) | 2017-09-22 | 2019-04-11 | 横河電機株式会社 | 情報収集装置、情報収集方法 |
JP6897452B2 (ja) | 2017-09-22 | 2021-06-30 | 横河電機株式会社 | 情報収集システム |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
AT273234B (de) * | 1967-02-23 | 1969-08-11 | Siemens Ag | Verfahren zur Herstellung planarer doppeldiffundierter Halbleiterbauelemente |
GB1186625A (en) * | 1966-09-26 | 1970-04-02 | Philco Ford Corp | Improvements in and relating to Semiconductor Devices |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3477886A (en) * | 1964-12-07 | 1969-11-11 | Motorola Inc | Controlled diffusions in semiconductive materials |
US3597667A (en) * | 1966-03-01 | 1971-08-03 | Gen Electric | Silicon oxide-silicon nitride coatings for semiconductor devices |
US3475234A (en) * | 1967-03-27 | 1969-10-28 | Bell Telephone Labor Inc | Method for making mis structures |
NL6807952A (de) * | 1967-07-06 | 1969-01-08 | ||
FR2020020B1 (de) * | 1968-10-07 | 1974-09-20 | Ibm | |
US3615940A (en) * | 1969-03-24 | 1971-10-26 | Motorola Inc | Method of forming a silicon nitride diffusion mask |
-
1970
- 1970-04-27 DE DE2020531A patent/DE2020531C2/de not_active Expired
-
1971
- 1971-04-07 CH CH511071A patent/CH522291A/de not_active IP Right Cessation
- 1971-04-08 NL NL7104800A patent/NL7104800A/xx unknown
- 1971-04-19 FR FR7113691A patent/FR2086373B1/fr not_active Expired
- 1971-04-22 US US00136341A patent/US3798080A/en not_active Expired - Lifetime
- 1971-04-23 GB GB1095171*[A patent/GB1308764A/en not_active Expired
- 1971-04-27 CA CA111441A patent/CA918307A/en not_active Expired
- 1971-04-27 JP JP2788071A patent/JPS5652444B1/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1186625A (en) * | 1966-09-26 | 1970-04-02 | Philco Ford Corp | Improvements in and relating to Semiconductor Devices |
AT273234B (de) * | 1967-02-23 | 1969-08-11 | Siemens Ag | Verfahren zur Herstellung planarer doppeldiffundierter Halbleiterbauelemente |
Non-Patent Citations (1)
Title |
---|
US-ZS "IBM Technical Disclosure Bulletin" Bd. 11, Nr. 7, Dez. 1968, S. 864 und 865 * |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2942381A1 (de) * | 1978-10-26 | 1980-04-30 | Tokyo Shibaura Electric Co | Verfahren zur herstellung einer halbleitervorrichtung |
Also Published As
Publication number | Publication date |
---|---|
NL7104800A (de) | 1971-10-29 |
CH522291A (de) | 1972-06-15 |
DE2020531C2 (de) | 1982-10-21 |
US3798080A (en) | 1974-03-19 |
JPS5652444B1 (de) | 1981-12-12 |
GB1308764A (en) | 1973-03-07 |
FR2086373B1 (de) | 1977-08-05 |
CA918307A (en) | 1973-01-02 |
FR2086373A1 (de) | 1971-12-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE1764056C2 (de) | Verfahren zum Herstellen einer Halbleiteranordnung | |
DE2441170C2 (de) | Verfahren zur Herstellung einer Halbleiteranordnung | |
DE2732184A1 (de) | Halbleitervorrichtung und verfahren zu ihrer herstellung | |
DE2312413B2 (de) | Verfahren zur herstellung eines matrixschaltkreises | |
DE1640307A1 (de) | Duennschichttechnik zur Herstellung integrierter Schaltungen | |
DE3043289C2 (de) | ||
DE3024084A1 (de) | Verfahren zur herstellung von halbleiterbauelementen | |
DE2807138A1 (de) | Verfahren zum herstellen eines halbleiterbauelements | |
DE2249832C3 (de) | Verfahren zum Herstellen einer Verdrahtungsschicht und Anwendung des Verfahrens zum Herstellen von Mehrschichtenverdrahtungen | |
DE1614383A1 (de) | Halbleiterbauelement und Verfahren zu seiner Herstellung | |
DE2020531A1 (de) | Verfahren zur Herstellung eines Halbleiterbauelements | |
DE69022710T2 (de) | Verfahren zum Herstellen einer Halbleitervorrichtung. | |
DE1589890A1 (de) | Halbleiterelement mit Isolierueberzuegen und Verfahren zu seiner Herstellung | |
EP0103653B1 (de) | Verfahren zum Herstellen einer monolithisch integrierten Schaltung mit mindestens einem bipolaren Planartransistor | |
DE69033515T2 (de) | Verfahren zur Herstellung einer integrierten Schaltung | |
DE2640465C2 (de) | ||
DE1564136C3 (de) | Verfahren zum Herstellen von Halbleiterbauelementen | |
DE2419817A1 (de) | Verfahren zur herstellung bipolarer transistoren | |
DE69025916T2 (de) | Herstellungsverfahren für eine halbleitervorrichtung | |
DE2414520A1 (de) | Verfahren zur herstellung dicht benachbarter elektroden auf einem halbleitersubstrat | |
DE2253001A1 (de) | Verfahren zur herstellung von halbleiteranordnungen | |
DE1948923C3 (de) | Verfahren zum Herstellen von Halbleiterbauelementen | |
DE2627307C3 (de) | Verfahren zum Herstellen einer Halbleiteranordnung | |
DE1908901B2 (de) | Verfahren zum herstellen von halbleiterbauelementen unter verwendung einer maske mit einem feinen markierungsmuster | |
DE2149705A1 (de) | Halbleiteranordnung und Verfahren zu ihrer Herstellung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
D2 | Grant after examination | ||
8339 | Ceased/non-payment of the annual fee |