JPS59158519A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS59158519A JPS59158519A JP58030745A JP3074583A JPS59158519A JP S59158519 A JPS59158519 A JP S59158519A JP 58030745 A JP58030745 A JP 58030745A JP 3074583 A JP3074583 A JP 3074583A JP S59158519 A JPS59158519 A JP S59158519A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- layer
- ion
- resist pattern
- ion implantation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/004—Photosensitive materials
- G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
- G03F7/095—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers having more than one photosensitive layer
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の技術分野］
この発明は、半導体装置の製造方法に関し、さらに詳し
くは、３層に重ね合わせたレジスｌ−パターンを利用す
る半導体素子構造の形成に関づ−る２らのである。
くは、３層に重ね合わせたレジスｌ−パターンを利用す
る半導体素子構造の形成に関づ−る２らのである。
［発明の技術的背頚１
半導体装置の素子構造を形成するにあたっては、半導体
基板−１−（Ｊ〕Ａ１〜レジストの現像パターンを形成
し、このレジストパターンをブロックないしマスクとし
Ｃ１イオン注入、デポジション、エツチング等のうち一
方法によって基板上に一領域を形成し、そしてそのレジ
ス１〜パターンを剥離りるという工程を繰り返している
。 この工程間で素子構造の整合を図る７ｊめに、ｌノ
シス１〜パターンの露光はあらかじめ基板に形成された
合ｔ！−７−りを基準にして行われ−Ｃいる。
基板−１−（Ｊ〕Ａ１〜レジストの現像パターンを形成
し、このレジストパターンをブロックないしマスクとし
Ｃ１イオン注入、デポジション、エツチング等のうち一
方法によって基板上に一領域を形成し、そしてそのレジ
ス１〜パターンを剥離りるという工程を繰り返している
。 この工程間で素子構造の整合を図る７ｊめに、ｌノ
シス１〜パターンの露光はあらかじめ基板に形成された
合ｔ！−７−りを基準にして行われ−Ｃいる。
どころが近時、素子構造が複雑化づる（こ伴ない工程繰
返しは煩′ｊＩｌとなり、また佃旧・Δ利である１ノジ
ス１へにどっ−ＣＣイレン入等の条イ′１は苛酷瓜を増
し、ざらに精密加工度の十分に従って含はマークに対す
る位置合せもより正確なことが要請されるＪ：うになっ
てぎている。 一方半導体基板としても８１基板の他に
Ｇａ Ａｓ化合物基板が生産されるようになってきてお
り、物理的化学的特性が異なるＧａＡｓ化合物基板にお
いては新たな問題の解決が必要になってき−（いる３゜ １背景技術の問題点］ 以下に、従来の素子構造形成方法の一例としＣ１濃度の
異なるイオン注入誠を形成覆る場合の方法とその問題つ
を、第１図（ａ ）〜（０）の工程〈索子断面図で示す
）を参照して具体的（こ説明する。
返しは煩′ｊＩｌとなり、また佃旧・Δ利である１ノジ
ス１へにどっ−ＣＣイレン入等の条イ′１は苛酷瓜を増
し、ざらに精密加工度の十分に従って含はマークに対す
る位置合せもより正確なことが要請されるＪ：うになっ
てぎている。 一方半導体基板としても８１基板の他に
Ｇａ Ａｓ化合物基板が生産されるようになってきてお
り、物理的化学的特性が異なるＧａＡｓ化合物基板にお
いては新たな問題の解決が必要になってき−（いる３゜ １背景技術の問題点］ 以下に、従来の素子構造形成方法の一例としＣ１濃度の
異なるイオン注入誠を形成覆る場合の方法とその問題つ
を、第１図（ａ ）〜（０）の工程〈索子断面図で示す
）を参照して具体的（こ説明する。
まず、半導体基板１にレジンＩ〜２をｉｊ布した後、露
光現像しＣレジン１〜間口部３を作りし第１図（ａ ）
ｌ 、開ロｊ′、；＼３内の基板（又は表面酸化膜）
を−［ツザングしく合せマーク４を作る「第１図（１）
））。 次：こ、レジン１へ２を剥離した後、再度基鈑
ｊ・面にレジン１〜５を塗布しＬ第１図（Ｃ）１、合Ｉ
！ζｙ−夕４」−のレジン１へ段差を検出してフＡＩ−
スノスク（図示ｌ！す゛）を位置合しし、露光用１りＺ
しＣ、レジン［・５の所定部分に開口部６を作り［第１
図（ｃｆ ） ｌ 、シ！］する後間口部（３内に低温
度イ牙ノン１入７を１）ってイオン注入層８を形成する
。
光現像しＣレジン１〜間口部３を作りし第１図（ａ ）
ｌ 、開ロｊ′、；＼３内の基板（又は表面酸化膜）
を−［ツザングしく合せマーク４を作る「第１図（１）
））。 次：こ、レジン１へ２を剥離した後、再度基鈑
ｊ・面にレジン１〜５を塗布しＬ第１図（Ｃ）１、合Ｉ
！ζｙ−夕４」−のレジン１へ段差を検出してフＡＩ−
スノスク（図示ｌ！す゛）を位置合しし、露光用１りＺ
しＣ、レジン［・５の所定部分に開口部６を作り［第１
図（ｃｆ ） ｌ 、シ！］する後間口部（３内に低温
度イ牙ノン１入７を１）ってイオン注入層８を形成する
。
次に、レジストｘ）’３：剥則した後、早（歿全面にレ
ジン１−９）を塗布し［第１図（ｅ ） ］ 、合せマ
ーク４Ｉ−のレシス１〜段冷を基準として整合さけて、
前記１＋４ｊ Ｌ１部６内に２つの開口部１０及び１１
を作った後［第１図（ｆ）ｌ、開口部１０ｉ１内に高温
度イＡン往人］２行うことにより、高ｉ１１度イオン注
入層１３を形成Ｊる。 そして最後にレジン１−９）を
剥離した後、アニールを行っＣ注入イΔンを活性化し、
Ａン注入域形成を完了し、次］ｌ稈に移行する［第１図
（ｏ）Ｉｌ、。
ジン１−９）を塗布し［第１図（ｅ ） ］ 、合せマ
ーク４Ｉ−のレシス１〜段冷を基準として整合さけて、
前記１＋４ｊ Ｌ１部６内に２つの開口部１０及び１１
を作った後［第１図（ｆ）ｌ、開口部１０ｉ１内に高温
度イＡン往人］２行うことにより、高ｉ１１度イオン注
入層１３を形成Ｊる。 そして最後にレジン１−９）を
剥離した後、アニールを行っＣ注入イΔンを活性化し、
Ａン注入域形成を完了し、次］ｌ稈に移行する［第１図
（ｏ）Ｉｌ、。
以上のような従来素子構造形成方法にお（うる問題点を
列挙すれば次の通りである。
列挙すれば次の通りである。
■ ）／＋１−エツチングの工程毎にその工程で使用し
たレジン１−パターンを剥離しているので工程が煩雑で
淋゛る。
たレジン１−パターンを剥離しているので工程が煩雑で
淋゛る。
■ 高！ｉ１度イ詞ン注入のような苛酷な加工によって
、レジン（〜が変質しレジン１〜剥離が不完全となり、
基板表面が汚染された状態になりやすい。
、レジン（〜が変質しレジン１〜剥離が不完全となり、
基板表面が汚染された状態になりやすい。
■ ■の高温層イオン注入後の剥離は、８１基板に比較
してに１ａＡｓ基板において特に大さな問題になってい
る。 そのため、基板表面にシリコン酸化膜を形成し、
その酸化股上にレジン１〜を塗イｔｉ シて剥離しやり
−くし、イＡン汗入にはシリ」ン酸化膜をエツヂング間
口づるなどの工程を付加しイ目）ればならないなど更に
工程が煩雑になる。
してに１ａＡｓ基板において特に大さな問題になってい
る。 そのため、基板表面にシリコン酸化膜を形成し、
その酸化股上にレジン１〜を塗イｔｉ シて剥離しやり
−くし、イＡン汗入にはシリ」ン酸化膜をエツヂング間
口づるなどの工程を付加しイ目）ればならないなど更に
工程が煩雑になる。
■ 基板上にフΔ１〜エツヂングにより合せマークを形
成するに（よ、基板もしくは素子の構造上十分コン１〜
ラス１〜のある段差が取れ４Ａい場合があり、）Ａ１−
く７スクの位置合ｌ！が不正確となるＪ５それがある。
成するに（よ、基板もしくは素子の構造上十分コン１〜
ラス１〜のある段差が取れ４Ａい場合があり、）Ａ１−
く７スクの位置合ｌ！が不正確となるＪ５それがある。
（瀞 高温度イオン注入の位置合けは、イオン注入工程
前あらかじめ形成された合せマークを基準としくなされ
てｄ３す、直接但淵厄イＡン注入層に夕；ｌ ｔ、−ｒ
行うことはできない。 またイＡン汗人層形成の次の工
程の位置合１１合せマークを基準どして行うようになっ
ており、直接イオン注入層に対して行うことができない
３． このため位置合ぜの正確さか不十分でああ。
前あらかじめ形成された合せマークを基準としくなされ
てｄ３す、直接但淵厄イＡン注入層に夕；ｌ ｔ、−ｒ
行うことはできない。 またイＡン汗人層形成の次の工
程の位置合１１合せマークを基準どして行うようになっ
ており、直接イオン注入層に対して行うことができない
３． このため位置合ぜの正確さか不十分でああ。
［発明の目的コ
この発明の目的は、前記問題小を生じる恐れの４ｙい半
導体装置の製造方法を提供すろことである。
導体装置の製造方法を提供すろことである。
４−５ に工程が）：０油である場合、高温度イオン注
入のように工程かレジン１−にとって苛酷な条イ４［で
ある場合、素子構造のゼルファラインが必要である場合
、基板（例えば（） ａＡ’ ｓ ’ｌ板）からのレジ
スト剥離が困り１ｒである場合等に好）凶なレジン１〜
利用の糸了描迄形成ノ）法を４Ｈｚ焦り−ることにある
２、［発明の概要］ この発明による方法は、レジストを３層に塗イ１１し、
各層形成１υに所望の通りバターニングを行うとともに
、第一のレシス［一工程と第二のレジメ［・工程の間に
第一の素子構造の形成を行い、第二のレシス１一工程と
第三のレジスト工稈の間に第二の素子構造の形成を行い
、第三のレジメ１〜二［二層の後に合Ｉ！ン一りを形成
し、最後に３層のレジストを同１１．１に剥離ツること
を特徴としている。 この発明の方法に、よれば、工程
数が従来よりし少なくなるとともにレジスト剥離の回数
は最小でづみ、またレジスト剥離も容易である３゜ またこの発明のプ）法にＪこれ（Ｊ、第二のレジメ１へ
パターンの位置合しは第一のレジメ１−パターンを塁ｉ
ｌ＋−にして行われ、合せマーク形成も第一もしくｔよ
第二のレジストパターンを基準としで行われるので、第
−及び第二の素子構造はレルファラインーＳ整合し、ま
た次工程も第−及び第二の素子構造に直接的に整合する
ことになる。
入のように工程かレジン１−にとって苛酷な条イ４［で
ある場合、素子構造のゼルファラインが必要である場合
、基板（例えば（） ａＡ’ ｓ ’ｌ板）からのレジ
スト剥離が困り１ｒである場合等に好）凶なレジン１〜
利用の糸了描迄形成ノ）法を４Ｈｚ焦り−ることにある
２、［発明の概要］ この発明による方法は、レジストを３層に塗イ１１し、
各層形成１υに所望の通りバターニングを行うとともに
、第一のレシス［一工程と第二のレジメ［・工程の間に
第一の素子構造の形成を行い、第二のレシス１一工程と
第三のレジスト工稈の間に第二の素子構造の形成を行い
、第三のレジメ１〜二［二層の後に合Ｉ！ン一りを形成
し、最後に３層のレジストを同１１．１に剥離ツること
を特徴としている。 この発明の方法に、よれば、工程
数が従来よりし少なくなるとともにレジスト剥離の回数
は最小でづみ、またレジスト剥離も容易である３゜ またこの発明のプ）法にＪこれ（Ｊ、第二のレジメ１へ
パターンの位置合しは第一のレジメ１−パターンを塁ｉ
ｌ＋−にして行われ、合せマーク形成も第一もしくｔよ
第二のレジストパターンを基準としで行われるので、第
−及び第二の素子構造はレルファラインーＳ整合し、ま
た次工程も第−及び第二の素子構造に直接的に整合する
ことになる。
さらにこの発明にお°いては、第一、第二及び第三のレ
ジメ１〜が４］ｌ！′ｌに相溶しない組成のレジストを
用い、またイ（１旬（、二相溶しない条（ｑて゛現像な
どの処理をすれはＪ、く、例えば第−及び第三のレジス
ｉ−と（７℃環環化ツリイソブレン１１体とするネガ型
（光架橋型）レジメ１〜を、そして第二のレジメ１〜ど
じでノボラックフ」−ノール樹脂を主体どするポジ型（
光分解型）レジストを使用することができる。 」二層
の場合、り〕二のレジメ１〜とし−（用いたポジ型しシ
ス１〜の現像にはアルカリ１ｊｉ水溶液が、また洗浄に
は水が用いられ、光架橋した第一層ネ力型しジスＩ〜ど
相溶しない条件−（処理を行うことかできる。 さらに
第三のレジメ１へとして用いたネガつ１１ルジスＩ〜の
現１象や洗浄に−Ｖシレン、１ヘリクロロエチレン等を
用いれは、埋像した第二層ポジ型レジストに相溶しない
条件で処理を行うことができる。 通常ネカ型しジメ１
への現像洗浄に用いられるセ［１ソルブ、耐酸ブヂル、
アルコール等は現像したポジ型レジストを相溶させる恐
れがある。
ジメ１〜が４］ｌ！′ｌに相溶しない組成のレジストを
用い、またイ（１旬（、二相溶しない条（ｑて゛現像な
どの処理をすれはＪ、く、例えば第−及び第三のレジス
ｉ−と（７℃環環化ツリイソブレン１１体とするネガ型
（光架橋型）レジメ１〜を、そして第二のレジメ１〜ど
じでノボラックフ」−ノール樹脂を主体どするポジ型（
光分解型）レジストを使用することができる。 」二層
の場合、り〕二のレジメ１〜とし−（用いたポジ型しシ
ス１〜の現像にはアルカリ１ｊｉ水溶液が、また洗浄に
は水が用いられ、光架橋した第一層ネ力型しジスＩ〜ど
相溶しない条件−（処理を行うことかできる。 さらに
第三のレジメ１へとして用いたネガつ１１ルジスＩ〜の
現１象や洗浄に−Ｖシレン、１ヘリクロロエチレン等を
用いれは、埋像した第二層ポジ型レジストに相溶しない
条件で処理を行うことができる。 通常ネカ型しジメ１
への現像洗浄に用いられるセ［１ソルブ、耐酸ブヂル、
アルコール等は現像したポジ型レジストを相溶させる恐
れがある。
土層以外にも、ポリメヂルイソプロペニルケトン（ＰＭ
Ｉ ｐＨとノボラックフェノール樹脂、ボリメヂルメ
タクリレ−１〜とノボラックフェノール樹脂等の組合せ
にｄ５けるように遠紫外線感光レシス１〜、電子線感光
レシス１〜、Ｘ線感光しシス１へも本発明に適用できる
ことは当然である。
Ｉ ｐＨとノボラックフェノール樹脂、ボリメヂルメ
タクリレ−１〜とノボラックフェノール樹脂等の組合せ
にｄ５けるように遠紫外線感光レシス１〜、電子線感光
レシス１〜、Ｘ線感光しシス１へも本発明に適用できる
ことは当然である。
［発明の実施例］
以下（こ第２図（ａ ）乃至第２図＜ｅ）を参照しＣ本
発明の実施例について説明り−る。
発明の実施例について説明り−る。
第一の実施例は、低ドーズ徂のイオン注入域と高ドース
量のイオン注入域を形成する例である。
量のイオン注入域を形成する例である。
まず、半導体基板１４の上に所定厚さの第一のレジメ］
〜１５を全面塗イｈしｌＣ後、露光現像を？１つて第一
の１２２１〜層１５に開口１６．１７を設（鳳このレジ
ストパターンをブロックとしく）バｌ’−ズ１のイオン
注入１８を行うことによりイオン７↑人層１９を形成す
るとともに、合せマーク用間口１７にもイオン汗入層２
０を形成する「第２図（ａ ）参照」９、 次に露光現像した第一のレジスｉ〜１５と相溶しない組
成の第二のレジメ１−を全面に塗布した後、第一のレジ
ストパターンの深い段差を利用して自初合Ｕを行い、露
光現像して第一の１２２１〜層１５の聞ｆ１１１６内に
第二のレジメ［〜層２１の開口２２．２３を形成し、ま
た第一の１２２１〜層１５の合せマーク用量ｉ］ １７
にも第二のレジスト層２１の間口を形成した。 この第
二のレジストパターンをブロックとしＣ高ドース量のイ
オン注入２４を行−）だ。 これにより、開口２２．２
３内に６淵１廊イＡン汀入層２５が形成され、第一のイ
オン注入で牛した低温度イオン注入域層１９か２つの高
温度イオン注入域悶の間に残った。 また、合Ｉ！ン一
り相聞Ｉ］１７下のイオン注入＋ｒ？ｉ２０にも回部に
高濶磨にイオン注入される［以上第２図（ｂ）参照］。
〜１５を全面塗イｈしｌＣ後、露光現像を？１つて第一
の１２２１〜層１５に開口１６．１７を設（鳳このレジ
ストパターンをブロックとしく）バｌ’−ズ１のイオン
注入１８を行うことによりイオン７↑人層１９を形成す
るとともに、合せマーク用間口１７にもイオン汗入層２
０を形成する「第２図（ａ ）参照」９、 次に露光現像した第一のレジスｉ〜１５と相溶しない組
成の第二のレジメ１−を全面に塗布した後、第一のレジ
ストパターンの深い段差を利用して自初合Ｕを行い、露
光現像して第一の１２２１〜層１５の聞ｆ１１１６内に
第二のレジメ［〜層２１の開口２２．２３を形成し、ま
た第一の１２２１〜層１５の合せマーク用量ｉ］ １７
にも第二のレジスト層２１の間口を形成した。 この第
二のレジストパターンをブロックとしＣ高ドース量のイ
オン注入２４を行−）だ。 これにより、開口２２．２
３内に６淵１廊イＡン汀入層２５が形成され、第一のイ
オン注入で牛した低温度イオン注入域層１９か２つの高
温度イオン注入域悶の間に残った。 また、合Ｉ！ン一
り相聞Ｉ］１７下のイオン注入＋ｒ？ｉ２０にも回部に
高濶磨にイオン注入される［以上第２図（ｂ）参照］。
次に第一の１ノジス１〜パターン及び第三のレジストパ
ターンの土から第三のレジメ１〜２６を基板全面に塗イ
ＩＪシた後、露光現像して開口２７を形成しし第２図（
Ｃ）参照］、該開口２７の基板表面の膜をエツチングし
て合せマーク２８を形成覆る［第２図＜（１）参照］。
ターンの土から第三のレジメ１〜２６を基板全面に塗イ
ＩＪシた後、露光現像して開口２７を形成しし第２図（
Ｃ）参照］、該開口２７の基板表面の膜をエツチングし
て合せマーク２８を形成覆る［第２図＜（１）参照］。
図示されるにうに合せマー９２８の基準は第−若しく
は第二のレジメ１〜パターン即ち低濃度イオン注入層１
９若しくは高濃度イオン注入層２５に整合して形成され
る。
は第二のレジメ１〜パターン即ち低濃度イオン注入層１
９若しくは高濃度イオン注入層２５に整合して形成され
る。
最後に第一乃至第三の１９２１〜層１５，２１゜２６を
同時に剥離した後［第２図（ｅ ）参照］、洗浄し、さ
らにイオン注入１ｍ１９．２５のアニールを行ってイオ
ン注入による素子構造が完成する。
同時に剥離した後［第２図（ｅ ）参照］、洗浄し、さ
らにイオン注入１ｍ１９．２５のアニールを行ってイオ
ン注入による素子構造が完成する。
上記第一の実施例にお【ブるＭ（明は、工程を中心にし
たものであり、次の第二及び第三実施例においてはレジ
スト及びイオン注入条件を中心に説明づる。
たものであり、次の第二及び第三実施例においてはレジ
スト及びイオン注入条件を中心に説明づる。
第二実施例はバイポーラ（〜ランジスタのベース領域（
Ｐ）、ペースコンタク１〜領１１（Ｐ＋）の形成におい
て一本発明を適用したものＣ゛ある、。
Ｐ）、ペースコンタク１〜領１１（Ｐ＋）の形成におい
て一本発明を適用したものＣ゛ある、。
第一層及び第三層のレジス１へとして環化ポリイソプレ
ンネガ型フォトレジス１〜 ＯＭＲ−８３（東京応化社
製商品名）を１．０μ０１の厚さに塗布し、また第二層
のレジストとしてはノボラックフェノール樹脂ポジ型フ
ォトレジスト ０ＦＰＲ−８０００（東京応化社製商品
名）を１．０．ｃ２ｍの厚゛さに塗ｆｌｉ シｔこ。
第一層及び第二層のパターニングの現像には各々の専用
現像液を用いて問題はなかつｌζが、第三 ｒ’？Ｍの
現像には第二層のポジ型フＡ１−レジス１〜を？？Ｊ解
させないためにキシレンを使用した。 そしてイオン注
入条件は、ベース領域（１ｖ）に゛つい（は、第一層の
レジストパターンをマスクにしでドースｍ １ Ｘ １
０１４” ８＋／ｃｍ２゜加速電圧４．０ｋｅＶの低）
ＩＩ２度注入条件で行い、またベース］ンクタト領域（
Ｐ４）については、第２層のレジストパタ−ンをマスク
どしてドーズ量１ＸＩＯ” ” ［３’ ／Ｃｔｌｌ
’ 、加速電圧５０ｋｅＶの高濃度ン、１ 人 条 Ｉ
Ｔ （゛ イｊ つ 〕こ 。
ンネガ型フォトレジス１〜 ＯＭＲ−８３（東京応化社
製商品名）を１．０μ０１の厚さに塗布し、また第二層
のレジストとしてはノボラックフェノール樹脂ポジ型フ
ォトレジスト ０ＦＰＲ−８０００（東京応化社製商品
名）を１．０．ｃ２ｍの厚゛さに塗ｆｌｉ シｔこ。
第一層及び第二層のパターニングの現像には各々の専用
現像液を用いて問題はなかつｌζが、第三 ｒ’？Ｍの
現像には第二層のポジ型フＡ１−レジス１〜を？？Ｊ解
させないためにキシレンを使用した。 そしてイオン注
入条件は、ベース領域（１ｖ）に゛つい（は、第一層の
レジストパターンをマスクにしでドースｍ １ Ｘ １
０１４” ８＋／ｃｍ２゜加速電圧４．０ｋｅＶの低）
ＩＩ２度注入条件で行い、またベース］ンクタト領域（
Ｐ４）については、第２層のレジストパタ−ンをマスク
どしてドーズ量１ＸＩＯ” ” ［３’ ／Ｃｔｌｌ
’ 、加速電圧５０ｋｅＶの高濃度ン、１ 人 条 Ｉ
Ｔ （゛ イｊ つ 〕こ 。
第三実施例は、ＧａＡｓ１Ｃのショッ［〜キーグー１〜
のｒ１イオン？、Ｆ人溜及びソースドレ、イン領域のｎ
＋イオン）−１人層の形成にＪ５いて本発明を適用した
ちの（゛ある。、 第一乃至第三層のレジストとそれら
の現像に−）いては第二実施例と同様にし、イオン注入
はｎイオン注入層について、第一層レジス１へをマスク
にしてドーズ量３．５Ｘ １０”３ ｉ ＋／Ｃ１１ｌ
’ 、加速電Ｆモア ０ ｋ ｅ ＶてイΔンン」入を
施し、また（１４イオンン−１入層について、第二層レ
ジス１−をマスクにしてドーズ量２ｘ １０” ３ ｉ
” ７’ｃｎ＋’ 、ｉｌｌ速電Ｂ二２５０ ｋｅ■
で高温度イオン注入を施した。
のｒ１イオン？、Ｆ人溜及びソースドレ、イン領域のｎ
＋イオン）−１人層の形成にＪ５いて本発明を適用した
ちの（゛ある。、 第一乃至第三層のレジストとそれら
の現像に−）いては第二実施例と同様にし、イオン注入
はｎイオン注入層について、第一層レジス１へをマスク
にしてドーズ量３．５Ｘ １０”３ ｉ ＋／Ｃ１１ｌ
’ 、加速電Ｆモア ０ ｋ ｅ ＶてイΔンン」入を
施し、また（１４イオンン−１入層について、第二層レ
ジス１−をマスクにしてドーズ量２ｘ １０” ３ ｉ
” ７’ｃｎ＋’ 、ｉｌｌ速電Ｂ二２５０ ｋｅ■
で高温度イオン注入を施した。
第一乃至第三実施例のいずれの揚台にも、従来方法に比
較しくＶジス］〜剥離工程は二回省略されるとともに、
高温１哀イＡン汀入後のレジストパターンの剥離は、基
板に接触している第一層レジスト層が高淵疫イＡン注入
の影響を受すないようにできるから容易であり、従来大
きな四重があったＱａＡｓ基板にｄ３いてし改舌された
ことが認められ７ｊ。 さらに形成した各領ｌ或間の合
せ精度及び次工程での合は精度は従来方法による合Ｉ！
精麿よりし向上したことが、１泊域の抵抗のバラツーＶ
やベア１！Ｉの試ハウ）結果イｊどに」こり確認された
。
較しくＶジス］〜剥離工程は二回省略されるとともに、
高温１哀イＡン汀入後のレジストパターンの剥離は、基
板に接触している第一層レジスト層が高淵疫イＡン注入
の影響を受すないようにできるから容易であり、従来大
きな四重があったＱａＡｓ基板にｄ３いてし改舌された
ことが認められ７ｊ。 さらに形成した各領ｌ或間の合
せ精度及び次工程での合は精度は従来方法による合Ｉ！
精麿よりし向上したことが、１泊域の抵抗のバラツーＶ
やベア１！Ｉの試ハウ）結果イｊどに」こり確認された
。
［発明の効果Ｉ
に／、 Ｊ−のどどく本発明によれば、次のような効果
が冑られる。
が冑られる。
い） 数回のレジスト塗布と数回の素子構造の形成に対
してレジスト剥離工稈（よ唯一回ですむので、レジスト
剥離毎に基板表面の汚染が累積づる恐れが少ない上に、
高）渭度イオン注人等の像に剥９ｎｔ ｊへき剥離面は
従来方法にくらべて小さい１．：め、汚染のおそれは極
めて小さくイｆる７゜ （１１） レシス１〜剥湖工稈が少なく、仝丁稈故が
従来す法より少なくなる。
してレジスト剥離工稈（よ唯一回ですむので、レジスト
剥離毎に基板表面の汚染が累積づる恐れが少ない上に、
高）渭度イオン注人等の像に剥９ｎｔ ｊへき剥離面は
従来方法にくらべて小さい１．：め、汚染のおそれは極
めて小さくイｆる７゜ （１１） レシス１〜剥湖工稈が少なく、仝丁稈故が
従来す法より少なくなる。
（ｌｉ＋ ） 第一のレジメ１〜パターンの深い段差
を自動合Ｕの基準マークとしＣ用いるので素子）１４漬
や１模ｉ−’、ｉ （こ（Ｊとんと関係なしにコン１へ
ラスト・のよい位置合けができるとともに、第一のレジ
ストパターンを基準として第二のレジメ１〜パターンが
形成されるので、第一のレジストパターンによる素子構
造と、第二のレジストパターンにＪｚる索子構造との整
合が完全である。１ （１ｖ） 第三のレジメ１〜のパターニングは、完全
にセルファラインであるため次工程（例えば電極の形成
）と素子（構造の合せか面接的であり、含ｔ！精度が向
上する。
を自動合Ｕの基準マークとしＣ用いるので素子）１４漬
や１模ｉ−’、ｉ （こ（Ｊとんと関係なしにコン１へ
ラスト・のよい位置合けができるとともに、第一のレジ
ストパターンを基準として第二のレジメ１〜パターンが
形成されるので、第一のレジストパターンによる素子構
造と、第二のレジストパターンにＪｚる索子構造との整
合が完全である。１ （１ｖ） 第三のレジメ１〜のパターニングは、完全
にセルファラインであるため次工程（例えば電極の形成
）と素子（構造の合せか面接的であり、含ｔ！精度が向
上する。
（Ｖ ） レジメ１−の剥離が回動なＱ ａ Ａ Ｓ
基板等に適用することによって安定した製造を実現覆る
ことができる。
基板等に適用することによって安定した製造を実現覆る
ことができる。
第一図（ａ ）乃〒第１図（ｑ ）は、従来の半導体装
置の製造工程を素子断面にて示した工程図、第２図＜ａ
＞乃至第２図（ｅ）ｉ：１．．４（発明方法の製造工
程を素子断面にて示した工程図である。 １．１４・・・半導体基板、 ２，５．．９・・・レジ
ス）〜、 １５・・・第一のレジストパターン、 ２１
・・・第二のレジストパターン、 ２６・・・第三のレ
ジストパターン、 ８．１３，１９，２０．２５・・・
イオン注入層、 ４，２８・・・合Ｕマーク。 特Ｍ’（出願人 東京芝浦電気株式会社第 １ 図 ３ 第２図 １８〜 手続補正よく自発） 昭和５８年４月９日 特許庁長官 若杉和夫殿 １、事件の表示 昭和５８年特許願第３０／４５
号２、発明の名称 半導体装置の装）ｂ方法３、
補正をする者 事件との関係 特に′Ｙ出願人 神奈川用川用市幸区堀川用７２番地 ４、代叩人 ６、補正により増加する発明の数 ０７、補正の対
象 明細書の「発明の詳細な説明の欄」８、
補正の内容 （１） 明１ｉ１ｉ ＋肩の第５頁第１３行の「形成」
を「テボ、ｊと補正する。 （２） 明細用の第６頁第５行の［低温度イオンｊを「
イオン」と補正する。
置の製造工程を素子断面にて示した工程図、第２図＜ａ
＞乃至第２図（ｅ）ｉ：１．．４（発明方法の製造工
程を素子断面にて示した工程図である。 １．１４・・・半導体基板、 ２，５．．９・・・レジ
ス）〜、 １５・・・第一のレジストパターン、 ２１
・・・第二のレジストパターン、 ２６・・・第三のレ
ジストパターン、 ８．１３，１９，２０．２５・・・
イオン注入層、 ４，２８・・・合Ｕマーク。 特Ｍ’（出願人 東京芝浦電気株式会社第 １ 図 ３ 第２図 １８〜 手続補正よく自発） 昭和５８年４月９日 特許庁長官 若杉和夫殿 １、事件の表示 昭和５８年特許願第３０／４５
号２、発明の名称 半導体装置の装）ｂ方法３、
補正をする者 事件との関係 特に′Ｙ出願人 神奈川用川用市幸区堀川用７２番地 ４、代叩人 ６、補正により増加する発明の数 ０７、補正の対
象 明細書の「発明の詳細な説明の欄」８、
補正の内容 （１） 明１ｉ１ｉ ＋肩の第５頁第１３行の「形成」
を「テボ、ｊと補正する。 （２） 明細用の第６頁第５行の［低温度イオンｊを「
イオン」と補正する。
Claims (1)
- 【特許請求の範囲】 １ 半導体基板」二に第一のレジストパターンを形成し
て該基板の一部に素子構造を形成覆る工程と、該第−の
レジストパターン上に第二のレジス１〜パターンを形成
して該基板の他の一部に素子構造を形成する工程と、該
第二９レジス１〜パーターン上に第三のレジストパター
ンを形成して該基板に合せマークを形成する工程とを含
むことを特徴と１゛る半導体装置の製造方法。 ２ 第一のレジストパターンに係る素子１ｆ’ｉ ５ｍ
の形成工程が低１１ａｆｔイオン注入の工程であり、第
二のレジストパターンに係る素子４Ｍ ３Ｗの形成工程
が高温度イオン注入の工程である、特許請求の範囲第１
項記載の半導体装置の製造方法。 ３ 第−及び第三のレジストパターンの形成には、ｔｆ
ｆ イじポリイソプレンを主体どする光架橋型のフＡト
レジストを使用し、第二のレジストパターンの形成には
、ノボラックフェノール型樹脂を１体とする光分解型の
゛ノミ ｔ−レジメ１〜を特徴する特許請求、の範囲第
１項記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58030745A JPS59158519A (ja) | 1983-02-28 | 1983-02-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58030745A JPS59158519A (ja) | 1983-02-28 | 1983-02-28 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59158519A true JPS59158519A (ja) | 1984-09-08 |
Family
ID=12312211
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58030745A Pending JPS59158519A (ja) | 1983-02-28 | 1983-02-28 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59158519A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5316966A (en) * | 1990-09-28 | 1994-05-31 | U.S. Philips Corporation | Method of providing mask alignment marks |
| US5830799A (en) * | 1995-08-25 | 1998-11-03 | Sony Corporation | Method for forming embedded diffusion layers using an alignment mark |
-
1983
- 1983-02-28 JP JP58030745A patent/JPS59158519A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5316966A (en) * | 1990-09-28 | 1994-05-31 | U.S. Philips Corporation | Method of providing mask alignment marks |
| US5830799A (en) * | 1995-08-25 | 1998-11-03 | Sony Corporation | Method for forming embedded diffusion layers using an alignment mark |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5288660A (en) | Method for forming self-aligned t-shaped transistor electrode | |
| JPH0415938A (ja) | コンタクトホールの形成方法 | |
| JPS58170013A (ja) | 半導体装置の製造方法及びそれにより作られた半導体装置 | |
| JPS59158519A (ja) | 半導体装置の製造方法 | |
| KR100567059B1 (ko) | 반도체 소자의 정렬 패턴 형성방법 | |
| US6753240B2 (en) | Semiconductor device production method | |
| JPH0216736A (ja) | 半導体集積回路の製造方法 | |
| JPH04107831A (ja) | 半導体装置の製造方法 | |
| JPS6040184B2 (ja) | 半導体装置の製造方法 | |
| TW533575B (en) | Method for forming ID mark on ROM chip and the recognition method | |
| JPS6216536B2 (ja) | ||
| JP2903594B2 (ja) | 半導体装置の製造方法 | |
| JP2003092242A (ja) | 半導体装置の製造方法 | |
| KR100268884B1 (ko) | 듀얼 문턱 전압 형성방법 | |
| JP2841417B2 (ja) | マスクの形成方法 | |
| JPS62284356A (ja) | レジストパタ−ン形成方法 | |
| KR100232212B1 (ko) | 반도체 소자의 제조 방법 | |
| KR20050033681A (ko) | 포토 마스크 정렬키 형성방법 | |
| JPS5893342A (ja) | 半導体装置の製造方法 | |
| KR960043101A (ko) | 반도체소자의 소자분리절연막 형성방법 | |
| KR20050070252A (ko) | 반도체 장치의 제조방법 | |
| JPH04199718A (ja) | 半導体装置の製造方法 | |
| JPS59124144A (ja) | 半導体装置の製造方法 | |
| JPH05206163A (ja) | 半導体装置の製造方法 | |
| JPS60245229A (ja) | 半導体装置の製造方法 |