JPH04199718A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH04199718A JPH04199718A JP33372290A JP33372290A JPH04199718A JP H04199718 A JPH04199718 A JP H04199718A JP 33372290 A JP33372290 A JP 33372290A JP 33372290 A JP33372290 A JP 33372290A JP H04199718 A JPH04199718 A JP H04199718A
- Authority
- JP
- Japan
- Prior art keywords
- resist film
- resist
- gate electrode
- gate
- ion implantation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 14
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 238000009792 diffusion process Methods 0.000 claims abstract description 21
- 238000005468 ion implantation Methods 0.000 claims abstract description 19
- 238000001312 dry etching Methods 0.000 claims abstract description 5
- 239000000758 substrate Substances 0.000 claims description 10
- 238000002347 injection Methods 0.000 claims description 5
- 239000007924 injection Substances 0.000 claims description 5
- 150000002500 ions Chemical class 0.000 abstract description 15
- 238000000034 method Methods 0.000 abstract description 7
- 230000035515 penetration Effects 0.000 abstract description 3
- 230000015572 biosynthetic process Effects 0.000 abstract description 2
- 238000000576 coating method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000149 penetrating effect Effects 0.000 description 3
- 238000003848 UV Light-Curing Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ）産業上の利用分野
この発明は半導体装置の製造方法に関し、特に基板中に
作られる拡散層の製造方法に関するものである。
作られる拡散層の製造方法に関するものである。
（ロ）従来の技術
従来の半導体装置の拡散層の製造方法としては、第３図
の様なものが知られている。
の様なものが知られている。
例えば、１例として説明すると、まず、第３図（２Ｌ）
に示すように、半導体基板２１上に熱酸化膜２２を成長
させ、ゲート電極層２３を堆積し、レジスト２４を露光
・現像により残す。次に、ドライエツチングにより、ゲ
ート電極２３ａの不要な部分をエッチオフする［第３図
（ｂ）参照］。
に示すように、半導体基板２１上に熱酸化膜２２を成長
させ、ゲート電極層２３を堆積し、レジスト２４を露光
・現像により残す。次に、ドライエツチングにより、ゲ
ート電極２３ａの不要な部分をエッチオフする［第３図
（ｂ）参照］。
続いてレジスト２４を剥離する［第３図（ｃ）参照］。
続いてゲート電極２３２Ｌにセルフで拡散層を形成する
為にレジスト２５を第３図（ｄ）に示す様にパターニン
グし、イオン注入口２０ａを介してイオン２０の注入を
行う。レジスト２５を剥離するとともに、拡散層２６が
形成される［第３図（ｅ）参照コ。
為にレジスト２５を第３図（ｄ）に示す様にパターニン
グし、イオン注入口２０ａを介してイオン２０の注入を
行う。レジスト２５を剥離するとともに、拡散層２６が
形成される［第３図（ｅ）参照コ。
（ハ）発明が解決しようとする課題
しかし上記従来技術では、イオン注入のエネルギーが高
くなってくると、イオン２０が拡散層形成用マスクとし
てのゲート電極２３ａを突き抜けてしまうという欠点が
あり、その結果、ゲート電極２３ａの直下にも拡散層２
７が形成されるという問題がある。そのため、深い拡散
層を形成するのが難しい。
くなってくると、イオン２０が拡散層形成用マスクとし
てのゲート電極２３ａを突き抜けてしまうという欠点が
あり、その結果、ゲート電極２３ａの直下にも拡散層２
７が形成されるという問題がある。そのため、深い拡散
層を形成するのが難しい。
（ニ）課題を解決するための手段及び作用この発明は、
熱酸化膜、導電膜および第１レジスト膜をこの順で形成
された半導体基板を、露光・現像してゲート電極部位の
みのレジスト膜を残存させ、この第１レジスト膜を硬化
させ、次にドライエツチングにより、ケート電極の不要
な部分をエッチオフし、次いで半導体基板全面に第２レ
ジスト膜を形成し、再び露光・現像してイオン注入口を
形成し、イオン注入を行って半導体基板内に拡散層を形
成し、次いで残存する第１レジスト膜及び第２レジスト
膜を除去してゲート電極を形成することを特徴とする半
導体装置の製造方法である。
熱酸化膜、導電膜および第１レジスト膜をこの順で形成
された半導体基板を、露光・現像してゲート電極部位の
みのレジスト膜を残存させ、この第１レジスト膜を硬化
させ、次にドライエツチングにより、ケート電極の不要
な部分をエッチオフし、次いで半導体基板全面に第２レ
ジスト膜を形成し、再び露光・現像してイオン注入口を
形成し、イオン注入を行って半導体基板内に拡散層を形
成し、次いで残存する第１レジスト膜及び第２レジスト
膜を除去してゲート電極を形成することを特徴とする半
導体装置の製造方法である。
この発明の最大の特徴は、イオン注入によりゲート電極
に自己整合的に拡散層を形成するに際して、レジストの
２回塗布法を用いていることである。まず、最初のレジ
ス）・塗布の時点では、露光・現像によってゲート電極
部位のみの第ルンスト膜を形成する。しかも２回目のレ
ジスト塗布時の露光・現像によって下位の第１レジスト
膜が露光・現像されないように第１レジスト膜か、例え
ば周知のＵＶキュアーによって硬化される。次にドライ
エツチングによりゲート電極の不要な部分をエッチオフ
する。その後、上位に第２レンスト膜を作成してイオン
注入口を形成し、イオン注入口を介してイオン注入を行
って拡散層を形成する訳である。従って、ゲート電極直
上に、第１、第２のレンスト膜か存在するためにゲート
電極直下へのイオン注入によるイオンの突き抜けを防止
できる。
に自己整合的に拡散層を形成するに際して、レジストの
２回塗布法を用いていることである。まず、最初のレジ
ス）・塗布の時点では、露光・現像によってゲート電極
部位のみの第ルンスト膜を形成する。しかも２回目のレ
ジスト塗布時の露光・現像によって下位の第１レジスト
膜が露光・現像されないように第１レジスト膜か、例え
ば周知のＵＶキュアーによって硬化される。次にドライ
エツチングによりゲート電極の不要な部分をエッチオフ
する。その後、上位に第２レンスト膜を作成してイオン
注入口を形成し、イオン注入口を介してイオン注入を行
って拡散層を形成する訳である。従って、ゲート電極直
上に、第１、第２のレンスト膜か存在するためにゲート
電極直下へのイオン注入によるイオンの突き抜けを防止
できる。
すなわち、この発明は、イオン注入法を用いてゲートに
対して自己整合的に拡散層を形成するに際して、ゲート
上にゲート形成用の第１レジスト膜を残存ざ仕るととも
に、さらに第１レジスト膜上に第２レジスト膜を積層し
てイオン注入を行うようにしたので、注入イオンがゲー
トを突き抜けてゲート直下に拡散層部分が形成されるの
を防止できる。これによりイオンの注入エネルギーを上
げてより深い拡散層の形成が可能となる。
対して自己整合的に拡散層を形成するに際して、ゲート
上にゲート形成用の第１レジスト膜を残存ざ仕るととも
に、さらに第１レジスト膜上に第２レジスト膜を積層し
てイオン注入を行うようにしたので、注入イオンがゲー
トを突き抜けてゲート直下に拡散層部分が形成されるの
を防止できる。これによりイオンの注入エネルギーを上
げてより深い拡散層の形成が可能となる。
（ホ）実施例
以下に第１図を用いて注入突き抜けの生じない拡散層の
製造方法の１例を示す。
製造方法の１例を示す。
半導体基板１１上に熱酸化膜１２を成長させ、ゲート電
極層１３を堆積し、第１レジスト膜１４を露光・現像に
より残し、ＵＶキュアーにより硬化させる［第１図（ａ
）参照］。
極層１３を堆積し、第１レジスト膜１４を露光・現像に
より残し、ＵＶキュアーにより硬化させる［第１図（ａ
）参照］。
ドライエッチにより、ゲート電極Ｉ３の不要な部分をエ
ッチオフする［第１図（ｂ）参照］。
ッチオフする［第１図（ｂ）参照］。
レジスト１４は剥離せず、そのまま残し、さらにその上
に第２レジスト１５を塗布しパターニングしてイオン注
入口１５ａを介してイオン１０の注入を行う［第１図（
ｃ）参照］。
に第２レジスト１５を塗布しパターニングしてイオン注
入口１５ａを介してイオン１０の注入を行う［第１図（
ｃ）参照］。
レジスト１４．１．５を同時に剥離する。拡散層１６か
形成される［第１図（ｄ）参照］。
形成される［第１図（ｄ）参照］。
この様にレジスト２回塗布法を用いる事により、第３図
に示した従来例の様に、ゲート電極２３ａを突き抜けて
拡散層２７が形成される事がなくなる。この例で言えば
ゲート長を正確に制御てきる。
に示した従来例の様に、ゲート電極２３ａを突き抜けて
拡散層２７が形成される事がなくなる。この例で言えば
ゲート長を正確に制御てきる。
第２図は拡散層１６．１６をゲート電極Ｉ３の左右に一
対形成するようにしたこの発明の他の実施例を示す。
対形成するようにしたこの発明の他の実施例を示す。
この際、イオン注入口＋５ａ、＋５ａは第２図（ｃ）に
示すように２つ形成する必要がある。その他の工程は上
記実施例の場合と同様である。
示すように２つ形成する必要がある。その他の工程は上
記実施例の場合と同様である。
（へ）発明の効果
以上のようにこの発明によれば、イオン注入法を用いて
ゲートに対して自己整合的に拡散層を形成するに際して
、ゲート上にゲート形成用の第１レジスト膜を残存させ
るとともに、さらに第１レジスト膜上に第２レジスト膜
を積層してイオン注入を行うようにしたので、イオン注
入のエネルギーを上げても注入イオンがゲートを突き抜
けてゲート直下に到達するのを防止でき、これによりイ
オン注入のエネルギーを上げて深い拡散層を形成する事
が可能となる。
ゲートに対して自己整合的に拡散層を形成するに際して
、ゲート上にゲート形成用の第１レジスト膜を残存させ
るとともに、さらに第１レジスト膜上に第２レジスト膜
を積層してイオン注入を行うようにしたので、イオン注
入のエネルギーを上げても注入イオンがゲートを突き抜
けてゲート直下に到達するのを防止でき、これによりイ
オン注入のエネルギーを上げて深い拡散層を形成する事
が可能となる。
第１図はこの発明の一実施例を説明するための製造工程
説明図、第２図はこの発明の他の実施例を説明するため
の製造工程説明図、第３図は従来例を説明するための製
造工程説明図である。 １０・・・・・・イオン、１１・・団・半導体基板、１
２・・・・・熱酸化膜、１３・・・・・・ゲート電極、
１４・・・・・・第２レジスト膜、 １５・・・・・・第２レジスト膜、 ＋５ａ・・・・・・イオン注入口、１６ ｍ・拡散層
。 第２ ！ （ｄ） １３
説明図、第２図はこの発明の他の実施例を説明するため
の製造工程説明図、第３図は従来例を説明するための製
造工程説明図である。 １０・・・・・・イオン、１１・・団・半導体基板、１
２・・・・・熱酸化膜、１３・・・・・・ゲート電極、
１４・・・・・・第２レジスト膜、 １５・・・・・・第２レジスト膜、 ＋５ａ・・・・・・イオン注入口、１６ ｍ・拡散層
。 第２ ！ （ｄ） １３
Claims (1)
- １、熱酸化膜、導電膜および第１レジスト膜をこの順で
形成された半導体基板を、露光・現像してゲート電極部
位のみのレジスト膜を残存させ、この第１レジスト膜を
硬化させ、次にドライエッチングにより、ゲート電極の
不要な部分をエッチオフし、次いで半導体基板全面に第
２レジスト膜を形成し、再び露光・現像してイオン注入
口を形成し、イオン注入を行って半導体基板内に拡散層
を形成し、次いで残存する第１レジスト膜及び第２レジ
スト膜を除去してゲート電極を形成することを特徴とす
る半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33372290A JP2622031B2 (ja) | 1990-11-29 | 1990-11-29 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33372290A JP2622031B2 (ja) | 1990-11-29 | 1990-11-29 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04199718A true JPH04199718A (ja) | 1992-07-20 |
| JP2622031B2 JP2622031B2 (ja) | 1997-06-18 |
Family
ID=18269229
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33372290A Expired - Fee Related JP2622031B2 (ja) | 1990-11-29 | 1990-11-29 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2622031B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06151349A (ja) * | 1992-10-30 | 1994-05-31 | Nec Corp | 半導体装置の製造方法 |
| JP2010003802A (ja) * | 2008-06-19 | 2010-01-07 | Denso Corp | 半導体装置の製造方法 |
-
1990
- 1990-11-29 JP JP33372290A patent/JP2622031B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06151349A (ja) * | 1992-10-30 | 1994-05-31 | Nec Corp | 半導体装置の製造方法 |
| JP2010003802A (ja) * | 2008-06-19 | 2010-01-07 | Denso Corp | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2622031B2 (ja) | 1997-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04199718A (ja) | 半導体装置の製造方法 | |
| JP2859332B2 (ja) | 半導体装置の製造方法 | |
| KR20010037866A (ko) | 반도체 소자의 이중 게이트 절연막 형성방법 | |
| KR100252848B1 (ko) | 듀얼 게이트 산화막의 형성방법 | |
| KR100209732B1 (ko) | 반도체 소자 제조방법 | |
| KR960000366B1 (ko) | 반도체 장치의 콘택 형성방법 | |
| JPS61181132A (ja) | パタ−ン化層形成法 | |
| JPS6312131A (ja) | 半導体装置の製造方法 | |
| JP2843139B2 (ja) | 半導体基板上の配線の形成方法 | |
| KR960010024B1 (ko) | 실리레이션용 레지스트패턴 형성방법 | |
| JPS6216536B2 (ja) | ||
| KR0147875B1 (ko) | 캐패시터 제조방법 | |
| KR100317332B1 (ko) | 반도체소자의 제조방법 | |
| KR100253344B1 (ko) | 반도체 메모리의 콘택홀 형성방법 | |
| KR100253350B1 (ko) | 반도체소자의 필드산화막 형성방법 | |
| JPS62216268A (ja) | 半導体装置の製造方法 | |
| KR100203296B1 (ko) | 모스 트랜지스터 제조 방법 | |
| JPS62133722A (ja) | 半導体装置の製造方法 | |
| KR100342394B1 (ko) | 반도체 소자의 제조 방법 | |
| JPH0744148B2 (ja) | 両面吸収体ｘ線マスクの製造方法 | |
| KR20000067445A (ko) | 반도체소자의 듀얼 게이트산화막 형성방법 | |
| JPH05259189A (ja) | 化合物半導体装置の製造方法 | |
| JPS6154629A (ja) | フオト・レジストパタ−ンの形成方法 | |
| JPH03254123A (ja) | 選択エッチング方法 | |
| JPH03108314A (ja) | 半導体素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080404 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090404 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |