JP2622031B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2622031B2 JP2622031B2 JP33372290A JP33372290A JP2622031B2 JP 2622031 B2 JP2622031 B2 JP 2622031B2 JP 33372290 A JP33372290 A JP 33372290A JP 33372290 A JP33372290 A JP 33372290A JP 2622031 B2 JP2622031 B2 JP 2622031B2
- Authority
- JP
- Japan
- Prior art keywords
- resist film
- gate electrode
- ion implantation
- diffusion layer
- resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【発明の詳細な説明】 （イ）産業上の利用分野 この発明は半導体装置の製造方法に関し、特に基板中
に作られる拡散層の製造方法に関するものである。
に作られる拡散層の製造方法に関するものである。
（ロ）従来の技術 従来の半導体装置の拡散層の製造方法としては、第３
図の様なものが知られている。
図の様なものが知られている。
例えば、１例として説明すると、まず、第３図（ａ）
に示すように、半導体基板21上に熱酸化膜22を成長さ
せ、ゲート電極層23を堆積し、レジスト24を露光・現像
により残す。次に、ドライエッチングにより、ゲート電
極23aの不要な部分をエッチオフする［第３図（ｂ）参
照］。続いてレジスト24を剥離する［第３図（ｃ）参
照］。続いてゲート電極23aにセルフで拡散層を形成す
る為にレジスト25を第３図（ｄ）に示す様にパターニン
グし、イオン注入口20aを介してイオン20の注入を行
う。レジスト25を剥離するとともに、拡散層26が形成さ
れる［第３図（ｅ）参照］。
に示すように、半導体基板21上に熱酸化膜22を成長さ
せ、ゲート電極層23を堆積し、レジスト24を露光・現像
により残す。次に、ドライエッチングにより、ゲート電
極23aの不要な部分をエッチオフする［第３図（ｂ）参
照］。続いてレジスト24を剥離する［第３図（ｃ）参
照］。続いてゲート電極23aにセルフで拡散層を形成す
る為にレジスト25を第３図（ｄ）に示す様にパターニン
グし、イオン注入口20aを介してイオン20の注入を行
う。レジスト25を剥離するとともに、拡散層26が形成さ
れる［第３図（ｅ）参照］。
（ハ）発明が解決しようとする課題 しかし上記従来技術では、イオン注入のエネルギーが
高くなってくると、イオン20が拡散層形成用マスクとし
てのゲート電極23aを突き抜けてしまうという欠点があ
り、その結果、ゲート電極23aの直下にも拡散層27が形
成されるという問題がある。そのため、深い拡散層を形
成するのが難しい。
高くなってくると、イオン20が拡散層形成用マスクとし
てのゲート電極23aを突き抜けてしまうという欠点があ
り、その結果、ゲート電極23aの直下にも拡散層27が形
成されるという問題がある。そのため、深い拡散層を形
成するのが難しい。
（ニ）課題を解決するための手段及び作用 この発明は、熱酸化膜、導電膜および第１レジスト膜
をこの順で形成された半導体基板を、露光・現像してゲ
ート電極部位のみのレジスト膜を残存させ、この第１レ
ジスト膜を硬化させ、次にドライエッチングにより、ゲ
ート電極の不要な部分をエッチオフし、次いで半導体基
板全面に第２レジスト膜を形成し、再び露光・現像して
イオン注入口を形成し、イオン注入を行って半導体基板
内に拡散層を形成し、次いで残存する第１レジスト膜及
び第２レジスト膜を除去してゲート電極を形成すること
を特徴とする半導体装置の製造方法である。
をこの順で形成された半導体基板を、露光・現像してゲ
ート電極部位のみのレジスト膜を残存させ、この第１レ
ジスト膜を硬化させ、次にドライエッチングにより、ゲ
ート電極の不要な部分をエッチオフし、次いで半導体基
板全面に第２レジスト膜を形成し、再び露光・現像して
イオン注入口を形成し、イオン注入を行って半導体基板
内に拡散層を形成し、次いで残存する第１レジスト膜及
び第２レジスト膜を除去してゲート電極を形成すること
を特徴とする半導体装置の製造方法である。
この発明の最大の特徴は、イオン注入によりゲート電
極に自己整合的に拡散層を形成するに際して、レジスト
の２回塗布法を用いていることである。まず、最初のレ
ジスト塗布の時点では、露光・現像によってゲート電極
部位のみの第１レジスト膜を形成する。しかも２回目の
レジスト塗布時の露光・現像によって下位の第１レジス
ト膜が露光・現像されないように第１レジスト膜が、例
えば周知のUVキュアーによって硬化される。次にドライ
エッチングによりゲート電極の不要な部分をエッチオフ
する。その後、上位に第２レジスト膜を作成してイオン
注入口を形成し、イオン注入口を介してイオン注入を行
って拡散層を形成する訳である。従って、ゲート電極直
上に、第１、第２のレジスト膜が存在するためにゲート
電極直下へのイオン注入によるイオンの突き抜けを防止
できる。
極に自己整合的に拡散層を形成するに際して、レジスト
の２回塗布法を用いていることである。まず、最初のレ
ジスト塗布の時点では、露光・現像によってゲート電極
部位のみの第１レジスト膜を形成する。しかも２回目の
レジスト塗布時の露光・現像によって下位の第１レジス
ト膜が露光・現像されないように第１レジスト膜が、例
えば周知のUVキュアーによって硬化される。次にドライ
エッチングによりゲート電極の不要な部分をエッチオフ
する。その後、上位に第２レジスト膜を作成してイオン
注入口を形成し、イオン注入口を介してイオン注入を行
って拡散層を形成する訳である。従って、ゲート電極直
上に、第１、第２のレジスト膜が存在するためにゲート
電極直下へのイオン注入によるイオンの突き抜けを防止
できる。
すなわち、この発明は、イオン注入法を用いてゲート
に対して自己整合的に拡散層を形成するに際して、ゲー
ト上にゲート形成用の第１レジスト膜を残存させるとと
もに、さらに第１レジスト膜上に第２レジスト膜を積層
してイオン注入を行うようにしたので、注入イオンがゲ
ートを突き抜けてゲート直下に拡散層部分が形成される
のを防止できる。これによりイオンの注入エネルギーを
上げてより深い拡散層の形成が可能となる。
に対して自己整合的に拡散層を形成するに際して、ゲー
ト上にゲート形成用の第１レジスト膜を残存させるとと
もに、さらに第１レジスト膜上に第２レジスト膜を積層
してイオン注入を行うようにしたので、注入イオンがゲ
ートを突き抜けてゲート直下に拡散層部分が形成される
のを防止できる。これによりイオンの注入エネルギーを
上げてより深い拡散層の形成が可能となる。
（ホ）実施例 以下に第１図を用いて注入突き抜けの生じない拡散層
の製造方法の１例を示す。
の製造方法の１例を示す。
半導体基板11上に熱酸化膜12を成長させ、ゲート電極
層13を堆積し、第１レジスト膜14を露光・現像により残
し、UVキュアーにより硬化させる［第１図（ａ）参
照］。
層13を堆積し、第１レジスト膜14を露光・現像により残
し、UVキュアーにより硬化させる［第１図（ａ）参
照］。
ドライエッチにより、ゲート電極13の不要な部分をエ
ッチオフする［第１図（ｂ）参照］。
ッチオフする［第１図（ｂ）参照］。
レジスト14は剥離せず、そのまま残し、さらにその上
に第２レジスト15を塗布しパターニングしてイオン注入
口15aを介してイオン10の注入を行う［第１図（ｃ）参
照］。
に第２レジスト15を塗布しパターニングしてイオン注入
口15aを介してイオン10の注入を行う［第１図（ｃ）参
照］。
レジスト14,15を同時に剥離する。拡散層16が形成さ
れる［第１図（ｄ）参照］。
れる［第１図（ｄ）参照］。
この様にレジスト２回塗布法を用いる事により、第３
図に示した従来例の様に、ゲート電極23aを突き抜けて
拡散層27が形成される事がなくなる。この例で言えばゲ
ート長を正確に制御できる。
図に示した従来例の様に、ゲート電極23aを突き抜けて
拡散層27が形成される事がなくなる。この例で言えばゲ
ート長を正確に制御できる。
第２図は拡散層16,16をゲート電極13の左右に一対形
成するようにしたこの発明の他の実施例を示す。
成するようにしたこの発明の他の実施例を示す。
この際、イオン注入口15a,15aは第２図（ｃ）に示す
ように２つ形成する必要がある。その他の工程は上記実
施例の場合と同様である。
ように２つ形成する必要がある。その他の工程は上記実
施例の場合と同様である。
（ヘ）発明の効果 以上のようにこの発明によれば、イオン注入法を用い
てゲートに対して自己整合的に拡散層を形成するに際し
て、ゲート上にゲート形成用の第１レジスト膜を残存さ
せるとともに、さらに第１レジスト膜上に第２レジスト
膜を積層してイオン注入を行うようにしたので、イオン
注入のエネルギーを上げても注入イオンがゲートを突き
抜けてゲート直下に到達するのを防止でき、これにより
イオン注入のエネルギーを上げて深い拡散層を形成する
事が可能となる。
てゲートに対して自己整合的に拡散層を形成するに際し
て、ゲート上にゲート形成用の第１レジスト膜を残存さ
せるとともに、さらに第１レジスト膜上に第２レジスト
膜を積層してイオン注入を行うようにしたので、イオン
注入のエネルギーを上げても注入イオンがゲートを突き
抜けてゲート直下に到達するのを防止でき、これにより
イオン注入のエネルギーを上げて深い拡散層を形成する
事が可能となる。
第１図はこの発明の一実施例を説明するための製造工程
説明図、第２図はこの発明の他の実施例を説明するため
の製造工程説明図、第３図は従来例を説明するための製
造工程説明図である。 10……イオン、11……半導体基板、12……熱酸化膜、13
……ゲート電極、14……第１レジスト膜、15……第２レ
ジスト膜、15a……イオン注入口、16……拡散層。
説明図、第２図はこの発明の他の実施例を説明するため
の製造工程説明図、第３図は従来例を説明するための製
造工程説明図である。 10……イオン、11……半導体基板、12……熱酸化膜、13
……ゲート電極、14……第１レジスト膜、15……第２レ
ジスト膜、15a……イオン注入口、16……拡散層。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 堀内 保伸 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内 (72)発明者 足立 浩 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内
Claims (1)
- 【請求項１】熱酸化膜、導電膜および第１レジスト膜を
この順で形成された半導体基板を、露光・現像してゲー
ト電極部位のみのレジスト膜を残存させ、この第１レジ
スト膜を硬化させ、次にドライエッチングにより、ゲー
ト電極の不要な部分をエッチオフし、次いで半導体基板
全面に第２レジスト膜を形成し、再び露光・現像してイ
オン注入口を形成し、イオン注入を行って半導体基板内
に拡散層を形成し、次いで残存する第１レジスト膜及び
第２レジスト膜を除去してゲート電極を形成することを
特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33372290A JP2622031B2 (ja) | 1990-11-29 | 1990-11-29 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33372290A JP2622031B2 (ja) | 1990-11-29 | 1990-11-29 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04199718A JPH04199718A (ja) | 1992-07-20 |
| JP2622031B2 true JP2622031B2 (ja) | 1997-06-18 |
Family
ID=18269229
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33372290A Expired - Fee Related JP2622031B2 (ja) | 1990-11-29 | 1990-11-29 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2622031B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06151349A (ja) * | 1992-10-30 | 1994-05-31 | Nec Corp | 半導体装置の製造方法 |
| JP5206146B2 (ja) * | 2008-06-19 | 2013-06-12 | 株式会社デンソー | 半導体装置の製造方法 |
-
1990
- 1990-11-29 JP JP33372290A patent/JP2622031B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04199718A (ja) | 1992-07-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1095310A (en) | Etching process utilizing the same positive photoresist layer for two etching steps | |
| US4362598A (en) | Method of patterning a thick resist layer of polymeric plastic | |
| JP2622031B2 (ja) | 半導体装置の製造方法 | |
| TW200300962A (en) | Improved lithography process for transparent substrates | |
| JP2723260B2 (ja) | 微細パターン形成方法 | |
| JP3104425B2 (ja) | 半導体装置の製造方法 | |
| JPH022175A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPS6343320A (ja) | 半導体装置の製造方法 | |
| KR100226724B1 (ko) | 격리막 형성 방법 | |
| JPS6312131A (ja) | 半導体装置の製造方法 | |
| KR100209732B1 (ko) | 반도체 소자 제조방법 | |
| JP2843139B2 (ja) | 半導体基板上の配線の形成方法 | |
| JPS61181132A (ja) | パタ−ン化層形成法 | |
| KR100396689B1 (ko) | 반도체소자의게이트제조방법 | |
| KR970017208A (ko) | 박막 자기 헤드의 하부 자성층 패턴 형성 방법 | |
| JPS6216536B2 (ja) | ||
| JP3223904B2 (ja) | 半導体装置の製造方法 | |
| KR960010024B1 (ko) | 실리레이션용 레지스트패턴 형성방법 | |
| KR100232212B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100256312B1 (ko) | 반도체 소자의 금속배선 형성 방법 | |
| JPH0744148B2 (ja) | 両面吸収体ｘ線マスクの製造方法 | |
| KR970003507A (ko) | 반도체 소자의 콘택홀 형성방법 | |
| JPS5893342A (ja) | 半導体装置の製造方法 | |
| JPS6386544A (ja) | 半導体装置の製造方法 | |
| JPH02138751A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20080404 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090404 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |