FR2497403A1 - Procede de formation de reseaux extremement fins en particulier pour la fabrication de transistors - Google Patents

Procede de formation de reseaux extremement fins en particulier pour la fabrication de transistors Download PDF

Info

Publication number
FR2497403A1
FR2497403A1 FR8123625A FR8123625A FR2497403A1 FR 2497403 A1 FR2497403 A1 FR 2497403A1 FR 8123625 A FR8123625 A FR 8123625A FR 8123625 A FR8123625 A FR 8123625A FR 2497403 A1 FR2497403 A1 FR 2497403A1
Authority
FR
France
Prior art keywords
region
oxidizable
layer
oxide
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR8123625A
Other languages
English (en)
Other versions
FR2497403B1 (fr
Inventor
Hirata Kazuo
Oda Masatoshi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP55189024A external-priority patent/JPS57111032A/ja
Priority claimed from JP56065491A external-priority patent/JPS57180136A/ja
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Publication of FR2497403A1 publication Critical patent/FR2497403A1/fr
Application granted granted Critical
Publication of FR2497403B1 publication Critical patent/FR2497403B1/fr
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H01L21/28132—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects conducting part of electrode is difined by a sidewall spacer or a similar technique, e.g. oxidation under mask, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31683—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of metallic layers, e.g. Al deposited on the body, e.g. formation of multi-layer insulating structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02183—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02186—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02244—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of a metallic layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/111—Narrow masking
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/117—Oxidation, selective
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/118—Oxide films
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/131—Reactive ion etching rie
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/141—Self-alignment coat gate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/975—Substrate or mask aligning feature

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Element Separation (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

L'INVENTION EST RELATIVE A UN PROCEDE DE FORMATION DE RESEAUX. SELON L'INVENTION, ON FORME UNE REGION OXYDABLE 17A A PARTIR D'UN RESEAU PREDETERMINE 16 SUR UN SUBSTRAT 10 ET L'ON OXYDE LA REGION OXYDABLE 17A POUR FORMER UN RESEAU DE REGIONS D'OXYDE 18 CONSTITUE SUR AU MOINS UNE PARTIE DES PAROIS LATERALES DE LA REGION OXYDABLE 17A. L'INVENTION PEUT ETRE UTILISEE POUR PREPARER DES GRILLES DE DIFFRACTION, DES ELEMENTS DE SEMI-CONDUCTEUR, PAR EXEMPLE DES ILOTS DE SILICIUM, DES RESEAUX D'ISOLATION OU DES ELEMENTS DE SEMI-CONDUCTEUR TELS QUE DES TRANSISTORS A EFFET DE CHAMP METAL-OXYDE-SEMI-CONDUCTEUR.

Description

La présente invention a pour objet un procédé de forma-
tion d'un réseau, plus particulièrement un procédé permettant de
former un réseau extrêmement fin.
Un des procédés typiques conformes à l'art antérieur pour former des réseaux est un procédé lithographique utilisant diver- ses sources en forme de faisceaux. Conformément à ce procédé, on
soumet une couche résistante revêtue sur un substrat à l'applica-
tion sélective de faisceaux de travail ou de rayons de lumière, d'électrons et de rayons X, et la partie soumise ou non soumise à ce faisceau de travail ou d'usinage ou à ces rayons est éliminée par développement de façon à obtenir un réseau désiré. Cependant, conformément à ce procédé, la précision du réseau résultant est déterminée par la précision d'exposition de la couche résistante au faisceau d'usinage, de sorte que le dispositif lithographique requis doit présenter une construction compliquée et une grande
précision, ce qui augmente le prix de l'appareil.
Avec le développement récent de la technique du circuit à
haute intégration, il est nécessaire de travailler un réseau ex-
trêmement petit avec une très grande précision. Par exemple, dans les récentes années, des usinages d'une précision inférieure au micron sont recherchés, et lorsqu'on essaye d'obtenir des travaux
aussi fins avec le procédé de l'art antérieur, l'appareillage de-
vient extrêmement compliqué et coûteux.
Pour fabriquer un réseau extrêmement fin selon le procédé
de l'art antérieur, il est nécessaire de constituer un film résis-
tant mince adapté à former un réseau de façon à rendre faible la diffraction de lumière ou la dispersion du faisceau électronique dans la couche résistante, de sorte que le réseau résultant n'ait pas une hauteur suffisante par rapport à la largeur. Lorsqu'un tel réseau est utilisé comme masque de gravage, l'utilité d'un
usinage subséquent serait limitée.
Dans la fabrication d'un circuit à haute intégration LSI décrit ci-dessus, de nombreux traitements à haute température
tels que la diffusion à la chaleur sont nécessaires dans de nom-
breux cas. Etant donné que de tels traitements à température élevée n'entraînent pas toujours des effets favorables sur les caractéristiques du dispositif, il est souhaitable de diminuer,
autant que faire se peut, le nombre de tels traitements à tempé-
rature élevée.
Un exemple d'un procédé de préparation d'un réseau fin qui ne fait pas appel à la lithographie est décrit dans le brevet américain n0 4 124 933 par exemple. C'onZormémenit au procédé décrit dans ce brevet, du bore est doué par diffusion à la chaleur dans les parois latérales d'un réseau de s-'lcium r-o'BicristaIlin, et seule la région dopée est laissée sur le substrat en utilisant la différence dans les vitesses d'attaque de la région dopée et de la région non dopée, grâce à quoi on forme un réseau fin. Ce procédé cependant requiert l'utilisation d'un traitement à température élevée tel que la diffusion à la chaleur. Un tel traitement à
température élevée n'est pas toujours appropri. pour la fabrica-
tion des circuits LSI et des autres dispositifs à densité élevée.
Les traitements à température élevée non seulement 'Limitent le matériau utilisé dans la fabrication du dispositif, mais également dégradent les caractéristiques de ces dispositifs. Pour cette raison il est souhaitable de prévoir un procédé permettant de
préparer un fin réseau à une température relativement basse.
En conséquence, un des objets principal de l'invention est de prévoir un procédé permettant de former un fin réseau qui puisse être fabriqué effectivement à faible prix. Un autre objet de l'invention est de prévoir un procédé permettant de fabriquer un réseau qui soit plus fin que ceux formés selon les procédés
de l'art antérieur, c'est-à-dire de l'ordre.de 0,5 à 0,01 micron.
Un autre objet encore de l'invention est de prévoir un
procédé permettant de former un réseau ayant une hauteur suffi-
samment grande par rapport à sa largeur.
Un autre objet encore de l'invention est de prévoir un procédé permettant de former un réseau à température relativement
basse pouvant être utilisé pour préparer un semiconducteur.
Conformément à la présente invention, on prévoit un pro-
cédé de formation d'un réseau comprenant les étapes de formation d'une région oxydable d'un réseau prédéterminé sur un substrat et d'oxydation de la région oxydable pour former un réseau d'une région d'oxyde formant au moins une partie des parois latérales
de la région oxydable.
Le réseau de la région d'oxyde est utilisé pour préparer une grille de diffraction, un élément d'un semiconducteur, par
exemple un ilot de silicium, un réseau d'isolation ou un semi-
conducteur tel qu'un MOS FET (transistor à effet de champ Métal-
Oxyde-Semiconducteur). L'invention apparaîtra plus clairement à l'aide de la
description qui va suivre faite en référence aux dessins annexés
dans lesquels - les figures 1A à 1I montrent des étapes successives de la mise en oeuvre d'un procédé conforme à l'invention; - la figure 2 est une courbe caractéristique montrant la relation entre la variation de l'épaisseur de la région d'oxyde
formée par le traitement d'oxydation effectué dans l'étape illus-
trée à la figure 1G et la température de l'eau
- la figure 3 montre la relation entre la durée d'immer-
sion en minutes de la région d'oxyde et la variation d'épaisseur;
- les figures 4A à 4F montrent un exemple d'étapes succes-
sives en vue de préparer un canal court MOS FET (transistor à effet de champ) conformément au procédé de formation d'un réseau de l'invention; les figures 5A et 5B, les figures 6A à 6F et les figures
7A à 7F montrent des étapes successives d'autres modes de réalisa-
tion conformes à l'invention;
- la figure 8 est une vue en perspective montrant un ré-
seau typique d'une région d'oxyde formé selon les modes de réali-
sation respectifs; et - les figures 9A à 9E montrent des étapes successives d'un
autre mode de réalisation encore de l'invention.
Selon un mode de réalisation préféré de l'invention mon-
tré aux figures 1A à 1I, un premier substrat 10 de silicium ayant une épaisseur d'environ 400 A par exemple est préparé. Ensuite,
le substrat est chauffé en atmosphère d'oxygème (02) à une tempé-
rateur de 1050'C pendant 80 minutes de façon à former une couche d'isolation 11 d'un film SiO2 de dioxyde de silicium ayant une épaisseur d'environ 1000 angstr5ms. Cet état est représenté à la
figure 1A.
Ensuite, sur la couche d'oxyde 11 on dépose sous vide un
matériau oxydable, de l'aluminium par exemple, jusqu'à une épais-
seur de quelques milliers d'angstrbms, de préférence de l'ordre de 5000 angstr8ms avec une vitesse d'évaporation de 22 angstrôms/ seconde et pendant environ 4 minutes, constituant ainsi une couche
oxydable 12. Ce stade est illustré à la figure 1B.
Ensuite, un film photorésistant positif, par exemple du type AZ 1350 (marque déposée de la société SHIPLEY CO., INC.) est déposé sur la couche oxydable 12 jusqu'à une épaisseur de 5000 angstrfms par le procédé de revêtement rotationnel. Ensuite l'en-
semble est préchauffé dans une atmosphère d'azote N 2 à une tempé-
rature de 900C pendant 30 minutes de façon à former une couche
photorésistante 13. Cet état est illustré à la figure 1C.
Ensuite, comme montré à la figure 1D, la couche photoré-
sistante 13 est exposée à la lumière 14, par exemple un rayonne-
ment ultraviolet, en utilisant un réseau prédéterminé. L'exposi-
tion à la lumière peut être faite par la technique d'impression
de contact ou d'impression par projection ou par tout autre pro-
cédé connu d'exposition. Faisant suite à l'exposition lumineuse, l'ensemble est développé de façon à éliminer les parties de la
couche photorésistante 13 exposées à la lumière, après quoi l'en-
semble est soumis à une post-cuisson dans une atmosphère d'azote N2 à une température de 120OC pendant 20 minutes, formant ainsi une région photorésistante 16 comme montrée à la figure lE. Comme il sera décrit plus loin, cette région 16 est utilisée comme
masque pour la couche oxydable 12.
Plus précisément, un traitement de gravage àplaques paral-
lèlesau plasma est effectué dans un plasma de gaz de tétrachlorure de carbone C014 à une pression de 0,25 Torr (soit environ 0,3.10-3
bar) en utilisant la région 16 comme masque. Da=ns ce cas, un cou-
rant de 3 A ayant une fréquence de 380 KHz, par exemple, est utilisé. Comme résultat de ce gravage au plasma, la partie de la couche 12 oxydable exposée au plasma est éliminée, de sorte que seule la partie de la région oxydable 17A située en dessous de la région photorésistante 16 est conservée en même temps que la
région photorésistante 16. Cet état est illustré à la figure 1F.
A ce moment, les parois latérales de la région oxydable 17A sont
formées verticalement.
Ensuite, la région oxydable 17A est oxydée de façon à en oxyder les parois latérales exposées de façon à constituer une région oxydée 18 entourant la région 17A comme montré à la figure 1G. L'oxydation peut être faite selon le procédé Bomite ou selon le procédé d'oxydation au plasma. Le procédé Bomite sera décrit
ci-après, qui utilise de l'aluminium comme matériau oxydable.
L'ensemble décrit ci-dessus est immergé dans l'eau chaude à une
température de 60C pendant 25 minutes de façon à former une cou-
che d'oxyde 18 ayant une épaisseur d'environ 0,2 d sur les parois latérales de la région 17A. Plus particulièrement, lorsque l'aluminium est immergé dans de l'eau chaude pendant 10 minutes, la relation entre la température de l'eau et l'épaisseur D de la couche d'oxyde est illustrée à la figure 2, tandis que lorsque la température de l'eau est de 60C, la relation entre.la durée d'immersion et
l'épaisseur D de la couche d'oxyde est illustrée à la figure 3.
Ces caractéristiques montrent que l'épaisseur D de la couche d'oxyde à former peut être déterminée en choisissant de
façon appropriée la température de l'eau et la durée d'immersion.
Lorsqu'on utilise l'oxydation au plasma, la couche d'oxy-
de 18 peut être formée selon un procédé décrit dans l'article de George J. TIBOL et autres intitulé "Plasma Anodized Aluminium Oxide Films" (Films d'oxyde d'aluminium anodisés au plasma>, Journal of the Electrochemical Society, Décembre 1964, pages
1368 à 1372.
Ensuite, la région résistante 16 est éliminée sous plasma d'oxygène à une pression de 1 Torr (1,3.10-3bar environ) dans un réacteur à plasma du type en tonneau dans lequel un courant à haute fréquence d'environ 200 W sous fréquence de 13,56 MHz est amené. En variante, la technique de gravage au plasma à plaques
parallèlles décrite en relation avec la figure 1 peut être utilisée.
L'état qui suit l'élimination de la région résistante est illustré à la figure 1H. Ensuite, la région oxydable 17A est éliminée selon la technique de gravage au plasma à plaques parallèles utilisant du tétrachlorure de carbone CCl4 de la même manière qu'à la figure 1F, de façon à obtenir une région d'oxyde 18 ayant un réseau
prédéterminé comme illustré à la figure 11.
Conformément au procédé décrit ci-dessus, l'épaisseur ou la largeur de la région 18 d'oxyde résultante peut être déterminée par les paramètres utilisés pour oxyder la couche oxydable. En
conséquence, à l'encontre du procédé de l'art antérieur, la lar-
geur du réseau résultant n'est pas influencée par la précision du masque, et en outre le réseau peut être effectivement formé par simple oxydation de la couche oxydable. En outre, l'étape du procédé permettant d'obtenir la région d'oxyde est relativement simple et ne requiert pas de précision de travail élevée comme c'était le cas du procédé de l'art antérieur. Ainsi, conformément au procédé de l'invention, il est possible d' btenir effective- ment un réseau désiré à faible pJx En outre. il est possible de
fabriquer avec une précision levée une largau d e reseau inf4-
rieure à 1 g, c'est-à-dire de l'ordre du "sous-!icron" cu'ii était difficile d'obtenir selon aucune des techniques connues de
l'art antérieur. La hauteur du réseau est déts}inée par l Eépais-
seur de la couche oxydable 17 tout d'abord forage sur le substrat.
Dans cet exemple, le réseau à une hauteur de 0:5 g et une largeur de 0,2 g, lesquelles sont beaucoup plus petites aue celles des
réseaux préparés selon l'art antérieur connu.
Quoique dans le mode de réalisation précédent on ait uti-
lisé comme matériau résistant le matériau dénommé AZ 1350, on peut également utiliser du polyméthyle méthacrylate, auquel cas un mélange de méthyle isobutyle cétone et d'alcool isopropylique est utilisé comme solution de développement. Lorsqu'on utilise du
polyméthyle méthacrylate, on fait appel à la technique lithogra-
phique par faisceau électronique plutot qu'à la photolithographie.
Etant donné que la lithographie par faisceau électronique est bien
connue dans cette technique, elle ne sera pas décrite en détail.
Le réseau ainsi obtenu peut être utilisé comme masque pour préparer une grille requérant un fin réseau, un dispositif de région d'isolation ou une électrode de grille d'une grille de silicium d'un MOS FET. En outre, il est possible d'utiliser le réseau comme grille de diffraction étant donné qu'il s'agit d'un
fin réseau composé d'un oxyde.
Les figures 4A à 4F montrent une variante du procédé de l'invention. Comme montré à la figure 4A, sur un substrat de silicium 21 de type P sont formés un film 22 d'oxyde formant grille et une région d'oxyde épaisse 23 d'isolation, ainsi qu'une
couche polycristalline 24 formée par-dessus le tout. Cette cons-
truction peut être aisément obtenue par un procédé bien connu.
Ensuite, comme montré à la figure 4B, une couche d'aluminium 25, l'un des matériaux oxydables, est déposée à la vapeur sur la
couche de silicium polycristallin 24 et un réseau 26 photorésis-
tant prédéterminé est formé sur la couche d'aluminium 25.
Alors, comme montré à la figure 4C, la couche d'aluminium est attaquée en utilisant le réseau photorésistant 26 comme
masque selon le procédé décrit en relation avec le mode de réali-
sation précédent, et la couche d'aluminium restante est oxydée. Alors, le réseau photorésistant 26, la couche d'aluminium restante sont éliminés de façon à obtenir un réseau extrêmement fin d'oxyde
d'aluminium 28 comme montré à la figure 4C.
Alors, le réseau d'oxyde d'aluminium 28 est utilisé dans une atmosphère de gaz de bichlorure et bifluorure de carbone CCl2F2 sous une pression de 0,1 Torr (environ 0,13.103 bar) comme masque pour éliminer la région de silicium polycristallin exposée avec le procédé de gravage au plasma à plaquesparallèles, laissant ainsi une combinaison de régions 29 de silicium polycristallin
ayant une largeur extrêmement faible sur le film 22 d'oxyde for-
mant grille et de réseaux 28 d'oxyde d'aluminium ayant également une largeur extrêmement étroite et surmontant les régions 29
comme illustré à la figure 4D.
Ensuite, l'ensemble est immergé dans une solution conte-
nant de l'acide phosphorique et de l'acide nitrique pour éliminer le réseau 28 d'oxyde d'aluminium, laissant seulement la région 29
de silicium polycristallin. Cet état est illustré à la figure 4E.
A ce moment, étant donné que la hauteur de la région de silicium polycristallin 29 peut être suffisamment grande, la région 29 constitue effectivement un organe de blocage efficace lors du
procédé d'implantation d'ions successif.
Ensuite, des ions du type d'impureté n, par exemple d'arsenic As, sont implantés de façon à former la région de
source adjacente 31 et la région de drain 32 sur la surface prin-
cipale du substrat semi-conducteur 21. Etant donné que ces régions
sont formées en utilisant la région polycristalline 29 comme mas-
que, un court canal initialement déterminé par la largeur de la région de silicium polycristallin 29 est formé entre la région de source 31 et la région de drain 32. D'autre part, l'implantation d'ions peut être effectuée avant d'éliminer l'oxyde d'aluminium
par la solution acide.
Les figures 5A et 5B montrent un autre mode de réalisa-
tion du procédé de formation d'un réseau conforme à l'invention dans lequel le même substrat que celui montré aux figures 1A à 1I est utilisé. La figure 5A montre un état dans lequel la couche photorésistante 16 est enlevée avant l'étape d'oxydation illustrée
à la figure 1G, et ensuite de quoi l'étape d'oxydation est effec-
tuée. Dans ce cas, la région oxydable 17A est oxydée non seulement sur ses parois latérales mais également sur sa surface supérieure, de sorte que la région oxydable 17A est entourée par la couche d'oxyde 18 et 19 ayant chacune une épaisseur de 0,02 à 0,4 g par
exemple.
Ensuite, la région d'oxyde 19 surmontant la région oxyda-
ble 17A est éliminée par le procédé de gravage au plasma à plaques parallèlesen utilisant un mélange de gaz tétrachlorure de carbone CCl4 et d'hydrogène H2 sous une pression de 0,25 Torr (environ 4-32 0,3.10 bar) en faisant passer un courant à haute fréquence de 3 A et sous pression 380 KHz. Dans ce cas, la partie parallèle au substrat 10 est attaquée avec une vitesse d'environ 280 angstrôms/ minute (un angstrbm = 10-4 g = 10 7 mm = 10 10 m) tandis que les parties de parois latérales verticales ne sont pas attaquées de
façon appréciable.
Le résultat de l'utilisation de la différence des vitesses d'attaque fait que seules les régions oxydées 18 formées sur les parois latérales de la région oxydable 17A restent, comme montré à la figure 5B. Même lorsque l'on n'utilise pas de gaz hydrogène H2, une différence dans les vitesses d'attaaue est créée entre les parties parallèles au substrat et les autres parties, de sorte
que des résultats semblables peuvent être obtenus.
Ensuite, en utilisant des étapes semblables à celles illus-
trées à la figure 1, on atteint le stade illustré à la figure 1I.
Les figures 6A à 6F montrent des étapes successives d'un autre mode de réalisation encore de l'invention dans lequel le
silicium polycristallin est utilisé comme matériau oxydable.
L'étape de formation du film 11 de dioxyde de silicium sur le
substrat de silicium 10 est le même que celui illustré à la figu-
re 1A. Ensuite, une couche 31 de silicium polycristallin ayant une épaisseur d'environ 5000 angstrfts est formée sur le film d'oxyde 11. Ensuite, une couche photorésistante 13 ayant une
épaisseur de 5000 angstr6ms est formée sur la couche 31 de sili-
cium polycristallin. Alors, l'ensemble est exposé à la lumière selon un réseau prédéterminé comme illustré à la figure 6A, et les parties exposées sont éliminées par développement. Cet état
est illustré à la figure 6B.
Ensuite, la région photorésistante restante 16 est utili-
sée comme masque, et le substrat est soumis au procédé d'attaque au plasma à plaque parallèle dans une atmosphère de bichlorure bifluorure de carbone CCl2F2 sous une pression de 0,1 Torr -322 (environ 0,13.10 bar) et en utilisant une puissance de 400 W à haute fréquence à 13,56 MHz appliquée de façon à retenir la région 31A de silicium polycristallin située en dessous de la région photorésistante 16 mais à éliminer les autres parties de
la région 31A comme illustré à la figure 6C.
Ensuite, la région photorésistante 16 est éliminée dans un plasma d'oxygène en utilisant un réacteur à plasma du type en tonneau de façon à obtenir la structure illustrée à la figure 6D. Ensuite, la structure est maintenue pendant 240 minutes dans une atmosphère constituée d'un mélange de gaz hydrogène et de gaz oxygène maintenus à une température de 900'C de façon à former une couche d'oxyde ayant une épaisseur de 0,2 A sur la surface de la région 31A de silicium polycristallin. Evidemment, une couche de film d'oxyde ayant une épaisseur d'environ 0,01 A
est également formée sur les autres parties de la surface prin-
cipale, c'est-à-dire sur le film d'oxyde 11. La couche d'oxyde
comprend les régions d'oxyde 32 recouvrant les parois sensible-
ment verticales latérales de la région de silicium polycristallin, et une région d'oxyde 33 recouvrant la surface supérieure de la
région 31A. Cet état est illustré à la figure 6E.
Ensuite, l'ensemble est soumis au procédé d'attaque par
ions réactifs dans un plasma comprenant un mélange de gaz tétra-
fluorure de carbone CF4 et d'hydrogène H2 de façon à obtenir une structure comme illustrée à la figure 6F. Ensuite la région de silicium 31A est attaquée et éliminée selon le procédé au plasma à plaques parallèles semblable à celui utilisé dans l'étape de la figure 6C sous atmosphère de gaz CCl2F2 de façon à obtenir une
structure semblable à celle illustrée à la figure 1I.
Les figures 7A à 7F montrent des étapes successives d'un autre mode de réalisation encore du procédé de l'invention dans lequel le silicium polycristallin est utilisé comme matériau oxydable et le nitrure de silicium SiN4 est utilisé comme masque pour empêcher l'oxydation. Tout d'abord, une couche d'oxyde de silicium -11 ayant une épaisseur de 1000 angstr6ms est formée sur
un substrat 10 semblable présentant une surface prlncipale. En-
suite, le substrat chauffé jus qu'à C est mainr nu pendant environ 60 minutes dans une atmosphre. gazeuse onsituée de silane ou têtrahydrure de silicium SiH. et d' l ,-IJ e à lune pression de 0,6 Torr (environ 0l- ba) en U' tLsant ie
procédé à basse pression CTID, grace à quci u couchei de sili-
cium polycristallin ayant une épaisseur d'erniron 0,5 g est for-
mée sur la surface du substrat 10. Ensuite ie substrat chauffé jusqu'à 800'C est maintenu pendant environ 60 minutes dans une atmosphère de gaz conprenant un mélange d'hélium He, de silane SiH4 et d'ammoniac NH3 sous une pression de 0,7 Torr (environ 4-3 0,93.10 bar) en utilisant un procédé à basse pression semblable CVD de façon à former une couche de nitrure de silicium 35
ayant une épaisseurd'environ 0,1 l.
Ensuite, une couche photorésistante 13 est formée sur la couche 35 de nitrure de silicium qui est exposée aux rayonnements
ultraviolets -14 d'un réseau prédéterminé. La couche photorésis-
tante exposée est développée et éliminée de façon à obtenir une structure comme illustrée à la figure 7B. Les étapes illustrées aux figures 7A et 7B sont identiques à celles illustrées aux figures 1D et 1E. Ensuite, la couche de nitrure de silicium 35 et la couche de silicium polycristallin 31 sont éliminées en utilisant le procédé d'attaque au plasma à placpes paralèles dans une atmosphère gazeuse de bifluorure bichluorure de carbone CCl 2F2 sous une pression de 0,1 Torr (environ 0,13.10-3 bar) 2 2 et en utilisant la région 16 photorésistante restante comme
masque avec application d'une puissance de 400 W à haute fré-
quence de 13,56 MHz. L'état résultant est illustré à la figure 7C. Ensuite, la région photorésistante 16 est éliminée selon le procédé d'attaque au plasma d'oxygène de façon à obtenir une
structure telle qu'illustrée à la figure 7D.
Ensuite, la structure est maintenue pendant environ 240 minutes dans une atmosphère de gaz d'oxygène humide à température souhaitable, par exemple de 900 C, de façon à former des régions d'oxyde 32 ayant une épaisseur d'environ 0,2 d sur les parois exposées sensiblement verticales de la région 31A de
silicium polycristallin. Cet état apparaît à la figure 7E.
Ensuite, la région de nitrure de silicium 35A et la région de silicium polycristallin 31A sont successivement élimi- nées en utilisant un réacteur à plasma du type à tonneau avec
un plasma gazeux contenant un mélange de tétrafluorure de carbo-
ne CF4 et d'oxygène 2 à une pression d'environ 0,4 Torr (envi-
ron 0,53.103 bar) de façon à obtenir un réseau extrêmement fin
comme illustré à la figure 7F.
Dans l'étape illustrée à la figure 7E, il est également possible de former un ilôt de silicium entouré par une région d'oxyde en utilisant les étapes consistant à éliminer la région de nitrure de silicium 35A et ensuite en procédant à un recuit
au laser de la région de silicium polycristallin exposée 31A.
Il est bien entendu que dans ce mode de réalisation du silicium amorphe peut être utilisé comme matériau oxydable au lieu du
silicium polycristallin.
Etant donné que la région d'oxyde formée selon les divers
procédés décrits ci-dessus est constituée autour des parois laté-
rales d'une région oxydable, c'est en fait un réseau en forme de cadre qui est obtenu comme illustré à la figure 8. Pour cette raison, lorsque ce réseau est utilisé pour former une électrode de grille d'un transistor MOS FET décrit en relation avec la figure 4, il est nécessaire de former des réseaux parallèles auquel cas une paire de côtés opposés est éliminée par un procéda bien connu. Selon le type d'utilisation du réseau en tant que masque, une partie o des angles diagonalement opposés du réseau
en forme de cadre peuvent être éliminés, c'est-à-dire découpés.
Les figures 9A à 9E montrent un autre mode de réalisa-
tion de l'invention dans lequel des régions d'oxyde parallèles sont formées au lieu de régions d'oxyde en forme de cadre comme
illustré à la figure 8.
Cette modification est décrite en utilisant les étapes illustrées à la figure 1 et jusqu'à l'étape illustrée à la
figure 1F les étapes sont identiques à celles utilisées en rela-
tion avec la figure 1. Une vue perspective d'une structure for-
mée selon l'étape de la figure 1F est montrée à la figure 9A.
Plus particulièrement, une région oxydable rectangulaire 17A est formée sur une couche d'oxyde 11 en utilisant une région rectangulaire photorésistante 16 comme masque. A ce moment, des régions photorésistantes secondaires 41 et 42 sont formées de façon à exposer les extrémités longitudinales des deux régions 16 et 17A, la surface centrale supérieure et les parois
latérales. Les configurations en coupe longitudinale et trans-
versale de ces diverses régions dans cet état sont illustrées aux figures 9C et 9D respectivement. Ensuite, le traitement
d'oxydation suivant est effectué seulement pour les parois laté-
rales exposées de la région oxydable 17A. Le traitement d'oxyda-
tion peut être le même que celui décrit en référence avec la
figure 1G.
La figure 9E est une vue en plan montrant r que des régions d'oxyde parallèles 44 et 45 ont été formées sur les deux côtés
de la région oxydable 17A après élimination de la région photo- résistante 16. Les étapes suivantes sont identiques à celles
illustrées aux figures 1H et 1I.
Lorsqu'on désire former l'une ou l'autre des régions
d'oxyde parallèles, les parties de la seconde couche photorésis-
tante sur l'un ou sur les deux côtés des régions 16 et 17A sont éliminées. Il doit être entendu que l'invention n'est pas limitée aux modes spécifiques de réalisation décrits ci-dessus et que de nombreuses modifications et variantes peuvent être apportées
par l'homme de l'art.
Par exemple, au lieu d'utiliser de l'aluminium et un silicium polycristallin, tous matériaux oxydables tels que Ta, Ti, Mo, Nb, etc, peuvent être utilisés. Cependant, il y a lieu de noter que le traitement d'oxydation approprié doit être choisi en fonction des différents matériaux oxydables. Par exemple dans le cas de Ta, Ti et Nb, la méthode d'oxydation par plasma ou l'anodisation sont des procédés appropriés tandis que
la méthode d'oxydation à la chaleur sera appropriée pour Mo.
Dans les variantes illustrées aux figures 6A et 7A, on a utilisé un rayonnement ultraviolet, tandis qu'un faisceau
électronique peut être utilisé comme dans le cas de la figure 1.
Evidemment, dans un tel cas, un matériau approprié tel que le
polyméthyle métacrylate utilisable pour le rayonnement électro-
nique devra être utilisé.
En outre, dans les modes de réalisation précédents, un film positif a été utilisé que l'impression soit photographique ou par faisceau électronique; des films résistants négatifs peuvent être utilisés en substitution si nécessaire comme il
est bien connu.
Il est naturellement possible d'utiliser des rayons X
au lieu d'un faisceau électronique pour former un réseau résis-
tant.
En outre, dans les modes de réalisation illustrés, afin d'obtenir la mise en réseau d'une couche oxydable, on a utilisé une technique d'attaque au plasma faisant emploi de décharge à haute fréquence, mais l'on peut tout aussi bien utiliser une
attaque par faisceau ionique réactif ou un autre procédé d'atta-
que à sec ou par voie humide utilisant un liquide d'attaque.

Claims (16)

REVENDICATIOIS
1. Procédé de formation d'un réseau caractérisé en ce qu'on forme une région oxydable. (17A) d'un réseau prédéterminé sur un substrat (10,11) et l'on oxyvde ladite rgion oxydable pour former une région dtoxyde {8 du rseau sur au moins une partie des parois lat:rle de l:ad!te région ouda5ble 1 7A).
2. Procédé se!on i reendic ion 1 carac-_érisé en e que ledit réseau de la région d.oxyde <13) est 'tiis8 dans une étape suivante de fabrication d'un éLément d'un dispositif
semiconducteur ou d'un élément de semiconducteur.
3. Procédé selon la revendication 2, caractérisé en ce que ladite étape suivante comprend une rtape d'élimination de
ladite région oxydable (17A).
4. Procédé selon la revendication 1, caractérisé en ce que ladite région oxydable est constituée d'un matériau choisi parmi le groupe comprenant l'aluminium AI, le silicium Si, le
tantale Ta, le titane Ti, le molybdène Mo et le niobium Nb.
5. Procédé selon la revendication 2, caractérisé en ce que ladite région oxydable (17A) est constituée de silicium, et ladite étape suivante consiste à transformer ledit silicium en une structure de silicium cristalline unique de façon à former un lot de silicium entouré par ladite région d'oxyde
(18,19).
6. Procédé selon la revendication 1, caractérisé en ce que ladite région oxydable (17A) du réseau prédéterminé formé sur ledit substrat (10,11) est constituée selon les étapes suivantes: on forme ladite couche oxydable (12) sur ledit substrat, on forme une couche résistante (13) sur ladite couche oxydable (12), on met en forme ladite couche résistante (13) pour qu'elle constitue une région résistante (16) d'un réseau prédétermine, et l'on attaque ladite couche oxydable (12) en utilisant ladite région résistante (16) comme masque de façon à former ladite région oxydable (17A) pour qu'elle présente la
forme du réseau prédéterminé.
7. Procédé selon la revendication 6, caractérisé en ce qu'on forme en outre une région d'oxyde (18) sur au moins une partie des parois latérales exposées de ladite région oxydable
(17A), et l'on élimine ensuite ladite région résistante (16).
8. Procédé selon la revendication 7, caractérisé en ce qu'on élimine en outre une partie de ladite région oxydable
(17A) limitée par ladite région d'oxyde (18).
9. Procédé selon la revendication 6, caractérisé en ce qu'on élimine ladite région résistante (16), on oxyde une sur- face supérieure (19) et la paroi latérale exposée (18) de ladite région oxydable (17A) de façon à constituer des régions d'oxyde, et l'on attaque et élimine la région d'oxyde (19) sur la surface
supérieure de ladite région oxydable.
10. Procédé selon la revendication 7 ou la revendication
9, caractérisé en ce que ladite région oxydable (17A) est cons-
tituée de silicium, et l'on convertit en outre le silicium en-
touré par ladite région d'oxyde (18) en une structure de silicium monocristalline.
11. Procédé selon l'une des revendications précédentes,
caractérisé en ce qu'on forme une couche d'isolation (11) sur ledit substrat (10) avant l'étape de formation de ladite région
oxydable (17A) présentant la forme dudit réseau prédéterminé.
12. Procédé selon la revendication 1, caractérisé en ce qu'on forme une couche de silicium (31) sur ledit substrat (10, 11), on forme une couche de nitrure de silicium (35) sur ladite couche de silicium (31), on forme une région résistante (16) en forme de réseau prédéterminé sur ladite couche de nitrure de silicium, on attaque sélectivement ladite couche de nitrure de silicium <35) et ladite couche de silicium (31) en utilisant ladite région résistante (16) comme masque de façon à laisser ladite région de nitrure de silicium (35) et ladite couche de silicium (31) située en dessous de ladite région résistante (16), on élimine ladite région résistante (16), on oxyde les parois latérales (32) de ladite couche de silicium exposée (31) de façon à former une région oxydée (32) et on élimine ladite
région de nitrure de silicium (35).
13. Procédé selon l'une des revendications précédentes,
caractérisé en ce que ladite région d'oxyde (18,32) présente la
forme d'un cadre rectangulaire.
14. Procédé selon la revendication 13, caractérisé en ce qu'on découpe une partie dudit cadre d'oxyde en forme de cadre rectangulaire.
15. Procédé selon la revendication 13, caractérisé en ce qu'au moins l'un des angles dudit cadre d'oxyde en forme de cadre
rectangulaire est découpé.
16. Procédé de fabrication d'un transistor du type MOS FET (transistor à effet de champ Métal-Oxyde-Semiconducteur), carac- térisé en ce qu'on effectue les opérations successives suivantes - on forme un film d'oxyde de grille (22) et une région d'oxyde d'isolation. (23) sur un substrat de silicium (21) d'un type de conductivité; - on forme une couche de silicium polycristallin (24) sur ledit film-d'oxyde de grille (22) et sur ladite région d'oxyde formant éléments d'isolation (23); - on forme une couche oxydable (25) sur ladite couche de silicium polycristallin (24);
- on forme un réseau résistant (26) d'une forme prédé-
terminée sur la couche oxydable précitée (25); - on attaque sélectivement ladite couche oxydable (25) en utilisant ledit réseau résistant (26) en tant que masque, - on oxyde la couche oxydable restante;
- on élimine ledit réseau résistant (26) et ladite cou-
che restante oxydable (25) formant ainsi un réseau étroit d'oxyde (28) provenant de ladite couche oxydable;
- on attaque ladite couche (25) de silicium polycristal-
lin exposée en utilisant ledit réseau étroit d'oxyde (28) comme masque, formant ainsi une structure comprenant ledit film d'oxyde de grille (22), ladite région d'oxyde d'isolation (23), une étroite région (29) de silicium polycristallin par-dessus
ledit film d'oxyde (22), et un réseau étroit d'oxyde (28) pro-
venant de ladite couche oxydable (25); - on plonge ladite structure dans une solution acide de façon à éliminer ledit réseau de région d'oxyde (28) étroite;
- on implante une impureté de l'autre type de conducti-
vité dans ledit substrat (21) de façon à former des régions de source (31) et des régions de drainage (32) extrêmement voisines
en utilisant lesdites régions de silicium polycristallin étroi-
tes (29) comme masque.
FR8123625A 1980-12-26 1981-12-17 Procede de formation de reseaux extremement fins en particulier pour la fabrication de transistors Expired FR2497403B1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP55189024A JPS57111032A (en) 1980-12-26 1980-12-26 Forming method for pattern
JP56065491A JPS57180136A (en) 1981-04-30 1981-04-30 Pattern formation

Publications (2)

Publication Number Publication Date
FR2497403A1 true FR2497403A1 (fr) 1982-07-02
FR2497403B1 FR2497403B1 (fr) 1987-04-24

Family

ID=26406636

Family Applications (1)

Application Number Title Priority Date Filing Date
FR8123625A Expired FR2497403B1 (fr) 1980-12-26 1981-12-17 Procede de formation de reseaux extremement fins en particulier pour la fabrication de transistors

Country Status (6)

Country Link
US (1) US4460413A (fr)
CA (1) CA1186600A (fr)
DE (1) DE3151915A1 (fr)
FR (1) FR2497403B1 (fr)
GB (1) GB2092373B (fr)
NL (1) NL188432C (fr)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1473760A2 (fr) * 2003-04-24 2004-11-03 Instytut Technologii Elektronowej Technique de fabrication de lignes à l'échelle nanométrique

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8201846A (nl) * 1982-05-06 1983-12-01 Philips Nv Sensor met een magneetveldgevoelig element en werkwijze voor het vervaardigen daarvan.
US4587709A (en) * 1983-06-06 1986-05-13 International Business Machines Corporation Method of making short channel IGFET
FR2555365B1 (fr) * 1983-11-22 1986-08-29 Efcis Procede de fabrication de circuit integre avec connexions de siliciure de tantale et circuit integre realise selon ce procede
US4570325A (en) * 1983-12-16 1986-02-18 Kabushiki Kaisha Toshiba Manufacturing a field oxide region for a semiconductor device
US4619894A (en) * 1985-04-12 1986-10-28 Massachusetts Institute Of Technology Solid-transformation thermal resist
FR2618011B1 (fr) * 1987-07-10 1992-09-18 Commissariat Energie Atomique Procede de fabrication d'une cellule de memoire
EP0661733A2 (fr) * 1993-12-21 1995-07-05 International Business Machines Corporation Dispositifs de fil quantique mono-dimensionnel en silicium et méthode de fabrication
US5950091A (en) * 1996-12-06 1999-09-07 Advanced Micro Devices, Inc. Method of making a polysilicon gate conductor of an integrated circuit formed as a sidewall spacer on a sacrificial material
US5923981A (en) * 1996-12-31 1999-07-13 Intel Corporation Cascading transistor gate and method for fabricating the same
US6124174A (en) * 1997-05-16 2000-09-26 Advanced Micro Devices, Inc. Spacer structure as transistor gate
US5866934A (en) * 1997-06-20 1999-02-02 Advanced Micro Devices, Inc. Parallel and series-coupled transistors having gate conductors formed on sidewall surfaces of a sacrificial structure
US6169006B1 (en) * 1998-07-29 2001-01-02 Advanced Micro Devices, Inc. Semiconductor device having grown oxide spacers and method of manufacture thereof
KR100358056B1 (ko) * 1999-12-27 2002-10-25 주식회사 하이닉스반도체 반도체 소자의 게이트 산화막 형성방법
US7037845B2 (en) * 2003-08-28 2006-05-02 Intel Corporation Selective etch process for making a semiconductor device having a high-k gate dielectric
US7368045B2 (en) * 2005-01-27 2008-05-06 International Business Machines Corporation Gate stack engineering by electrochemical processing utilizing through-gate-dielectric current flow
US20060183342A1 (en) * 2005-02-15 2006-08-17 Eastman Kodak Company Metal and metal oxide patterned device
US20070166971A1 (en) * 2006-01-17 2007-07-19 Atmel Corporation Manufacturing of silicon structures smaller than optical resolution limits
US8808562B2 (en) * 2011-09-12 2014-08-19 Tokyo Electron Limited Dry metal etching method
US9570571B1 (en) * 2015-11-18 2017-02-14 International Business Machines Corporation Gate stack integrated metal resistors

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2328288A1 (fr) * 1975-10-15 1977-05-13 Philips Nv Perfectionnements au procede pour fabriquer des dispositifs electroniques
US4074300A (en) * 1975-02-14 1978-02-14 Nippon Telegraph And Telephone Public Corporation Insulated gate type field effect transistors

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3634203A (en) * 1969-07-22 1972-01-11 Texas Instruments Inc Thin film metallization processes for microcircuits
JPS4939873B1 (fr) * 1969-10-15 1974-10-29
US4124933A (en) * 1974-05-21 1978-11-14 U.S. Philips Corporation Methods of manufacturing semiconductor devices
FR2285716A1 (fr) * 1974-09-18 1976-04-16 Radiotechnique Compelec Procede pour la fabrication d'un dispositif semi-conducteur comportant une configuration de conducteurs et dispositif fabrique par ce procede
US3976512A (en) * 1975-09-22 1976-08-24 Signetics Corporation Method for reducing the defect density of an integrated circuit utilizing ion implantation
US4256514A (en) * 1978-11-03 1981-03-17 International Business Machines Corporation Method for forming a narrow dimensioned region on a body
US4209350A (en) * 1978-11-03 1980-06-24 International Business Machines Corporation Method for forming diffusions having narrow dimensions utilizing reactive ion etching
JPS55153343A (en) * 1979-05-18 1980-11-29 Fujitsu Ltd Semiconductor device and its manufacture
US4312680A (en) * 1980-03-31 1982-01-26 Rca Corporation Method of manufacturing submicron channel transistors
US4358340A (en) * 1980-07-14 1982-11-09 Texas Instruments Incorporated Submicron patterning without using submicron lithographic technique

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4074300A (en) * 1975-02-14 1978-02-14 Nippon Telegraph And Telephone Public Corporation Insulated gate type field effect transistors
FR2328288A1 (fr) * 1975-10-15 1977-05-13 Philips Nv Perfectionnements au procede pour fabriquer des dispositifs electroniques

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
IBM TECHNICAL DISCLOSURE BULLETIN, vol. 22, no. 8A, janvier 1980, pages 3415-3417, New York, US; W.P. DUMKE et al: "High Density JFET" *
IBM TECHNICAL DISCLOSURE BULLETIN, vol. 23, no. 6, novembre 1980, pages 2270-2276, New York, US; R.J. MILLER: "High density, planar metal lands" *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1473760A2 (fr) * 2003-04-24 2004-11-03 Instytut Technologii Elektronowej Technique de fabrication de lignes à l'échelle nanométrique
EP1473760A3 (fr) * 2003-04-24 2006-03-29 Instytut Technologii Elektronowej Technique de fabrication de lignes à l'échelle nanométrique

Also Published As

Publication number Publication date
FR2497403B1 (fr) 1987-04-24
NL8105661A (nl) 1982-07-16
CA1186600A (fr) 1985-05-07
NL188432C (nl) 1992-06-16
DE3151915A1 (de) 1982-08-12
GB2092373B (en) 1985-07-10
GB2092373A (en) 1982-08-11
US4460413A (en) 1984-07-17
NL188432B (nl) 1992-01-16

Similar Documents

Publication Publication Date Title
FR2497403A1 (fr) Procede de formation de reseaux extremement fins en particulier pour la fabrication de transistors
KR100300258B1 (ko) 집적회로패턴을반도체기판상에형성하기위한방법및구조
US6858523B2 (en) Semiconductor processing methods of transferring patterns from patterned photoresists to materials, and structures comprising silicon nitride
US6541843B2 (en) Anti-reflective coatings and methods for forming and using same
US6617253B1 (en) Plasma etching method using polymer deposition and method of forming contact hole using the plasma etching method
EP1051744B1 (fr) Procede de fabrication d&#39;un dispositif a semi-conducteurs
JP3542118B2 (ja) 非反射物質層の形成及びこれを利用した半導体製造方法、及びトランジスタゲートスタックの形成方法
EP0013342B1 (fr) Procédé de fabrication de transistors à effet de champ auto-alignés du type métal-semi-conducteur
US5164331A (en) Method of forming and etching titanium-tungsten interconnects
FR2477773A1 (fr) Procede de fabrication de circuits a semiconducteur
FR2490401A1 (fr) Procede perfectionne de fabrication de circuits integres
US6878646B1 (en) Method to control critical dimension of a hard masked pattern
JP4397126B2 (ja) 反射防止コーティング材層形成方法
US6211078B1 (en) Method of improving resist adhesion for use in patterning conductive layers
JP3545180B2 (ja) （Ｇｅ，Ｓｉ）Ｎｘ反射防止膜及びこれを用いたパターン形成方法
EP0292390B1 (fr) Procédé de gravure anisotrope d&#39;un matériau III-V : application au traitement de surface en vue d&#39;une croissance épitaxiale
EP0441450B1 (fr) Procédé de réalisation par autoalignement, d&#39;un dispositif semiconducteur intégré, comprenant au moins la formation d&#39;un premier contact d&#39;électrode encapsulé et muni d&#39;espaceurs et d&#39;un second contact d&#39;électrode autoaligné sur celui-ci
JPH1092742A (ja) ゲルマニウムを含有する反射防止用の組成物及びそれを用いたパターン形成方法
US6211054B1 (en) Method of forming a conductive line and method of forming a local interconnect
JPS5846635A (ja) 半導体素子パタ−ン形成法
EP0177422B1 (fr) Procédé de réalisation de grilles en siliciure ou en silicium pour circuit intégré comportant des éléments du type grille-isolant-semiconducteur
US6248669B1 (en) Method for manufacturing a semiconductor device
JPH0846188A (ja) 半導体装置
KR100702118B1 (ko) 반도체 소자의 제조방법
KR100265849B1 (ko) 전계효과트랜지스터제조방법

Legal Events

Date Code Title Description
TP Transmission of property
ST Notification of lapse