FR2490401A1 - Procede perfectionne de fabrication de circuits integres - Google Patents

Procede perfectionne de fabrication de circuits integres Download PDF

Info

Publication number
FR2490401A1
FR2490401A1 FR8117373A FR8117373A FR2490401A1 FR 2490401 A1 FR2490401 A1 FR 2490401A1 FR 8117373 A FR8117373 A FR 8117373A FR 8117373 A FR8117373 A FR 8117373A FR 2490401 A1 FR2490401 A1 FR 2490401A1
Authority
FR
France
Prior art keywords
layer
silicon
substrate
silicon nitride
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
FR8117373A
Other languages
English (en)
Inventor
Mario Ghezzo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
General Electric Co
Original Assignee
General Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by General Electric Co filed Critical General Electric Co
Publication of FR2490401A1 publication Critical patent/FR2490401A1/fr
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/043—Dual dielectric
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/085—Isolated-integrated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/086—Isolated zones
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/114—Nitrides of silicon
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/117—Oxidation, selective
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/954—Making oxide-nitride-oxide device

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Element Separation (AREA)

Abstract

PROCEDE POUR REDUIRE L'OXYDATION DE CHAMP LATERALE AU VOISINAGE DES REGIONS ACTIVES D'UN CIRCUIT INTEGRE. IL CONSISTE A FORMER UNE PREMIERE COUCHE MINCE 15 EN NITRURE DE SILICIUM SUR LA SURFACE PRINCIPALE 12; A FORMER UNE SECONDE COUCHE MINCE 16 EN DIOXYDE DE SILICIUM SUR LA COUCHE DE NITRURE DE SILICIUM; A FORMER UNE TROISIEME COUCHE EPAISSE 17 EN NITRURE DE SILICIUM SUR LA SECONDE COUCHE EN DIOXYDE DE SILICIUM; A FORMER UN MOTIF DANS LA TROISIEME COUCHE EN NITRURE DE SILICIUM POUR PRODUIRE UNE PARTIE MAINTENUE 19 QUI RECOUVRE LA REGION 13 DE LA SURFACE PRINCIPALE ET EST ALIGNEE AVEC ELLE; A FORMER UN MOTIF DANS LA SECONDE COUCHE EN DIOXYDE DE SILICIUM POUR PRODUIRE UNE PARTIE MAINTENUE 20 QUI RECOUVRE LA REGION DE LA SURFACE PRINCIPALE ET EST ALIGNEE AVEC ELLE; A FORMER UN MOTIF DANS LA PREMIERE COUCHE DE NITRURE DE SILICIUM POUR PRODUIRE UNE PARTIE MAINTENUE 21 QUI RECOUVRE LADITE REGION DE LA SURFACE PRINCIPALE ET EST ALIGNEE AVEC ELLE; ET A CHAUFFER LE SUBSTRAT DANS UNE ATMOSPHERE OXYDANTE A UNE TEMPERATURE ET PENDANT UNE PERIODE DE TEMPS APPROPRIEES POUR PROVOQUER LA CONVERSATION DE LA MATIERE SEMICONDUCTRICE EN SILICIUM CONTIGUE A LADITE REGION EN DIOXYDE DE SILICIUM. APPLICATION A LA FABRICATION DES CIRCUITS INTEGRES.

Description

La présente invention se rapporte, d'une manière généra-
le, à un procédé de fabrication de circuits intégrés et elle
vise plus particulièrement à former sur un substrat de sili-
cium une couche épaisse de dioxyde de silicium contiguë à une région adjacente à la surface du substrat. Les circuits intégrés comprennent une série de composants actifs isolés diélectriquement sur un substrat de silicium commun. Lors de la fabrication de tels circuits, les régions actives du substrat en silicium sur lesquelles les composants
actifs sont formés sont masquées par une mince couche de dio-
xyde de silicium sur laquelle est formée une épaisse couche
de nitrure de silicium. L'épaisse couche de nitrure de sili-
cium dans laquelle un motif a été formé pour délimiter une partie maintenue sert de masque pour la gravure des parties exposées de la couche de dioxyde de silicium, pour la gravure d'évidements dans le substrat de silicium et pour l'oxydation
ultérieure du silicium situé dans les évidements afin de for-
mer un oxyde de champ qui assure l'isolement diélectrique. La mince couche de dioxyde de silicium qui recouvre les régions actives du substrat est utilisée pour atténuer le défaut de concordance entre les dilatations thermiques du substrat de silicium et de la couche de masquage en nitrure de silicium
au cours du traitement.
Au cours de l'étape d'oxydation, le passage d'oxygène latéralement à travers la mince couche d'oxyde provoque la
croissance d'oxyde dans les parties extérieures de la surfa-
ce de chacune des régions actives et produit des saillies la-
térales d'oxyde appelées dans la technique des formations en
"bec d'oiseau".
La formation en "bec d'oiseau" se produit même lorsque la couche de nitrure de silicium est formée sous une épaisseur suffisante pour s'opposer à son cintrage. La formation en "bec d'oiseau" représente une région de transition de dioxyde de silicium entre le bord d'une région active dont la surface a des dimensions restreintes et le bord de la région d'oxyde de champ. Avec une formation en "bec d'oiseau", une courbure est également produite dans la surface de la région active, Ainsi, la formation en "bec d'oiseau" se traduit non seulement par un
déplacement du bord de la région active mais elle provoque é-
galement une réduction importante de la surface utilisable du substrat pour la fabrication sur cette surface de composants actifs. Pour la mise en oeuvre du procédé de la présente inven-
tion, conformément à l'un de ses modes de réalisation, on uti-
lise un substrat de matière semiconductrice d'un type de conductivité donné ayant une surface principale. On forme une première couche mince en nitrure de silicium sur la surface principale. On forme une couche mince en dioxyde de silicium sur la mince couche de nitrure de silicium. On forme un motif dans la troisième couche en nitrure de silicium pour produire une partie maintenue qui recouvre une région active du substrat adjacente à la surface principale de ce dernier et est alignée avec cette région. On utilise la troisième couche dessinée en
nitrure de silicium pour former un motif dans la seconde cou-
che de dioxyde de silicium afin de former une partie maintenue
qui recouvre la région active avec laquelle elle est alignée.
On utilise la seconde couche en-dioxyde de silicium pour for-
mer un motif dans la première couche de nitrure de silicium afin de produire une partie maintenue qui recouvre la région
active avec laquelle elle est alignée, exposant ainsi la sur-
face principale du substrat qui est contiguë à la région ac-
tive. On grave alors la partie exposée de la surface principa-
le du substrat en silicium pour former un évidement contigu à
la région active. On chauffe ensuite le substrat dans une at-
mosphère oxydante à une température et pendant une durée appro-
priées pour provoquer la conversion de la matière semiconduc-
trice en silicium en dioxyde de silicium. On enlève alors les parties maintenues des première, seconde et troisième couches
qui recouvrent la région active.
La suite de la description se réfère aux figures annexées
qui représentent respectivement: Fig. 1, une vue en plan d'un corps composite représentant
une portion d'un circuit intégré montrant un substrat en sili-
cium sur lequel est formée une unique région active entourée
d'une région isolante épaisse de dioxyde de silicium.
Fig. 2, une vue en coupe de la portion du substrat de la
Fig. 1, faite suivant la ligne 2-2 de cette figure.
Fig. 3A à 3D, des vues en coupe de structures qui repré-
sentent des étapes successives d'un procédé de fabrication de
la structure composite des Fig. 1 et 2 conformément à la pré-
sente invention. Sur les Fig. 1 et 2 auxquelles on se référera maintenant, on a représenté un corps composite 10 représentant une portion
d'un circuit intégré fabriqué conformément à la présente in-
vention. Le corps composite 10 comprend un substrat 11 ayant une
surface principale 12 dans laquelle est formée une région ac-
tive 13 entourée d'une épaisse couche 14 de dioxyde de sili-
cium. Des composants ou dispositifs actifs, tels que des tran-
sistors à effet de champ (non représentés), sont formés dans la région active et sont isolés d'autres composants actifs
similaires, formés sur le substrat par la couche 14 de dioxy-
de de silicium.
On décrira maintenant en se référant aux Fig. 3A à 3D un
procédé de fabrication de la structure des Fig. 1 et 2 confor-
mément à la présente invention. Les éléments des Fig. 3A à 3D
qui sont identiques aux éléments des Fig. 1 et 2 ont été dési-
gnés par les mêmes références. On utilise un substrat 11 de matière semiconductrice en silicium ayant une résistivité de ohms.cm et une conductivité du type N ayant une surface principale 12 parallèle à un plan cristallographique (100) du substrat. On forme sur la surface principale 12 une première couche 15 en nitrure de silicium ayant une épaisseur de 100 A
environ en utilisant des techniques bien connues des spécia-
listes, telles que, par exemple, le dépôt chimique en phase vapeur, comme représenté sur la Fig. 3A. Suivant ce procédé, on utilise des vapeurs de silane et d'ammoniac dans le rapport de 1 à 200 en volume dans un courant d'hydrogène comme gaz vecteur, à une température de 1009C pendant une période de
temps de 60 secondes pour former une couche de nitrure de si-
lidium ayant une épaisseur d'environ 100 A. Après refroidisse-
ment à environ 250C, on forme une seconde couche 16 en dioxyde de silicium ayant une épaisseur d'environ 300 A sur la mince
couche de nitrure de silicium, par dépôt chimique en phase va-
peur, par exemple en utilisant du silane et du protoxyde d'a-
zote dans un courant d'hydrogène comme gaz vecteur à une tem-
pérature d'environ 1000OC pendant une durée d'environ 3 minu-
tes. Après refroidissement à environ 250C, on dépose une troi-
sième couche en nitrure de silicium sur la surface de la se- conde couche en dioxyde de silicium, par dépôt chimique en
phase vapeur. Selon ce procédé, on utilise des vapeurs de si-
lane et d'ammoniac dans un rapport de 1 à 200 en volume à une
température de 1000C et pendant une période de temps de 10 mi-
nutes pour former une couche de nitrure de silicium ayant une épaisseur d'environ 1000 A. On forme ensuite un vmotif dans la couche de nitrure de silicium en utilisant des techniques de masquage photolithographique et de gravure au plasma bien connues des spécialistes pour former une partie maintenue 19 qui recouvre la région active 13 du substrat et est alignée avec elle. La largeur de-la région active 13 peut être aussi
petite qu'un micromètre environ. On applique une laque photo-
sensible appropriée, telle qu'une laque d'azoture AZ 1470 que l'on peut obtenir de la société Shipley Co., Newtion, Mass., Etats Unis d'Amérique, sur la troisième couche en nitrure de
silicium. Après exposition et développement de la laque photo-
sensible pour former une partie maintenue 18 de cette laque,
on grave au plasma les parties exposées de la couche de nitru-
re de silicium qui ne sont pas protégées par la laque photo-
sensible, en utilisant du tétrafluorure de carbone avec 4 % d'oxygène, pour former la partie maintenue 19 de la couche 17 de nitrure de silicium. Ensuite, on grave la seconde couche mince 16 en nitrure de silicium, qui n'est pas masquée par la
partie maintenue du nitrure de silicium, dans de l'acide fluo-
rhydrique tamponné pour former une partie maintenue 20 alignée avec la région active 13. Ensuite, on grave la première couche en nitrure de silicium non masquée par la partie maintenue 16 de la seconde couche en dioxyde de silicium, en utilisant
la technique de gravure au plasma décrite ci-dessus en se ré-
férant à la gravure de la troisième couche en nitrure de sili-
cium, pour former une partie maintenue 21 alignée avec la ré-
gion active 13 et exposant la surface 12 du substrat 11. On grave ensuite au plasma la partie de surface du substrat située
au-dessous des parties non masquées par la mince couche de ni-
trure de silicium, anisotropiquement avec des vapeurs de té-
trachlorure de carbone jusqu'à une profondeur prédéterminée, comme représenté sur la Fig. 3B. On choisit la profondeur de gravure du substrat en silicium de telle sorte que la crois- sance ultérieure de dioxyde de silicium dans les évidements ou parties gravées du substrat soit suffisamment épaisse pour former une surface de dioxyde approximativement coplanaire avec la surface de la région active. Pour satisfaire à une
telle condition, la profondeur de gravure est fixée à appro-
ximativement 57 % de l'épaisseur résultante de l'épaisse cou-
che 14 de dioxyde de silicium. Après enlèvement de la laque
photosensible dessinée 18 au moyen d'un décapant approprié at-
taquant la laque, on chauffe le substrat dans une atmosphère oxydante à une température et pendant une durée appropriées
pour provoquer la conversion du silicium qui entoure la ré-
gion active, c'est-à-dire celui situé dans les parties gravées,
en une épaisse couche 14 de dioxyde de silicium approximative-
ment coplanaire avec la surface de la région active 13, comme
représenté sur la Fig. 3C. Ensuite, on enlève la partie main-
tenue 19 de la troisième couche en nitrure de silicium, la
partie maintenue sous-jacente 20 de la seconde couche en dio-
xyde de silicium et la partie maintenue sous-jacente 21 de la
première couche en nitrure de silicium en utilisant des solu-
tions d'attaque appropriées, telles que de l'acide phosphori-
que chaud pour le nitrure de silicium et telles que de l'acide fluorhydrique tamponné pour le dioxyde de silicium de façon à former la structure résultante représentée sur la Fig. 3D. Les avantages particuliers de la structure résident en ce que la partie de surface de la région active 13 conserve sa position
et ses dimensions sur la surface principale du substrat essen-
tiellement telles qu'elles lui ont été attribuées avant le
traitement du substrat avec une réduction minimale de ces di-
mensions résultant du traitement du substrat pour former la couche isolante diélectrique 14, conformément à la présente invention. La réduction au minimum de la formation en "bec
d'oiseau" permet également de maintenir la planéité de la ré-
gion de surface. A ce stade du procédé, on peut facilement former dans les régions actives des dispositifs ou composants
actifs, tels que des transistors à effet de champ, en utili-
sant à cette fin des procédés bien connus des spécialistes de
la technique.
On décrira maintenant la manière suivante laquelle on obtient les avantages de la structure résultante. Suivant l'une
des techniques classiques, comme mentionné ci-dessus, on utili-
se une structure de masquage à deux couches comportant une é-
paisse couche de nitrure de silicium qui recouvre une mince couche de dioxyde de silicium pour masquer la région active
du substrat en silicium pendant l'oxydation de champ. On don-
ne à la couche de nitrure de silicium une épaisseur suffisante
pour réduire son cintrage pendant l'oxydation du champ. On don-
ne à la couche de dioxyde de silicium une épaisseur juste né-
cessaire pour compenser la différence entre la dilatation du
substrat de silicium et celle de la couche de nitrure de sili-
cium afin d'éviter la création de contraintes excessives dans le silicium et éviter la création de dislocations excessives
dans le silicium et sa fissuration finale. Bien que la struc-
ture à deux couches ci-dessus décrite réduise les dimensions de la formation en bec d'oiseau, il se produit une réduction importante des dimensions de la région active de la surface principale du substrat et la création d'une courbure de cette
région du fait qu'au cours de l'oxydation du substrat de Ei-
licium pour former l'oxyde de champ, de l'oxygène passe à tra-
vers la couche de masquage en dioxyde de silicium jusqu'à la
région active et forme du dioxyde de silicium avec le sili-
cium qui se trouve dans les parties périphériques de la ré-
gion active, contribuant ainsi à la réalisation de la forma-
tion en "bec d'oiseau". Selon la présente invention, les ca-
ractéristiques avantageuses de la structure de masquage à deux couches sont conservées tandis que la caractéristique indésirable ci-dessus mentionnée est supprimée. On obtient ce résultat en utilisant une structure de masquage à trois couches. Une première couche mince en nitrure de silicium, ayant, par exemple, une épaisseur d'environ 100 A recouvre directement la région active de la surface du substrat de
silicium, région avec laquelle elle est en contact. Une se-
conde couche mince en dioxyde de silicium, ayant une épaisseur d'environ 300 A, recouvre la première couche mince en nitrure de silicium. Une troisième couche mince-en nitrure de silicium ayant une épaisseur d'environ 800 A recouvre la seconde couche mince en dioxyde de silicium. La première couche mince en ni- trure de silicium constitue un excellent masque vis-à-vis de l'oxygène, empêchant le passage de l'oxygène qui se déplace latéralement à travers la seconde couche mince en dioxyde de
silicium, supprimant ainsi cette source d'oxygène qui contri-
bue à la réalisation des formations en "bec d'oiseau". Bien que la dilatation différentielle de la première couche mince en nitrure de silicium et du substrat en silicium crée des contraintes à l'interface, ces contraintes sont soulagées par la déformation structurale de la mince couche en nitrure de silicium avant qu'elles atteignent une grandeur qui causerait des dommages inacceptables à la surface de la région active du substrat. La troisième couche épaisse en nitrure de silicium remplit sa fonction habituelle qui est de former une barrière empêchant le passage de l'oxygène pendant la croissance de l'oxyde de champ et forme par conséquent un masque qui empêche
l'oxydation normale du substrat dans la région active. Compte-
tenu du fait que la formation de dioxyde de silicium dans les parties périphériques de la région active est réduite,- il
n'est exercé qu'une force de cintrage plus faible sur la troi-
sième couche épaisse en nitrure de silicium, et, par conséquent, on peut réduire l'épaisseur de cette couche par rapport à celle
qui serait sinon nécessaire. La seconde couche mince en dioxy-
de de silicium remplit sa fonction voulue qui est de compenser
le défaut de concordance entre la surface du substrat en sili-
cium et la couche épaisse en nitrure de silicium. Une gamme appropriée en ce qui concerne l'épaisseur de la première couche O o est de 100 A environ à 150 A environ. Une gamme appropriée en ce qui concerne l'épaisseur de la seconde couche est de 200 A
dnviron à 400 A environ. Une gamme appropriée en ce qui concer-
ne l'épaisseur de la troisième couche est de 800 A environ à on
500 A environ.
Bien que, dans le mode de réalisation décrit, on grave le substrat en silicium, non masqué par les parties maintenues 19, 20 et 21 respectivement de.1A première couche de nitrure de silicium, de la seconde couche en dioxyde de silicium et
de la troisième couche en nitrure de silicium, avant l'oxyda-
tion du substrat qui sert à former l'épaisse couche de dioxy-
de de silicium, on pourrait, le cas échéant, supprimer cette étape ce qui aurait pour résultat que la surface de la région active et la surface extérieure de l'oxyde épais seraient
moins planes.

Claims (4)

R E V E N D I C A T I O N S
1 - Procédé pour former dans un substrat (11) de matière semiconductrice en silicium ayant une surface principale (12) une épaisse couche de dioxyde de silicium (14) contiguë à une région (13) de ce substrat adjacente à la surface principale, caractérisé en ce qu'il consiste: à obtenir le substrat (11) de matière semiconductrice en silicium ayant une surface principale (12); à former une première couche mince (15) en nitrure de silicium sur la surface principale (12);
à former une seconde couche mince (16) en dioxyde de si-
licium sur la couche de nitrure de silicium; à former une troisième couche épaisse (17) en nitrure de silicium sur la seconde couche en dioxyde de silicium; à former un motif dans la troisième couche en nitrure
de silicium pour produire une partie maintenue (19) qui re-
couvre la région (13) de la surface principale et est alignée avec elle; à former un dessin dans la seconde couche en dioxyde de silicium pour produire une pprtie maintenue (20) qui recouvre la région de la surface principale et est alignée avec elle; à former un dessin dans la première couche de nitrure de silicium pour produire une partie maintenue (21) qui recouvre ladite région de la surface principale et est alignée avec elle; et à chauffer le substrat dans une atmosphère oxydante à une température et pendant une période de temps appropriées pour provoquer la conversion de la matière semiconductrice en
silicium contiguë à ladite région en dioxyde de silicium.
2 - Procédé selon la revendication 1, caractérisé en ce que la première couche (15) a une épaisseur comprise entre
O O
environ 100 A et environ 150 A, la seconde couche (16) a une
Q O
épaisseur comprise entre environ 200 A et environ 400 A et la troisième couche (17) a une épaisseur comprise entre environ 800 A et environ 1500 A.
3 - Procédé selon l'une quelconque des revendications 1
et 2, caractérisé en ce qu'on grave la partie du substrat (11) en silicium exposée par le motif de la première couche (15) en nitrure de silicium jusqu'à une première profondeur pour y
former un évidement contigu à la région (13) avant le chauf-
fage du substrat dans une atmosphère oxydante.
4 - Procédé selon l'une quelconque des revendications 1
à 3, caractérisé en ce qu'on enlève les parties maintenues (19, 20, 21) des première, seconde et troisième couches qui
recouvrent la région.
- Procédé selon la revendication 3, caractérisé en ce que la première profondeur précitée est égale à environ 57 %
de l'épaisseur de l'épaisse couche (14) de dioxyde de silicium.
FR8117373A 1980-09-15 1981-09-15 Procede perfectionne de fabrication de circuits integres Withdrawn FR2490401A1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US06/187,430 US4333964A (en) 1980-09-15 1980-09-15 Method of making integrated circuits

Publications (1)

Publication Number Publication Date
FR2490401A1 true FR2490401A1 (fr) 1982-03-19

Family

ID=22688954

Family Applications (1)

Application Number Title Priority Date Filing Date
FR8117373A Withdrawn FR2490401A1 (fr) 1980-09-15 1981-09-15 Procede perfectionne de fabrication de circuits integres

Country Status (6)

Country Link
US (1) US4333964A (fr)
JP (1) JPS5779650A (fr)
DE (1) DE3135815A1 (fr)
FR (1) FR2490401A1 (fr)
GB (1) GB2083948A (fr)
IT (1) IT1138545B (fr)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4361600A (en) * 1981-11-12 1982-11-30 General Electric Company Method of making integrated circuits
US4398992A (en) * 1982-05-20 1983-08-16 Hewlett-Packard Company Defect free zero oxide encroachment process for semiconductor fabrication
JPS5965445A (ja) * 1982-10-05 1984-04-13 Matsushita Electronics Corp 半導体素子分離領域の形成方法
DE3329074A1 (de) * 1983-08-11 1985-02-28 Siemens AG, 1000 Berlin und 8000 München Verhinderung der oxidationsmitteldiffusion bei der herstellung von halbleiterschichtanordnungen
US4472459A (en) * 1983-10-24 1984-09-18 Rca Corporation Local oxidation of silicon substrate using LPCVD silicon nitride
US4544617A (en) * 1983-11-02 1985-10-01 Xerox Corporation Electrophotographic devices containing overcoated amorphous silicon compositions
US4613556A (en) * 1984-10-18 1986-09-23 Xerox Corporation Heterogeneous electrophotographic imaging members of amorphous silicon and silicon oxide
US4583281A (en) * 1985-03-13 1986-04-22 General Electric Company Method of making an integrated circuit
US4789560A (en) * 1986-01-08 1988-12-06 Advanced Micro Devices, Inc. Diffusion stop method for forming silicon oxide during the fabrication of IC devices
EP0450091A4 (en) * 1989-10-20 1993-12-22 Oki Electric Ind Co Ltd Method of producing semiconductor integrated circuit devices
EP0627763B1 (fr) * 1993-05-31 2004-12-15 STMicroelectronics S.r.l. Procédé visant à améliorer l'adhésion entre couches diélectriques, à leur interface dans la fabrication de composants à semiconducteurs
US5435888A (en) * 1993-12-06 1995-07-25 Sgs-Thomson Microelectronics, Inc. Enhanced planarization technique for an integrated circuit
US5439846A (en) * 1993-12-17 1995-08-08 Sgs-Thomson Microelectronics, Inc. Self-aligned method for forming contact with zero offset to gate
US6107194A (en) * 1993-12-17 2000-08-22 Stmicroelectronics, Inc. Method of fabricating an integrated circuit
US6284584B1 (en) 1993-12-17 2001-09-04 Stmicroelectronics, Inc. Method of masking for periphery salicidation of active regions
EP0720223B1 (fr) * 1994-12-30 2003-03-26 STMicroelectronics S.r.l. Procédé de fabrication pour un dispositif semi-conducteur comportant une adhésion améliorée entre les couches diélectriques
US5728614A (en) * 1996-09-25 1998-03-17 Vanguard International Semiconductor Corporation Method to improve the topography of a field oxide region
US6090686A (en) 1997-06-18 2000-07-18 Lucent Technologies, Inc. Locos isolation process using a layered pad nitride and dry field oxidation stack and semiconductor device employing the same
US6306727B1 (en) 1997-08-18 2001-10-23 Micron Technology, Inc. Advanced isolation process for large memory arrays
US6949448B2 (en) * 2003-04-01 2005-09-27 Taiwan Semiconductor Manufacturing Co., Ltd. Local oxidation of silicon (LOCOS) method employing graded oxidation mask
US7518182B2 (en) 2004-07-20 2009-04-14 Micron Technology, Inc. DRAM layout with vertical FETs and method of formation
US7247570B2 (en) 2004-08-19 2007-07-24 Micron Technology, Inc. Silicon pillars for vertical transistors
US7285812B2 (en) * 2004-09-02 2007-10-23 Micron Technology, Inc. Vertical transistors
US7199419B2 (en) * 2004-12-13 2007-04-03 Micron Technology, Inc. Memory structure for reduced floating body effect
US7229895B2 (en) * 2005-01-14 2007-06-12 Micron Technology, Inc Memory array buried digit line
US7120046B1 (en) 2005-05-13 2006-10-10 Micron Technology, Inc. Memory array with surrounding gate access transistors and capacitors with global and staggered local bit lines
US7371627B1 (en) 2005-05-13 2008-05-13 Micron Technology, Inc. Memory array with ultra-thin etched pillar surround gate access transistors and buried data/bit lines
US7888721B2 (en) 2005-07-06 2011-02-15 Micron Technology, Inc. Surround gate access transistors with grown ultra-thin bodies
US7768051B2 (en) * 2005-07-25 2010-08-03 Micron Technology, Inc. DRAM including a vertical surround gate transistor
US7696567B2 (en) 2005-08-31 2010-04-13 Micron Technology, Inc Semiconductor memory device
US7923373B2 (en) 2007-06-04 2011-04-12 Micron Technology, Inc. Pitch multiplication using self-assembling materials
US9401363B2 (en) 2011-08-23 2016-07-26 Micron Technology, Inc. Vertical transistor devices, memory arrays, and methods of forming vertical transistor devices

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3675314A (en) * 1970-03-12 1972-07-11 Alpha Ind Inc Method of producing semiconductor devices
DE2557079C2 (de) * 1975-12-18 1984-05-24 Ibm Deutschland Gmbh, 7000 Stuttgart Verfahren zum Herstellen einer Maskierungsschicht
US4110125A (en) * 1977-03-03 1978-08-29 International Business Machines Corporation Method for fabricating semiconductor devices

Also Published As

Publication number Publication date
IT8123733A0 (it) 1981-09-02
DE3135815A1 (de) 1982-05-19
GB2083948A (en) 1982-03-31
JPS5779650A (en) 1982-05-18
IT1138545B (it) 1986-09-17
US4333964A (en) 1982-06-08

Similar Documents

Publication Publication Date Title
FR2490401A1 (fr) Procede perfectionne de fabrication de circuits integres
US4333965A (en) Method of making integrated circuits
EP0000316B1 (fr) Procédé de fabrication de dispositifs semi-conducteurs comportant des régions d'oxyde de silicium encastrées
JP3619597B2 (ja) 半導体装置の絶縁膜形成方法
FR2477773A1 (fr) Procede de fabrication de circuits a semiconducteur
EP0005721A1 (fr) Procédé de fabrication d'un transistor bipolaire comportant un contact de base en silicium polycristallin et un contact d'émetteur en silicium polycristallin ou en métal
US5374583A (en) Technology for local oxidation of silicon
FR2497403A1 (fr) Procede de formation de reseaux extremement fins en particulier pour la fabrication de transistors
US5118641A (en) Methods for reducing encroachment of the field oxide into the active area on a silicon integrated circuit
JPH0748491B2 (ja) 集積回路半導体デバイスの製造方法
US6083808A (en) Method for forming a trench isolation in a semiconductor device
EP0075875A2 (fr) Procédé pour la fabrication de circuits intégrés comportant des régions d'isolation diélectrique
US4942449A (en) Fabrication method and structure for field isolation in field effect transistors on integrated circuit chips
EP0035416A2 (fr) Procédé d'isolement des interconnexions de circuits intégrés
US5747357A (en) Modified poly-buffered isolation
US5726091A (en) Method of reducing bird's beak of field oxide using reoxidized nitrided pad oxide layer
KR100295669B1 (ko) 듀얼게이트산화막제조방법
JP3853916B2 (ja) 半導体装置の製造方法
EP0548351B1 (fr) Procede de fabrication de circuits integres avec electrodes juxtaposees
JP3901949B2 (ja) 半導体装置およびその製造方法
KR20010106956A (ko) 반도체 장치의 트렌치내 버블 결함을 방지하는 방법
EP0177422A1 (fr) Procédé de réalisation de grilles en siliciure ou en silicium pour circuit intégré comportant des éléments du type grille-isolant-semiconducteur
KR0144934B1 (ko) 반도체 장치의 소자분리방법
EP0194193B1 (fr) Procédé de fabrication d'un circuit intégré à transistors MOS à électrodes en siliciure métallique
JPH0730103A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
ST Notification of lapse