JP4397126B2 - 反射防止コーティング材層形成方法 - Google Patents
反射防止コーティング材層形成方法 Download PDFInfo
- Publication number
- JP4397126B2 JP4397126B2 JP2000614488A JP2000614488A JP4397126B2 JP 4397126 B2 JP4397126 B2 JP 4397126B2 JP 2000614488 A JP2000614488 A JP 2000614488A JP 2000614488 A JP2000614488 A JP 2000614488A JP 4397126 B2 JP4397126 B2 JP 4397126B2
- Authority
- JP
- Japan
- Prior art keywords
- coating material
- material layer
- inorganic
- layer
- reflective coating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000463 material Substances 0.000 title claims description 221
- 238000000034 method Methods 0.000 title claims description 81
- 239000011248 coating agent Substances 0.000 title claims description 17
- 238000000576 coating method Methods 0.000 title claims description 17
- 239000010410 layer Substances 0.000 claims description 294
- 239000006117 anti-reflective coating Substances 0.000 claims description 191
- 239000000758 substrate Substances 0.000 claims description 100
- 238000005530 etching Methods 0.000 claims description 60
- 238000010438 heat treatment Methods 0.000 claims description 52
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 27
- 229910052710 silicon Inorganic materials 0.000 claims description 27
- 239000010703 silicon Substances 0.000 claims description 27
- 239000005380 borophosphosilicate glass Substances 0.000 claims description 26
- 238000004519 manufacturing process Methods 0.000 claims description 22
- 230000008569 process Effects 0.000 claims description 22
- 238000000137 annealing Methods 0.000 claims description 19
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 15
- 239000000126 substance Substances 0.000 claims description 14
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 11
- 239000008367 deionised water Substances 0.000 claims description 10
- 229910021641 deionized water Inorganic materials 0.000 claims description 10
- 230000003287 optical effect Effects 0.000 claims description 10
- 238000000059 patterning Methods 0.000 claims description 10
- 239000000203 mixture Substances 0.000 claims description 9
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 claims description 7
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 6
- 239000012298 atmosphere Substances 0.000 claims description 5
- 239000007788 liquid Substances 0.000 claims description 5
- 239000011800 void material Substances 0.000 claims description 5
- 238000004151 rapid thermal annealing Methods 0.000 claims description 4
- 125000001153 fluoro group Chemical class F* 0.000 claims description 3
- 150000007522 mineralic acids Chemical class 0.000 claims description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 48
- 239000000243 solution Substances 0.000 description 25
- 238000000206 photolithography Methods 0.000 description 24
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 23
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 17
- 239000001301 oxygen Substances 0.000 description 17
- 229910052760 oxygen Inorganic materials 0.000 description 17
- 239000007789 gas Substances 0.000 description 14
- 229910052757 nitrogen Inorganic materials 0.000 description 11
- 239000002243 precursor Substances 0.000 description 11
- 239000004065 semiconductor Substances 0.000 description 11
- 230000005855 radiation Effects 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 230000008859 change Effects 0.000 description 8
- 238000006243 chemical reaction Methods 0.000 description 8
- 238000000151 deposition Methods 0.000 description 8
- 230000008021 deposition Effects 0.000 description 8
- 238000002310 reflectometry Methods 0.000 description 8
- 230000008033 biological extinction Effects 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 6
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 239000012495 reaction gas Substances 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 239000001257 hydrogen Substances 0.000 description 4
- 229910052739 hydrogen Inorganic materials 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- MWUXSHHQAYIFBG-UHFFFAOYSA-N nitrogen oxide Inorganic materials O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 4
- 239000011368 organic material Substances 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 3
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 description 3
- 229910020781 SixOy Inorganic materials 0.000 description 3
- 230000003667 anti-reflective effect Effects 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000001307 helium Substances 0.000 description 3
- 229910052734 helium Inorganic materials 0.000 description 3
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 2
- LDDQLRUQCUTJBB-UHFFFAOYSA-N ammonium fluoride Chemical compound [NH4+].[F-] LDDQLRUQCUTJBB-UHFFFAOYSA-N 0.000 description 2
- 239000007864 aqueous solution Substances 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 239000005416 organic matter Substances 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 239000005360 phosphosilicate glass Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 238000012876 topography Methods 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 210000004027 cell Anatomy 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 description 1
- 239000003085 diluting agent Substances 0.000 description 1
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000004090 dissolution Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000003701 inert diluent Substances 0.000 description 1
- UIUXUFNYAYAMOE-UHFFFAOYSA-N methylsilane Chemical compound [SiH3]C UIUXUFNYAYAMOE-UHFFFAOYSA-N 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 229910000069 nitrogen hydride Inorganic materials 0.000 description 1
- 239000012044 organic layer Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 210000000352 storage cell Anatomy 0.000 description 1
- 238000011282 treatment Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
- H01L21/0276—Photolithographic processes using an anti-reflective coating
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/004—Photosensitive materials
- G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
- G03F7/091—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers characterised by antireflection means or light filtering or absorbing means, e.g. anti-halation, contrast enhancement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
- H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
- H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
- H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
- H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
- H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
- H01L21/3145—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers formed by deposition from a gas or vapour
Landscapes
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Architecture (AREA)
- Structural Engineering (AREA)
- Drying Of Semiconductors (AREA)
- Surface Treatment Of Optical Elements (AREA)
- Formation Of Insulating Films (AREA)
- Thin Film Transistor (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
（発明の技術分野）
本発明は、集積回路の製作に関する。より詳細には、本発明は、このような製作において使用される反射防止層に関する。
【０００２】
（発明の背景）
集積回路（ＩＣ）の製作における重要な過程のひとつは、フォトリソグラフィである。一般にフォトリソグラフィは、下側にある半導体基板アセンブリ層により支持されているフォトレジスト層におけるマスクからの画像の再生に関する。フォトリソグラフィは非常に複雑であり、かつＩＣ製作において重要な過程である。フォトレジスト層に正確な画像を再生する能力は、デバイス密度を増加するような要求に合致するために重要である。
【０００３】
フォトリソグラフィ過程において、最初に光学的マスクが、光源と半導体基板アセンブリの下側層の上のフォトレジスト層の間に配置される。光源は、例えば、可視光又は紫外線照射であることができる。次に、フォトレジストを光学的マスクを通して照射に露光することによって、画像が再生される。マスクの一部は、不透明層、例えば下側フォトレジストの露光を妨げるクロムなどを含有している。マスクの残余部分は透明であり、下側フォトレジストの露光を可能にする。
【０００４】
このフォトレジスト層の下側の層は、一般に、パターン化される１個以上の個別の層を含む。すなわち、層がパターン化されると、該層の材料が選択的に除去される。層および材料をパターン化する能力は、ＩＣの製作を可能にする。別の表現をすると、パターン化された層は、ＩＣの個々のデバイスの構成単位として使用される。使用されたフォトレジストの種類に応じて（例えば、ポジ型又はネガ型フォトレジスト）、露光されたフォトレジストは、基板が現像液と接触している間に除去されるか、もしくは、露光されたフォトレジストは、現像液への溶解に対してより抵抗性となるかのいずれかである。このようにして、パターン化されたフォトレジスト層が下側層の上に形成される。
【０００５】
従来の光学的フォトリソグラフィで経験される問題点のひとつは、マスクの透明部分の下側にあるフォトレジストの均一な露光を得ることが困難であるということである。フォトレジストを露光している光度が、最適な結果を得るように均一であることが望ましい。
【０００６】
十分な厚さのフォトレジスト層が使用される場合、該フォトレジストは、部分的に透明であるか、又は部分的に透明となり、その結果下側層の表面のフォトレジストは、外側表面でのフォトレジストと実質的に同程度露光される。しかし、フォトレジストを透過する光は、基板アセンブリの下側層の表面から光源に向かって反射されることが多い。光が反射される角度は、少なくともある程度は該下側層の表面のトポグラフィーおよび下側層の材料の種類によって決まる。反射光濃度は、フォトレジストにおいて、その深度全てにわたって又はその深度の一部にわたって変動することができ、これがフォトレジストの均一でない露光および望ましくない露光につながる。このようなフォトレジストの露光は、ＩＣの特徴（例えば、ゲート、金属配線など）の制御不良につながる。
【０００７】
フォトレジスト層において反射率を抑える試み、又は別の表現をすると光の可変反射を最小化する試みにおいて、反射防止コーティング、すなわち反射防止層が、基板アセンブリの下側層とフォトレジスト層の間、もしくはフォトレジスト層と光源の間で使用されている。このような反射防止コーティングは、下側の基板アセンブリからの反射率を抑制し、光源からのフォトレジスト上への照射入射からのフォトレジスト層を通った露光をより容易に制御できるようにする。
【０００８】
反射防止コーティングは、有機物で形成することができる。しかし有機層は、フォトリソグラフィ工程が実行された後の下側層からの有機物の除去が不完全であるために、集積回路（ＩＣ）中の粒子混入につながる。このような粒子混入は、ＩＣの電気性能を劣化する可能性がある。さらに、その上に有機物が形成された下側層は平坦でないことがあり、このことは反射防止コーティングとして使用された有機物の異なる厚さを生じ、例えば有機物のより厚い領域が下側層の様々な位置に存在するようになる。このように、このような有機物を除去する試みにおいて、下側層に到達した時点でエッチングを停止した場合、一部の有機物が残留することがある。エッチングがこのような領域又は位置の余分な厚さをエッチングするために進められる場合は、下側層は望ましくないようにエッチングされることがある。
【０００９】
さらに無機の反射防止層も、フォトリソグラフィ過程において反射率を抑制するために導入されている。例えば、ケイ素が豊富な二酸化ケイ素、ケイ素が豊富な窒化物、およびケイ素が豊富な酸窒化物が、金属配線およびゲートのパターン化などにおいて、無機の反射防止層として使用されている。
【００１０】
典型的にはパターン化されたフォトレジスト層が基板アセンブリ上に形成された後、ＩＣの製作において多くの他の工程が実施される。例えばフォトレジストは、打ちこみ工程時の打ちこみ障壁として作用することができるか、フォトレジストは、基板アセンブリの１個以上の下側層をエッチングする範囲（例えば、コンタクトホール）の外側境界線を定義するために使用することができるか、もしくは、フォトレジストは、いずれか他の典型的に使用される製作法において使用される。このような場合の多くにおいて、フォトレジストは、エッチング過程における障壁として作用し、その結果１個以上の下側基板アセンブリ層の選択された材料のみが除去される。
【００１１】
フォトリソグラフィ技術に関連した方法（例えば、打ちこみ、エッチングなど）が実施された後、多くの状況において、フォトリソグラフィ過程において使用されたフォトレジスト材が除去されなければならないのみならず、反射防止コーティングも除去されるであろう。例えば、多くの場合において、接点開口を定めるために使用されるフォトレジストおよび反射防止コーティングは、該構造のその後の処理の前に除去される必要がある。しかし多くの他の状況において、フォトリソグラフィ工程において使用されたフォトレジスト材が除去された後にも、反射防止コーティングが依然後の処理工程に必要である。従って、反射防止コーティングは除去されない。例えば、反射防止コーティングは、その後の溶着された配線の寸法安定性を増大するためにトポグラフィーレベルまで使用することができる。さらに、引き続きの処理工程における反射防止コーティングも、自己並置（ｓｅｌｆ−ａｌｉｇｎｅｄ）された接触エッチング法又は他の硬質マスクエッチング技術などのための、エッチング停止層としての反射防止コーティングの使用を含むことができる。
【００１２】
一般に、フォトリソグラフィ処理に使用される反射防止コーティングは、湿式エッチング液を用いて容易に除去することができる。このような反射防止コーティングの除去は、反射防止コーティングの下側層のエッチング時にも除去され、かつフォトリソグラフィ処理時にフォトレジストをパターン化することができる。このような容易な反射防止コーティングの除去が常に望ましいわけではない。
【００１３】
（発明の概要）
層をその後の処理工程において使用することができるように容易に除去されないような、フォトリソグラフィ処理において使用される無機の反射防止コーティング材料が必要である。本発明の反射防止コーティング材層は、従来使用される無機の反射防止コーティングに対して低下した湿式エッチング速度を有する。本願明細書に記されたように、無機の反射防止コーティング材層のエッチング速度は、例えば該無機の反射防止コーティング材層のアニーリング等の熱処理の機能として、望ましいレベルへと低下される。
【００１４】
本発明の集積回路の製作における反射防止コーティング材層の形成法は、表面を有する基板アセンブリを与える工程および基板アセンブリ表面上に無機の反射防止コーティング材層を与える工程を含む。無機の反射防止コーティング材層は、エッチング液への曝露時に関連エッチング速度（ａｓｓｏｃｉａｔｅｄ ｅｔｃｈｉｎｇ ｒａｔｅ）を有する。さらにこの方法は、エッチング液に曝露された場合に熱処理された反射防止コーティング材層が関連エッチング速度約１６Å／分未満を有するようにするための、約４００℃〜約１１００℃の温度範囲でその上に形成された無機の反射防止コーティング材層の熱処理を含む。
【００１５】
集積回路製作において使用するための別の本発明の方法は、表面を有する基板アセンブリを与える工程および基板アセンブリ表面上に無機の反射防止コーティング材層を与える工程を含む。この無機の反射防止コーティング材層は、エッチング液に曝露された場合に第一の関連エッチング速度を有する。さらにこの方法は、無機の反射防止コーティング材層の上にレジスト材の層を与える工程、レジスト材の層をパターン化し、無機の反射防止コーティング材層の露光された領域および無機の反射防止コーティング材層の露光されない領域を得る工程、無機の反射防止コーティング材層の露光された領域を除去する工程、およびレジスト材のパターン化された層を除去する工程を含む。無機の反射防止コーティング材層の露光されない領域は熱処理され、この反射防止コーティング材層の熱処理された露光されない領域は、第一エッチング速度よりも遅い第二の関連エッチング速度を有する。
【００１６】
本発明の集積回路の製作において使用する別の方法は、表面を有する基板アセンブリを与える工程、および基板アセンブリ表面上に無機の反射防止コーティング材層を与える工程を含む。この無機の反射防止コーティング材層は、アニーリングされ、それらの光学的特性が変更される。この方法はさらに、無機の反射防止コーティング材層の上にレジスト材の層を与える工程、レジスト材の層をパターン化し、無機の反射防止コーティング材層の露光された領域および無機の反射防止コーティング材層の露光されない領域を得る工程、無機の反射防止コーティング材層の露光された領域およびその下側の基板アセンブリの少なくとも一部を除去する工程、並びにレジスト材のパターン化された層を除去する工程を含む。その後無機の反射防止コーティング材層の露光されない領域は熱処理され、この反射防止コーティング材層の露光されない領域のエッチング速度を変更する。
【００１７】
さらに別の集積回路の製作において使用する本発明の方法において、この方法は、表面を有する基板アセンブリを与える工程、および基板アセンブリ表面上に無機の反射防止コーティング材層を与える工程を含む。この無機の反射防止コーティング材層は、エッチング液に晒された場合に第一の関連エッチング速度を有する。この方法はさらに、無機の反射防止コーティング材層の上にレジスト材の層を与える工程、レジスト材の層をパターン化し、基板アセンブリ中の少なくとも１個の開口部を定義する無機の反射防止コーティング材層の露光された領域を与える工程、無機の反射防止コーティング材層の露光された領域を除去する工程、基板アセンブリをエッチングし、その中に少なくとも１個の開口部を得る工程、並びにレジスト材のパターン化された層を除去する工程を含む。露光された領域が除去された後に残る無機の反射防止コーティング材層は、その後熱処理され、その結果この熱処理された残留する反射防止コーティング材層は、第一のエッチング速度よりも小さい第二の関連エッチング速度を有する。さらに、基板アセンブリはエッチングされ、その結果残留する反射防止コーティング材層の下側の基板アセンブリの領域が除去され、かつその後開口部が物質で充填され、開口部に空隙が形成される。
【００１８】
別の本発明の方法が記されている。この方法は、表面を有する基板アセンブリを与える工程、および基板アセンブリ表面上に無機の反射防止コーティング材層を与える工程を含む。この無機の反射防止コーティング材層は、エッチング液に晒された場合に第一の関連エッチング速度を有し、かつこの無機の反射防止コーティング材層は除去され、その結果基板アセンブリ中に１個以上の開口部が形成される。この領域が除去された後に残留する無機の反射防止コーティング材層は熱処理され、その結果この熱処理された残留する反射防止コーティング材層は、第一のエッチング速度よりも小さい第二の関連エッチング速度を有する。この基板アセンブリはエッチングされ、熱処理された反射防止コーティング材層の下側の基板アセンブリの領域が除去され、かつ開口部が物質で充填され、その結果開口部に空隙が形成される。
【００１９】
前述の方法は、１種以上の下記の特徴又は工程を有するであろう：熱処理された反射防止コーティング材層は、エッチング液に晒された場合に約１０Å／分未満の関連エッチング速度を有し得る；熱処理された反射防止コーティング材層は、エッチング液に晒された場合に約５Å／分未満の関連エッチング速度を有し得る；無機の反射防止コーティング材層は、ＳｉｘＯｙＮｚ：Ｈであり得る（式中、ｘは約０．３９〜約０．６５の範囲であり、ｙは０．２５〜約０．５６の範囲であり、かつｚは約０．０５〜約０．１４の範囲である。）；無機の反射防止コーティング材層は、約１００Å〜約１０００Åの範囲の厚さを有し得る；熱処理は、温度約４００℃〜約１０５０℃の範囲、時間約１５分〜約４５分の範囲の加熱炉アニーリングを含むことができる；熱処理は、温度約５００℃〜約１１００℃の範囲、時間約１秒〜約３分の範囲で、無機の反射防止コーティング材層に急激な熱アニーリングを施すことを含むことができる；熱処理は、温度約８５０℃〜約１０５０℃の範囲、時間約１秒〜約６０秒の範囲で、無機の反射防止コーティング材層に急激な熱窒化処理アニーリングを施すことを含むことができる；エッチング液は、フッ化水素酸含有エッチング液並びにフッ素塩および無機酸を含有するエッチング液組成物の１種を含むことができる。
【００２０】
さらに別の集積回路の製作における反射防止コーティング材層の形成法において、この方法は、表面を有する基板アセンブリを与える工程、および基板アセンブリ表面上に無機の反射防止コーティング材層を与える工程を含む。この無機の反射防止コーティング材層は、エッチング液に晒された場合に関連エッチング速度を有する。この無機の反射防止コーティング材層は、温度約４００℃〜約１１００℃の範囲で熱処理される。熱処理された反射防止コーティング材層の関連エッチング速度は、熱処理される前の無機の反射防止コーティング材層の関連エッチング速度の約２０％未満である。
【００２１】
さらに、本発明の集積回路の製作におけるエッチング法は、表面を有する基板アセンブリを与える工程を含む。この基板アセンブリ表面は、エッチング液に晒された場合に関連エッチング速度を有するＢＰＳＧを伴うＢＰＳＧを含む。この方法はさらに、基板アセンブリ表面に対する無機の反射防止コーティング材層を与える工程、および無機の反射防止コーティング材層を温度約４００℃〜約１１００℃の範囲で熱処理する工程を含む。熱処理した反射防止コーティング材層は、エッチング液に曝露した場合に関連エッチング速度を有する。エッチング液に晒された場合のＢＰＳＧ：反射防止コーティング材層の間のエッチング速度の比は、少なくとも約３：１であり、約２０：１よりも大きいことができ、かつ約１００：１よりも大きいことさえある。加えて、エッチング液に晒された場合のＴＥＯＳ：反射防止コーティング材層のエッチング速度の比は、少なくとも約３：１であり、かつ約１０：１よりも大きいこともある。
【００２２】
本発明の反射防止コーティング材層は、本質的にＳｉｘＯｙＮｚ：Ｈからなる（式中、ｘは約０．３９〜約０．６５の範囲であり、ｙは０．２５〜約０．５６の範囲であり、かつｚは約０．０５〜約０．１４の範囲である。）。エッチング液に晒された場合の無機の反射防止コーティング材層のエッチング速度は、約１６Å／分未満であり、好ましくは約１０Å／分未満であり、かつより好ましくは５Å／分未満である。
【００２３】
（態様の詳細な説明）
本発明は、一般に、図１−６を参照し説明するものである。当業者には、図面の縮尺は、そこに記された様々な要素の正確な寸法を表すものではないことは理解されるであろう。
【００２４】
集積回路（ＩＣ）構造を形成する際により良いフォトリソグラフィの制御を提供するために、無機の反射防止コーティング（ＡＲＣ）層、あるいは誘電性反射防止コーティング（ＤＡＲＣ）と称されるものが使用される。このような無機の反射防止コーティング材層の使用は、少なくとも、ある程度は、基板アセンブリの下側層からの反射率の抑制のために、基板アセンブリの下側層の上に形成されたフォトレジストの均一な露光をもたらす。従って、良く定義されたパターンを、フォトレジストにおいて再生することができる。フォトレジストにおける良く定義されたパターンの形成は、下側の材料の良く定義されたパターン化につながる。集積回路構造においてデバイス密度が増大するにつれて、このような正確な定義の重要性が増大していく。
【００２５】
本願明細書において使用される用語「基板アセンブリ」は、多種多様な半導体ベース構造であり、半導体基板およびそれらの上もしくはそれらの内部に形成された１個以上の層又は領域を有する半導体基板を含むが、これらに限定されるものではないものを含むと理解されるべきである。半導体基板は、シリコンウェハ等の物質の単層であることができるか、もしくはサファイア基板上のシリコン単結晶膜（ＳＯＳ）技術、絶縁基板上のシリコン単結晶膜（ＳＯＩ）技術、ドープされたおよびされない半導体、ベース半導体により支持されたシリコンのエピタキシャル層、更には他の半導体基板構造を含むと理解される。下記の説明において半導体基板アセンブリについて言及される場合は、様々な処理工程は、半導体基板において領域／接続を形成するために使用されるか、又は基板に対する物質の１個以上の層又は領域を形成するために使用することができる。
【００２６】
図１−３は、基板アセンブリ１２中の開口部１８を定義する方法の概略を示している。図４−６は、本発明の反射防止コーティング材層１４のエッチング速度を低下するための層１４の熱処理工程を含み、これはＩＣ製作におけるこのような低下された湿式エッチング速度の反射防止コーティング材層の使用の例を示している。
【００２７】
図１に示されるように、構造１０は、その上に形成された無機の反射防止コーティング材層１４を有する基板アセンブリ１２を備える。さらに、構造１０は、反射防止コーティング材層１４の上に形成されたレジスト層１６を含む。基板アセンブリ１２は、１種以上の異なる物質で作成することができる。例えば、基板アセンブリ１２は、開口部１８が定義されているようなシリコンウェハを含むことができる。さらに例えば、基板アセンブリ１２は、開口部１８が定義された金属層を含むことができるか、又はボロフォスフォシリケートガラス（ＢＰＳＧ）もしくはテトラエチルオルソシリケート（ＴＥＯＳ）又はキャパシタなどのためのトレンチが形成されるいずれか他の酸化物を含むことができる。さらに、例えば基板アセンブリ１２は、ダマスクプロセッシングの実行のためにエッチングされる物質を含むことができる。
【００２８】
前述のように、基板アセンブリ１２は、開口部又はトレンチがキャパシタ形成のために定義された構造であることができる。このような場合例えば、基板アセンブリ１２は、開口部に溶着された記憶セル（storage cell）キャパシタの底部電極に連結するための領域を含むポリシリコンを含有することができ、かつそこに開口部１８が形成されているような、酸化物層、例えば二酸化ケイ素、ＢＰＳＧ、リンケイ酸ガラス（ＰＳＧ）などの絶縁層を含むこともできる。さらに前述のように、基板アセンブリ１２は、シリコン基板であることができる。このような基板は、例えば浅いトレンチ分離等の素子間分離された領域を形成するためにエッチングされ得る。さらに前述のように、基板アセンブリ１２は、相互連結のためにその中に定義された開口部を有する酸化物層を含むことができる。従って本発明は、特定の基板アセンブリ１２に限定されるものとして理解されるべきではない。
【００２９】
本願明細書に記された反射防止コーティング材料およびこのような反射防止コーティング材料を使用する方法は、フォトリソグラフィプロセッシングに必要なあらゆる用途のために使用することができる。しかし本発明は、反射防止コーティング材料のための低下した湿式エッチング速度が、プロセッシング状況において、例えば反射防止コーティング材層の下側層の過剰エッチングおよびアンダーカットをもたらすようなプロセッシング状況において、張出し（overhang）を形成するために使用される場合に、開口部を定義する際の使用において特に利点がある。更にこのような用途は一般に、後のプロセッシング工程における無機の反射防止コーティング材層の反射防止特性の使用が必要である。例えば、本発明は、絶縁層を通じてのコンタクトホールおよびバイアス（vias）の定義、トレンチの定義などにおける、セル電極の形成のための開口部の定義におけるようなキャパシタの製造において使用することができる。更に例えば以下に説明するように、このような用途は、構造又は素子間分離領域のキャパシタンスを減少するための空隙を提供することができる。
【００３０】
基板アセンブリ１２、例えばシリコン基板又はＢＰＳＧ等の酸化物層において開口部を定義する方法は、一般に図１−３に示されている。図１を参照して先に記したように、基板アセンブリ１２は、反射防止コーティング材層１４およびその上に形成されたレジスト層１６を具備している。次に開口部１８が、フォトリソグラフィを用いて、基板アセンブリ１２に定義される。
【００３１】
この基板アセンブリ１２上に形成された無機の反射防止コーティング材層１４は、開口部１８を定義するために使用されるフォトリソグラフィ工程時の基板アセンブリ１２からの反射を抑制する。無機の反射防止コーティング材層１４は、厚さ約１００Å〜約１，０００Åの範囲を有するように形成される。好ましくは、反射防止コーティング材層１４は無機物である。好ましい無機の反射防止コーティング材料は、フォトリソグラフィプロセッシングにおいて使用される基板アセンブリ１２のレジスト層１６および下側層（複数）の間に形成されることが好ましい。適当な反射防止コーティング材料は、好ましい化学式ＳｉｘＯｙＮｚ：Ｈを有する反射防止コーティング材料を含む。好ましくは、ｘは約０．３９〜約０．６５の範囲であり、ｙは約０．２５〜約０．５６の範囲であり、かつｚは約０．０５〜約０．１４の範囲である。別の表現をすると、無機物は、約２５％〜約５６％（原子濃度）酸素、約５％〜約１４％（原子濃度）窒素、約３９％〜約６５％（原子濃度）ケイ素、および水素を含有する物質であることができる。反射防止コーティング材料の具体例は、約１０％（原子濃度）窒素、約２５％（原子濃度）酸素、および約６５％（原子濃度）ケイ素を含有する。
【００３２】
前記反射防止コーティング材層１４は、例えば前述の無機物の単独の実質的に均質な層からなることができる。更に、別の反射防止コーティング材層１４の例は、物質の堆積を含み、この堆積中の少なくとも１種の物質が、レジスト層１６を通過する照射を減弱するように構成されることができる。この減弱は、このような照射の全部又は一部の吸収のいずれかを包含し得る。減弱が部分的吸収のみを包含する場合は、好ましくは吸収されない照射が適当な波長で反射され、その結果これは堆積を通過する他の照射によりキャンセルされる。物質の堆積を含むような反射防止コーティング材層１４の立体配置の例において、この層は、堆積の底に、約２５％〜約５６％（原子濃度）酸素、約５％〜約１４％（原子濃度）窒素、約３９％〜約６５％（原子濃度）ケイ素、および水素の物質を含むことができる。残りの堆積は、完全に又は部分的に照射を透過するような１個以上の層を含むことができる。例えばこのような層は、例として二酸化ケイ素を含むことができる。
【００３３】
無機の反射防止コーティング材層１４は、前述の組成の範囲に適したいずれかの方法で形成することができる。例えば、前述の窒素、酸素、水素およびケイ素を含有する無機の反射防止コーティング材料は、温度約２００℃〜約４００℃での化学気相堆積（chemical vapor deposition；ＣＶＤ）により、基板アセンブリ１２上に形成することができる。好ましくはプラズマ励起化学気相堆積（ＰＥＣＶＤ）が使用される。ＰＥＣＶＤは、約８０℃〜約４００℃の範囲の比較的低温での層１４の形成を可能にする。ＰＥＣＶＤ法において、反応ガスが、比較的低圧である（すなわち、周囲圧力よりも低い）反応チャンバーに導入される。この反応チャンバーは、真空ポンプなどにより減圧され、望ましくない反応種が除去される。その後反応ガスを含有する反応ガス混合物がこのチャンバーに導入される。これは様々な技術のひとつにより実施される。例えば、チャンバーへの導入は、室温で気体状の化合物の使用により実施することができる。化合物のチャンバーへの導入に使用される技術は変更することができ、かつ本発明はいずれか特定の技術、又は特定の反応チャンバーに限定されるものではないことは容易に理解されるはずである。例えば化学気相堆積は、Genus社、Applied Materials社、又はNovelus社から入手できる反応器チャンバーにおいて行うことができる。しかし、ＰＥＣＶＤ実施に適したあらゆる反応チャンバーを使用することができる。
【００３４】
典型的には、反応ガスが、個別の吸入口からチャンバーへと取り入れられる。反応種に加えて、希釈ガスを該チャンバーへと流すことができる。例えば、形成される層の均一性を提供することを補助するために、ヘリウムをチャンバーに流すことができる。ＰＥＣＶＤにおいて、プラズマは、反応ガスを含有する反応ガス混合物を横切る電界の印加により形成される。このプラズマは、反応にエネルギーを与え、反応を完了するよう押し進める。一般に前述のように、プラズマ法の使用は、基板アセンブリ１２が、他のＣＶＤ法よりも若干低い温度に維持されることを可能にする。いずれか適当な動力源を用いて、反応チャンバー内にプラズマを形成することができる。適当な動力源は、無線周波（ＲＦ）発生器、マイクロ波（例えば、２．５ＧＨｚマイクロ波供給源）発生器、又は電子サイクロトロン共鳴（ＥＣＲ）源がある。好ましい動力源は、標準の１３．５６ＭＨｚの動力源として操作される ＲＦ発生器である。
【００３５】
前述の反射防止コーティング材層１６、例えば層ＳｉｘＯｙＮｚ：Ｈは、ケイ素−含有前駆ガス、酸素−含有前駆ガス、および窒素−含有前駆ガスを反応チャンバーに流して形成することができる。一般に、不活性希釈ガス（例えば、ヘリウム、アルゴン）も使用される。ケイ素−含有前駆ガスは、シランファミリー（例えば、シラン、ジシラン、ジクロロシラン、メチルシランなど）の一員であることが好ましい。好ましくは酸素−含有前駆ガスおよび窒素−含有前駆ガスは、酸化窒素（Ｎ２Ｏ）、ＮＯ、Ｎ２Ｏ２、およびＮＯ２又はそれらの組合せの群から選択された単独の気体であることができ；この気体はＮ２Ｏ が好ましい。しかし窒素−含有前駆体および酸素−含有前駆体は、個別の気体として提供することができる。このような前駆体が個別の気体である場合は、酸素−含有前駆体は、Ｏ２、Ｏ３、Ｎ２Ｏ、ＮＯ、Ｎ２Ｏ２、およびＮＯ２、又はそれらの組合せから選択される。窒素−含有前駆体は、Ｎ２Ｏ、ＮＯ、Ｎ２Ｏ２、ＮＯ２、アンモニア（ＮＨ３）、窒素（Ｎ２）、又は［ＣｎＨ２ｎ＋１］２ＮＨ （例えば ［ＣＨ３］２ＮＨ）ファミリー由来の気体、もしくはそれらの組合せから選択することができる。
【００３６】
反射防止コーティング材層１４の温度約４００℃以上でのアニーリングが、反射防止コーティング材層の光学的特性を、この反射防止コーティング材層がより照射を吸収するように変更することは分かっている。このような反射防止コーティング材層１４のそれらの光学的特性を変更するためのアニーリングは、１９９８年２月２５日に出願された同時継続出願である米国特許出願第０９／０３０，６１８号に開示されており、これは同じ譲受人に譲渡されており、その全体が本願明細書に参照として組入れられている。この層１４の少なくとも一部は、フォトレジスト層１６が形成される前に、好ましくは約４００℃よりも高い温度でアニーリングされ得る。この部分は、好ましくは温度範囲約８００℃〜約１０５０℃で、より好ましくは約８００℃〜約９００℃で、および最も好ましくは約８５０℃でアニーリングされる。アニーリングの間に、反射防止コーティング材層１４は、Ｎ２およびＡｒを含有する雰囲気等の、窒素−含有雰囲気に晒されることが好ましい。例えばこの雰囲気は本質的にＮ２からなることができる。
【００３７】
このようなアニーリングは、酸素、窒素、ケイ素および水素を含有する反射防止コーティング材層１４の部分に特に有益である。特に、アニーリングは、反射防止コーティング材層１４の反射率係数（ｎ）および反射防止コーティング材層１４の減光係数（ｋ）で吸光係数とも称されるものに影響を及ぼすことがわかっている。例えば、約１０％（原子濃度）窒素、約２５％（原子濃度）酸素、および約５５％（原子濃度）ケイ素を含有する水素化された物質の約４００℃よりも高温でのアニーリングは、２４８ｎｍの波長の光に晒された物質の”ｎ”および”ｋ”を、各々、２．１２および１．１９から、１．８９および１．４１へと変更することがわかっている。更にアニーリングはこのような物質の３６５ｎｍ波長の光に晒された場合の”ｎ”および”ｋ”を、各々、２．６７および０．５９から、２．８９および１．１１へと変更することがわかっている。
【００３８】
一般に適当な反射防止コーティング材料は、波長約２４８ｎｍ又は波長約３６５ｎｍで、約１．７〜約２．７の範囲の反射率（ｎ）を有する。更に適当な反射防止コーティング材料の吸光率（ｋ）は一般に、波長約２４８ｎｍ又は波長約３６５ｎｍで、約０．０１〜約１．５の範囲である。プロセッシングに必要な反射率および吸光率は、使用されるフォトレジストおよびレジスト層が形成される基板アセンブリのその他の下側層の反射率および吸光率に加え、下側の基板アセンブリの形体および層の寸法に応じて決まる。波長によって、非−化学量論的反射防止コーティング材層中のシリコンの量が増大するにつれ、典型的には反射防止コーティング材料の反射率および吸光率も増大する。例えば、一般には約３６５ｎｍの波長に対する約２４８ｎｍの場合である。
【００３９】
反射防止コーティング材層１４が基板アセンブリ１２上に形成された後、もしくは反射防止コーティング材層１４の光学的特性を変更するアニーリングが行われた後（アニーリングが全く光学的特性を変更するように行われた場合）、レジスト層１６が反射防止コーティング材層１４の上に形成される。このレジスト層１６は、通常のレジスト層形成法により形成することができる。例えば、レジスト溶液を、層１４の上にスパンし（ｓｐｕｎ）、かつその後引き続き層の上のスパンから固形物を揮発させ、固形レジスト層１６を形成する。
【００４０】
図２に示されるように、基板アセンブリ１２中に開口部１８を定義する際に使用するために、レジスト層１６、例えばネガ型又はポジ型フォトレジストが、反射防止コーティング材層１４上に形成される。このフォトレジスト層１６は、フォトリソグラフィ法において使用することができるいずれか適当なフォトレジストであることができる。例えばこのフォトレジストは、深紫外線（ＤＵＶ）レジスト、中間紫外線（ＭＵＶ）レジスト、又はフォトリソグラフィプロセッシングにおいて使用されるいずれか他のレジストであることができる。
【００４１】
レジスト層１６は、通常のフォトリソグラフィを用いてパターン化される。例えば、適当なマスクを用いて、ＤＵＶレジストが、約２４８ｎｍの波長に晒されるか、もしくは他の型のレジストが、約３６５ｎｍの波長に晒され得る。その後このフォトレジストは、現像液と接触され、かつフォトレジストがそこで露出されたパターンに従い選択的に除去される。フォトレジスト層１６中の開口部１８は、フォトリソグラフィ法により生じ、かつ望ましい構造を得るために除去されるべき基板アセンブリ１２の面積を定義する。別の表現をすると、開口部１８は、図３に示されたようなそれを通る開口部１８を定義するためにエッチングされるべき基板アセンブリ１２の面積を定義する。レジスト層１６のパターン化は、パターン化されたレジストにより被覆された反射防止コーティング材層１４の領域又は部分３２、および開口部１８を通して露出された反射防止コーティング材層１４の部分３０を生じる。
【００４２】
当業者は、レジスト層および下側層のパターン化のためのいずれかのフォトリソグラフィ法を、本発明に従い使用することができることを認めるであろう。しかし、フォトリソグラフィ法のパラメーターに応じて、反射防止コーティング材層１４の特徴は順次変化するであろう。例えば、該層１４の組成および層１４の厚さは、波長２４８ｎｍ領域に露出されたＤＵＶレジスト又は波長３６５ｎｍ領域に露出されたレジストを使用することができるかどうかに応じて変動することができる。これは少なくとも部分的に、様々なフォトリソグラフィ法において層１４に必要とされる異なる反射率特性によるものである。
【００４３】
図３に示されたように、開口部１８は、反射防止コーティング材層１４を通じてかつ基板アセンブリ１２へと伸びている。この開口部１８は、例えば乾式プラズマエッチング又は湿式エッチング等の、通常の方法の使用により拡大することができる。例えばレジスト層１６の一部が基板アセンブリ１２をパターン化するために選択的に除去された後に、適当な乾式エッチングが使用され、基板アセンブリ１２の表面領域３４から下側へと基板アセンブリ１２に開口部１８がエッチングされる。開口部１８の乾式エッチングは、様々な用途のための様々な化学物質を用いて行うことができる。乾式エッチングの使用は、一般に、等方にエッチングする乾燥エッチング液の能力により好ましく、かつこのように臨界寸法を制御することができる。豊富なＢＰＳＧ酸化物層等の酸化物層の除去のために使用される化学物質のひとつの具体例は、ＣＨＦ３、ＳＦ６又はＣＦ４等のフッ素系の化学物質の使用を含むであろう。乾式エッチングは、開口部１８を定義するための基板アセンブリ１２のエッチングに加え、レジスト層１６によりパターン化された反射防止コーティング材層１４の露出された部分３０を除去するであろう。
【００４４】
前述のように開口部１８は、基板アセンブリ１２の表面領域３４へと、基板アセンブリ１２を通じてエッチングされ得る。例えば、表面領域３４は、キャパシタ電極構造が開口部に形成された場合等の、ポリシリコン−含有領域であることができ、この表面領域３４は、トランジスタの動力源又はドレインへのコンタクトを形成するような、ケイ素−含有領域であることができ、もしくは例えばシリコン基板中のトレンチ、素子間分離中のトレンチ、キャパシタ形成に使用されるトレンチなどの、それに開口部が典型的にはエッチングされているような、いずれか他の表面領域であることができる。
【００４５】
この開口部１８が基板アセンブリ１２にエッチングされた後、レジスト層１６が除去され、図４に示した構造が生じる。このレジスト層１６は、例えば酸素灰化（oxygen ash）法で例として酸素−含有プラズマ法などのいずれか適当な方法を用いて取り除くことができる。
【００４６】
図１−３に示されるように、レジスト層１６は、反射防止コーティング材層１４と接触している。しかし、別の態様において、介在層をレジスト層１６と反射防止コーティング材層１４の間に形成することができることは理解されなければならない。このような介在層は、レジスト層１６のパターン化に利用される照射に対して少なくとも部分的に透過性であり、この照射は、反射防止コーティング材層１４に透過し、かつこれにより照射に対するレジスト層１６の露光時に吸収される。更にこのような介在層が存在する場合には、レジスト層１６のパターンが、反射防止コーティング材層１４へパターンを伸ばすことなく、介在層へ移されることも理解される。従って本発明は、反射防止コーティング材層１４がエッチングされないような態様を包含している。
【００４７】
本願明細書に記したように、多くの場合、開口部１８が定義された後に除去されることとは対照的に、反射防止コーティング材層１４が維持されることが望ましい。このように、かつ本発明に従い、無機の反射防止コーティング材層１４の熱処理を用いて、例えば湿式エッチング液等のエッチング液に晒された場合のそれらのエッチング速度を変更することができる。このような熱処理は、反射防止コーティング材層１４を用いて開口部１８を定義した後に生じる（アニーリングが、該層１４の光学的特性、例えばｎおよびｋを変更するためにあらかじめ行われたかどうかにかかわりなく）。好ましくは、反射防止コーティング材層１４は、無機の反射防止コーティング材層１４の望ましいエッチング速度を達成するために、約４００℃より高くおよび同じく好ましくは約１１００℃よりも低い温度で熱処理される。当業者は、無機の反射防止コーティング材層１４のエッチング速度を減速するために使用されるアニーリング温度は、基板アセンブリ１２が崩壊することなく耐えられる最高温度により制限されることを認めるであろう。
【００４８】
様々な熱処理法を用いて、以下に記すような反射防止コーティング材層１４について望ましいエッチング速度を達成することができる。例えば、加熱炉熱処理を行うことができる。好ましくは加熱炉熱処理において、厚さ範囲約１００Å〜約１，０００Åを有する無機の反射防止コーティング材料が、温度約４００℃〜約１０５０℃の範囲で、時間約１０分〜約４５分間の範囲で加熱炉アニーリングされ；より好ましくは、約６５０℃〜約８５０℃の範囲で、時間約２０分〜約４０分の範囲で行われる。
【００４９】
更に、この熱処理は、無機の反射防止コーティング材層１４に急速な熱アニーリング、すなわち急速な熱処理法（ＲＴＰ）を施すことを含むことができる。好ましくは厚さ約１００Å〜約１，０００Åを有する無機の反射防止コーティング材層１４の急速な熱アニーリングは、温度約５００℃〜約１１００℃の範囲で、時間約１秒〜約３分の範囲で行うことができ；より好ましくは、約８００℃〜約１０００℃の範囲で、時間約１０秒〜約６０秒の範囲で行われる。
【００５０】
より更に無機の反射防止コーティング材層１４には、急速な熱窒化処理法を施すことができる。好ましくは、厚さ約１００Å〜約１，０００Åの範囲を有する無機の反射防止コーティング材層１４には、窒素−含有雰囲気、例えばＮ２中で、温度約８００℃〜約１０５０℃の範囲で、時間約１秒〜約６０秒の範囲のアニーリングが施され；より好ましくは、約８５０℃〜約１０００℃の範囲で、時間約１０秒〜約６０秒の範囲である。アルゴン、ヘリウムなどのような別の非−反応性ガスも存在してもよい。
【００５１】
当業者は、前述の熱処理を、利用可能な処理に一致している様々な方法で行うことができることを認めるであろう。例えば加熱炉アニーリング又はいずれか他のアニーリングを、本願明細書に記された範囲の合計時間（composite time period）について多工程で行うことができる。
【００５２】
好ましくは、実施された熱処理は、無機の反射防止コーティング材層１４のエッチング速度を、特定のエッチング液に晒された場合に約１６Å／分未満のエッチング速度に減少する。この特定のエッチング液を熱処理前に使用した場合は、このエッチング速度は約１６Å／分よりも大きく、かつ多くの場合３０Å／分よりもはるかに大きいであろう。好ましくは、熱処理した反射防止コーティング材層１４は、特定のエッチング液に晒された場合に、関連エッチング速度約１０Å／分未満を有し；より好ましくは約５Å／分未満である。
【００５３】
一般に図４の開口部１８のサイズに対し図５の開口部の拡大されたサイズにより示されるような基板アセンブリ１２中の開口部１８を拡大するために使用されるエッチング液は、ＨＦ−含有エッチング液、又は一般にＮＨ４ＦおよびＨ３ＰＯ４等のフッ素塩および無機酸を含有するエッチング液組成物を使用することができる。例えばこれらのエッチング液は、ＨＦ溶液を希釈するようなＨＦ−含有エッチング液又はＡＣＳＩ商標ＳＯＥの名称で販売され、オキシドエッチ−１とも称されているエッチング液の群より選択することができる。更に例えば、酸化物のエッチングのように、エッチング液は、脱イオン水：ＨＦの１００：１溶液を含有することができ、ここでＨＦは、ＨＦおよび脱イオン水を含有する市販の溶液である（ＨＦ：ＤＩが約１：１）。更に例えば、酸化物のエッチング又は清浄化に使用されるエッチング液は、ＮＨ４Ｆで緩衝したＨＦの希釈溶液、例えば水６８０ｍｌ中のＮＨ４Ｆ ４５４ｇ １０部および４８％ ＨＦ １部であるような、緩衝された酸化エッチ（ＢＯＥ）（ＢＨＦとも称される）を含むことができ；Olin Hunt社から商標ＱＥ−ＩＩで入手できる湿式クリーン化溶液であるＱＥ−ＩＩを含むことができ（ＮＨ４Ｆ ４０質量％およびＨ３ＰＯ４ １．２〜１．３質量％）；又は、同じくOlin Hunt社から入手できるスーパー−Ｑ溶液（ＮＨ４Ｆ ４０質量％およびＨ３ＰＯ４ ４質量％）を含むことができる。当業者は、使用される湿式エッチング液は、エッチングされる基板アセンブリ１２の材料によって決まることを認めるであろう。例えば、反射防止コーティング材層１４が酸化物層ではなく材料の下側層の上に存在するならば、様々な溶液を使用することができる。
【００５４】
多くの状況において、反射防止コーティング材層１４を、基板アセンブリ１２よりも非常に遅いエッチング速度でエッチングすることが望ましい。このように、無機の反射防止コーティング材層１４のためのエッチング速度を低下する熱処理は、このような選択性を達成するために望ましい。例えば濃縮されたＢＰＳＧは、一般にＱＥ−ＩＩ溶液中で約６０Å／分〜約７５Å／分の速度でエッチングし、スーパーＱ溶液中では約１４０Å／分〜約１７０Å／分の速度で、および１００：１のＨＦ：脱イオン水溶液中では約２１０Å／分〜約２４０Å／分の速度でエッチングする。無機の反射防止コーティング材層１４に対するＢＰＳＧのエッチングに関して少なくとも３：１の選択性を有することが、無機の反射防止コーティング材層１４に対するＢＰＳＧのエッチングに関して少なくとも２０：１の選択性を有することが、又は無機の反射防止コーティング材層１４に対するＢＰＳＧのエッチングに関して少なくとも１００：１の選択性を有することさえも望ましいであろう。更に例えば、濃縮されたＴＥＯＳは、一般に１００：１のＨＦ：脱イオン水溶液中では約２８Å／分の速度でエッチングし、かつＱＥ−ＩＩ溶液中では約５３Å／分の速度でエッチングする。無機の反射防止コーティング材層１４に対するＴＥＯＳのエッチングに関して少なくとも約３：１の選択性を有すること、又は無機の反射防止コーティング材層１４に対するＴＥＯＳのエッチングに関して少なくとも約１０：１の選択性を有することさえもが望ましいであろう。ＨＦ−ベースの溶液について約１６Å／分以下、および約５Å／分以下さえもが達成可能である無機の反射防止コーティング材層１４に関する低下されたエッチング速度により、このような選択性は下記例により更に示されるように達成することができる。
【００５５】
図５は、例えば本発明に従い、そのエッチング速度を低下するために無機の反射防止コーティング材層１４の熱処理後、開口部１８のエッチングが拡大しているような、基板アセンブリ１２のエッチング時に得られる構造を示している。前述の高い選択性により、反射防止コーティング材層１４を取り除くことなく、基板アセンブリ１２の物質が、無機の反射防止コーティング材層１４の下側から除去される。図５に示したように、無機の反射防止コーティング材層１４の熱処理後に生じる選択エッチングは、突起の下側の開口部１８のアンダーカット領域２３、すなわち無機の反射防止コーティング材層１４の張出し領域２２を生じる。当業者は、このようなアンダーカット領域２３を形成するために使用したエッチング液が、基板アセンブリ１２の材料によって決まることは認めるであろう。例えば、この材料がアンダーカット領域中にエッチングされる酸化物であるならば、前述のようにＨＦ−ベースの溶液等のエッチング液を使用することができる。
【００５６】
図６は、少なくとも該構造の開口部１８の一部および他の表面、例えば層１４中に形成された物質２４を有する図５の構造を示す。本願明細書に例示されている図６に示されるように、反射防止コーティング材層１４の張出し領域２２が、開口部１８の端３６を越えて突き出している。熱処理後に行われた選択的エッチングは、反射防止コーティング材層１４のエッチング速度を低下するために使用され、その結果開口部１８を定義する壁３７の間の寸法４３に対する、張出し領域又は突起２２間の寸法４１により示された、開口部間の寸法差の増大を生じる。この開口部１８を物質２４、例えば二酸化ケイ素等の誘電性物質で充填する場合、この物質は最初に、開口部１８の壁３７および底面領域３４の上、並びに更に開口部１８の端３６の上側に伸びている又は突き出ている突起２２の表面３９に沿って蒸着される。このように、物質２４がこのような表面上に形成される場合、矢印４１で示された突起又は張出し領域２２の間に存在する開口部は、開口部１８が完全に物質２４で満たされる前に、物質で満たされる。このようにして、開口部１８を満たしている物質２４中に空隙２６が生じることがある。本願明細書に記したように、空隙は、開口部１８内の物質２４により占有されない空間として定義される。
【００５７】
このような熱処理した反射防止コーティング材層１４の使用は、例えば素子間分離に使用した蒸着した物質のキャパシタンス値を減少するため等の、例えばトレンチ、誘電性物質の蒸着のための開口部などのような、開口部内の空隙の形成において有益であろう。更に、ヂュアルダマスク法等の、引き続きのフォト処理のために基板アセンブリ上に熱処理した反射防止コーティング材層を残すことが望ましい場合、反射防止コーティング材層のエッチング速度は、下側の酸化物（ＴＥＯＳ、ＢＰＳＧ）層と一致するように遅延される。
【００５８】
例
５種の異なる種類の反射防止コーティング材層を、ＨＦ清浄化したシリコンウェハ上に、プラズマ蒸着により、厚さ５００Åに蒸着した。５種の異なる種類の反射防止コーティング材層は、ＤＡＲＣ３２０；Ｉ−ｌｉｎｅ ＤＡＲＣ；ＤＵＶ−ＤＡＲＣ；ＨＥＲ−ＤＡＲＣ；およびＦｕｓｅ−ＤＡＲＣである。ＤＡＲＣ３２０は、酸素２５．５％、ケイ素６４．８％、および窒素９．８％を含む。Ｉ−ｌｉｎｅ ＤＡＲＣは、酸素３６％、ケイ素５４．１％、および窒素９．９％を含む。ＤＵＶ−ＤＡＲＣは、酸素３６．６％、ケイ素５０．１％、および窒素１３．３％を含む。ＨＥＲ−ＤＡＲＣは、酸素４０．１％、ケイ素５３．３％、および窒素６．５％を含む。更にＦｕｓｅ−ＤＡＲＣは、酸素５５．９％、ケイ素３８．９％、および窒素５．２％を含む。
【００５９】
反射防止コーティング材層を形成した後、これらを１００：１の脱イオン水：ＨＦ溶液に浸漬することによりエッチングした（ここでＨＦは、脱イオン水：ＨＦが１：１の組成である市販のＨＦである。）。エッチング速度を測定しかつ表に示した。
【００６０】
その後、同じ反射防止コーティング材層を、窒素雰囲気下で１０秒間、１０００℃で、ＲＴＰを施した。次に熱処理した反射防止コーティング材層を、同じ１００：１の脱イオン水：ＨＦ溶液を用いてエッチングした。エッチング速度を測定しかつ表に示した。
【００６１】
エッチング速度の測定値の結果を、同じく熱処理後のエッチング速度に対する熱処理前のエッチング速度の割合（％）と共に表Ａに示す。
【００６２】
【表１】
【００６３】
熱処理後に低下したエッチング速度を、同じ１００：１の脱イオン水：ＨＦ溶液中の ＢＰＳＧおよびＴＥＯＳのエッチング速度と比較した場合、ＢＰＳＧおよびＴＥＯＳに対する望ましい選択性を達成することができることが示されている。更に例えば前述のように、１００：１の脱イオン水：ＨＦ溶液中のＢＰＳＧ：ＤＡＲＧのエッチング比は、約２２：１〜約１１０：１の範囲である。更に例えば前述のように、１００：１の脱イオン水：ＨＦ溶液中のＴＥＯＳ：ＤＡＲＣは、約３：１〜約１３：１の範囲である。
【００６４】
前述の方法と実質的に同じ方法で、同じ種類の反射防止コーティング材層を、熱処理の前および後にスーパー−Ｑ溶液中でエッチングした。エッチング速度の測定値の結果を、同じく熱処理後のエッチング速度に対する熱処理前のエッチング速度の割合（％）と共に表Ｂに示す。
【００６５】
【表２】
【００６６】
熱処理後に低下したエッチング速度を、スーパーＱ溶液中の ＢＰＳＧのエッチング速度と比較した場合、ＢＰＳＧに対する望ましい選択性を達成することができることが示されている。更に例えば前述のように、スーパーＱ溶液中のＢＰＳＧ：ＤＡＲＧのエッチング比は、約３：１〜約１３：１の範囲である。
【００６７】
更にまた、前述の方法と実質的に同じ方法で、同じ種類の反射防止コーティング材層を、熱処理の前および後にＱＥＩＩ溶液中でエッチングした。エッチング速度の測定値の結果を、同じく熱処理後のエッチング速度に対する熱処理前のエッチング速度の割合（％）と共に表Ｃに示す。
【００６８】
【表３】
【００６９】
熱処理後に低下したエッチング速度を、同じＱＥＩＩ溶液中のＢＰＳＧおよびＴＥＯＳのエッチング速度と比較した場合、ＢＰＳＧおよびＴＥＯＳに対する望ましい選択性を達成することができることが示されている。更に例えば前述のように、ＱＥＩＩ溶液中のＢＰＳＧ：ＤＡＲＧのエッチング比は、約３：１〜約７：１の範囲である。
【００７０】
更に前記データに示されるように、熱処理後のエッチング速度の熱処理前のエッチング速度に対する低下が、実質的に各場合について示されている。各々の場合、熱処理後のエッチング速度は常に熱処理前のエッチング速度の２０％未満である。殆どの場合、熱処理後のエッチング速度は、熱処理前のエッチング速度の１５％未満である。更に多くの場合、熱処理後のエッチング速度は、熱処理前のエッチング速度の５％未満である。
【００７１】
本願明細書に引用された全ての特許および参考文献は、その各々が個別に組入れられるのと同様にその全体が組入れられている。本発明は、例証的態様を参照して説明されているが、これは限定の意味で構成されることを意図してない。先に記したように、当業者は、様々な他の例証的用途が、エッチング速度特性が低下された反射防止コーティング材料がこのような用途における利益を提供するように、本願明細書に説明されたような熱処理された反射防止コーティング材層を利用することができることを理解するであろう。本発明の態様に加え、例証的態様の様々な変更は、本説明を参照して当業者には明らかであろう。
【図面の簡単な説明】
【図１】 図１は、本発明に従いそのエッチング速度を低下するための無機の反射防止コーティング材層の熱処理を含む製作法の概略を示す。
【図２】 図２は、本発明に従いそのエッチング速度を低下するための無機の反射防止コーティング材層の熱処理を含む製作法の概略を示す。
【図３】 図３は、本発明に従いそのエッチング速度を低下するための無機の反射防止コーティング材層の熱処理を含む製作法の概略を示す。
【図４】 図４は、本発明に従いそのエッチング速度を低下するための無機の反射防止コーティング材層の熱処理を含む製作法の概略を示す。
【図５】 図５は、本発明に従いそのエッチング速度を低下するための無機の反射防止コーティング材層の熱処理を含む製作法の概略を示す。
【図６】 図６は、本発明に従いそのエッチング速度を低下するための無機の反射防止コーティング材層の熱処理を含む製作法の概略を示す。
（発明の技術分野）
本発明は、集積回路の製作に関する。より詳細には、本発明は、このような製作において使用される反射防止層に関する。
【０００２】
（発明の背景）
集積回路（ＩＣ）の製作における重要な過程のひとつは、フォトリソグラフィである。一般にフォトリソグラフィは、下側にある半導体基板アセンブリ層により支持されているフォトレジスト層におけるマスクからの画像の再生に関する。フォトリソグラフィは非常に複雑であり、かつＩＣ製作において重要な過程である。フォトレジスト層に正確な画像を再生する能力は、デバイス密度を増加するような要求に合致するために重要である。
【０００３】
フォトリソグラフィ過程において、最初に光学的マスクが、光源と半導体基板アセンブリの下側層の上のフォトレジスト層の間に配置される。光源は、例えば、可視光又は紫外線照射であることができる。次に、フォトレジストを光学的マスクを通して照射に露光することによって、画像が再生される。マスクの一部は、不透明層、例えば下側フォトレジストの露光を妨げるクロムなどを含有している。マスクの残余部分は透明であり、下側フォトレジストの露光を可能にする。
【０００４】
このフォトレジスト層の下側の層は、一般に、パターン化される１個以上の個別の層を含む。すなわち、層がパターン化されると、該層の材料が選択的に除去される。層および材料をパターン化する能力は、ＩＣの製作を可能にする。別の表現をすると、パターン化された層は、ＩＣの個々のデバイスの構成単位として使用される。使用されたフォトレジストの種類に応じて（例えば、ポジ型又はネガ型フォトレジスト）、露光されたフォトレジストは、基板が現像液と接触している間に除去されるか、もしくは、露光されたフォトレジストは、現像液への溶解に対してより抵抗性となるかのいずれかである。このようにして、パターン化されたフォトレジスト層が下側層の上に形成される。
【０００５】
従来の光学的フォトリソグラフィで経験される問題点のひとつは、マスクの透明部分の下側にあるフォトレジストの均一な露光を得ることが困難であるということである。フォトレジストを露光している光度が、最適な結果を得るように均一であることが望ましい。
【０００６】
十分な厚さのフォトレジスト層が使用される場合、該フォトレジストは、部分的に透明であるか、又は部分的に透明となり、その結果下側層の表面のフォトレジストは、外側表面でのフォトレジストと実質的に同程度露光される。しかし、フォトレジストを透過する光は、基板アセンブリの下側層の表面から光源に向かって反射されることが多い。光が反射される角度は、少なくともある程度は該下側層の表面のトポグラフィーおよび下側層の材料の種類によって決まる。反射光濃度は、フォトレジストにおいて、その深度全てにわたって又はその深度の一部にわたって変動することができ、これがフォトレジストの均一でない露光および望ましくない露光につながる。このようなフォトレジストの露光は、ＩＣの特徴（例えば、ゲート、金属配線など）の制御不良につながる。
【０００７】
フォトレジスト層において反射率を抑える試み、又は別の表現をすると光の可変反射を最小化する試みにおいて、反射防止コーティング、すなわち反射防止層が、基板アセンブリの下側層とフォトレジスト層の間、もしくはフォトレジスト層と光源の間で使用されている。このような反射防止コーティングは、下側の基板アセンブリからの反射率を抑制し、光源からのフォトレジスト上への照射入射からのフォトレジスト層を通った露光をより容易に制御できるようにする。
【０００８】
反射防止コーティングは、有機物で形成することができる。しかし有機層は、フォトリソグラフィ工程が実行された後の下側層からの有機物の除去が不完全であるために、集積回路（ＩＣ）中の粒子混入につながる。このような粒子混入は、ＩＣの電気性能を劣化する可能性がある。さらに、その上に有機物が形成された下側層は平坦でないことがあり、このことは反射防止コーティングとして使用された有機物の異なる厚さを生じ、例えば有機物のより厚い領域が下側層の様々な位置に存在するようになる。このように、このような有機物を除去する試みにおいて、下側層に到達した時点でエッチングを停止した場合、一部の有機物が残留することがある。エッチングがこのような領域又は位置の余分な厚さをエッチングするために進められる場合は、下側層は望ましくないようにエッチングされることがある。
【０００９】
さらに無機の反射防止層も、フォトリソグラフィ過程において反射率を抑制するために導入されている。例えば、ケイ素が豊富な二酸化ケイ素、ケイ素が豊富な窒化物、およびケイ素が豊富な酸窒化物が、金属配線およびゲートのパターン化などにおいて、無機の反射防止層として使用されている。
【００１０】
典型的にはパターン化されたフォトレジスト層が基板アセンブリ上に形成された後、ＩＣの製作において多くの他の工程が実施される。例えばフォトレジストは、打ちこみ工程時の打ちこみ障壁として作用することができるか、フォトレジストは、基板アセンブリの１個以上の下側層をエッチングする範囲（例えば、コンタクトホール）の外側境界線を定義するために使用することができるか、もしくは、フォトレジストは、いずれか他の典型的に使用される製作法において使用される。このような場合の多くにおいて、フォトレジストは、エッチング過程における障壁として作用し、その結果１個以上の下側基板アセンブリ層の選択された材料のみが除去される。
【００１１】
フォトリソグラフィ技術に関連した方法（例えば、打ちこみ、エッチングなど）が実施された後、多くの状況において、フォトリソグラフィ過程において使用されたフォトレジスト材が除去されなければならないのみならず、反射防止コーティングも除去されるであろう。例えば、多くの場合において、接点開口を定めるために使用されるフォトレジストおよび反射防止コーティングは、該構造のその後の処理の前に除去される必要がある。しかし多くの他の状況において、フォトリソグラフィ工程において使用されたフォトレジスト材が除去された後にも、反射防止コーティングが依然後の処理工程に必要である。従って、反射防止コーティングは除去されない。例えば、反射防止コーティングは、その後の溶着された配線の寸法安定性を増大するためにトポグラフィーレベルまで使用することができる。さらに、引き続きの処理工程における反射防止コーティングも、自己並置（ｓｅｌｆ−ａｌｉｇｎｅｄ）された接触エッチング法又は他の硬質マスクエッチング技術などのための、エッチング停止層としての反射防止コーティングの使用を含むことができる。
【００１２】
一般に、フォトリソグラフィ処理に使用される反射防止コーティングは、湿式エッチング液を用いて容易に除去することができる。このような反射防止コーティングの除去は、反射防止コーティングの下側層のエッチング時にも除去され、かつフォトリソグラフィ処理時にフォトレジストをパターン化することができる。このような容易な反射防止コーティングの除去が常に望ましいわけではない。
【００１３】
（発明の概要）
層をその後の処理工程において使用することができるように容易に除去されないような、フォトリソグラフィ処理において使用される無機の反射防止コーティング材料が必要である。本発明の反射防止コーティング材層は、従来使用される無機の反射防止コーティングに対して低下した湿式エッチング速度を有する。本願明細書に記されたように、無機の反射防止コーティング材層のエッチング速度は、例えば該無機の反射防止コーティング材層のアニーリング等の熱処理の機能として、望ましいレベルへと低下される。
【００１４】
本発明の集積回路の製作における反射防止コーティング材層の形成法は、表面を有する基板アセンブリを与える工程および基板アセンブリ表面上に無機の反射防止コーティング材層を与える工程を含む。無機の反射防止コーティング材層は、エッチング液への曝露時に関連エッチング速度（ａｓｓｏｃｉａｔｅｄ ｅｔｃｈｉｎｇ ｒａｔｅ）を有する。さらにこの方法は、エッチング液に曝露された場合に熱処理された反射防止コーティング材層が関連エッチング速度約１６Å／分未満を有するようにするための、約４００℃〜約１１００℃の温度範囲でその上に形成された無機の反射防止コーティング材層の熱処理を含む。
【００１５】
集積回路製作において使用するための別の本発明の方法は、表面を有する基板アセンブリを与える工程および基板アセンブリ表面上に無機の反射防止コーティング材層を与える工程を含む。この無機の反射防止コーティング材層は、エッチング液に曝露された場合に第一の関連エッチング速度を有する。さらにこの方法は、無機の反射防止コーティング材層の上にレジスト材の層を与える工程、レジスト材の層をパターン化し、無機の反射防止コーティング材層の露光された領域および無機の反射防止コーティング材層の露光されない領域を得る工程、無機の反射防止コーティング材層の露光された領域を除去する工程、およびレジスト材のパターン化された層を除去する工程を含む。無機の反射防止コーティング材層の露光されない領域は熱処理され、この反射防止コーティング材層の熱処理された露光されない領域は、第一エッチング速度よりも遅い第二の関連エッチング速度を有する。
【００１６】
本発明の集積回路の製作において使用する別の方法は、表面を有する基板アセンブリを与える工程、および基板アセンブリ表面上に無機の反射防止コーティング材層を与える工程を含む。この無機の反射防止コーティング材層は、アニーリングされ、それらの光学的特性が変更される。この方法はさらに、無機の反射防止コーティング材層の上にレジスト材の層を与える工程、レジスト材の層をパターン化し、無機の反射防止コーティング材層の露光された領域および無機の反射防止コーティング材層の露光されない領域を得る工程、無機の反射防止コーティング材層の露光された領域およびその下側の基板アセンブリの少なくとも一部を除去する工程、並びにレジスト材のパターン化された層を除去する工程を含む。その後無機の反射防止コーティング材層の露光されない領域は熱処理され、この反射防止コーティング材層の露光されない領域のエッチング速度を変更する。
【００１７】
さらに別の集積回路の製作において使用する本発明の方法において、この方法は、表面を有する基板アセンブリを与える工程、および基板アセンブリ表面上に無機の反射防止コーティング材層を与える工程を含む。この無機の反射防止コーティング材層は、エッチング液に晒された場合に第一の関連エッチング速度を有する。この方法はさらに、無機の反射防止コーティング材層の上にレジスト材の層を与える工程、レジスト材の層をパターン化し、基板アセンブリ中の少なくとも１個の開口部を定義する無機の反射防止コーティング材層の露光された領域を与える工程、無機の反射防止コーティング材層の露光された領域を除去する工程、基板アセンブリをエッチングし、その中に少なくとも１個の開口部を得る工程、並びにレジスト材のパターン化された層を除去する工程を含む。露光された領域が除去された後に残る無機の反射防止コーティング材層は、その後熱処理され、その結果この熱処理された残留する反射防止コーティング材層は、第一のエッチング速度よりも小さい第二の関連エッチング速度を有する。さらに、基板アセンブリはエッチングされ、その結果残留する反射防止コーティング材層の下側の基板アセンブリの領域が除去され、かつその後開口部が物質で充填され、開口部に空隙が形成される。
【００１８】
別の本発明の方法が記されている。この方法は、表面を有する基板アセンブリを与える工程、および基板アセンブリ表面上に無機の反射防止コーティング材層を与える工程を含む。この無機の反射防止コーティング材層は、エッチング液に晒された場合に第一の関連エッチング速度を有し、かつこの無機の反射防止コーティング材層は除去され、その結果基板アセンブリ中に１個以上の開口部が形成される。この領域が除去された後に残留する無機の反射防止コーティング材層は熱処理され、その結果この熱処理された残留する反射防止コーティング材層は、第一のエッチング速度よりも小さい第二の関連エッチング速度を有する。この基板アセンブリはエッチングされ、熱処理された反射防止コーティング材層の下側の基板アセンブリの領域が除去され、かつ開口部が物質で充填され、その結果開口部に空隙が形成される。
【００１９】
前述の方法は、１種以上の下記の特徴又は工程を有するであろう：熱処理された反射防止コーティング材層は、エッチング液に晒された場合に約１０Å／分未満の関連エッチング速度を有し得る；熱処理された反射防止コーティング材層は、エッチング液に晒された場合に約５Å／分未満の関連エッチング速度を有し得る；無機の反射防止コーティング材層は、ＳｉｘＯｙＮｚ：Ｈであり得る（式中、ｘは約０．３９〜約０．６５の範囲であり、ｙは０．２５〜約０．５６の範囲であり、かつｚは約０．０５〜約０．１４の範囲である。）；無機の反射防止コーティング材層は、約１００Å〜約１０００Åの範囲の厚さを有し得る；熱処理は、温度約４００℃〜約１０５０℃の範囲、時間約１５分〜約４５分の範囲の加熱炉アニーリングを含むことができる；熱処理は、温度約５００℃〜約１１００℃の範囲、時間約１秒〜約３分の範囲で、無機の反射防止コーティング材層に急激な熱アニーリングを施すことを含むことができる；熱処理は、温度約８５０℃〜約１０５０℃の範囲、時間約１秒〜約６０秒の範囲で、無機の反射防止コーティング材層に急激な熱窒化処理アニーリングを施すことを含むことができる；エッチング液は、フッ化水素酸含有エッチング液並びにフッ素塩および無機酸を含有するエッチング液組成物の１種を含むことができる。
【００２０】
さらに別の集積回路の製作における反射防止コーティング材層の形成法において、この方法は、表面を有する基板アセンブリを与える工程、および基板アセンブリ表面上に無機の反射防止コーティング材層を与える工程を含む。この無機の反射防止コーティング材層は、エッチング液に晒された場合に関連エッチング速度を有する。この無機の反射防止コーティング材層は、温度約４００℃〜約１１００℃の範囲で熱処理される。熱処理された反射防止コーティング材層の関連エッチング速度は、熱処理される前の無機の反射防止コーティング材層の関連エッチング速度の約２０％未満である。
【００２１】
さらに、本発明の集積回路の製作におけるエッチング法は、表面を有する基板アセンブリを与える工程を含む。この基板アセンブリ表面は、エッチング液に晒された場合に関連エッチング速度を有するＢＰＳＧを伴うＢＰＳＧを含む。この方法はさらに、基板アセンブリ表面に対する無機の反射防止コーティング材層を与える工程、および無機の反射防止コーティング材層を温度約４００℃〜約１１００℃の範囲で熱処理する工程を含む。熱処理した反射防止コーティング材層は、エッチング液に曝露した場合に関連エッチング速度を有する。エッチング液に晒された場合のＢＰＳＧ：反射防止コーティング材層の間のエッチング速度の比は、少なくとも約３：１であり、約２０：１よりも大きいことができ、かつ約１００：１よりも大きいことさえある。加えて、エッチング液に晒された場合のＴＥＯＳ：反射防止コーティング材層のエッチング速度の比は、少なくとも約３：１であり、かつ約１０：１よりも大きいこともある。
【００２２】
本発明の反射防止コーティング材層は、本質的にＳｉｘＯｙＮｚ：Ｈからなる（式中、ｘは約０．３９〜約０．６５の範囲であり、ｙは０．２５〜約０．５６の範囲であり、かつｚは約０．０５〜約０．１４の範囲である。）。エッチング液に晒された場合の無機の反射防止コーティング材層のエッチング速度は、約１６Å／分未満であり、好ましくは約１０Å／分未満であり、かつより好ましくは５Å／分未満である。
【００２３】
（態様の詳細な説明）
本発明は、一般に、図１−６を参照し説明するものである。当業者には、図面の縮尺は、そこに記された様々な要素の正確な寸法を表すものではないことは理解されるであろう。
【００２４】
集積回路（ＩＣ）構造を形成する際により良いフォトリソグラフィの制御を提供するために、無機の反射防止コーティング（ＡＲＣ）層、あるいは誘電性反射防止コーティング（ＤＡＲＣ）と称されるものが使用される。このような無機の反射防止コーティング材層の使用は、少なくとも、ある程度は、基板アセンブリの下側層からの反射率の抑制のために、基板アセンブリの下側層の上に形成されたフォトレジストの均一な露光をもたらす。従って、良く定義されたパターンを、フォトレジストにおいて再生することができる。フォトレジストにおける良く定義されたパターンの形成は、下側の材料の良く定義されたパターン化につながる。集積回路構造においてデバイス密度が増大するにつれて、このような正確な定義の重要性が増大していく。
【００２５】
本願明細書において使用される用語「基板アセンブリ」は、多種多様な半導体ベース構造であり、半導体基板およびそれらの上もしくはそれらの内部に形成された１個以上の層又は領域を有する半導体基板を含むが、これらに限定されるものではないものを含むと理解されるべきである。半導体基板は、シリコンウェハ等の物質の単層であることができるか、もしくはサファイア基板上のシリコン単結晶膜（ＳＯＳ）技術、絶縁基板上のシリコン単結晶膜（ＳＯＩ）技術、ドープされたおよびされない半導体、ベース半導体により支持されたシリコンのエピタキシャル層、更には他の半導体基板構造を含むと理解される。下記の説明において半導体基板アセンブリについて言及される場合は、様々な処理工程は、半導体基板において領域／接続を形成するために使用されるか、又は基板に対する物質の１個以上の層又は領域を形成するために使用することができる。
【００２６】
図１−３は、基板アセンブリ１２中の開口部１８を定義する方法の概略を示している。図４−６は、本発明の反射防止コーティング材層１４のエッチング速度を低下するための層１４の熱処理工程を含み、これはＩＣ製作におけるこのような低下された湿式エッチング速度の反射防止コーティング材層の使用の例を示している。
【００２７】
図１に示されるように、構造１０は、その上に形成された無機の反射防止コーティング材層１４を有する基板アセンブリ１２を備える。さらに、構造１０は、反射防止コーティング材層１４の上に形成されたレジスト層１６を含む。基板アセンブリ１２は、１種以上の異なる物質で作成することができる。例えば、基板アセンブリ１２は、開口部１８が定義されているようなシリコンウェハを含むことができる。さらに例えば、基板アセンブリ１２は、開口部１８が定義された金属層を含むことができるか、又はボロフォスフォシリケートガラス（ＢＰＳＧ）もしくはテトラエチルオルソシリケート（ＴＥＯＳ）又はキャパシタなどのためのトレンチが形成されるいずれか他の酸化物を含むことができる。さらに、例えば基板アセンブリ１２は、ダマスクプロセッシングの実行のためにエッチングされる物質を含むことができる。
【００２８】
前述のように、基板アセンブリ１２は、開口部又はトレンチがキャパシタ形成のために定義された構造であることができる。このような場合例えば、基板アセンブリ１２は、開口部に溶着された記憶セル（storage cell）キャパシタの底部電極に連結するための領域を含むポリシリコンを含有することができ、かつそこに開口部１８が形成されているような、酸化物層、例えば二酸化ケイ素、ＢＰＳＧ、リンケイ酸ガラス（ＰＳＧ）などの絶縁層を含むこともできる。さらに前述のように、基板アセンブリ１２は、シリコン基板であることができる。このような基板は、例えば浅いトレンチ分離等の素子間分離された領域を形成するためにエッチングされ得る。さらに前述のように、基板アセンブリ１２は、相互連結のためにその中に定義された開口部を有する酸化物層を含むことができる。従って本発明は、特定の基板アセンブリ１２に限定されるものとして理解されるべきではない。
【００２９】
本願明細書に記された反射防止コーティング材料およびこのような反射防止コーティング材料を使用する方法は、フォトリソグラフィプロセッシングに必要なあらゆる用途のために使用することができる。しかし本発明は、反射防止コーティング材料のための低下した湿式エッチング速度が、プロセッシング状況において、例えば反射防止コーティング材層の下側層の過剰エッチングおよびアンダーカットをもたらすようなプロセッシング状況において、張出し（overhang）を形成するために使用される場合に、開口部を定義する際の使用において特に利点がある。更にこのような用途は一般に、後のプロセッシング工程における無機の反射防止コーティング材層の反射防止特性の使用が必要である。例えば、本発明は、絶縁層を通じてのコンタクトホールおよびバイアス（vias）の定義、トレンチの定義などにおける、セル電極の形成のための開口部の定義におけるようなキャパシタの製造において使用することができる。更に例えば以下に説明するように、このような用途は、構造又は素子間分離領域のキャパシタンスを減少するための空隙を提供することができる。
【００３０】
基板アセンブリ１２、例えばシリコン基板又はＢＰＳＧ等の酸化物層において開口部を定義する方法は、一般に図１−３に示されている。図１を参照して先に記したように、基板アセンブリ１２は、反射防止コーティング材層１４およびその上に形成されたレジスト層１６を具備している。次に開口部１８が、フォトリソグラフィを用いて、基板アセンブリ１２に定義される。
【００３１】
この基板アセンブリ１２上に形成された無機の反射防止コーティング材層１４は、開口部１８を定義するために使用されるフォトリソグラフィ工程時の基板アセンブリ１２からの反射を抑制する。無機の反射防止コーティング材層１４は、厚さ約１００Å〜約１，０００Åの範囲を有するように形成される。好ましくは、反射防止コーティング材層１４は無機物である。好ましい無機の反射防止コーティング材料は、フォトリソグラフィプロセッシングにおいて使用される基板アセンブリ１２のレジスト層１６および下側層（複数）の間に形成されることが好ましい。適当な反射防止コーティング材料は、好ましい化学式ＳｉｘＯｙＮｚ：Ｈを有する反射防止コーティング材料を含む。好ましくは、ｘは約０．３９〜約０．６５の範囲であり、ｙは約０．２５〜約０．５６の範囲であり、かつｚは約０．０５〜約０．１４の範囲である。別の表現をすると、無機物は、約２５％〜約５６％（原子濃度）酸素、約５％〜約１４％（原子濃度）窒素、約３９％〜約６５％（原子濃度）ケイ素、および水素を含有する物質であることができる。反射防止コーティング材料の具体例は、約１０％（原子濃度）窒素、約２５％（原子濃度）酸素、および約６５％（原子濃度）ケイ素を含有する。
【００３２】
前記反射防止コーティング材層１４は、例えば前述の無機物の単独の実質的に均質な層からなることができる。更に、別の反射防止コーティング材層１４の例は、物質の堆積を含み、この堆積中の少なくとも１種の物質が、レジスト層１６を通過する照射を減弱するように構成されることができる。この減弱は、このような照射の全部又は一部の吸収のいずれかを包含し得る。減弱が部分的吸収のみを包含する場合は、好ましくは吸収されない照射が適当な波長で反射され、その結果これは堆積を通過する他の照射によりキャンセルされる。物質の堆積を含むような反射防止コーティング材層１４の立体配置の例において、この層は、堆積の底に、約２５％〜約５６％（原子濃度）酸素、約５％〜約１４％（原子濃度）窒素、約３９％〜約６５％（原子濃度）ケイ素、および水素の物質を含むことができる。残りの堆積は、完全に又は部分的に照射を透過するような１個以上の層を含むことができる。例えばこのような層は、例として二酸化ケイ素を含むことができる。
【００３３】
無機の反射防止コーティング材層１４は、前述の組成の範囲に適したいずれかの方法で形成することができる。例えば、前述の窒素、酸素、水素およびケイ素を含有する無機の反射防止コーティング材料は、温度約２００℃〜約４００℃での化学気相堆積（chemical vapor deposition；ＣＶＤ）により、基板アセンブリ１２上に形成することができる。好ましくはプラズマ励起化学気相堆積（ＰＥＣＶＤ）が使用される。ＰＥＣＶＤは、約８０℃〜約４００℃の範囲の比較的低温での層１４の形成を可能にする。ＰＥＣＶＤ法において、反応ガスが、比較的低圧である（すなわち、周囲圧力よりも低い）反応チャンバーに導入される。この反応チャンバーは、真空ポンプなどにより減圧され、望ましくない反応種が除去される。その後反応ガスを含有する反応ガス混合物がこのチャンバーに導入される。これは様々な技術のひとつにより実施される。例えば、チャンバーへの導入は、室温で気体状の化合物の使用により実施することができる。化合物のチャンバーへの導入に使用される技術は変更することができ、かつ本発明はいずれか特定の技術、又は特定の反応チャンバーに限定されるものではないことは容易に理解されるはずである。例えば化学気相堆積は、Genus社、Applied Materials社、又はNovelus社から入手できる反応器チャンバーにおいて行うことができる。しかし、ＰＥＣＶＤ実施に適したあらゆる反応チャンバーを使用することができる。
【００３４】
典型的には、反応ガスが、個別の吸入口からチャンバーへと取り入れられる。反応種に加えて、希釈ガスを該チャンバーへと流すことができる。例えば、形成される層の均一性を提供することを補助するために、ヘリウムをチャンバーに流すことができる。ＰＥＣＶＤにおいて、プラズマは、反応ガスを含有する反応ガス混合物を横切る電界の印加により形成される。このプラズマは、反応にエネルギーを与え、反応を完了するよう押し進める。一般に前述のように、プラズマ法の使用は、基板アセンブリ１２が、他のＣＶＤ法よりも若干低い温度に維持されることを可能にする。いずれか適当な動力源を用いて、反応チャンバー内にプラズマを形成することができる。適当な動力源は、無線周波（ＲＦ）発生器、マイクロ波（例えば、２．５ＧＨｚマイクロ波供給源）発生器、又は電子サイクロトロン共鳴（ＥＣＲ）源がある。好ましい動力源は、標準の１３．５６ＭＨｚの動力源として操作される ＲＦ発生器である。
【００３５】
前述の反射防止コーティング材層１６、例えば層ＳｉｘＯｙＮｚ：Ｈは、ケイ素−含有前駆ガス、酸素−含有前駆ガス、および窒素−含有前駆ガスを反応チャンバーに流して形成することができる。一般に、不活性希釈ガス（例えば、ヘリウム、アルゴン）も使用される。ケイ素−含有前駆ガスは、シランファミリー（例えば、シラン、ジシラン、ジクロロシラン、メチルシランなど）の一員であることが好ましい。好ましくは酸素−含有前駆ガスおよび窒素−含有前駆ガスは、酸化窒素（Ｎ２Ｏ）、ＮＯ、Ｎ２Ｏ２、およびＮＯ２又はそれらの組合せの群から選択された単独の気体であることができ；この気体はＮ２Ｏ が好ましい。しかし窒素−含有前駆体および酸素−含有前駆体は、個別の気体として提供することができる。このような前駆体が個別の気体である場合は、酸素−含有前駆体は、Ｏ２、Ｏ３、Ｎ２Ｏ、ＮＯ、Ｎ２Ｏ２、およびＮＯ２、又はそれらの組合せから選択される。窒素−含有前駆体は、Ｎ２Ｏ、ＮＯ、Ｎ２Ｏ２、ＮＯ２、アンモニア（ＮＨ３）、窒素（Ｎ２）、又は［ＣｎＨ２ｎ＋１］２ＮＨ （例えば ［ＣＨ３］２ＮＨ）ファミリー由来の気体、もしくはそれらの組合せから選択することができる。
【００３６】
反射防止コーティング材層１４の温度約４００℃以上でのアニーリングが、反射防止コーティング材層の光学的特性を、この反射防止コーティング材層がより照射を吸収するように変更することは分かっている。このような反射防止コーティング材層１４のそれらの光学的特性を変更するためのアニーリングは、１９９８年２月２５日に出願された同時継続出願である米国特許出願第０９／０３０，６１８号に開示されており、これは同じ譲受人に譲渡されており、その全体が本願明細書に参照として組入れられている。この層１４の少なくとも一部は、フォトレジスト層１６が形成される前に、好ましくは約４００℃よりも高い温度でアニーリングされ得る。この部分は、好ましくは温度範囲約８００℃〜約１０５０℃で、より好ましくは約８００℃〜約９００℃で、および最も好ましくは約８５０℃でアニーリングされる。アニーリングの間に、反射防止コーティング材層１４は、Ｎ２およびＡｒを含有する雰囲気等の、窒素−含有雰囲気に晒されることが好ましい。例えばこの雰囲気は本質的にＮ２からなることができる。
【００３７】
このようなアニーリングは、酸素、窒素、ケイ素および水素を含有する反射防止コーティング材層１４の部分に特に有益である。特に、アニーリングは、反射防止コーティング材層１４の反射率係数（ｎ）および反射防止コーティング材層１４の減光係数（ｋ）で吸光係数とも称されるものに影響を及ぼすことがわかっている。例えば、約１０％（原子濃度）窒素、約２５％（原子濃度）酸素、および約５５％（原子濃度）ケイ素を含有する水素化された物質の約４００℃よりも高温でのアニーリングは、２４８ｎｍの波長の光に晒された物質の”ｎ”および”ｋ”を、各々、２．１２および１．１９から、１．８９および１．４１へと変更することがわかっている。更にアニーリングはこのような物質の３６５ｎｍ波長の光に晒された場合の”ｎ”および”ｋ”を、各々、２．６７および０．５９から、２．８９および１．１１へと変更することがわかっている。
【００３８】
一般に適当な反射防止コーティング材料は、波長約２４８ｎｍ又は波長約３６５ｎｍで、約１．７〜約２．７の範囲の反射率（ｎ）を有する。更に適当な反射防止コーティング材料の吸光率（ｋ）は一般に、波長約２４８ｎｍ又は波長約３６５ｎｍで、約０．０１〜約１．５の範囲である。プロセッシングに必要な反射率および吸光率は、使用されるフォトレジストおよびレジスト層が形成される基板アセンブリのその他の下側層の反射率および吸光率に加え、下側の基板アセンブリの形体および層の寸法に応じて決まる。波長によって、非−化学量論的反射防止コーティング材層中のシリコンの量が増大するにつれ、典型的には反射防止コーティング材料の反射率および吸光率も増大する。例えば、一般には約３６５ｎｍの波長に対する約２４８ｎｍの場合である。
【００３９】
反射防止コーティング材層１４が基板アセンブリ１２上に形成された後、もしくは反射防止コーティング材層１４の光学的特性を変更するアニーリングが行われた後（アニーリングが全く光学的特性を変更するように行われた場合）、レジスト層１６が反射防止コーティング材層１４の上に形成される。このレジスト層１６は、通常のレジスト層形成法により形成することができる。例えば、レジスト溶液を、層１４の上にスパンし（ｓｐｕｎ）、かつその後引き続き層の上のスパンから固形物を揮発させ、固形レジスト層１６を形成する。
【００４０】
図２に示されるように、基板アセンブリ１２中に開口部１８を定義する際に使用するために、レジスト層１６、例えばネガ型又はポジ型フォトレジストが、反射防止コーティング材層１４上に形成される。このフォトレジスト層１６は、フォトリソグラフィ法において使用することができるいずれか適当なフォトレジストであることができる。例えばこのフォトレジストは、深紫外線（ＤＵＶ）レジスト、中間紫外線（ＭＵＶ）レジスト、又はフォトリソグラフィプロセッシングにおいて使用されるいずれか他のレジストであることができる。
【００４１】
レジスト層１６は、通常のフォトリソグラフィを用いてパターン化される。例えば、適当なマスクを用いて、ＤＵＶレジストが、約２４８ｎｍの波長に晒されるか、もしくは他の型のレジストが、約３６５ｎｍの波長に晒され得る。その後このフォトレジストは、現像液と接触され、かつフォトレジストがそこで露出されたパターンに従い選択的に除去される。フォトレジスト層１６中の開口部１８は、フォトリソグラフィ法により生じ、かつ望ましい構造を得るために除去されるべき基板アセンブリ１２の面積を定義する。別の表現をすると、開口部１８は、図３に示されたようなそれを通る開口部１８を定義するためにエッチングされるべき基板アセンブリ１２の面積を定義する。レジスト層１６のパターン化は、パターン化されたレジストにより被覆された反射防止コーティング材層１４の領域又は部分３２、および開口部１８を通して露出された反射防止コーティング材層１４の部分３０を生じる。
【００４２】
当業者は、レジスト層および下側層のパターン化のためのいずれかのフォトリソグラフィ法を、本発明に従い使用することができることを認めるであろう。しかし、フォトリソグラフィ法のパラメーターに応じて、反射防止コーティング材層１４の特徴は順次変化するであろう。例えば、該層１４の組成および層１４の厚さは、波長２４８ｎｍ領域に露出されたＤＵＶレジスト又は波長３６５ｎｍ領域に露出されたレジストを使用することができるかどうかに応じて変動することができる。これは少なくとも部分的に、様々なフォトリソグラフィ法において層１４に必要とされる異なる反射率特性によるものである。
【００４３】
図３に示されたように、開口部１８は、反射防止コーティング材層１４を通じてかつ基板アセンブリ１２へと伸びている。この開口部１８は、例えば乾式プラズマエッチング又は湿式エッチング等の、通常の方法の使用により拡大することができる。例えばレジスト層１６の一部が基板アセンブリ１２をパターン化するために選択的に除去された後に、適当な乾式エッチングが使用され、基板アセンブリ１２の表面領域３４から下側へと基板アセンブリ１２に開口部１８がエッチングされる。開口部１８の乾式エッチングは、様々な用途のための様々な化学物質を用いて行うことができる。乾式エッチングの使用は、一般に、等方にエッチングする乾燥エッチング液の能力により好ましく、かつこのように臨界寸法を制御することができる。豊富なＢＰＳＧ酸化物層等の酸化物層の除去のために使用される化学物質のひとつの具体例は、ＣＨＦ３、ＳＦ６又はＣＦ４等のフッ素系の化学物質の使用を含むであろう。乾式エッチングは、開口部１８を定義するための基板アセンブリ１２のエッチングに加え、レジスト層１６によりパターン化された反射防止コーティング材層１４の露出された部分３０を除去するであろう。
【００４４】
前述のように開口部１８は、基板アセンブリ１２の表面領域３４へと、基板アセンブリ１２を通じてエッチングされ得る。例えば、表面領域３４は、キャパシタ電極構造が開口部に形成された場合等の、ポリシリコン−含有領域であることができ、この表面領域３４は、トランジスタの動力源又はドレインへのコンタクトを形成するような、ケイ素−含有領域であることができ、もしくは例えばシリコン基板中のトレンチ、素子間分離中のトレンチ、キャパシタ形成に使用されるトレンチなどの、それに開口部が典型的にはエッチングされているような、いずれか他の表面領域であることができる。
【００４５】
この開口部１８が基板アセンブリ１２にエッチングされた後、レジスト層１６が除去され、図４に示した構造が生じる。このレジスト層１６は、例えば酸素灰化（oxygen ash）法で例として酸素−含有プラズマ法などのいずれか適当な方法を用いて取り除くことができる。
【００４６】
図１−３に示されるように、レジスト層１６は、反射防止コーティング材層１４と接触している。しかし、別の態様において、介在層をレジスト層１６と反射防止コーティング材層１４の間に形成することができることは理解されなければならない。このような介在層は、レジスト層１６のパターン化に利用される照射に対して少なくとも部分的に透過性であり、この照射は、反射防止コーティング材層１４に透過し、かつこれにより照射に対するレジスト層１６の露光時に吸収される。更にこのような介在層が存在する場合には、レジスト層１６のパターンが、反射防止コーティング材層１４へパターンを伸ばすことなく、介在層へ移されることも理解される。従って本発明は、反射防止コーティング材層１４がエッチングされないような態様を包含している。
【００４７】
本願明細書に記したように、多くの場合、開口部１８が定義された後に除去されることとは対照的に、反射防止コーティング材層１４が維持されることが望ましい。このように、かつ本発明に従い、無機の反射防止コーティング材層１４の熱処理を用いて、例えば湿式エッチング液等のエッチング液に晒された場合のそれらのエッチング速度を変更することができる。このような熱処理は、反射防止コーティング材層１４を用いて開口部１８を定義した後に生じる（アニーリングが、該層１４の光学的特性、例えばｎおよびｋを変更するためにあらかじめ行われたかどうかにかかわりなく）。好ましくは、反射防止コーティング材層１４は、無機の反射防止コーティング材層１４の望ましいエッチング速度を達成するために、約４００℃より高くおよび同じく好ましくは約１１００℃よりも低い温度で熱処理される。当業者は、無機の反射防止コーティング材層１４のエッチング速度を減速するために使用されるアニーリング温度は、基板アセンブリ１２が崩壊することなく耐えられる最高温度により制限されることを認めるであろう。
【００４８】
様々な熱処理法を用いて、以下に記すような反射防止コーティング材層１４について望ましいエッチング速度を達成することができる。例えば、加熱炉熱処理を行うことができる。好ましくは加熱炉熱処理において、厚さ範囲約１００Å〜約１，０００Åを有する無機の反射防止コーティング材料が、温度約４００℃〜約１０５０℃の範囲で、時間約１０分〜約４５分間の範囲で加熱炉アニーリングされ；より好ましくは、約６５０℃〜約８５０℃の範囲で、時間約２０分〜約４０分の範囲で行われる。
【００４９】
更に、この熱処理は、無機の反射防止コーティング材層１４に急速な熱アニーリング、すなわち急速な熱処理法（ＲＴＰ）を施すことを含むことができる。好ましくは厚さ約１００Å〜約１，０００Åを有する無機の反射防止コーティング材層１４の急速な熱アニーリングは、温度約５００℃〜約１１００℃の範囲で、時間約１秒〜約３分の範囲で行うことができ；より好ましくは、約８００℃〜約１０００℃の範囲で、時間約１０秒〜約６０秒の範囲で行われる。
【００５０】
より更に無機の反射防止コーティング材層１４には、急速な熱窒化処理法を施すことができる。好ましくは、厚さ約１００Å〜約１，０００Åの範囲を有する無機の反射防止コーティング材層１４には、窒素−含有雰囲気、例えばＮ２中で、温度約８００℃〜約１０５０℃の範囲で、時間約１秒〜約６０秒の範囲のアニーリングが施され；より好ましくは、約８５０℃〜約１０００℃の範囲で、時間約１０秒〜約６０秒の範囲である。アルゴン、ヘリウムなどのような別の非−反応性ガスも存在してもよい。
【００５１】
当業者は、前述の熱処理を、利用可能な処理に一致している様々な方法で行うことができることを認めるであろう。例えば加熱炉アニーリング又はいずれか他のアニーリングを、本願明細書に記された範囲の合計時間（composite time period）について多工程で行うことができる。
【００５２】
好ましくは、実施された熱処理は、無機の反射防止コーティング材層１４のエッチング速度を、特定のエッチング液に晒された場合に約１６Å／分未満のエッチング速度に減少する。この特定のエッチング液を熱処理前に使用した場合は、このエッチング速度は約１６Å／分よりも大きく、かつ多くの場合３０Å／分よりもはるかに大きいであろう。好ましくは、熱処理した反射防止コーティング材層１４は、特定のエッチング液に晒された場合に、関連エッチング速度約１０Å／分未満を有し；より好ましくは約５Å／分未満である。
【００５３】
一般に図４の開口部１８のサイズに対し図５の開口部の拡大されたサイズにより示されるような基板アセンブリ１２中の開口部１８を拡大するために使用されるエッチング液は、ＨＦ−含有エッチング液、又は一般にＮＨ４ＦおよびＨ３ＰＯ４等のフッ素塩および無機酸を含有するエッチング液組成物を使用することができる。例えばこれらのエッチング液は、ＨＦ溶液を希釈するようなＨＦ−含有エッチング液又はＡＣＳＩ商標ＳＯＥの名称で販売され、オキシドエッチ−１とも称されているエッチング液の群より選択することができる。更に例えば、酸化物のエッチングのように、エッチング液は、脱イオン水：ＨＦの１００：１溶液を含有することができ、ここでＨＦは、ＨＦおよび脱イオン水を含有する市販の溶液である（ＨＦ：ＤＩが約１：１）。更に例えば、酸化物のエッチング又は清浄化に使用されるエッチング液は、ＮＨ４Ｆで緩衝したＨＦの希釈溶液、例えば水６８０ｍｌ中のＮＨ４Ｆ ４５４ｇ １０部および４８％ ＨＦ １部であるような、緩衝された酸化エッチ（ＢＯＥ）（ＢＨＦとも称される）を含むことができ；Olin Hunt社から商標ＱＥ−ＩＩで入手できる湿式クリーン化溶液であるＱＥ−ＩＩを含むことができ（ＮＨ４Ｆ ４０質量％およびＨ３ＰＯ４ １．２〜１．３質量％）；又は、同じくOlin Hunt社から入手できるスーパー−Ｑ溶液（ＮＨ４Ｆ ４０質量％およびＨ３ＰＯ４ ４質量％）を含むことができる。当業者は、使用される湿式エッチング液は、エッチングされる基板アセンブリ１２の材料によって決まることを認めるであろう。例えば、反射防止コーティング材層１４が酸化物層ではなく材料の下側層の上に存在するならば、様々な溶液を使用することができる。
【００５４】
多くの状況において、反射防止コーティング材層１４を、基板アセンブリ１２よりも非常に遅いエッチング速度でエッチングすることが望ましい。このように、無機の反射防止コーティング材層１４のためのエッチング速度を低下する熱処理は、このような選択性を達成するために望ましい。例えば濃縮されたＢＰＳＧは、一般にＱＥ−ＩＩ溶液中で約６０Å／分〜約７５Å／分の速度でエッチングし、スーパーＱ溶液中では約１４０Å／分〜約１７０Å／分の速度で、および１００：１のＨＦ：脱イオン水溶液中では約２１０Å／分〜約２４０Å／分の速度でエッチングする。無機の反射防止コーティング材層１４に対するＢＰＳＧのエッチングに関して少なくとも３：１の選択性を有することが、無機の反射防止コーティング材層１４に対するＢＰＳＧのエッチングに関して少なくとも２０：１の選択性を有することが、又は無機の反射防止コーティング材層１４に対するＢＰＳＧのエッチングに関して少なくとも１００：１の選択性を有することさえも望ましいであろう。更に例えば、濃縮されたＴＥＯＳは、一般に１００：１のＨＦ：脱イオン水溶液中では約２８Å／分の速度でエッチングし、かつＱＥ−ＩＩ溶液中では約５３Å／分の速度でエッチングする。無機の反射防止コーティング材層１４に対するＴＥＯＳのエッチングに関して少なくとも約３：１の選択性を有すること、又は無機の反射防止コーティング材層１４に対するＴＥＯＳのエッチングに関して少なくとも約１０：１の選択性を有することさえもが望ましいであろう。ＨＦ−ベースの溶液について約１６Å／分以下、および約５Å／分以下さえもが達成可能である無機の反射防止コーティング材層１４に関する低下されたエッチング速度により、このような選択性は下記例により更に示されるように達成することができる。
【００５５】
図５は、例えば本発明に従い、そのエッチング速度を低下するために無機の反射防止コーティング材層１４の熱処理後、開口部１８のエッチングが拡大しているような、基板アセンブリ１２のエッチング時に得られる構造を示している。前述の高い選択性により、反射防止コーティング材層１４を取り除くことなく、基板アセンブリ１２の物質が、無機の反射防止コーティング材層１４の下側から除去される。図５に示したように、無機の反射防止コーティング材層１４の熱処理後に生じる選択エッチングは、突起の下側の開口部１８のアンダーカット領域２３、すなわち無機の反射防止コーティング材層１４の張出し領域２２を生じる。当業者は、このようなアンダーカット領域２３を形成するために使用したエッチング液が、基板アセンブリ１２の材料によって決まることは認めるであろう。例えば、この材料がアンダーカット領域中にエッチングされる酸化物であるならば、前述のようにＨＦ−ベースの溶液等のエッチング液を使用することができる。
【００５６】
図６は、少なくとも該構造の開口部１８の一部および他の表面、例えば層１４中に形成された物質２４を有する図５の構造を示す。本願明細書に例示されている図６に示されるように、反射防止コーティング材層１４の張出し領域２２が、開口部１８の端３６を越えて突き出している。熱処理後に行われた選択的エッチングは、反射防止コーティング材層１４のエッチング速度を低下するために使用され、その結果開口部１８を定義する壁３７の間の寸法４３に対する、張出し領域又は突起２２間の寸法４１により示された、開口部間の寸法差の増大を生じる。この開口部１８を物質２４、例えば二酸化ケイ素等の誘電性物質で充填する場合、この物質は最初に、開口部１８の壁３７および底面領域３４の上、並びに更に開口部１８の端３６の上側に伸びている又は突き出ている突起２２の表面３９に沿って蒸着される。このように、物質２４がこのような表面上に形成される場合、矢印４１で示された突起又は張出し領域２２の間に存在する開口部は、開口部１８が完全に物質２４で満たされる前に、物質で満たされる。このようにして、開口部１８を満たしている物質２４中に空隙２６が生じることがある。本願明細書に記したように、空隙は、開口部１８内の物質２４により占有されない空間として定義される。
【００５７】
このような熱処理した反射防止コーティング材層１４の使用は、例えば素子間分離に使用した蒸着した物質のキャパシタンス値を減少するため等の、例えばトレンチ、誘電性物質の蒸着のための開口部などのような、開口部内の空隙の形成において有益であろう。更に、ヂュアルダマスク法等の、引き続きのフォト処理のために基板アセンブリ上に熱処理した反射防止コーティング材層を残すことが望ましい場合、反射防止コーティング材層のエッチング速度は、下側の酸化物（ＴＥＯＳ、ＢＰＳＧ）層と一致するように遅延される。
【００５８】
例
５種の異なる種類の反射防止コーティング材層を、ＨＦ清浄化したシリコンウェハ上に、プラズマ蒸着により、厚さ５００Åに蒸着した。５種の異なる種類の反射防止コーティング材層は、ＤＡＲＣ３２０；Ｉ−ｌｉｎｅ ＤＡＲＣ；ＤＵＶ−ＤＡＲＣ；ＨＥＲ−ＤＡＲＣ；およびＦｕｓｅ−ＤＡＲＣである。ＤＡＲＣ３２０は、酸素２５．５％、ケイ素６４．８％、および窒素９．８％を含む。Ｉ−ｌｉｎｅ ＤＡＲＣは、酸素３６％、ケイ素５４．１％、および窒素９．９％を含む。ＤＵＶ−ＤＡＲＣは、酸素３６．６％、ケイ素５０．１％、および窒素１３．３％を含む。ＨＥＲ−ＤＡＲＣは、酸素４０．１％、ケイ素５３．３％、および窒素６．５％を含む。更にＦｕｓｅ−ＤＡＲＣは、酸素５５．９％、ケイ素３８．９％、および窒素５．２％を含む。
【００５９】
反射防止コーティング材層を形成した後、これらを１００：１の脱イオン水：ＨＦ溶液に浸漬することによりエッチングした（ここでＨＦは、脱イオン水：ＨＦが１：１の組成である市販のＨＦである。）。エッチング速度を測定しかつ表に示した。
【００６０】
その後、同じ反射防止コーティング材層を、窒素雰囲気下で１０秒間、１０００℃で、ＲＴＰを施した。次に熱処理した反射防止コーティング材層を、同じ１００：１の脱イオン水：ＨＦ溶液を用いてエッチングした。エッチング速度を測定しかつ表に示した。
【００６１】
エッチング速度の測定値の結果を、同じく熱処理後のエッチング速度に対する熱処理前のエッチング速度の割合（％）と共に表Ａに示す。
【００６２】
【表１】
熱処理後に低下したエッチング速度を、同じ１００：１の脱イオン水：ＨＦ溶液中の ＢＰＳＧおよびＴＥＯＳのエッチング速度と比較した場合、ＢＰＳＧおよびＴＥＯＳに対する望ましい選択性を達成することができることが示されている。更に例えば前述のように、１００：１の脱イオン水：ＨＦ溶液中のＢＰＳＧ：ＤＡＲＧのエッチング比は、約２２：１〜約１１０：１の範囲である。更に例えば前述のように、１００：１の脱イオン水：ＨＦ溶液中のＴＥＯＳ：ＤＡＲＣは、約３：１〜約１３：１の範囲である。
【００６４】
前述の方法と実質的に同じ方法で、同じ種類の反射防止コーティング材層を、熱処理の前および後にスーパー−Ｑ溶液中でエッチングした。エッチング速度の測定値の結果を、同じく熱処理後のエッチング速度に対する熱処理前のエッチング速度の割合（％）と共に表Ｂに示す。
【００６５】
【表２】
熱処理後に低下したエッチング速度を、スーパーＱ溶液中の ＢＰＳＧのエッチング速度と比較した場合、ＢＰＳＧに対する望ましい選択性を達成することができることが示されている。更に例えば前述のように、スーパーＱ溶液中のＢＰＳＧ：ＤＡＲＧのエッチング比は、約３：１〜約１３：１の範囲である。
【００６７】
更にまた、前述の方法と実質的に同じ方法で、同じ種類の反射防止コーティング材層を、熱処理の前および後にＱＥＩＩ溶液中でエッチングした。エッチング速度の測定値の結果を、同じく熱処理後のエッチング速度に対する熱処理前のエッチング速度の割合（％）と共に表Ｃに示す。
【００６８】
【表３】
熱処理後に低下したエッチング速度を、同じＱＥＩＩ溶液中のＢＰＳＧおよびＴＥＯＳのエッチング速度と比較した場合、ＢＰＳＧおよびＴＥＯＳに対する望ましい選択性を達成することができることが示されている。更に例えば前述のように、ＱＥＩＩ溶液中のＢＰＳＧ：ＤＡＲＧのエッチング比は、約３：１〜約７：１の範囲である。
【００７０】
更に前記データに示されるように、熱処理後のエッチング速度の熱処理前のエッチング速度に対する低下が、実質的に各場合について示されている。各々の場合、熱処理後のエッチング速度は常に熱処理前のエッチング速度の２０％未満である。殆どの場合、熱処理後のエッチング速度は、熱処理前のエッチング速度の１５％未満である。更に多くの場合、熱処理後のエッチング速度は、熱処理前のエッチング速度の５％未満である。
【００７１】
本願明細書に引用された全ての特許および参考文献は、その各々が個別に組入れられるのと同様にその全体が組入れられている。本発明は、例証的態様を参照して説明されているが、これは限定の意味で構成されることを意図してない。先に記したように、当業者は、様々な他の例証的用途が、エッチング速度特性が低下された反射防止コーティング材料がこのような用途における利益を提供するように、本願明細書に説明されたような熱処理された反射防止コーティング材層を利用することができることを理解するであろう。本発明の態様に加え、例証的態様の様々な変更は、本説明を参照して当業者には明らかであろう。
【図面の簡単な説明】
【図１】 図１は、本発明に従いそのエッチング速度を低下するための無機の反射防止コーティング材層の熱処理を含む製作法の概略を示す。
【図２】 図２は、本発明に従いそのエッチング速度を低下するための無機の反射防止コーティング材層の熱処理を含む製作法の概略を示す。
【図３】 図３は、本発明に従いそのエッチング速度を低下するための無機の反射防止コーティング材層の熱処理を含む製作法の概略を示す。
【図４】 図４は、本発明に従いそのエッチング速度を低下するための無機の反射防止コーティング材層の熱処理を含む製作法の概略を示す。
【図５】 図５は、本発明に従いそのエッチング速度を低下するための無機の反射防止コーティング材層の熱処理を含む製作法の概略を示す。
【図６】 図６は、本発明に従いそのエッチング速度を低下するための無機の反射防止コーティング材層の熱処理を含む製作法の概略を示す。
Claims (21)
- 下記の工程を含む、集積回路の製作において反射防止コーティング材層を形成する方法：表面を有する基板アセンブリを与える工程；
基板アセンブリ表面上に無機の反射防止コーティング材層を与える工程であって、ここで該無機の反射防止コーティング材層が、エッチング液に晒された場合にエッチング速度を有し、かつシリコンオキシニトリドを含む工程；
無機の反射防止コーティング材層の上にレジスト材料を与える工程；
無機の反射防止コーティング材層の露出した領域および無機の反射防止コーティング材層の露出していない領域を生じるようにレジスト材の層をパターン化する工程；
無機の反射防止コーティング材層の露出した領域を取り除く工程；
レジスト材のパターン化された層を取り除く工程；および
取り除かれなかった領域の前記基板アセンブリ上に与えられる無機の反射防止コーティング材層を、温度約４００℃〜約１１００℃の範囲で熱処理する工程であって、ここで熱処理した反射防止コーティング材層が、エッチング液に晒された場合に約１６Å／分未満のエッチング速度又は熱処理される前の無機の反射防止コーティング材層のエッチング速度の約２０％未満を有する工程。 - 前記熱処理した反射防止コーティング材層が、エッチング液に晒された場合に約１０Å／分未満のエッチング速度を有する、請求項１の方法。
- 前記熱処理した反射防止コーティング材層が、エッチング液に晒された場合に約５Å／分未満のエッチング速度を有する、請求項２の方法。
- 前記熱処理した反射防止コーティング材層のエッチング速度が、熱処理される前の無機の反射防止コーティング材層のエッチング速度の約１５％未満である、請求項１の方法。
- 前記熱処理した反射防止コーティング材層のエッチング速度が、熱処理される前の無機の反射防止コーティング材層のエッチング速度の約５％未満である、請求項４の方法。
- 前記無機の反射防止コーティング材層が、ＳｉxＯyＮz：Ｈである（式中、ｘは約０．３９〜約０．６５の範囲であり、ｙは０．２５〜約０．５６の範囲であり、かつｚは約０．
０５〜約０．１４の範囲である。）、請求項１〜５のいずれかの方法。 - 前記無機の反射防止コーティング材層が、厚さ約１００Å〜約１０００Åの範囲を有し、かつ前記無機の反射防止コーティング材層の熱処理が、無機の反射防止コーティング材層の温度約４００℃〜約１０５０℃の範囲で、時間約１５分〜約４５分での加熱炉アニーリングを含む、請求項１〜６のいずれかの方法。
- 前記無機の反射防止コーティング材層が、厚さ約１００Å〜約１０００Åの範囲を有し、かつ無機の反射防止コーティング材層の熱処理が、無機の反射防止コーティング材層に、急速熱アニーリングを、温度約５００℃〜約１１００℃の範囲で、時間約１秒〜約３分の範囲で施すことを含む、請求項１〜６のいずれかの方法。
- 前記無機の反射防止コーティング材層の熱処理が、無機の反射防止コーティング材層に、急速加熱窒化アニーリングを、窒素含有雰囲気中で、温度約８００℃〜約１０５０℃の範囲で、時間約１秒〜約６０秒の範囲で施すことを含む、請求項１〜６のいずれかの方法。
- 前記エッチング液が、フッ化水素酸含有エッチング液並びにフッ素塩および無機酸を含有するエッチング液組成物の１種を含む、請求項１〜９のいずれかの方法。
- 前記エッチング液が脱イオン水：ＨＦの１００：１溶液である、請求項１０の方法。
- 更に、レジスト材層をパターン化する前に、それらの光学的特性を変更するために、無機の反射防止コーティング材層をアニーリングする工程を含む、請求項１の方法。
- 無機の反射防止コーティング材層の露出された領域に生じるレジスト材層のパターン化が、基板アセンブリ中に少なくともひとつの開口部を定義し、ここで無機の反射防止コーティング材層の露出された領域の除去が、そこに少なくともひとつの開口部を生じる基板アセンブリのエッチングを含み、かつ更にこの方法が下記の工程を含む、請求項１の方法：反射防止コーティング材層の下側の基板アセンブリの領域が取り除かれるように、基板アセンブリをエッチングする工程。
- 更に、基板アセンブリのエッチングが、基板アセンブリの開口部を超えて拡大している反射防止コーティング材層の張出し領域を生じ、かつ更に開口部の充填が、完全に開口部を物質で充填する前に、張出し領域間に物質が形成され、空隙が開口部に形成されることを含む、請求項１３の方法。
- エッチングされた基板アセンブリが、ＢＰＳＧを含み、かつ更にここでエッチング液を用いるＢＰＳＧ：反射防止コーティング材層の間のエッチング速度の比が少なくとも約３：１である、請求項１３の方法。
- エッチングされた基板アセンブリが、ＴＥＯＳを含み、かつ更にここでエッチング液を用いるＴＥＯＳ：反射防止コーティング材層の間のエッチング速度の比が少なくとも約３：１である、請求項１３の方法。
- エッチング液に晒された場合のＢＰＳＧ：反射防止コーティング材層のエッチング速度の比が、少なくとも約２０：１である、請求項１５の方法。
- エッチング液に晒された場合のＢＰＳＧ：反射防止コーティング材層のエッチング速度の比が、少なくとも約１００：１である、請求項１５の方法。
- エッチング液が、フッ化水素酸含有エッチング液の１種である、請求項１５、１７及び１８の何れか１項に記載の方法。
- エッチング液が脱イオン水：ＨＦの１００：１溶液である、請求項１５、１７〜１９の何れか１項に記載の方法。
- エッチング液に晒された場合のＴＥＯＳ：反射防止コーティング材層のエッチング速度の比が、少なくとも約１０：１である、請求項１６の方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/299,357 | 1999-04-26 | ||
| US09/299,357 US6444588B1 (en) | 1999-04-26 | 1999-04-26 | Anti-reflective coatings and methods regarding same |
| PCT/US2000/011149 WO2000065639A1 (en) | 1999-04-26 | 2000-04-25 | Anti-reflective coatings and methods regarding same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002543586A JP2002543586A (ja) | 2002-12-17 |
| JP4397126B2 true JP4397126B2 (ja) | 2010-01-13 |
Family
ID=23154432
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000614488A Expired - Fee Related JP4397126B2 (ja) | 1999-04-26 | 2000-04-25 | 反射防止コーティング材層形成方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6444588B1 (ja) |
| EP (1) | EP1177574B1 (ja) |
| JP (1) | JP4397126B2 (ja) |
| KR (1) | KR100612593B1 (ja) |
| AU (1) | AU4663800A (ja) |
| DE (1) | DE60044969D1 (ja) |
| WO (1) | WO2000065639A1 (ja) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6121133A (en) | 1997-08-22 | 2000-09-19 | Micron Technology, Inc. | Isolation using an antireflective coating |
| US6294459B1 (en) | 1998-09-03 | 2001-09-25 | Micron Technology, Inc. | Anti-reflective coatings and methods for forming and using same |
| US6255717B1 (en) * | 1998-11-25 | 2001-07-03 | Advanced Micro Devices, Inc. | Shallow trench isolation using antireflection layer |
| US7061075B1 (en) | 1998-11-25 | 2006-06-13 | Advanced Micro Devices, Inc. | Shallow trench isolation using antireflection layer |
| US6821883B1 (en) | 1998-11-25 | 2004-11-23 | Advanced Micro Devices, Inc. | Shallow trench isolation using antireflection layer |
| US7125783B2 (en) * | 2001-04-18 | 2006-10-24 | Integrated Device Technology, Inc. | Dielectric anti-reflective coating surface treatment to prevent defect generation in associated wet clean |
| US6743726B2 (en) * | 2002-07-11 | 2004-06-01 | Promos Technologies, Inc. | Method for etching a trench through an anti-reflective coating |
| DE10301291B3 (de) * | 2003-01-15 | 2004-08-26 | Infineon Technologies Ag | Verfahren zum Einbringen von eine unterschiedliche Dimensionierung aufweisenden Strukturen in ein Substrat |
| US20050044894A1 (en) * | 2003-08-29 | 2005-03-03 | Douglas Nelson | Deposition of silica coatings on a substrate |
| JP5162131B2 (ja) * | 2003-10-28 | 2013-03-13 | サッチェム， インコーポレイテッド | 洗浄溶液およびエッチング液、ならびにそれらを用いる方法 |
| US7507521B2 (en) * | 2004-08-09 | 2009-03-24 | Intel Corporation | Silicon based optically degraded arc for lithographic patterning |
| US7687225B2 (en) * | 2004-09-29 | 2010-03-30 | Intel Corporation | Optical coatings |
| KR20060039571A (ko) * | 2004-11-03 | 2006-05-09 | 동부일렉트로닉스 주식회사 | 금속 배선 형성 방법 |
| US7651955B2 (en) * | 2005-06-21 | 2010-01-26 | Applied Materials, Inc. | Method for forming silicon-containing materials during a photoexcitation deposition process |
| US7576361B2 (en) * | 2005-08-03 | 2009-08-18 | Aptina Imaging Corporation | Backside silicon wafer design reducing image artifacts from infrared radiation |
| JP4640047B2 (ja) * | 2005-08-30 | 2011-03-02 | 沖電気工業株式会社 | エッチング方法、金属膜構造体の製造方法およびエッチング構造体 |
| US7842596B2 (en) * | 2007-05-07 | 2010-11-30 | Georgia Tech Research Corporation | Method for formation of high quality back contact with screen-printed local back surface field |
| US20090286349A1 (en) * | 2008-05-13 | 2009-11-19 | Georgia Tech Research Corporation | Solar cell spin-on based process for simultaneous diffusion and passivation |
| KR100950930B1 (ko) | 2009-05-22 | 2010-04-01 | 동국대학교 산학협력단 | 태양전지 셀의 반사방지막 제조 장치 및 방법 |
Family Cites Families (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5690525A (en) | 1979-11-28 | 1981-07-22 | Fujitsu Ltd | Manufacture of semiconductor device |
| US4451969A (en) * | 1983-01-10 | 1984-06-05 | Mobil Solar Energy Corporation | Method of fabricating solar cells |
| JPS6159820A (ja) | 1984-08-31 | 1986-03-27 | Fujitsu Ltd | 半導体装置の製造方法 |
| US4764248A (en) | 1987-04-13 | 1988-08-16 | Cypress Semiconductor Corporation | Rapid thermal nitridized oxide locos process |
| JPH0752673B2 (ja) | 1989-01-18 | 1995-06-05 | シャープ株式会社 | 薄膜ｅｌ素子 |
| US4921572A (en) * | 1989-05-04 | 1990-05-01 | Olin Corporation | Etchant solutions containing hydrogen fluoride and a polyammonium fluoride salt |
| JPH03101147A (ja) | 1989-09-13 | 1991-04-25 | Toshiba Corp | 半導体装置の製造方法 |
| DE3941797A1 (de) | 1989-12-19 | 1991-06-20 | Leybold Ag | Belag, bestehend aus einem optisch wirkenden schichtsystem, fuer substrate, wobei das schichtsystem insbesondere eine hohe antireflexwirkung aufweist, und verfahren zur herstellung des belags |
| US5677111A (en) | 1991-12-20 | 1997-10-14 | Sony Corporation | Process for production of micropattern utilizing antireflection film |
| US5472827A (en) | 1991-12-30 | 1995-12-05 | Sony Corporation | Method of forming a resist pattern using an anti-reflective layer |
| US5270241A (en) | 1992-03-13 | 1993-12-14 | Micron Technology, Inc. | Optimized container stacked capacitor DRAM cell utilizing sacrificial oxide deposition and chemical mechanical polishing |
| DE4231312C2 (de) | 1992-09-18 | 1996-10-02 | Siemens Ag | Antireflexschicht und Verfahren zur lithografischen Strukturierung einer Schicht |
| US5378659A (en) | 1993-07-06 | 1995-01-03 | Motorola Inc. | Method and structure for forming an integrated circuit pattern on a semiconductor substrate |
| US5580815A (en) | 1993-08-12 | 1996-12-03 | Motorola Inc. | Process for forming field isolation and a structure over a semiconductor substrate |
| JP3101147B2 (ja) | 1994-05-02 | 2000-10-23 | シャープ株式会社 | 複写機 |
| US5441914A (en) | 1994-05-02 | 1995-08-15 | Motorola Inc. | Method of forming conductive interconnect structure |
| US5374585A (en) | 1994-05-09 | 1994-12-20 | Motorola, Inc. | Process for forming field isolation |
| US5418019A (en) | 1994-05-25 | 1995-05-23 | Georgia Tech Research Corporation | Method for low temperature plasma enhanced chemical vapor deposition (PECVD) of an oxide and nitride antireflection coating on silicon |
| JPH0831812A (ja) | 1994-07-15 | 1996-02-02 | Sony Corp | 半導体装置の素子分離領域の形成方法 |
| JPH0831811A (ja) | 1994-07-15 | 1996-02-02 | Sony Corp | 半導体装置の素子分離領域の形成方法 |
| US5510271A (en) | 1994-09-09 | 1996-04-23 | Georgia Tech Research Corporation | Processes for producing low cost, high efficiency silicon solar cells |
| US5710067A (en) | 1995-06-07 | 1998-01-20 | Advanced Micro Devices, Inc. | Silicon oxime film |
| JPH09134914A (ja) | 1995-11-08 | 1997-05-20 | Oki Electric Ind Co Ltd | 素子分離領域の形成方法 |
| US5716535A (en) * | 1996-03-05 | 1998-02-10 | Micron Technology, Inc. | Methods and etchants for etching oxides of silicon with low selectivity |
| US6127262A (en) | 1996-06-28 | 2000-10-03 | Applied Materials, Inc. | Method and apparatus for depositing an etch stop layer |
| US5994217A (en) | 1996-12-16 | 1999-11-30 | Chartered Semiconductor Manufacturing Ltd. | Post metallization stress relief annealing heat treatment for ARC TiN over aluminum layers |
| US5796151A (en) | 1996-12-19 | 1998-08-18 | Texas Instruments Incorporated | Semiconductor stack having a dielectric sidewall for prevention of oxidation of tungsten in tungsten capped poly-silicon gate electrodes |
| US5886391A (en) | 1997-04-18 | 1999-03-23 | Micron Technology, Inc. | Antireflective structure |
| US6121133A (en) | 1997-08-22 | 2000-09-19 | Micron Technology, Inc. | Isolation using an antireflective coating |
| US6117741A (en) * | 1998-01-09 | 2000-09-12 | Texas Instruments Incorporated | Method of forming a transistor having an improved sidewall gate structure |
| US6274292B1 (en) | 1998-02-25 | 2001-08-14 | Micron Technology, Inc. | Semiconductor processing methods |
| US6103456A (en) | 1998-07-22 | 2000-08-15 | Siemens Aktiengesellschaft | Prevention of photoresist poisoning from dielectric antireflective coating in semiconductor fabrication |
| US6124178A (en) | 1999-08-26 | 2000-09-26 | Mosel Vitelic, Inc. | Method of manufacturing MOSFET devices |
-
1999
- 1999-04-26 US US09/299,357 patent/US6444588B1/en not_active Expired - Lifetime
-
2000
- 2000-04-25 KR KR1020017011534A patent/KR100612593B1/ko not_active IP Right Cessation
- 2000-04-25 DE DE60044969T patent/DE60044969D1/de not_active Expired - Lifetime
- 2000-04-25 JP JP2000614488A patent/JP4397126B2/ja not_active Expired - Fee Related
- 2000-04-25 EP EP00928389A patent/EP1177574B1/en not_active Expired - Lifetime
- 2000-04-25 AU AU46638/00A patent/AU4663800A/en not_active Abandoned
- 2000-04-25 WO PCT/US2000/011149 patent/WO2000065639A1/en active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| EP1177574A1 (en) | 2002-02-06 |
| EP1177574B1 (en) | 2010-09-15 |
| KR20010104377A (ko) | 2001-11-24 |
| AU4663800A (en) | 2000-11-10 |
| DE60044969D1 (de) | 2010-10-28 |
| KR100612593B1 (ko) | 2006-08-17 |
| WO2000065639A1 (en) | 2000-11-02 |
| JP2002543586A (ja) | 2002-12-17 |
| US6444588B1 (en) | 2002-09-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4397126B2 (ja) | 反射防止コーティング材層形成方法 | |
| US6541843B2 (en) | Anti-reflective coatings and methods for forming and using same | |
| US6207583B1 (en) | Photoresist ashing process for organic and inorganic polymer dielectric materials | |
| US6277752B1 (en) | Multiple etch method for forming residue free patterned hard mask layer | |
| US7078351B2 (en) | Photoresist intensive patterning and processing | |
| US6025273A (en) | Method for etching reliable small contact holes with improved profiles for semiconductor integrated circuits using a carbon doped hard mask | |
| EP1050074B1 (en) | Anisotropic etching of organic-containing insulating layers | |
| US20030129539A1 (en) | Bi-layer photoresist dry development and reactive ion etch method | |
| US20030134231A1 (en) | Bi-layer photoresist dry development and reactive ion etch method | |
| US6620745B2 (en) | Method for forming a blocking layer | |
| US6787455B2 (en) | Bi-layer photoresist method for forming high resolution semiconductor features | |
| US20010005635A1 (en) | Ashing method and method of producing wired device | |
| JPH1092742A (ja) | ゲルマニウムを含有する反射防止用の組成物及びそれを用いたパターン形成方法 | |
| KR100332109B1 (ko) | 반도체 소자의 비아홀 형성 방법 | |
| US6673695B1 (en) | STI scheme to prevent fox recess during pre-CMP HF dip | |
| US20020197835A1 (en) | Anti-reflective coating and methods of making the same | |
| US7199060B2 (en) | Method for patterning dielectric layers on semiconductor substrates | |
| JPH11243080A (ja) | 半導体基板のエッチング方法 | |
| JPH10189731A (ja) | コンタクトホール形成方法 | |
| JP2001176788A (ja) | パターン形成方法および半導体装置 | |
| KR100361572B1 (ko) | 반도체 소자의 접촉 구조 형성 방법 | |
| KR100249012B1 (ko) | 반도체장치의 콘택홀 형성방법 | |
| KR0151014B1 (ko) | 반도체 소자 미세패턴 형성방법 | |
| KR100244269B1 (ko) | 커패시터의 제조 방법 | |
| KR20010045420A (ko) | 반도체 소자의 층간절연막 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050506 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080624 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080924 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090721 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090825 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090929 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091020 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121030 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131030 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |