JPH0831812A - 半導体装置の素子分離領域の形成方法 - Google Patents
半導体装置の素子分離領域の形成方法Info
- Publication number
- JPH0831812A JPH0831812A JP16426394A JP16426394A JPH0831812A JP H0831812 A JPH0831812 A JP H0831812A JP 16426394 A JP16426394 A JP 16426394A JP 16426394 A JP16426394 A JP 16426394A JP H0831812 A JPH0831812 A JP H0831812A
- Authority
- JP
- Japan
- Prior art keywords
- film
- resist
- locos
- forming
- antireflection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】
【目的】 レジスト膜での定在波効果を低減し、高精度
なパターン幅のＬＯＣＯＳを形成することができ、しか
もＬＯＣＯＳのエッジ部に発生する応力を緩和すること
ができる半導体装置の素子分離領域の形成方法を提供す
ること。 【構成】 半導体基板１０の表面に、反射防止膜１２を
形成し、この反射防止膜１２の上に、酸化防止膜１４を
形成し、酸化防止膜１４の上にレジスト膜１６を塗布
し、このレジスト膜１６を、素子分離領域２０のパター
ンでフォトリソグラフィー加工し、このレジスト膜２０
を用いて、酸化防止膜１４および反射防止膜１２をエッ
チング加工し、レジスト膜１６を除去し、酸化防止膜１
４で覆われていない半導体基板の表面を熱酸化して素子
分離領域を形成する。
なパターン幅のＬＯＣＯＳを形成することができ、しか
もＬＯＣＯＳのエッジ部に発生する応力を緩和すること
ができる半導体装置の素子分離領域の形成方法を提供す
ること。 【構成】 半導体基板１０の表面に、反射防止膜１２を
形成し、この反射防止膜１２の上に、酸化防止膜１４を
形成し、酸化防止膜１４の上にレジスト膜１６を塗布
し、このレジスト膜１６を、素子分離領域２０のパター
ンでフォトリソグラフィー加工し、このレジスト膜２０
を用いて、酸化防止膜１４および反射防止膜１２をエッ
チング加工し、レジスト膜１６を除去し、酸化防止膜１
４で覆われていない半導体基板の表面を熱酸化して素子
分離領域を形成する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の素子分離
領域の形成方法に係り、さらに詳しくは、反射防止膜を
利用して微細パターンの素子分離領域（ＬＯＣＯＳ）を
形成することが可能なＬＯＣＯＳの形成方法に関する。
領域の形成方法に係り、さらに詳しくは、反射防止膜を
利用して微細パターンの素子分離領域（ＬＯＣＯＳ）を
形成することが可能なＬＯＣＯＳの形成方法に関する。
【０００２】
【従来の技術】半導体装置の製造プロセスにおいて、Ｌ
ＯＣＯＳを形成する技術は不可欠である。ＬＯＣＯＳを
形成するには、半導体基板の表面に、パッド酸化膜を形
成した後、その表面に、酸化防止膜としての窒化シリコ
ン膜をＣＶＤなどで成膜する。その後、その窒化シリコ
ン膜の上にレジスト膜を成膜し、このレジスト膜をフォ
トリソグラフィー技術により、ＬＯＣＯＳの形成パター
ンに加工する。
ＯＣＯＳを形成する技術は不可欠である。ＬＯＣＯＳを
形成するには、半導体基板の表面に、パッド酸化膜を形
成した後、その表面に、酸化防止膜としての窒化シリコ
ン膜をＣＶＤなどで成膜する。その後、その窒化シリコ
ン膜の上にレジスト膜を成膜し、このレジスト膜をフォ
トリソグラフィー技術により、ＬＯＣＯＳの形成パター
ンに加工する。
【０００３】その後、レジスト膜を用いて窒化シリコン
膜を所定パターンにエッチング加工し、レジスト膜を除
去した後、半導体基板の表面を熱処理し、窒化シリコン
膜で覆われていない半導体基板の表面に酸化シリコン膜
を成長させ、所定パターンのＬＯＣＯＳを得る。その
後、窒化シリコン膜を除去する。このようにして酸化シ
リコン膜で構成される素子分離領域を形成する方法を、
ＬＯＣＯＳ酸化法と称する。
膜を所定パターンにエッチング加工し、レジスト膜を除
去した後、半導体基板の表面を熱処理し、窒化シリコン
膜で覆われていない半導体基板の表面に酸化シリコン膜
を成長させ、所定パターンのＬＯＣＯＳを得る。その
後、窒化シリコン膜を除去する。このようにして酸化シ
リコン膜で構成される素子分離領域を形成する方法を、
ＬＯＣＯＳ酸化法と称する。
【０００４】一方、デザインルールの縮小に伴い、光リ
ソグラフィにおける露光波長は、ｇ線（４３６ｎｍ）、
ｉ線（３６５ｎｍ）、ＫｒＦエキシマレーザ（２４８ｎ
ｍ）と短波長化されてきた。露光波長の短波長化に伴
い、図４に示すように、レジスト膜２へ入射する入射光
と、その入射光によるレジスト膜２と下地基板４との界
面からの反射光とが、レジスト中で干渉を起こす、いわ
ゆる定在波効果が顕著な問題となる。
ソグラフィにおける露光波長は、ｇ線（４３６ｎｍ）、
ｉ線（３６５ｎｍ）、ＫｒＦエキシマレーザ（２４８ｎ
ｍ）と短波長化されてきた。露光波長の短波長化に伴
い、図４に示すように、レジスト膜２へ入射する入射光
と、その入射光によるレジスト膜２と下地基板４との界
面からの反射光とが、レジスト中で干渉を起こす、いわ
ゆる定在波効果が顕著な問題となる。
【０００５】露光波長の短波長化において、定在波効果
が顕著になる原因は、多重干渉の周期が小さくなること
と、基板反射率が高くなることに起因している。図５に
示すように、ｇ線からＫｒＦエキシマへと露光波長の短
波長化に伴い、レジスト膜厚の変化による線幅の変動は
大きくなる。これは多重干渉（定在波効果）の影響が大
きくなるためである。
が顕著になる原因は、多重干渉の周期が小さくなること
と、基板反射率が高くなることに起因している。図５に
示すように、ｇ線からＫｒＦエキシマへと露光波長の短
波長化に伴い、レジスト膜厚の変化による線幅の変動は
大きくなる。これは多重干渉（定在波効果）の影響が大
きくなるためである。
【０００６】
【発明が解決しようとする課題】ＬＯＣＯＳの形成にお
いても、微細パターンのＬＯＣＯＳの形成が要求され、
露光波長の短波長化に伴い、レジスト膜での定在波効果
の影響が大きくなってきた。
いても、微細パターンのＬＯＣＯＳの形成が要求され、
露光波長の短波長化に伴い、レジスト膜での定在波効果
の影響が大きくなってきた。
【０００７】すなわち、ＬＯＣＯＳ酸化法において、Ｓ
ｉ3 Ｎ4 膜などの酸化防止膜上のレジスト膜にパターン
を形成する際、下地膜厚およびレジスト膜厚の不均一性
により、レジスト内定在波効果が変動し、ウェハ内で、
レジスト膜の線幅変動が生じてしまうという問題があっ
た。
ｉ3 Ｎ4 膜などの酸化防止膜上のレジスト膜にパターン
を形成する際、下地膜厚およびレジスト膜厚の不均一性
により、レジスト内定在波効果が変動し、ウェハ内で、
レジスト膜の線幅変動が生じてしまうという問題があっ
た。
【０００８】レジスト膜の線幅変動が生じると、それに
基づき加工されるＳｉ3 Ｎ4 膜などの酸化防止膜の線幅
が変動し、結果的にＬＯＣＯＳのパターン幅が変動する
などの課題を有している。本発明は、このような実状に
鑑みてなされ、レジスト膜での定在波効果を低減し、高
精度なパターン幅のＬＯＣＯＳを形成することができ、
しかもＬＯＣＯＳのエッジ部に発生する応力を緩和する
ことができる半導体装置の素子分離領域の形成方法を提
供することを目的とする。
基づき加工されるＳｉ3 Ｎ4 膜などの酸化防止膜の線幅
が変動し、結果的にＬＯＣＯＳのパターン幅が変動する
などの課題を有している。本発明は、このような実状に
鑑みてなされ、レジスト膜での定在波効果を低減し、高
精度なパターン幅のＬＯＣＯＳを形成することができ、
しかもＬＯＣＯＳのエッジ部に発生する応力を緩和する
ことができる半導体装置の素子分離領域の形成方法を提
供することを目的とする。
【０００９】
【課題を解決するための手段】上記目的を達成するため
に、本発明に係る半導体装置の素子分離領域の形成方法
は、半導体基板の表面に、反射防止膜を形成する工程
と、この反射防止膜の上に、酸化防止膜を形成する工程
と、酸化防止膜の上にレジスト膜を塗布し、このレジス
ト膜を、素子分離領域のパターンでフォトリソグラフィ
ー加工する工程と、このレジスト膜を用いて、上記酸化
防止膜および反射防止膜をエッチング加工する工程と、
上記レジスト膜を除去し、酸化防止膜で覆われていない
半導体基板の表面を熱酸化して素子分離領域を形成する
工程とを有する。
に、本発明に係る半導体装置の素子分離領域の形成方法
は、半導体基板の表面に、反射防止膜を形成する工程
と、この反射防止膜の上に、酸化防止膜を形成する工程
と、酸化防止膜の上にレジスト膜を塗布し、このレジス
ト膜を、素子分離領域のパターンでフォトリソグラフィ
ー加工する工程と、このレジスト膜を用いて、上記酸化
防止膜および反射防止膜をエッチング加工する工程と、
上記レジスト膜を除去し、酸化防止膜で覆われていない
半導体基板の表面を熱酸化して素子分離領域を形成する
工程とを有する。
【００１０】上記酸化防止膜が窒化シリコン膜であり、
上記反射防止膜が水素を含む酸窒化シリコン膜で構成さ
れることが好ましい。上記反射防止膜の光学定数および
膜厚は、上記レジスト膜のフォトリソグラフィー加工時
のレジスト膜内での定在波効果が最小になるように決定
される。
上記反射防止膜が水素を含む酸窒化シリコン膜で構成さ
れることが好ましい。上記反射防止膜の光学定数および
膜厚は、上記レジスト膜のフォトリソグラフィー加工時
のレジスト膜内での定在波効果が最小になるように決定
される。
【００１１】上記反射防止膜の屈折率（ｎ）が２．０〜
２．１、消衰係数（ｋ）が０．３８〜０．５８、膜厚
（ｄ）が０．０４〜０．０４６μm であり、上記酸化防
止膜の膜厚が約１８０〜２２０ｎｍであることが好まし
い。反射防止膜としては、たとえば水素を含む酸窒化シ
リコン膜（ＳｉＯX ＮY ：Ｈ）、ＳｉＣ、Ｓｉx Ｎy 、
非晶質カーボンなど、好ましくはＳｉＯX ＮY ：Ｈが用
いられる。ＳｉＯX ＮY ：Ｈは、その成膜条件を変化さ
せることにより光学定数を幅広く変化させることができ
る（化学的非量論的組成によりその光学定数を制御する
ことができる）ので、最適な反射防止効果が得られる反
射防止膜を得易いので好ましい。
２．１、消衰係数（ｋ）が０．３８〜０．５８、膜厚
（ｄ）が０．０４〜０．０４６μm であり、上記酸化防
止膜の膜厚が約１８０〜２２０ｎｍであることが好まし
い。反射防止膜としては、たとえば水素を含む酸窒化シ
リコン膜（ＳｉＯX ＮY ：Ｈ）、ＳｉＣ、Ｓｉx Ｎy 、
非晶質カーボンなど、好ましくはＳｉＯX ＮY ：Ｈが用
いられる。ＳｉＯX ＮY ：Ｈは、その成膜条件を変化さ
せることにより光学定数を幅広く変化させることができ
る（化学的非量論的組成によりその光学定数を制御する
ことができる）ので、最適な反射防止効果が得られる反
射防止膜を得易いので好ましい。
【００１２】
【作用】本発明では、半導体基板の表面に、反射防止
膜、酸化防止膜およびレジスト膜を、この順で成膜し、
レジスト膜をフォトリソグラフィー加工する。その際
に、反射防止膜の膜厚および光学定数が、定在波効果を
最小にするように設定してあるので、酸化防止膜および
レジスト膜の膜厚の不均一に拘らず、レジスト膜の線幅
変動が生じ難い。したがって、レジスト膜に基づきエッ
チング加工される酸化防止膜の線幅が変動することがな
くなり、結果的にＬＯＣＯＳのパターン幅を高精度に制
御することができる。
膜、酸化防止膜およびレジスト膜を、この順で成膜し、
レジスト膜をフォトリソグラフィー加工する。その際
に、反射防止膜の膜厚および光学定数が、定在波効果を
最小にするように設定してあるので、酸化防止膜および
レジスト膜の膜厚の不均一に拘らず、レジスト膜の線幅
変動が生じ難い。したがって、レジスト膜に基づきエッ
チング加工される酸化防止膜の線幅が変動することがな
くなり、結果的にＬＯＣＯＳのパターン幅を高精度に制
御することができる。
【００１３】
【実施例】以下、本発明に係る半導体装置の素子分離領
域の形成方法を、図面に示す実施例に基づき、詳細に説
明する。図１（Ａ）に示すように、本発明の一実施例で
は、半導体基板１０の上に、ＣＶＤ法あるいはプラズマ
ＣＶＤ法により、反射防止膜１２を形成する。半導体基
板１０としては、たとえば単結晶シリコン基板を用い
る。反射防止膜１２としては、たとえばＳｉＯx Ｎy ：
Ｈ膜を用いる。
域の形成方法を、図面に示す実施例に基づき、詳細に説
明する。図１（Ａ）に示すように、本発明の一実施例で
は、半導体基板１０の上に、ＣＶＤ法あるいはプラズマ
ＣＶＤ法により、反射防止膜１２を形成する。半導体基
板１０としては、たとえば単結晶シリコン基板を用い
る。反射防止膜１２としては、たとえばＳｉＯx Ｎy ：
Ｈ膜を用いる。
【００１４】次に、反射防止膜１２の上に、ＣＶＤ法に
より、Ｓｉ3 Ｎ4 膜で構成される酸化防止膜１４を成膜
する。酸化防止膜１４の上には、図１（Ｂ）に示すよう
に、レジスト膜１６が成膜される。レジスト膜１６は、
素子分離領域（ＬＯＣＯＳ）を形成すべきパターン１８
に、フォトリソグラフィー加工される。露光時の光とし
ては、たとえばＫｒＦエキシマレーザが用いられる。
より、Ｓｉ3 Ｎ4 膜で構成される酸化防止膜１４を成膜
する。酸化防止膜１４の上には、図１（Ｂ）に示すよう
に、レジスト膜１６が成膜される。レジスト膜１６は、
素子分離領域（ＬＯＣＯＳ）を形成すべきパターン１８
に、フォトリソグラフィー加工される。露光時の光とし
ては、たとえばＫｒＦエキシマレーザが用いられる。
【００１５】レジスト膜１８をフォトリソグラフィー加
工する際に、露光時の定在波効果を最小にするために、
反射防止膜１２の最適条件を求めた。Ｓｉ3 Ｎ4 膜で構
成される酸化防止膜１４の膜厚を２００ｎｍとし、レジ
スト膜１６の平均膜厚を０．５μm とし、ＫｒＦエキシ
マレーザ（波長２４８ｎｍ）を用い、シミュレーション
により、定在波の振幅を２％以内に抑えることのできる
条件を求めた。結果を図３に示す。
工する際に、露光時の定在波効果を最小にするために、
反射防止膜１２の最適条件を求めた。Ｓｉ3 Ｎ4 膜で構
成される酸化防止膜１４の膜厚を２００ｎｍとし、レジ
スト膜１６の平均膜厚を０．５μm とし、ＫｒＦエキシ
マレーザ（波長２４８ｎｍ）を用い、シミュレーション
により、定在波の振幅を２％以内に抑えることのできる
条件を求めた。結果を図３に示す。
【００１６】反射防止膜１２の膜厚をｄとし、屈折率を
ｎとし、消衰係数をｋとすると、図３に示す結果から、
ｎ，ｋ，ｄの組合せは、以下のようになる。 （ｎ，ｋ，ｄ）＝（2.O 〜 2.1, 0.2〜0.25, 0.104〜0.106 μｍ） また、同様にして、定在波の振幅を３％以内に抑えるこ
とのできる条件を求めた結果を以下に示す。
ｎとし、消衰係数をｋとすると、図３に示す結果から、
ｎ，ｋ，ｄの組合せは、以下のようになる。 （ｎ，ｋ，ｄ）＝（2.O 〜 2.1, 0.2〜0.25, 0.104〜0.106 μｍ） また、同様にして、定在波の振幅を３％以内に抑えるこ
とのできる条件を求めた結果を以下に示す。
【００１７】第１の解 （ｎ，ｋ，ｄ）＝（2.O 〜 2.1, 0.17 〜0.3, 0.102 〜0.109 μｍ） 第２の解 （ｎ，ｋ，ｄ）＝（2.O 〜 2.1, 0.13 〜0.18, 0.168〜0.172 μｍ） また、同様にして、定在波の振幅を４％以内に抑えるこ
とのできる条件を求めた結果を以下に示す。
とのできる条件を求めた結果を以下に示す。
【００１８】第１の解 （ｎ，ｋ，ｄ）＝（2.O 〜 2.1, 0.15 〜0.32, 0.101〜0.111 μｍ） 第２の解 （ｎ，ｋ，ｄ）＝（2.O 〜 2.1, 0.11 〜0.22, 0.162〜0.174 μｍ） 第３の解 （ｎ，ｋ，ｄ）＝（2.O 〜 2.1, 0.38 〜0.58, 0.04 〜0.046 μｍ） 応力集中、バーズビークを考慮した場合、”ｄ”μｍ厚
のＳｉＯX ＮY ：Ｈをパッド酸化膜の代わりに配置する
と、０．４×ｄμｍ厚のパッド酸化膜を置いた場合と同
等の応力、バーズビークが発生すると考えられる。よっ
て、上記〜の条件のＳｉＯX ＮY ：Ｈは、それぞ
れ、下記膜厚のＳｉ3 Ｎ4 膜と組み合わせることが適当
である。
のＳｉＯX ＮY ：Ｈをパッド酸化膜の代わりに配置する
と、０．４×ｄμｍ厚のパッド酸化膜を置いた場合と同
等の応力、バーズビークが発生すると考えられる。よっ
て、上記〜の条件のＳｉＯX ＮY ：Ｈは、それぞ
れ、下記膜厚のＳｉ3 Ｎ4 膜と組み合わせることが適当
である。
【００１９】上記、、の条件の反射防止膜では、
Ｓｉ3 Ｎ4 膜から成る酸化防止膜は、ＬＯＣＯＳ形成時
の応力緩和およびバーズビークの観点から、３００〜５
００ｎｍの膜厚であることが適当である。上記の条件
の反射防止膜では、Ｓｉ3 Ｎ4 膜から成る酸化防止膜
は、ＬＯＣＯＳ形成時の応力緩和およびバーズビークの
観点から、５００〜８５０ｎｍの膜厚であることが適当
である。
Ｓｉ3 Ｎ4 膜から成る酸化防止膜は、ＬＯＣＯＳ形成時
の応力緩和およびバーズビークの観点から、３００〜５
００ｎｍの膜厚であることが適当である。上記の条件
の反射防止膜では、Ｓｉ3 Ｎ4 膜から成る酸化防止膜
は、ＬＯＣＯＳ形成時の応力緩和およびバーズビークの
観点から、５００〜８５０ｎｍの膜厚であることが適当
である。
【００２０】上記の条件の反射防止膜では、Ｓｉ3 Ｎ
4 膜から成る酸化防止膜は、ＬＯＣＯＳ形成時の応力緩
和およびバーズビークの観点から、７５〜２３０ｎｍの
膜厚であることが適当である。しかし、上記シミュレー
ション結果は、Ｓｉ3 Ｎ4 膜で構成される反射防止膜
は、２００ｎｍの場合について計算したものであるの
で、ＬＯＣＯＳ形成時の応力緩和およびバーズビークの
観点と、反射防止効果の観点とで、総合的に判断する
と、上記の条件のＳｉＯX ＮY ：Ｈ膜から成る反射防
止膜１２と、１８０〜２２０ｎｍ、好ましくは２００ｎ
ｍ程度のＳｉ3 Ｎ4 膜から成る酸化防止膜１４の組み合
わせである。なお、反射防止膜の最適化シミュレーショ
ンを、Ｓｉ3 Ｎ 4 膜から成る酸化防止膜１４の膜厚条件
を変えて行えば、上記と異なる光学定数および膜厚を有
する最適な反射防止膜を見い出すことができる。いずれ
にしても、ＳｉＯX ＮY ：Ｈ膜は、その成膜条件を変え
ることにより、その光学定数を任意に変化させることが
できるので、ＬＯＣＯＳ形成に最適な反射防止膜として
用いることができる。
4 膜から成る酸化防止膜は、ＬＯＣＯＳ形成時の応力緩
和およびバーズビークの観点から、７５〜２３０ｎｍの
膜厚であることが適当である。しかし、上記シミュレー
ション結果は、Ｓｉ3 Ｎ4 膜で構成される反射防止膜
は、２００ｎｍの場合について計算したものであるの
で、ＬＯＣＯＳ形成時の応力緩和およびバーズビークの
観点と、反射防止効果の観点とで、総合的に判断する
と、上記の条件のＳｉＯX ＮY ：Ｈ膜から成る反射防
止膜１２と、１８０〜２２０ｎｍ、好ましくは２００ｎ
ｍ程度のＳｉ3 Ｎ4 膜から成る酸化防止膜１４の組み合
わせである。なお、反射防止膜の最適化シミュレーショ
ンを、Ｓｉ3 Ｎ 4 膜から成る酸化防止膜１４の膜厚条件
を変えて行えば、上記と異なる光学定数および膜厚を有
する最適な反射防止膜を見い出すことができる。いずれ
にしても、ＳｉＯX ＮY ：Ｈ膜は、その成膜条件を変え
ることにより、その光学定数を任意に変化させることが
できるので、ＬＯＣＯＳ形成に最適な反射防止膜として
用いることができる。
【００２１】このような条件で、図１（Ｂ）に示すよう
に、レジスト膜１６について、ＫｒＦエキシマレーザー
リソグラフィー法を行えば、定在波効果を最小限にし
て、レジスト膜１６にパターン１８を形成することがで
き、パターンの線幅変動もない。ＫｒＦエキシマレーザ
ーリソグラフィー法を用いれば、パターン幅Ｗ（図１
（Ｄ）参照）が０．２５μm 以下程度の幅のＬＯＣＯＳ
２０を形成することができる。しかも、その線幅変動も
少ない。ＬＯＣＯＳ２０の幅Ｗは、トランジスタのチャ
ネル幅などに影響を与えることから、その線幅は高精度
に作られることが好ましい。
に、レジスト膜１６について、ＫｒＦエキシマレーザー
リソグラフィー法を行えば、定在波効果を最小限にし
て、レジスト膜１６にパターン１８を形成することがで
き、パターンの線幅変動もない。ＫｒＦエキシマレーザ
ーリソグラフィー法を用いれば、パターン幅Ｗ（図１
（Ｄ）参照）が０．２５μm 以下程度の幅のＬＯＣＯＳ
２０を形成することができる。しかも、その線幅変動も
少ない。ＬＯＣＯＳ２０の幅Ｗは、トランジスタのチャ
ネル幅などに影響を与えることから、その線幅は高精度
に作られることが好ましい。
【００２２】図１（Ｂ）に示すように、レジスト膜１６
にパターンを形成した後には、図１（Ｃ）に示すよう
に、このレジスト膜１６をマスクとして、シリコン基板
に対して選択比の高い異方性エッチング条件で、酸化防
止膜１４および反射防止膜１２のエッチングを行い、レ
ジスト膜１６のパターン１８が転写されたパターン１８
ａを形成する。
にパターンを形成した後には、図１（Ｃ）に示すよう
に、このレジスト膜１６をマスクとして、シリコン基板
に対して選択比の高い異方性エッチング条件で、酸化防
止膜１４および反射防止膜１２のエッチングを行い、レ
ジスト膜１６のパターン１８が転写されたパターン１８
ａを形成する。
【００２３】次に、レジスト膜１６を取り除き、図１
（Ｄ）に示すように、膜厚が４００ｎｍ程度になるまで
ＬＯＣＯＳ酸化を行い、酸化防止膜１４で覆われていな
い半導体基板１０の表面を酸化し、酸化シリコン膜で構
成されるＬＯＣＯＳ２０を形成する。酸化のための熱処
理温度は、特に限定されないが、たとえば１０００°Ｃ
程度である。
（Ｄ）に示すように、膜厚が４００ｎｍ程度になるまで
ＬＯＣＯＳ酸化を行い、酸化防止膜１４で覆われていな
い半導体基板１０の表面を酸化し、酸化シリコン膜で構
成されるＬＯＣＯＳ２０を形成する。酸化のための熱処
理温度は、特に限定されないが、たとえば１０００°Ｃ
程度である。
【００２４】このとき、ＬＯＣＯＳ２０のエッジ部分の
ＳｉＯX ＮY ：Ｈ膜から成る反射防止膜１２も酸化さ
れ、ＳｉＯ2 から成るバーズビーク２０ａとなる。この
エッジ部分のＳｉＯX ＮY ：Ｈ膜は、ＬＯＣＯＳ酸化時
の応力緩和の効果も持つ。すなわち、本実施例では、反
射防止膜１２が、従来ＬＯＣＯＳ形成時のパッド酸化膜
としての機能も有する。なお、バーズビーク２０ａの長
さｂは、反射防止膜１２の膜厚に大きく依存するが、こ
れが小さすぎると、ＬＯＣＯＳエッジ部で応力集中が生
じ好ましくなく、長すぎると、トランジスタのチャネル
幅などに大きく影響するので好ましくない。そのような
観点からも、上述したように、反射防止膜１２の膜厚が
決定される。
ＳｉＯX ＮY ：Ｈ膜から成る反射防止膜１２も酸化さ
れ、ＳｉＯ2 から成るバーズビーク２０ａとなる。この
エッジ部分のＳｉＯX ＮY ：Ｈ膜は、ＬＯＣＯＳ酸化時
の応力緩和の効果も持つ。すなわち、本実施例では、反
射防止膜１２が、従来ＬＯＣＯＳ形成時のパッド酸化膜
としての機能も有する。なお、バーズビーク２０ａの長
さｂは、反射防止膜１２の膜厚に大きく依存するが、こ
れが小さすぎると、ＬＯＣＯＳエッジ部で応力集中が生
じ好ましくなく、長すぎると、トランジスタのチャネル
幅などに大きく影響するので好ましくない。そのような
観点からも、上述したように、反射防止膜１２の膜厚が
決定される。
【００２５】次に、１５０℃のリン酸中でボイルするこ
により、図２（Ｅ）に示すように、Ｓｉ3 Ｎ4 膜から成
る酸化防止膜１４を除去する。次に、希フッ酸（ＨＦ）
溶液により、図２（Ｆ）に示すように、半導体基板１０
上のＳｉＯX ＮY ：Ｈから成る反射防止膜１２をエッチ
ング除去する。
により、図２（Ｅ）に示すように、Ｓｉ3 Ｎ4 膜から成
る酸化防止膜１４を除去する。次に、希フッ酸（ＨＦ）
溶液により、図２（Ｆ）に示すように、半導体基板１０
上のＳｉＯX ＮY ：Ｈから成る反射防止膜１２をエッチ
ング除去する。
【００２６】本実施例では、ＳｉＯX ＮY ：Ｈから成る
反射防止膜１２は、酸化防止膜１４と反射防止膜１２と
の界面での反射光と、反射防止膜１２と基板１０との界
面での反射光とが互いに位相が反転し、振幅が同じにな
り、重ね合わされた結果互いにキャンセルされるような
光学定数を持つ。そうすることにより、レジスト膜内に
存在する光は、入射光および酸化防止膜１４の表面で反
射する光のみになり、定在波効果は低減する。
反射防止膜１２は、酸化防止膜１４と反射防止膜１２と
の界面での反射光と、反射防止膜１２と基板１０との界
面での反射光とが互いに位相が反転し、振幅が同じにな
り、重ね合わされた結果互いにキャンセルされるような
光学定数を持つ。そうすることにより、レジスト膜内に
存在する光は、入射光および酸化防止膜１４の表面で反
射する光のみになり、定在波効果は低減する。
【００２７】また、ＳｉＯX ＮY ：Ｈ膜は、酸化雰囲気
中でＳｉＯ2 膜となる性質があり、ＬＯＣＯＳ酸化時に
発生するＬＯＣＯＳエッジ部の応力の低減にも効果があ
る。ＳｉＯX ＮY ：Ｈ膜は、Ｓｉ3 Ｎ4 膜および酸化条
件に対して、応力緩和の効果が高く、かつ、あまりバー
ズビークが広がらないような膜厚を有する。
中でＳｉＯ2 膜となる性質があり、ＬＯＣＯＳ酸化時に
発生するＬＯＣＯＳエッジ部の応力の低減にも効果があ
る。ＳｉＯX ＮY ：Ｈ膜は、Ｓｉ3 Ｎ4 膜および酸化条
件に対して、応力緩和の効果が高く、かつ、あまりバー
ズビークが広がらないような膜厚を有する。
【００２８】このように、最適化された光学定数を持つ
ＳｉＯX ＮY ：Ｈから成る反射防止膜を、Ｓｉ3 Ｎ4 か
ら成る酸化防止膜の下層に配置することにより、酸化防
止膜の膜厚およびレジストの膜厚の不均一性による線幅
変動が生じにくくなり、また、ＬＯＣＯＳ酸化時、ＬＯ
ＣＯＳエッジに発生する応力も緩和される。
ＳｉＯX ＮY ：Ｈから成る反射防止膜を、Ｓｉ3 Ｎ4 か
ら成る酸化防止膜の下層に配置することにより、酸化防
止膜の膜厚およびレジストの膜厚の不均一性による線幅
変動が生じにくくなり、また、ＬＯＣＯＳ酸化時、ＬＯ
ＣＯＳエッジに発生する応力も緩和される。
【００２９】なお、本発明は、上述した実施例に限定さ
れるものではなく、本発明の範囲内で種々に改変するこ
とができる。たとえば、Ｓｉ3 Ｎ4 膜から成る酸化防止
膜の下層に、ポリシリコン膜を配置したポリシリコンパ
ッドＬＯＣＯＳ法においても、同様に、パッド酸化膜を
ＳｉＯX ＮY ：Ｈ膜に置き換えることにより、本発明を
適用できる。
れるものではなく、本発明の範囲内で種々に改変するこ
とができる。たとえば、Ｓｉ3 Ｎ4 膜から成る酸化防止
膜の下層に、ポリシリコン膜を配置したポリシリコンパ
ッドＬＯＣＯＳ法においても、同様に、パッド酸化膜を
ＳｉＯX ＮY ：Ｈ膜に置き換えることにより、本発明を
適用できる。
【００３０】
【発明の効果】以上説明してきたように、本発明によれ
ば、ＬＯＣＯＳのパターンを形成するためのレジスト露
光時、レジスト膜内に発生する定在波が低減される。そ
の結果、酸化防止膜およびレジスト膜の厚さの不均一性
によるレジスト線幅変動が起こりにくくなる。
ば、ＬＯＣＯＳのパターンを形成するためのレジスト露
光時、レジスト膜内に発生する定在波が低減される。そ
の結果、酸化防止膜およびレジスト膜の厚さの不均一性
によるレジスト線幅変動が起こりにくくなる。
【００３１】さらに、本発明では、パッド酸化膜を特別
に用いることなく、ＬＯＣＯＳ酸化時、ＬＯＣＯＳエッ
ジに発生する応力が緩和される。
に用いることなく、ＬＯＣＯＳ酸化時、ＬＯＣＯＳエッ
ジに発生する応力が緩和される。
【図１】図１（Ａ）〜（Ｄ）は本発明の一実施例に係る
ＬＯＣＯＳの形成工程を示す概略断面図である。
ＬＯＣＯＳの形成工程を示す概略断面図である。
【図２】図２（Ｅ），（Ｆ）は図１（Ｄ）に示す工程の
続きの工程を示す概略断面図である。
続きの工程を示す概略断面図である。
【図３】図３は反射防止膜の最適化シミュレーションを
示すグラフである。
示すグラフである。
【図４】図４は定在波効果を示す概略図である。
【図５】図５はレジスト膜厚に対する線幅変動を示すグ
ラフである。
ラフである。
【符号の説明】 １０… 半導体基板 １２… 反射防止膜 １４… 酸化防止膜 １６… レジスト膜 ２０… 素子分離領域（ＬＯＣＯＳ）
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/76 Ｍ
Claims (4)
- 【請求項１】 半導体基板の表面に、反射防止膜を形成
する工程と、 この反射防止膜の上に、酸化防止膜を形成する工程と、 酸化防止膜の上にレジスト膜を塗布し、このレジスト膜
を、素子分離領域のパターンでフォトリソグラフィー加
工する工程と、 このレジスト膜を用いて、上記酸化防止膜および反射防
止膜をエッチング加工する工程と、 上記レジスト膜を除去し、酸化防止膜で覆われていない
半導体基板の表面を熱酸化して素子分離領域を形成する
工程とを有する半導体装置の素子分離領域の形成方法。 - 【請求項２】 上記酸化防止膜が窒化シリコン膜であ
り、上記反射防止膜が水素を含む酸窒化シリコン膜で構
成される請求項１に記載の半導体装置の素子分離領域の
形成方法。 - 【請求項３】 上記反射防止膜の光学定数および膜厚
は、上記レジスト膜のフォトリソグラフィー加工時のレ
ジスト膜内での定在波効果が最小になるように決定され
る請求項１または２に記載の半導体装置の素子分離領域
の形成方法。 - 【請求項４】 上記反射防止膜の屈折率（ｎ）が２．０
〜２．１、消衰係数（ｋ）が０．３８〜０．５８、膜厚
（ｄ）が０．０４〜０．０４６μm であり、上記酸化防
止膜の膜厚が１８０〜２２０ｎｍである請求項１〜３の
いずれかに記載の半導体装置の素子分離領域の形成方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16426394A JPH0831812A (ja) | 1994-07-15 | 1994-07-15 | 半導体装置の素子分離領域の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16426394A JPH0831812A (ja) | 1994-07-15 | 1994-07-15 | 半導体装置の素子分離領域の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0831812A true JPH0831812A (ja) | 1996-02-02 |
Family
ID=15789772
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16426394A Pending JPH0831812A (ja) | 1994-07-15 | 1994-07-15 | 半導体装置の素子分離領域の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0831812A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999010918A1 (en) * | 1997-08-22 | 1999-03-04 | Micron Technology, Inc. | Process of isolation in integrated circuit fabrication, using an antireflective coating |
| US6294459B1 (en) | 1998-09-03 | 2001-09-25 | Micron Technology, Inc. | Anti-reflective coatings and methods for forming and using same |
| US6444588B1 (en) | 1999-04-26 | 2002-09-03 | Micron Technology, Inc. | Anti-reflective coatings and methods regarding same |
-
1994
- 1994-07-15 JP JP16426394A patent/JPH0831812A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999010918A1 (en) * | 1997-08-22 | 1999-03-04 | Micron Technology, Inc. | Process of isolation in integrated circuit fabrication, using an antireflective coating |
| US6121133A (en) * | 1997-08-22 | 2000-09-19 | Micron Technology, Inc. | Isolation using an antireflective coating |
| US6174590B1 (en) | 1997-08-22 | 2001-01-16 | Micron Technology, Inc. | Isolation using an antireflective coating |
| US6423631B1 (en) | 1997-08-22 | 2002-07-23 | Micron Technology, Inc. | Isolation using an antireflective coating |
| US6495450B1 (en) * | 1997-08-22 | 2002-12-17 | Micron Technology, Inc. | Isolation using an antireflective coating |
| US6605502B2 (en) | 1997-08-22 | 2003-08-12 | Micron Technology, Inc. | Isolation using an antireflective coating |
| KR100424533B1 (ko) * | 1997-08-22 | 2004-03-27 | 마이크론 테크놀로지 인코포레이티드 | 반사방지 코팅을 사용하는 절연 |
| US6294459B1 (en) | 1998-09-03 | 2001-09-25 | Micron Technology, Inc. | Anti-reflective coatings and methods for forming and using same |
| US6541843B2 (en) | 1998-09-03 | 2003-04-01 | Micron Technology, Inc. | Anti-reflective coatings and methods for forming and using same |
| US6784094B2 (en) | 1998-09-03 | 2004-08-31 | Micron Technology, Inc. | Anti-reflective coatings and methods for forming and using same |
| US6444588B1 (en) | 1999-04-26 | 2002-09-03 | Micron Technology, Inc. | Anti-reflective coatings and methods regarding same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3320685B2 (ja) | 微細パターン形成方法 | |
| JP3978310B2 (ja) | 反射防止コーティングを使用する集積回路製作でのアイソレーション法 | |
| US6287962B1 (en) | Method for making a novel graded silicon nitride/silicon oxide (SNO) hard mask for improved deep sub-micrometer semiconductor processing | |
| US5747388A (en) | Antireflection layer and process for lithographically structuring a layer | |
| US5948598A (en) | Anti-reflective silicon nitride film using in-situ deposition | |
| JPH0831812A (ja) | 半導体装置の素子分離領域の形成方法 | |
| JPH0831811A (ja) | 半導体装置の素子分離領域の形成方法 | |
| US6509271B1 (en) | Manufacturing method of semiconductor device | |
| JP2002289592A (ja) | 半導体装置の製造方法 | |
| KR19980015458A (ko) | 반사방지막 및 이를 이용한 패턴형성방법 | |
| US6365333B2 (en) | Low temperature anti-reflective coating for IC lithography | |
| JPH1070117A (ja) | フィールド酸化膜形成方法 | |
| JP3257245B2 (ja) | 微細パターンの形成方法 | |
| JP3201142B2 (ja) | 光導波路の製造方法 | |
| KR100237756B1 (ko) | 반도체 장치 제조 방법 | |
| CA2008132A1 (en) | Method for reducing reflection-induced fluctuations of structure size in a cover layer in the optical lithography used in the manufacture of integrated circuits in a substrate | |
| TW200421440A (en) | Method for increasing adhesion of rework photoresist on oxynitride film | |
| Krisa et al. | 0.35-um i-line poly processing with a bottom antireflective coating (BARC) | |
| EP0289174B1 (en) | Antireflection coatings for use in photolithography | |
| KR960000373B1 (ko) | 반도체 표면의 단차 형성방법 | |
| US6562723B1 (en) | Hybrid stack method for patterning source/drain areas | |
| KR100353819B1 (ko) | 반도체소자제조방법 | |
| JP3066967B2 (ja) | 半導体装置の製造方法 | |
| JPH07273010A (ja) | 半導体装置の製造方法 | |
| JPH05217884A (ja) | パターン形成方法 |