JPH07273010A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】 【目的】半導体装置の製造方法に関し、更に詳しく言え
ば、微細化が進んだレジストパターンの形成方法の改善
に関する。 【構成】基体１０上にポリシリコン層１１，タングステ
ンシリサイド層１２を順次形成したのちに、屈折率の高
い干渉緩和膜１３を形成し、酸化膜１４を形成する工程
と、前記酸化膜１４上にレジスト膜１５を形成したのち
に露光、現像してパターニングし、レジストパターン１
５Ａを形成する工程とを有すること。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は半導体装置の製造方法に
関し、更に詳しく言えば、高微細化が進んだレジストパ
ターンの形成方法の改善に関する。

【０００２】

【従来の技術】以下で、従来例に係る半導体装置の製造
方法について図５，図６を参照しながら説明する。ま
ず、図５に示すように、Si基板（２０Ａ）上に素子分離
用の選択酸化膜（２０Ｂ）およびゲ−ト酸化膜（不図
示）を形成したのちに、配線層又はゲ−ト電極となるポ
リシリコン層（２１），ＷSiX 層（２２）を順次形成
し、その上に層間絶縁膜となるSiO2膜（２３）を形成す
る。

【０００３】次に、全面にレジストを塗布してレジスト
膜（２４）を形成し、フォトマスク（２５）をマスクに
して、レジスト膜（２４）を露光する。次いで、レジス
ト膜（２４）を現像し、その露光領域を除去して、図６
に示すようにレジストパターン（２４Ａ）を形成する。
その後、レジストパターン（２４Ａ）をマスクにしてSi
O2膜（２３）をエッチング・除去するなどしてSiO2膜
（２３）をパターニングし、レジストパターン（２４
Ａ）を除去した後に、SiO2膜（２３）をマスクとしてＷ
SiX 層（２２）、ポリシリコン層（２１）をエッチング
してタングステン・ポリサイドから成るゲ−ト電極を形
成するなどしていた。

【０００４】

【発明が解決しようとする課題】しかしながら、上記従
来の方法によると、以下に示すような問題が生じる。す
なわち、レジスト膜（２４）の下地膜は、ポリシリコン
層（２１），ＷSiX層（２２），SiO2膜（２３）の３層
構造となっており、レジスト膜（２４）の内部でレジス
ト膜（２４）に入射される入射光と、下地膜であるポリ
シリコン層（２１），ＷSiX 層（２２），SiO2膜（２
３）からの反射光とが互いに複雑な多重干渉をし、レジ
スト膜（２４）の内部で不均一な定在波を生じる。

【０００５】このため、レジスト膜（２４）の露光工程
で、レジスト膜（２４）の底面からの深さによって、定
在波の節の部分で極小になり、腹の部分で極大になるよ
うにレジスト膜（２４）内での露光強度が変動する。こ
の変動は、高集積化が進むにつれて無視できないほどに
なる。

【０００６】これにより、レジスト膜（２４）の膜厚深
さによって露光強度が異なってしまうので、図６に示す
ように、レジストパターン（２４Ａ）の側面形状が不均
一になってしまい、良好な加工形状が得られないという
問題が生じる。また、レジスト膜（２４）の膜厚は場所
によって異なるが、上述のように膜厚によってその露光
強度が異なることにより、パターニングされたレジスト
パターン（２４Ａ）の加工寸法の精度がばらつき、ひい
てはゲ−ト電極の形状の不均一や寸法ばらつきに反映さ
れるなどといった問題が生じていた。

【０００７】

【課題を解決するための手段】本発明は上記従来の欠点
に鑑み成されたもので、図１〜図３に示すように、基体
（１０）上にポリシリコン層（１１），タングステンシ
リサイド層（１２）を順次形成したのちに、屈折率の大
きい干渉緩和膜（１３）を形成し、酸化膜（１４）を形
成する工程と、前記酸化膜（１４）上にレジスト膜（１
５）を形成したのちに露光・現像してパターニングし、
レジストパターン（１５Ａ）を形成する工程とを有する
ことにより、レジスト膜及び下地膜における多重干渉に
よる定在波が原因で生じるレジストパターンの側面形状
の不均一や、形成箇所によるレジストパターンの寸法バ
ラツキなどを極力抑止することが可能となる半導体装置
の製造方法を提供するものである。

【０００８】

【作 用】本発明に係る半導体装置の製造方法によれ
ば、図１〜図３に示すように、基体（１０）上にポリシ
リコン層（１１），タングステンシリサイド層（１２）
を形成したのちに、例えば窒化膜などのように屈折率が
大きい干渉緩和膜（１３）を形成し、酸化膜（１４）を
形成し、酸化膜（１４）上にレジスト膜（１５）を形成
したのちに露光、現像してパターニングし、レジストパ
ターン（１５Ａ）を形成している。

【０００９】このため、レジスト膜（１５）の下地膜で
あって、反射率が比較的高い中反射膜であるタングステ
ンシリサイド層（１２）の上に、屈折率が比較的高い干
渉緩和膜（１３）を形成しているので、適当な膜厚を選
択することにより、レジスト膜（１５）の下地膜におけ
る反射率を大幅に低減することができる。これにより、
レジスト膜（１５）の下地膜からの反射光が原因となっ
て生じる、レジスト膜（１５）内の多重干渉によるレジ
スト膜（１５）内での定在波の発生を極力抑止すること
ができる。

【００１０】従って、定在波の発生によってレジスト膜
（１５）内の露光強度が不均一になることを抑止できる
ので、露光・現像の結果により得られるレジストパター
ン（１５Ａ）の側面の加工形状を良好にすることが可能
になる。また、定在波の影響によってレジスト膜（１
５）の膜厚による露光強度の不均一が抑止されるので、
レジスト膜の形成箇所によってレジストパターンの寸法
がばらつくということを極力抑止することが可能とな
る。

【００１１】

【実施例】以下に本発明の実施例に係る半導体装置の製
造方法を図面を参照しながら説明する。図１〜図３は、
本発明の実施例に係る半導体装置の製造方法を示す断面
図である。本発明の実施例に係る半導体装置の製造方法
によれば、まず、図１に示すように、シリコン基板（１
０Ａ）上に、ゲ−ト酸化膜（不図示）と、素子分離用の
選択酸化膜（１０Ｂ）をＬＯＣＯＳ（Local Oxidation
of Silicon）法によって形成し、それらの上に配線層を
構成する膜厚１５００Åのポリシリコン層（１１）、膜
厚１０００ÅのＷSiX 層（１２）を順次形成し、さらに
干渉緩和膜の一例である膜厚２４０ÅのSiN 膜（１３）
を形成し、膜厚１５００ÅのSiO2膜（１４）を形成す
る。

【００１２】次に、全面に１μｍ程度フォトレジストを
塗布して、レジスト膜（１５）を形成し、図２に示すよ
うに、フォトマスク（１６）をマスクにして、レジスト
膜（１５）の所望の領域を波長λ＝３５６ｎｍのｉ線を
用いて露光する。この露光工程において、本実施例で
は、ＷSiX 層（１２）の上に屈折率がｎ＝２と比較的大
きいSiN 膜（１３）を膜厚２４０Åだけ形成しているの
で、レジスト膜（１５）の下地膜での反射率を１０％以
下に低下することが可能になる。

【００１３】図４に、このことの根拠となる、レジスト
膜（１５）の下地膜での反射率とSiN 膜（１３）の膜厚
との関係を示すコンピュータ・シミュレーション結果の
例を示した。ここでは、SiO2膜の膜厚は１５００Åと
し、入射光はｉ線（λ＝３５６ｎｍ），ｇ線（λ＝４３
５ｎｍ）をそれぞれ用いている。図４に示すように、ｉ
線を用いた露光では、SiN 膜がない（膜厚＝０）場合に
は、３０％程度であった反射率が、SiN 膜の膜厚を２４
０Å程度にすることにより、１０％以下〔約６％〕に低
減することができ、反射率の低減ができることがわか
る。

【００１４】また、ｇ線を用いた露光では、SiN 膜がな
い（膜厚＝０）場合には、５０％程度と、かなり高かっ
た反射率が、SiN 膜の膜厚を４００Å程度にすることに
より、１０％以下〔約２％〕にまで低減することがで
き、反射率の大幅な低減ができることがわかる。これ
は、下地膜からの反射光とSiN 膜（１３）からの反射光
とが逆の位相関係となって打ち消し合うためであると考
えられる。

【００１５】以上のシミュレーション結果により、レジ
スト膜（１５）の下地膜となるSiO2膜（１４）、ＷSiX
層（１２）などの膜厚に応じて、適当な膜厚を有したSi
N 膜（１３）を設けて露光を行うことにより、反射率を
大幅に減らすことが可能となることが示された。このた
め、レジスト膜（１５）の下地膜であって、反射率が比
較的高い中反射膜であるＷSiX 層（１２）の上に、屈折
率が比較的高いSiN 膜（１３）を形成しているので、適
当な膜厚を選択することにより、レジスト膜（１５）の
下地膜での反射率を大幅に低減することができる。

【００１６】これにより、レジスト膜（１５）の下地膜
からの反射光が原因となる、レジスト膜（１５）内の多
重干渉によるレジスト膜（１５）内での定在波の発生を
極力抑止することができる。その後、上記の露光工程を
経たレジスト膜（１５）を現像して、露光領域を除去
し、図３に示すようなレジストパターン（１５Ａ）を形
成する。

【００１７】このとき、上述のように露光工程で定在波
の発生によってレジスト膜（１５）内の露光強度が不均
一になることが抑止されているので、露光・現像の結果
により得られるレジストパターン（１５Ａ）の側面の加
工形状を、図３に示すように良好にすることが可能にな
る。また、定在波の影響によってレジスト膜（１５）の
膜厚による露光強度の不均一が抑止されるので、レジス
ト膜（１５）の形成箇所によってレジストパターン（１
５Ａ）の寸法がばらつくということを極力抑止すること
が可能となる。

【００１８】なお、上述のコンピュータ・シミュレーシ
ョンの方法について簡単に説明しておく。この方法では
SiO2膜（１４）、SiN 膜（１３）、ＷSiX 層（１２）の
屈折率、吸収係数及び膜厚が考慮されており、以下に掲
げる文献に詳しく記載されたシミュレーション・モデル
に基づいている。P.H.Berning 著：“Theory and calcu
lation of Optical Thin Films”,Physics of Thin Fil
ms, Vol-1,George Hass ed.,New York;Academic Press
(1963) pp.69 〜121 ：また、本実施例では干渉緩和膜
の一例としてSiN 膜（１３）を用いているが、本発明は
これに限らず、屈折率が大きい膜であれば、SiN 膜を用
いずとも同様の効果を奏する。

【００１９】なお、本実施例ではレジスト膜（１５）は
通常用いられるポジレジストを用いているが、非常に微
量の染料を包含する染料包含レジストを用いれば、ほと
んど定在波の影響を皆無にすることが可能になり、さら
に有効である。さらに、本実施例では露光光にｉ線を用
いているが、本発明はこれに限らず、例えばｇ線を用い
て露光してもよい。このときには、SiN 膜（１３）の膜
厚を４００Å程度にすれば、図４のシミュレーション結
果に示すように、下地膜での反射率を２％程度に抑止す
ることができる。

【００２０】図３に示すようなレジストパターン（１５
Ａ）を形成した後は、レジストパターン（１５Ａ）をマ
スクとしてSiO2膜（１４）をパタ−ニングし、レジスト
パターン（１５Ａ）を除去した後に、そのSiO2膜（１
４）をマスクとしてSiN 膜（１３）、ＷSiX 層（１
２）、ポリシリコン層（１１）を順次エッチングし、タ
ングステン・ポリサイドより成るゲ−ト電極を形成す
る。このようにして形成されたゲ−ト電極は、レジスト
パターン（１５Ａ）の加工形状が反映される結果、その
加工形状の不均一および寸法ばらつきを極力抑止でき
る。

【００２１】

【発明の効果】以上説明したように、本発明に係る半導
体装置の製造方法によれば、基体（１０）上にポリシリ
コン層（１１），タングステンシリサイド層（１２）を
形成したのちに、屈折率の大きい干渉緩和膜（１３）を
形成し、酸化膜（１４）を形成し、酸化膜（１４）上に
レジスト膜（１５）を形成したのちに露光、現像してパ
ターニングし、レジストパターン（１５Ａ）を形成して
いるので、レジスト膜（１５）の下地膜における多重干
渉が原因で生じる定在波の発生を極力抑止することがで
きる。

【００２２】これにより、定在波の発生によってレジス
ト膜（１５）内の露光強度が不均一になることを抑止で
きるので、露光・現像の結果により得られるレジストパ
ターン（１５Ａ）の側面の加工形状を良好にすることが
可能になり、かつレジスト膜の形成箇所によってレジス
トパターンの寸法がばらつくということを極力抑止する
ことが可能となる。

【図面の簡単な説明】

【図１】本発明の実施例に係る半導体装置の製造方法を
説明する第１の断面図である。

【図２】本発明の実施例に係る半導体装置の製造方法を
説明する第２の断面図である。

【図３】本発明の実施例に係る半導体装置の製造方法を
説明する第３の断面図である。

【図４】本発明の作用効果を説明するコンピュータ・シ
ミュレーションの結果を示すグラフである。

【図５】従来例に係る半導体装置の製造方法を説明する
第１の断面図である。

【図６】従来例に係る半導体装置の製造方法を説明する
第２の断面図である。

Claims (2)

【特許請求の範囲】
1. 【請求項１】 基体（１０）上にポリシリコン層（１
   １），タングステンシリサイド層（１２）を順次形成し
   たのちに、屈折率の大きい干渉緩和膜（１３）を形成
   し、酸化膜（１４）を形成する工程と、 前記酸化膜（１４）上にレジスト膜（１５）を形成した
   のちに露光・現像してパターニングし、レジストパター
   ン（１５Ａ）を形成する工程とを有することを特徴とす
   る半導体装置の製造方法。
2. 【請求項２】 基体（１０）上にポリシリコン層（１
   １），タングステンシリサイド層（１２）を順次形成し
   たのちに、屈折率の大きい干渉緩和膜（１３）を形成
   し、酸化膜（１４）を形成する工程と、 前記酸化膜（１４）上にレジスト膜（１５）を形成した
   のちに露光・現像してパターニングし、レジストパター
   ン（１５Ａ）を形成する工程とを有し、 かつ前記干渉緩和膜（１３）は窒化膜であることを特徴
   とする半導体装置の製造方法。