KR100612593B1 - 무반사 코팅 및 그의 제조 방법 - Google Patents

무반사 코팅 및 그의 제조 방법 Download PDF

Info

Publication number
KR100612593B1
KR100612593B1 KR1020017011534A KR20017011534A KR100612593B1 KR 100612593 B1 KR100612593 B1 KR 100612593B1 KR 1020017011534 A KR1020017011534 A KR 1020017011534A KR 20017011534 A KR20017011534 A KR 20017011534A KR 100612593 B1 KR100612593 B1 KR 100612593B1
Authority
KR
South Korea
Prior art keywords
coating material
antireflective coating
layer
material layer
etchant
Prior art date
Application number
KR1020017011534A
Other languages
English (en)
Other versions
KR20010104377A (ko
Inventor
리챠드 홀스케르
지핑 인
Original Assignee
마이크론 테크놀로지 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이크론 테크놀로지 인코포레이티드 filed Critical 마이크론 테크놀로지 인코포레이티드
Publication of KR20010104377A publication Critical patent/KR20010104377A/ko
Application granted granted Critical
Publication of KR100612593B1 publication Critical patent/KR100612593B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/091—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers characterised by antireflection means or light filtering or absorbing means, e.g. anti-halation, contrast enhancement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3145—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers formed by deposition from a gas or vapour

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Architecture (AREA)
  • Structural Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Surface Treatment Of Optical Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

집적회로 제조에 있어 무반사 코팅 물질층을 형성하는 방법은 표면을 갖는 기판 어셈블리를 제공하는 단계 및 기판 어셈블리 표면상에 무기성 무반사 코팅 물질층을 제공하는 단계를 포함한다. 무기성 무반사 코팅 물질층은 에천트에 노출될 때 관련된 제 1 에칭율을 갖는다. 또한 이러한 방법은 형성된 무기성 무반사 코팅 물질층을 열처리하는 단계를 더 포함하며, 열처리된 무반사 코팅 물질층은 에천트에 노출될 때의 제 1 에칭율보다 작은 제 2 에칭율을 갖고, 예를 들어 제 2 에칭율은 16Å/분 이하이고, 제 1 에칭율의 20% 이하이다.

Description

무반사 코팅 및 그의 제조 방법{ANTI-REFLECTIVE COATINGS AND METHODS REGARDING SAME}
본 발명은 집적회로의 제조에 관한 것이다. 특히, 본 발명은 집적회로 제조에서 사용되는 무반사(anti-reflective) 층에 관한 것이다.
집적회로(IC)의 제조시에 중요한 공정중 하나가 포토리소그라피이다. 일반적으로, 포토리소그라피는 반도체 기판 어셈블리의 하부에 있는 층에 의해 지지되는 포토레지스트 층에서 마스크로부터 이미지를 재현하는 단계를 수반한다. 포토리소그라피는 IC의 제조에 있어 매우 복잡하고 중요한 공정이다. 포토레지스트층에 정확한 이미지를 재현시키는 능력은 소자 밀도의 증가에 있어 중요한 요구사항이 되고 있다.
포토리소그라피 공정에서, 먼저 광마스크가 방사원과 반도체 기판 어셈블리의 하부에 있는 층에 있는 포토레지스트층 사이에 위치된다. 방사원은 예를 들어 가시선 또는 자외선일 수 있다. 다음, 광마스크를 통하여 방사선에 포토레지스트를 노출시킴으로써 이미지가 재현된다. 마스크의 일부분은, 예를 들어 크롬과 같은 불투명층을 포함하여 하부에 있는 포토레지스트의 노출을 방지한다. 마스크의 나머지 부분은 투명하여, 하부에 있는 포토레지스트를 노출시킨다.
일반적으로 포토레지스트층 하부에 있는 층은 패터닝되는 1개 이상의 개별층을 포함한다. 즉, 층이 패터닝될 때, 층으로부터의 물질이 선택적으로 제거된다. 층 및 물질을 패터닝시키는 능력이 IC의 제조를 가능케한다. 다른말로, 패터닝된 층은 IC의 개별 소자에서 빌딩 블록으로서 사용된다. 사용되는 포토레지스트의 형태(예를 들어, 포지스트형 또는 네거티브형 포토레지스트)에 따라, 노출되는 포토레지스트는 기판이 현상액과 접촉하는 경우 제거되거나, 또는 노출된 포토레지스트는 현상액에서 보다 용해를 방해하게 된다. 따라서, 패터닝된 포토레지스트층이 하부층상에 형성될 수 있다.
종래의 광학적 포토리소그라피의 사용으로 인한 문제점 중 하나는 마스크의 투명한 부분이 하부에 놓인 포토레지스트를 균일하게 노출시키기 어렵다는 것이다. 포토레지스트를 노출시키는 광세기가 최적의 결과를 얻도록 균일한 것이 바람직하다.
충분한 두께층의 포토레지스트가 사용되는 경우, 포토레지스트는 하부층의 표면에 있는 포토레지스트가 외부 표면에 있는 포토레지스트와 거의 유사한 범위로 노출되도록 투명하거나 부분적으로 투명하게 되어야 한다. 그러나, 종종 포토레지스트를 투과하는 광은 기판 어셈블리의 하부층 표면으로부터 방사원을 향해 다시 포토레지스트로 반사된다. 광이 반사되는 각도는 하부층 표면의 구조 및 하부층의 물질 형태에 따라 적어도 부분적으로 좌우된다. 반사광 밀도는 포토레지스트 전체 깊이, 또는 포토레지스트의 부분적 깊이에 의해 변화될 수 있고, 포토레지스트의 불균일한 노출 및 원치않는 노출을 야기시킨다. 포토레지스트의 이러한 노출은 IC의 픽처의 바람직하지 못한 제어를 야기시킬 수 있다.
반사를 억제시키기 위한 시도에서, 또는 다른말로 포토레지스트층에서 광의 가변적인 반사를 최소화시키기 위해서, 무반사 코팅, 즉 무반사층이 기판 어셈블리의 하부층과 포토레지스트층 사이 또는 포토레지스트층과 방사원 사이에서 사용되었다. 이러한 무반사 코팅은 하부 기판 어셈블리로부터의 반사율을 억제시켜 포토레지스트층의 노출이 방사원으로부터 포토레지스트 상에 입사하는 방사선으로부터 보다 쉽게 제어되도록 하였다.
무반사 코팅은 유기 물질로 형성될 수 있다. 그러나, 유기층은 포토리소그라피 단계를 수행한 후에 하부층으로부터 유기성 물질의 불완전한 제거로 인해 집적회로(IC)에서의 입자 오염을 야기시킨다. 이러한 입자 오염은 IC의 전기적 성능을 잠재적으로 악화시킬 수 있다. 또한, 형성되는 유기 물질의 하부층은 평탄하지 않을 수 있어, 무반사 코팅으로서 사용되는 유기 물질의 두께, 예를 들어 유기 물질의 두꺼운 영역이 하부층의 다양한 위치에 나타날 수 있다. 이처럼, 이러한 유기 물질을 제거하는 경우에 있어, 하부층에 이를 때 에칭이 중단되지 않는다면, 일부 유기 물질은 남아있게 된다. 에칭이 이러한 영역 또는 위치에서 부가 두께를 에칭하도록 진행되는 경우, 하부층은 원치않게 에칭될 수 있다.
또한, 무기성 무반사층이 포토리소그라피 공정에서 반사율을 억제하기 위해 사용되었다. 예를 들어, 실리콘 리치(rich) 실리콘 이산화물, 실리콘이 부화된 질화물, 및 실리콘 리치 옥시질화물은 금속선 및 게이트의 패터닝에서 처럼 무기성 무반사층으로서 사용된다.
패터닝된 포토레지스트층이 기판 어셈블리 상에 형성된 후에, 일반적으로 다른 많은 공정이 IC의 제조시에 수행된다. 예를 들어, 포토레지스트는 이온주입 단계 동안 주입 배리어로서의 역할을 할 수 있고, 기판 어셈블리의 1개 이상의 하부층에서 에칭되는 영역(예를 들어, 콘택홀)의 외부 주변을 형성하는데 사용되거나, 또는 임의의 다른 일반적으로 사용되는 제조 공정에 사용될 수 있다. 이러한 다양한 경우에, 포토레지스트는 1개 이상의 하부 기판 어셈블리층의 선택 물질만을 제거하도록 에칭 공정 동안 배리어로서 역할한다.
포토리소그라피 기술을 수반하는 공정(예를 들어, 이온주입, 에칭 등)을 수행한 후에, 많은 경우 포토리소그라피 공정에서 사용되는 포토레지스트 물질, 뿐만 아니라 무반사 코팅 또한 제거될 수 있다. 예를 들어, 많은 경우에 있어, 포토레지스트 및 콘택 개구부를 형성하는데 사용되는 무반사 코팅은 구조물의 차후 처리 이전에 제거되는 것이 요구된다. 그러나, 다른 많은 경우에 있어, 포토리소그라피 공정에서 사용되는 포토레지스트 물질이 제거된 후에도, 무반사 코팅은 후속 공정 단계에서 여전히 요구된다. 따라서, 무반사 코팅은 제거되지 않는다. 예를 들어, 무반사 코팅은 나중에 증착되는 선들(lines)의 치수적 안정성을 증가시키기 위해 구조 형태를 평탄화시키는데 사용될 수 있다. 또한, 차후 공정 단계에서 무반사 코팅은 자기-정합 콘택 에칭 공정 또는 다른 에칭 하드마스크 기술을 위해 에칭 스톱층으로서 무반사 코팅의 사용을 포함할 수 있다.
일반적으로, 포토리소그라피 공정에서 사용되는 무반사 코팅은 습식 에천트를 사용하여 쉽게 제거된다. 무반사 코팅의 이러한 제거는 무반사 코팅의 하부층을 에칭하는 동안 제거되며 포토리소그라피 공정 동안 포토레지스트는 패터닝 된다. 이러한 무반사 코팅의 쉬운 제거가 항상 바람직한 것은 아니다.
층이 차후 공정 단계에서 사용될 수 있도록 쉽게 제거되지 않으며 포토리소그라피 공정에서 사용되는 무기성 무반사 코팅 물질층이 요구된다. 본 발명에 따른 무반사 코팅 물질층은 일반적으로 사용되는 무기성 무반사 코팅에 대해 습식 에칭율을 감소시킨다. 본 명세서에서 개시된 것처럼, 무기성 무반사 코팅 물질층의 에칭율은 열처리, 예를 들어, 어닐링의 효과에 따라 원하는 레벨로 무기성 무반사 물질층을 감소시킨다.
본 발명에 따른 집적회로 제조에 있어 무반사 코팅 물질층을 형성하는 방법은 표면을 갖는 기판 어셈블리를 제공하는 단계 및 기판 어셈블리 표면에 무기성 무반사 코팅 물질층을 제공하는 단계를 포함한다. 무기성 무반사 코팅 물질층은 에천트에 노출될 때 관련되는 에칭율을 갖는다. 또한 상기 방법은 열적으로 처리되는 무반사 코팅 물질층이 에천트에 노출될 때 분당 약 16Å 이하의 관련된 에칭율을 갖도록 약 400℃ 내지 약 1100℃ 범위의 온도에서 자체 상에 형성된 무기성 무반사 코팅 물질을 열처리하는 단계를 포함한다.
본 발명에 따라 집적회로 제조를 위한 또 다른 방법은 표면을 갖는 기판 어셈블리를 제공하는 단계 및 기판 어셈블리 표면에 무기성 무반사 코팅 물질층을 제공하는 단계를 포함한다. 무기성 무반사 물질층은 에천트에 노출될 때 관련되는 제 1 에칭율을 갖는다. 또한, 상기 방법은 무기성 무반사 코팅 물질층 위에 레지스트 물질층을 제공하는 단계, 레지스트 물질층을 패터닝하여 무기성 무반사 코팅 물질층의 노출된 영역 및 무기성 무반사 코팅 물질층의 노출되지 않은 영역을 형성하는 단계, 무기성 무반사 코팅 물질층의 노출된 영역을 제거하는 단계, 및 레지스트 물질의 패터닝된 층을 제거하는 단계를 포함한다. 무기성 무반사 코팅 물질층의 노출되지 않은 영역은 무기성 무반사 코팅 물질층의 열처리된 노출되지 않은 영역이 제 1 에칭율보다 작은 제 2 에칭율을 갖도록 열처리된다.
본 발명에 따른 집적회로 제조를 위한 또 다른 방법은 표면을 갖는 기판 어셈블리를 제공하는 단계 및 기판 어셈블리 표면에 무기성 무반사 코팅 물질층을 제공하는 단계를 포함한다. 무기성 무반사 코팅 물질층은 그의 광학 특성을 변화시키기 위해 어닐링 처리된다. 또한 상기 방법은 무기성 무반사 코팅 물질층 위에 레지스트 물질층을 제공하는 단계, 레지스트층을 패터닝하여 무기성 무반사 코팅 물질층의 노출된 영역과 무기성 무반사 코팅 물질층의 노출되지 않은 영역을 형성하는 단계, 무기성 무반사 물질층의 노출된 영역 및 그 아래의 기판 어셈블리의 적어도 일부를 제거하는 단계, 및 레지스트 물질의 패터닝된 층을 제거하는 단계를 포함한다. 다음 무기성 무반사 물질층의 노출되지 않은 영역은 무반사 코팅 물질층의 노출되지 않은 영역의 에칭율을 변경시키기 위해 열처리된다.
본 발명에 따라 집적회로의 제조를 위한 또 다른 방법에서, 상기 방법은 표면을 갖는 기판 어셈블리를 제공하는 단계 및 기판 어셈블리 표면상에 무기성 무반사 코팅 물질층을 제공하는 단계를 포함한다. 무기성 무반사 코팅 물질층은 에천트에 노출될 때 관련되는 제 1 에칭율을 갖는다. 또한 상기 방법은 무기성 무반사 코팅 물질층 상에 레지스트 물질층을 제공하는 단계, 레지스트 물질층을 패터닝하여 기판 어셈블리에서 적어도 하나의 개구부를 형성하는 무기성 무반사 코팅 물질층의 노출된 영역을 형성하는 단계, 무기성 무반사 코팅 물질층의 노출된 영역을 제거하는 단계, 기판 어셈블리를 에칭하여 자체 내에 적어도 하나의 개구부를 형성하는 단계, 및 패터닝된 레지스트 물질층을 제거하는 단계를 포함한다. 노출된 영역을 제거한 후에 남아있는 무기성 무반사 코팅 물질층은 열처리되어 남아있는 무반사 코팅 물질층이 제 1 에칭율 보다 작은 관련된 제 2 에칭율을 갖도록 열처리된다. 또한, 기판 어셈블리는 남아있는 무반사 코팅 물질층 아래의 기판 어셈블리 영역이 제거되도록 에칭되고 개구부는 개구부 내에 보이드가 형성되도록 물질로 채워진다.
본 발명에 따른 또 다른 방법을 개시한다. 상기 방법은 표면을 갖는 기판 어셈블리를 제공하는 단계 및 기판 어셈블리 표면에 무기성 무반사 코팅 물질층을 제공하는 단계를 포함한다. 무기성 무반사 코팅 물질층은 에천트에 노출될 때 관련되는 제 1 에칭율을 갖고 무기성 무반사 코팅 물질층은 1개 이상의 개구부가 기판 어셈블리에 형성되도록 제거된 영역을 포함한다. 영역이 제거된 후 남아있는 무기성 무반사 코팅 물질층은 열처리되고 남아있는 무반사 코팅 물질층이 제 1 에칭율 보다 작은 관련된 제 2 에칭율을 갖도록 열처리된다. 기판 어셈블리는 열처리된 무반사 코팅 물질층 아래에 있는 기판 어셈블리의 영역이 제거되도록 에칭되고 개구부는 개구부 내에 보이드가 형성되도록 물질로 채워진다.
상기 방법은 하기 피처 또는 단계 중 1개 이상을 포함할 수 있다: 열처리된 무반사 코팅 물질층은 에천트에 노출될 때 분당 약 10Å 이하의 관련된 에칭율을 갖을 수 있다; 열처리된 무반사 코팅 물질층은 에천트에 노출될 때 분당 약 5Å 이하의 관련된 에칭율을 갖을 수 있다; 무기성 무반사 코팅 물질층은 SixOyNZ:H일 수 있고, 여기서 x는 약 0.39 내지 약 0.65 범위에 있고, y는 0.25 내지 약 0.56 범위에 있고, z는 약 0.05 내지 약 0.14 범위에 있다; 무기성 무반사 코팅 물질층은 약 100Å 내지 약 1000Å 범위의 두께를 갖을 수 있다; 열처리는 약 15분 내지 약 45분의 시간 주기 동안 약 400℃ 내지 약 1050℃ 범위의 온도에서 퍼니스 어닐링을 포함할 수 있다; 열처리는 약 1 내지 약 3분의 시간 주기 동안 약 500℃ 내지 약 1100℃ 범위의 온도에서 무기성 무반사 코팅 물질층을 급속 열 어닐링하는 단계를 포함할 수 있다; 열처리는 약 1초 내지 약 60초의 시간 주기 동안 약 850℃ 내지 약 1050℃ 범위의 온도에서 무기성 무반사 코팅 물질층을 급속 열 질화 어닐링하는 단계를 포함할 수 있다; 에천트는 불화수소산을 함유한 에천트 및 플루오르화물염과 미네랄산을 포함한 에천트 조성물 중 하나를 포함할 수 있다.
집적회로 제조시에 무반사 코팅 물질층을 형성하는 또 다른 방법에 있어서, 상기 방법은 표면을 갖는 기판 어셈블리를 제공하는 단계 및 기판 어셈블리 표면 에 무기성 무반사 코팅 물질층을 제공하는 단계를 포함한다. 무기성 무반사 코팅 물질층은 에천트에 노출될 때 관련되는 에칭율을 갖는다. 무기성 무반사 코팅 물질층은 약 400℃ 내지 약 1100℃ 범위의 온도에서 열처리된다. 열처리된 무반사 코팅 물질층에 대해 관련된 에칭율은 열처리 이전의 무기성 무반사 코팅 물질층에 대해 약 20% 이하이다.
또한, 본 발명에 따른 집적회로의 제조시의 에칭 방법은 표면을 갖는 기판 어셈블리를 제공하는 단계를 포함한다. 기판 어셈블리 표면은 에천트에 노출될 때 관련되는 에칭율을 갖는 BPSG를 포함한다. 또한 상기 방법은 기판 어셈블리 표면에 대해 무기성 무반사 코팅 물질층을 제공하는 단계 및 약 400℃ 내지 약 1100℃ 범위의 온도에서 무기성 무반사 코팅 물질층을 열처리하는 단계를 포함한다. 열처리된 무반사 코팅 물질층은 에천트에 노출될 때 관련되는 에칭율을 갖는다. 에천트에 노출될 때 BPSG: 무반사 코팅 물질층 사이의 에칭율 비는 적어도 약 3:1이며, 약 20:1 이상, 심지어 약 100:1 이상일 수도 있다. 또한, 에천트에 노출될 때 TEOS: 무반사 코팅 물질층 사이의 에칭율의 비는 적어도 약 3:1이며, 약 10:1 이상일 수 있다.
본 발명에 따른 무반사 코팅 물질층은 주로 SixOyNz:H로 구성되며, x는 약 0.39 내지 약 0.65 범위에 있고, y는 약 0.25 내지 약 0.56 범위에 있고, z는 약 0.05 내지 약 0.14 범위에 있다. 에천트에 노출될 때 무기성 무반사 코팅 물질층에 대한 에칭율은 분당 약 16Å 이하, 바람직하게는 분당 약 10Å 이하, 보다 더 바람직하게는 분당 5Å 이하이다.
도 1 내지 6은 본 발명에 따라 에칭율을 감소시키기 위해 무기성 무반사 코팅 물질층의 열처리를 포함하는 제조 공정을 나타낸 도면.
본 발명은 도 1-6을 참조로 상세히 설명한다. 당업자는 도면에 도시된 다양한 부재가 정확한 치수를 나타내는 것이 아니라는 것을 알 것이다.
집적회로(IC) 구조를 형성하는 경우 포토리소그라피의 보다 나은 제어를 위해, 무기성 무반사 코팅(ARC)층, 또는 유전체 무반사 코팅(DARC)이라 불리는 층이 사용된다. 이러한 무기성 무반사 코팅 물질층의 사용은 적어도 부분적으로 기판 어셈블리의 하부층으로부터의 반사율의 억제로 인해 기판 어셈블리의 하부층에 형성되는 포토레지스트의 균일한 노출을 야기시킨다. 따라서, 웰을 형성하는 패턴이 포토레지스터에 재현될 수 있다. 포토레지스터에 웰을 형성하는 패턴 형성은 하부 물질의 웰을 형성하는 패터닝을 야기시킨다. 집적회로 구조에서 소자 밀도가 증가함에 따라, 이러한 정교한 형성에 대한 중요성이 증가되게 되었다.
본 명세서에서 사용되는 기판 어셈블리라는 용어는 제한되는 것이 아니라 반도체 기판 및 자체 상에 또는 자체 내에 형성된 1개 이상의 층 또는 영역을 갖는 반도체 기판을 포함하는 다양한 가지각색의 반도체에 기초한 구조물을 포함한다. 반도체 기판은 실리콘 웨이퍼와 같은 물질의 단일 층일 수 있으며, 또는 실리콘-온-사파이어(SOS) 기술, 실리콘-온-절연체(SOI) 기술, 도핑 및 비도핑 반도체, 베이스 반도체에 의해 지지되는 실리콘의 에피텍셜층, 뿐만 아니라 다른 반도체 기판 구조를 포함하는 것으로 이해된다. 이하 상세한 설명에서 반도체 기판 어셈블리로 참조사항을 구성하는 경우, 다양한 공정 단계는 반도체 기판에서의 영역/접합부를 형성하는데 사용될 수 있고, 또는 기판을 기준으로 1개 이상의 층 또는 물질의 영역을 형성하는데 사용될 수 있다.
일반적으로 도 1-3은 기판 어셈블리에서의 개구부(18)를 형성하는 방법을 나타낸다. 층(14)의 에칭율을 감소시키기 위해 본 발명에 따라 무반사 코팅 물질층(14)을 열처리하는 단계를 포함하는 도 4-6은 IC의 제조시에 무반사 코팅 물질층의 감소된 습식 에칭의 사용을 나타낸다.
도 1에 도시된 것처럼, 구조(10)는 자체 상에 형성된 무기성 무반사 코팅 물질층(14)을 갖는 기판 어셈블리(12)를 포함한다. 또한, 구조(10)는 무반사 코팅 물질층(14) 위에 형성된 레지스트층(16)을 포함한다. 기판 어셈블리(12)는 1개 이상의 상이한 물질로 형성될 수 있다. 예를 들어, 기판 어셈블리(12)는 실리콘 웨이퍼에서 형성되는 개구부(18)를 포함할 수 있다. 또한, 예를 들어, 기판 어셈블리(12)는 개구부(18)가 형성될 수 있는 금속층을 포함하거나, 또는 보로포스포실리케이트 글라스(BPSG) 또는 테트라에틸오르토실리케이트(TEOS) 또는 캐패시터를 위한 트렌치가 형성된 임의의 다른 산화물 물질을 포함할 수 있다. 또한, 예를 들어, 기판 어셈블리(12)는 다마신 공정의 수행을 위해 에칭되는 물질을 포함할 수 있다.
상기 설명된 것처럼, 기판 어셈블리(12)는 캐패시터의 제조를 위해 형성된 개구부 또는 트렌치가 있는 구조일 수 있다. 이러한 경우에, 예를 들어, 기판 어셈블리(12)는 개구부 내에 증착된 저장 셀 캐패시터의 하부 전극과의 연결을 위한 폴리실리콘 함유 영역을 포함할 수 있으며 또한 예를 들어, 실리콘 이산화물, BPSG, 포스포실리케이트 글라스(PSG) 등과 같은 산화물층이 형성된 개구부가 있는 절연층을 포함할 수 있다. 또한, 상기 설명된 것처럼, 기판 어셈블리(12)는 실리콘 기판일 수 있다. 이러한 기판은 예를 들어, 얕은 트렌치 절연과 같은 절연 영역의 형성을 위해 에칭될 수 있다. 또한, 상기 설명된 것처럼, 기판 어셈블리(12)는 인터커넥트의 제공을 위해 자체 내에 형성된 개구부를 갖는 산화물층을 포함할 수 있다. 따라서, 본 발명은 임의의 특정한 기판 어셈블리(12)로 제한되는 것이 아니다.
본 명세서에서 설명되는 무반사 코팅 물질 및 이러한 무반사 코팅 물질을 사용하는 방법은 포토리소그라피 공정을 필요로하는 임의 용도에 사용될 수 있다. 그러나, 본 발명은 예를 들어, 무반사 코팅 물질에 대해 감소된 습식 에칭율이 무반사 코팅 물질층 하부층의 오버에칭 및 언더컷팅을 허용하는 공정 상태에서 오버행(overhang)을 형성하는데 사용되는 경우 개구부를 형성하는데 사용하는 것이 특히 유용하다. 또한, 이러한 응용은 일반적으로 나중의 공정 단계에서 무기성 무반사 코팅 물질층의 무반사 특성의 사용을 필요로 한다. 예를 들어, 본 발명은 콘택 홀 및 절연층을 통한 비아의 형성, 및 트렌치 등을 형성하는 데 있어 셀 전극의 형성을 위한 개구부 형성시와 같이 캐패시터를 형성하는데 사용될 수 있다. 또한, 이하 설명되는 것처럼, 예를 들어, 이러한 응용은 구조물의 캐패시턴스를 감소시키기 위해 보이드 또는 절연 영역을 제공할 수 있다.
예를 들어, 실리콘 기판 또는 BPSG와 같은 산화물층과 같은 기판 어셈블리(12)에 있는 개구부를 형성하는 방법을 도 1-3에 도시한다. 도 1을 참조로 앞서 설명된 것처럼, 기판 어셈블리(12)는 무반사 코팅 물질층(14) 및 자체 상에 형성된 레지스트층(16)을 포함한다. 다음 개구부(18)가 포토리소그라피을 사용하여 기판 어셈블리(12)에 형성된다.
기판 어셈블리(12) 위로 형성된 무기성 무반사 코팅 물질층(14)은 개구부(18)를 형성하는데 사용되는 포토리소그라피 공정 동안 기판 어셈블리(12)로부터 반사율을 억제한다. 무기성 무반사 코팅 물질층(14)은 약 100Å 내지 약 1000Å 범위의 두께로 형성된다. 바람직하게, 무반사 코팅 물질층(14)은 무기성 물질이다. 바람직한 무기성 무반사 코팅 물질은 레지스트층(16)과 포토리소그라피 공정에서의 사용을 위한 기판 어셈블리(12)의 하부층(들) 사이에 바람직하게 형성된다. 적절한 무반사 코팅 물질은 바람직한 화학식 SixOyNz:H를 갖는 무반사 코팅 물질을 포함한다. 바람직하게 x는 약 0.39 내지 약 0.65의 범위에 있고, y는 약 0.25 내지 약 0.56 범위에 있고, z는 약 0.05 내지 약 0.14 범위에 있다. 다른 말로, 무기성 물질은 (원자 농도 당) 약 25% 내지 약 56% 산소, (원자 농도당) 약 5% 내지 약 14% 질소, (원자 농도당) 약 39% 내지 약 65% 실리콘, 및 수소를 포함하는 물질일 수 있다. 무반사 코팅 물질의 특정한 예는 (원자 농도당) 약 10% 질소, (원자 농도당) 약 25% 산소, 및 (원자 농도당) 약 65% 실리콘을 포함한다.
예를 들어, 무반사 코팅 물질층(14)은 상기 설명된 무기성 물질의 거의 균일한 단일층으로 구성될 수 있다. 또한, 무반사 코팅 물질층(14)의 또 다른 예는 레지스트층(16)을 통과하는 방사선을 감쇠시키기 위해 구성되는 적어도 하나의 물질을 스택 내에서 갖는 물질 스택을 포함할 수 있다. 감쇠는 이러한 방사선의 전체 또는 부분적 흡수를 초래할 수 있다. 감쇠가 단지 부분적 흡수만을 초래하는 경우, 흡수되지 않는 방사선은 바람직하게 적절한 파장에서 반사되며, 스택을 통과하는 다른 방사선에 의해 취소된다. 물질의 스택을 포함하는 무반사 코팅 물질층(14)의 구성예에서, 층은 스택 하부에서 (원자 농도당) 약 25% 내지 약 56% 산소, (원자 농도당) 약 5% 내지 약 14% 질소, (원자 농도당) 약 39% 내지 약 65% 실리콘, 및 수소의 물질을 포함할 수 있다. 스택의 나머지는 방사선을 완전히 또는 부분적으로 전달하는 1개 이상의 층을 포함할 수 있다. 예를 들어, 이러한 층은 실리콘 이산화물을 포함할 수 있다.
무기성 무반사 코팅 물질층(14)은 상기 설명된 조성 범위에 적합한 임의의 방법에 의해 형성될 수 있다. 예를 들어, 질소, 산소, 수소 및 실리콘을 포함하는 상기 설명된 무기성 무반사 코팅 물질은 약 200℃ 내지 약 400℃의 온도에서의 화학 기상 증착(CVD)에 의해 기판 어셈블리(12) 상에 형성될 수 있다. 바람직하게, 플라즈마 화학 기상 증착(PECVD)이 사용된다. PECVD는 약 80℃ 내지 약 400℃ 범위의 상대적으로 낮은 온도에서의 층(14) 형성을 가능케 한다. PECVD 공정에서, 반응 가스는 상대적으로 낮은 (즉, 대기압에 비해 낮은) 압력에 있는 반응 챔버 속으로 주입된다. 반응 챔버는 진공 펌프 등에 의해 배기되어 원치않는 반응 종을 제거한다. 다음, 반응 가스를 포함하는 반응 가스 혼합물이 챔버 속으로 주입된다. 이는 다양한 기술중 하나에 의해 달성된다. 예를 들어, 챔버 속으로의 주입은 실온에서 가스인 화합물을 사용하여 달성될 수 있다. 챔버 속으로 화합물을 주입하기 위해 사용되는 기술은 다양할 수 있고 본 발명은 임의의 특정 기술로 제한되거나 또는 임의의 특정 반응 챔버로 제한되는 것이 아님을 쉽게 인식할 것이다. 예를 들어, 화학적 기상 증착은 Genus Inc., Applied Materials, Inc., 또는 Novelus Inc.,에서 시판되는 반응기 챔버에서 실시될 수 있다. 그러나, PECVD를 수행하는데 적절한 임의의 반응 챔버가 사용될 수 있다.
일반적으로, 반응 가스는 개별적 입구 포트에서 챔버속으로 주입된다. 반응 종 외에, 희석 가스가 챔버 속으로 흘려질 수 있다. 예를 들어, 헬륨이 챔버 속으로 흘러가 형성되는 층에 균일성을 제공할 수 있다. PECVD에서, 플라즈마는 반응 가스 혼합물을 함유한 반응 가스에 전계를 인가함으로써 생성된다. 플라즈마는 반응을 완성시키기 위해 반응에 에너지를 부가한다. 일반적으로, 상기 설명된 것처럼, 플라즈마를 사용하는 공정은 다른 CVD 공정 보다 다소 낮은 온도로 기판 어셈블리(12)를 유지한다. 임의의 적절한 전원이 반응 챔버에서 플라즈마를 발생시키기 위해 사용될 수 있다. 적절한 전원은 RF 반응기, 마이크로웨이브(예를 들어, 2.5 기가헤르쯔 마이크로웨이브 소스) 발생기, 또는 전자 사이클로트론 공명(ECR) 소스를 포함한다. 바람직한 전원은 표준 13.56 메가헤르쯔 소스로서 작동하는 RF 발생기이다.
무반사 코팅 물질층(16), 예를 들어 SixOyNz:H 층은 실리콘 함유 전구체 가스, 산소 가스 함유 전구체 가스, 및 질소 함유 전구체 가스를 반응 챔버 속으로 흘려보냄으로써 형성된다. 일반적으로, 불활성 희석 가스(예를 들어, 헬륨, 아르곤)가 사용된다. 바람직하게, 실리콘 함유 전구체 가스는 실란계 구성원(예를 들 어, 실란, 디실란, 디크로실란, 메틸실란 등)일 수 있다. 바람직하게, 산소 함유 전구체 가스 및 질소 함유 전구체 가스는 질소 산화물(N2O), NO, N2O2 및 NO2의 그룹 또는 이들의 조합에서 선택된 단일 가스이다; 바람직하게 가스는 N2O이다. 그러나, 질소 함유 전구체 및 산소 함유 전구체가 개별 가스로서 제공될 수 있다. 이러한 전구체가 개별 가스인 경우, 산소 함유 전구체는 O2, O3, N2O, NO, N2 O2, 및 NO2, 또는 이들의 조합에서 선택될 수 있다. 질소 함유 전구체는 N2O, NO, N2O2, NO2, 암모니아(NH3), 질소(N2) 또는 〔CnH2n+1〕2NH(예를 들어, 〔CH3〕2NH)계, 또는 이들의 조합으로부터 선택될 수 있다.
400℃ 이상의 온도에서 무반사 코팅 물질층(14)의 어닐링은 방사선에 대해 보다 흡수성이 있는 무반사 코팅 물질층을 만들기 위해 무반사 코팅 물질층의 광학적 성질을 변화시키는 것으로 밝혀졌다. 무반사 코팅 물질층(14)의 광학적 특성을 변화시키기 위한 무반사 코팅 물질층(14)의 이러한 어닐링은 본 명세서에서 참조로하며 본 명세서와 관련하여 동일 양수인에게 양도되고 공동 계류중인 1998년 2월 25일 출원된 미국 특허 출원 번호 09/030,618호에 개시되어 있다. 층(14)의 적어도 일부는 포토레지스트층(16)을 형성하기 이전에 바람직하게 약 400℃ 이상의 온도에서 어닐링될 수 있다. 상기 부분은 바람직하게 약 800℃ 내지 약 1050℃, 보다 바람직하게는 약 800℃ 내지 약 900℃, 보다 더 바람직하게는 약 850℃ 온도에서 어닐링된다. 어닐링 동안, 무반사 코팅 물질층(14)은 바람직하게 N2 및 Ar을 포함하는 분위기의 질소 함유 분위기에 노출된다. 예를 들어, 분위기는 N2로 구성될 수 있다.
산소, 질소, 및 실리콘 및 수소를 포함하는 무반사 코팅 물질층(14) 부분에 대해 이러한 어닐링은 특히 유용하다. 특히, 어닐링은 무반사 코팅 물질층(14)의 굴절 계수(n) 및 흡수 계수로 간주되는 무반사 코팅 물질층(14)의 흡광 계수(k)에 영향을 주는 것으로 밝혀졌다. 이를 테면, (원자 농도당) 약 10% 질소, (원자 농도당) 약 25% 산소, 및 (원자 농도당) 약 55% 실리콘을 포함하는 수소화된 물질의 약 400℃ 이상에서의 어닐링 처리는 248 나노미터 파장 광에 노출된 물질의 "n" 및 "k" 각각을 2.12 및 1.19 에서 1.89 및 1.41로 변화시키는 것으로 밝혀졌다. 또한, 어닐링 처리는 365 나노미터 파장 광에 노출되는 경우 상기 물질의 "n" 및 "k" 각각을 2.65 및 0.59에서 2.89 및 1.11로 변화시키는 것으로 밝혀졌다.
일반적으로 적절한 무반사 코팅 물질은 약 248 나노미터의 파장 또는 약 365 나노미터의 파장에서 약 1.7 내지 약 2.7 범위의 굴절율(n)을 갖는다. 또한 적절한 무반사 코팅 물질의 흡수 계수(k)는 일반적으로 약 248 나노미터의 파장에서 또는 약 365 나노미터의 파장에서 약 0.01 내지 약 1.5 범위에 있다. 공정을 위해 요구되는 굴절율 및 흡수 계수는 사용되는 포토레지스트 및 레지스트층이 형성되는 기판 어셈블리의 다른 하부층의 굴절율 및 흡수 계수, 뿐만 아니라 하부 기판 어셈블리 피처 및 층들의 치수에 따라 좌우된다. 파장에 따라 좌우되기 때문에, 비-화학량론적 무반사 코팅 물질층에서의 실리콘의 양이 증가함에 따라, 일반적으로 무반사 코팅 물질층의 굴절율 및 흡수 계수 또한 증가한다. 예를 들어, 이는 약 248 나노미터를 기준으로 약 365 나노미터의 파장인 경우 일반적이다.
무반사 코팅 물질층(14)이 기판 어셈블리(12)에 형성된 후, 또는 무반사 코팅 물질층(14)의 광학적 특성을 변화시키는 어닐링이 수행된 후에(어닐링이 전적으로 광학적 특성을 변화시키기 위해 수행되는 경우), 레지스트층(16)이 무반사 코팅 물질층(14) 위에 형성된다. 레지스트층(16)은 종래의 레지스트층 형성 방법에 의해 형성될 수 있다. 예를 들어, 레지스트 용액은 층(14) 위에서 스핀처리될 수 있고, 그 후에 고체 레지스트층(16)을 형성하기 위해 층 상에서의 스핀처리로부터 고체를 휘발시킨다.
도 2에 도시된 것처럼, 예를 들어, 네거티브형 또는 포지티브형 포토레지스트의 레지스트층(16)은 기판 어셈블리(12)에 있는 개구부(18)를 한정하는데 사용하기 위해 무반사 코팅 물질층(14) 위에 형성된다. 포토레지스트층(16)은 포토리소그라피 공정에서 이용가능한 임의의 적절한 포토레지스트일 수 있다. 예를 들어, 포토레지스트는 딥 울트라바이올렛(DUV) 레지스트, 미드-바이올렛(MUV) 레지스트, 또는 포토리소그라피 공정에서 사용되는 임의의 다른 레지스트일 수 있다.
레지스트층(16)은 종래의 포토리소그라피를 사용하여 패터닝된다. 예를 들어, 적절한 마스크를 사용하는 경우, DUV 레지스트는 약 248 나노미터의 파장에 노출되거나 또는 다른 형태의 레지스트가 약 365 나노미터의 파장에 노출될 수 있다. 이후, 포토레지스트는 현상액과 접촉되고 그안에 노출된 패턴에 따라 선택적으로 제거된다. 포토레지스트층(16)에 있는 개구부(18)는 포토리소그라피 공정으로 형성되며 원하는 구조물을 얻기 위해 제거되는 기판 어셈블리(12)의 영역을 한정한다. 다른 말로, 개구부(18)는 도 3에 도시된 것처럼 개구부(18)를 한정하도록 에칭되는 기판 어셈블리(12) 영역을 한정한다. 레지스트층(16)의 패터닝은 패터닝된 레지스트에 의해 덮혀진 무반사 코팅 물질층(14)의 영역 또는 부분(32), 및 개구부(18)를 통해 노출된 무반사 코팅 물질층(14) 부분(30)을 형성한다.
당업자는 본 발명에 따라 레지스트 및 하부층을 패터닝하기 위해 임의의 포토리소그라피 공정이 사용될 수 있음을 알 것이다. 그러나, 레지스트층(16)의 변수에 따라, 무반사 코팅 물질층(14)의 특성이 변한다. 예를 들어, 층(14) 조성 및 층(14) 두께는 248 나노미터의 파장에서 DUV 레지스트가 노출된 영역이 사용되는지 또는 365 나노미터 파장에서 레지스트가 노출된 영역이 사용되는지에 따라 변화될 수 있다. 이는 적어도 일부는 상이한 포토그소그라피 공정에서 층(14)에 대해 요구되는 상이한 반사율 특성으로 인한 것이다.
도 3에 도시된 것처럼, 개구부(18)는 무반사 코팅 물질층(14)을 지나 기판 어셈블리(12) 속으로 연장된다. 개구부(18)는 종래의 방법, 예를 들어 건식 플라즈마 에칭 또는 습식 에칭과 같은 방법을 사용함으로써 연장될 수 있다. 예를 들어, 레지스트층(16) 부분이 기판 어셈블리(12)를 패터닝시키기 위해 선택적으로 제거된 후, 적절한 건식 에칭은 기판 어셈블리의 표면 영역(34) 아래를 향해 기판 어셈블리(12) 속으로 개구부(18)를 에칭하는데 사용된다. 개구부(18)의 건식 에칭은 상이한 응용을 위해 상이한 화학제를 사용하여 수행될 수 있다. 건식 에칭의 사용은 일반적으로 등방성 에칭을 위한 건식 에천트의 능력으로 인해 바람직하며, 임계 치수는 제어될 수 있다. 산화물층, 예를 들어 부하된(rich) BPSG 산화물층의 제거에 사용되는 화학제의 일례로는, CHF3, SF6, 또는 CF4와 같은 불소 화학제의 사용을 포함한다. 건식 에칭은 개구부(18)를 한정하기 위한 기판 어셈블리(12)의 에칭이외에, 레지스트층(16)에 의해 패터닝된 무반사 코팅 물질층(14)의 노출된 부분(30)을 제거한다.
지시된 것처럼, 개구부(18)는 기판 어셈블리(12)의 표면 영역(34)으로 기판 어셈블리(12)를 에칭할 수 있다. 예를 들어, 표면 영역(34)은 캐패시터 전극 구조가 개구부에 형성되는 경우 폴리실리콘 함유 영역일 수 있고, 표면 영역(34)은 트랜지스터의 소스 또는 드레인에 콘택을 형성하는 경우 실리콘 함유 영역이거나, 또는 전형적으로 에칭되는 개구부, 예를 들어 실리콘 기판에서의 트렌치, 절연 트렌치, 캐패시터 형성에 사용되는 트렌치와 같은 다른 표면 영역일 수 있다.
개구부(18)가 기판 어셈블리(12)에서 에칭된 후, 레지스트층(16)이 제거되어 도 4에 도시된 구조를 형성한다. 레지스트층(16)은 산소 애싱(ash) 공정, 예를 들어 산소 함유 플라즈마 공정과 같은 임의의 적절한 공정을 사용하여 제거될 수 있다.
도 1-3에 도시된 것처럼, 레지스트층(16)은 무반사 코팅 물질층(14)과 접촉된다. 그러나, 다른 실시예에서는 레지스트층(16)과 무반사 코팅 물질층(14) 사이에 중간층이 형성될 수 있다. 이러한 증간층이 레지스트층(16)을 패터닝시키기 위해 사용되는 방사선에 대해 적어도 부분적으로 투명한 경우, 방사선은 무반사 코팅 물질층(14)을 통과하여 레지스트층이 노출되는 동안 방사선을 흡수한다. 또한 이러한 중간층이 존재하는 경우, 레지스트층(16)의 패턴은 무반사 코팅 물질층(14)으로 패턴을 연장시키지 않고 중간층에 전사될 수 있다. 따라서, 본 발명은 에칭되지 않는 무반사 코팅 물질층(14)이 있는 실시예를 포함한다.
본 명세서에서 개시되는 것처럼, 많은 경우에 있어, 무반사 코팅 물질층(14)은 개구부(18)가 형성된 후에 제거되는 것과 반대로 유지하는 것이 바람직하다. 이처럼, 본 발명에 따라, 무기성 무반사 코팅 물질층(14)의 열처리는 예를 들어 습식 에천트와 같은 에천트에 노출되는 경우 에칭율을 변화시키는데 사용될 수 있다. 이러한 열처리는 (어닐링이 예를 들어, 층(14)의 n과 k와 같은 광학적 성질을 변화시키기 위해 앞서 수행되는 되지 않든)무반사 코팅 물질층(14)이 개구부(18)를 한정하는데 사용된 후 발생한다. 바람직하게, 무반사 코팅 물질층(14)은 무기성 무반사 코팅 물질층(14)을 위해 원하는 에칭율을 달성하기 위해 약 400℃ 이상의 온도 또한 더 바람직하게는 약 1100℃ 이하의 온도에서 열적으로 처리된다. 당업자는 무기성 무반사 코팅 물질층(14)의 에칭율을 감소시키기 위해 사용되는 어닐링의 온도가 문제없이 사용될 수 있다는 것을 알 것이다.
다양한 열 처리 공정이 이하 설명되는 것처럼 무반사 코팅 물질층(14)에 대한 원하는 에칭율을 달성하는데 사용될 수 있다. 예를 들어, 퍼니스 열 처리가 수행될 수 있다. 바람직하게, 퍼니스 열 처리에서, 약 100Å 내지 약 1,000Å 두께를 갖는 무기성 무반사 코팅 물질은 약 10 분 내지 약 45분의 시간 주기 동안 약 400℃ 내지 약 1050℃의 온도에서, 보다 바람직하게는 약 20 분 내지 약 40분의 시 간 주기 동안 약 650℃ 내지 약 850℃의 온도 범위에서 퍼니스 어닐링 처리된다.
또한, 열처리는 무기성 무반사 코팅 물질층(14)을 급속 열 어닐, 즉 급속 열 처리 처리(RTP)하는 단계를 포할 수 있다. 바람직하게, 약 100Å 내지 약 1000Å 두께를 갖는 무기성 무반사 코팅 물질층(14)의 급속 열 어닐링은 약 1초 내지 약 3분의 시간 주기 동안 약 500℃ 내지 약 1100℃의 온도, 보다 바람직하게는 약 10 초 내지 약 60초의 시간 주기 동안 약 800℃ 내지 약 1000℃의 범위에서 수행된다.
또한, 무기성 무반사 코팅 물질층(14)은 급속 열 질화 공정을 사용할 수 있다. 바람직하게, 약 100Å 내지 약 1000Å의 두께를 갖는 무기성 무반사 코팅 물질층(14)은 예를 들어 N2의 질소 함유 분위기에서 약 1초 내지 약 60초의 시간 주기 동안 약 800℃ 내지 약 1050℃의 어닐링 온도, 보다 바람직하게는 약 10 초 내지 약 60초의 시간 주기 동안 약 850℃ 내지 약 1000℃의 어닐링 온도에서 처리된다. 또한, 아르곤, 헬륨과 같은 다른 불활성 가스가 존재할 수 있다.
당업자는 응용가능한 처리와 일치하는 다양한 방식으로 상기 설명된 열처리가 수행될 수 있음을 알 것이다. 예를 들어, 퍼니스 어닐링 또는 임의의 다른 어닐링은 본 명세서에서 기술된 합성 시간 동안 다단계에서 수행될 수 있다.
바람직하게, 수행되는 열처리는 특정 에천트에 노출되는 경우 분당 약 16Å 이하의 에칭율로 무기성 무반사 코팅 물질층(14)의 에칭율을 감소시킨다. 이러한 특정 에천트가 열처리에 앞서 사용되는 경우, 에칭율은 분당 약 16Å 이상이 되며, 많은 경우에 있어서는 분당 30Å 이상이 된다. 바람직하게, 열처리된 무반사 코팅 물질층(14)은 특정 에천트에 노출되는 경우 분당 약 10Å 이하, 보다 바람직하게는 분당 약 5Å 이하의 에칭율을 갖게 된다.
일반적으로, 도 4에서의 개구부(18)의 크기에 비해 도 5에서는 확대된 크기의 개구부로 도시됨에 따라 기판 에셈블리(12)에서 추가로 개구부(18)를 연장시키는데 사용되는 에천트는, NH4F 및 H3PO4와 같은 플루오르화물염 및 미네랄산을 포함하는 HF 함유 에천트 또는 에천트 조성물을 사용할 수 있다. 예를 들어, 에천트는 희석된 HF 용액 또는 ACSI 상표명 SOE로 시판되며, 또한 산화물 에치-1이라 불리는 에천트와 같은 HF 함유 에천트 그룹에서 선택될 수 있다. 또한, 예를 들어, 산화물의 에칭시에 이러한 에천트는 100:1 탈이온수:HF를 포함할 수 있으며, 여기서 HF는 HF를 포함하며 상업적으로 시판되는 용액 및 탈이온수(약 1:1의 HF:DI)이다. 또한, 예를 들어 산화물 에칭 또는 세정하는데 사용되는 에천트는 예를 들어 680ml에 있는 454g NH4F 10부 및 48% HF 1부와 같이 NH4F로 완충된 HF 희석 용액인 완충된 산화물 에치(BOE)(또한 BHF로 간주됨); 상표명 QE-Ⅱ(40중량% NH4F, 및 1.2-1.3중량% H3PO4)로 Olin Hunt에서 시판되는 습식 세정액인 QE-Ⅱ; 또는 마찬가지로 Olin Hunt에서 시판되는 슈퍼-Q 용액(40중량% NH4F, 및 4중량% H3PO4)를 포함할 수 있다. 당업자는 사용되는 습식 에천트가 에칭되는 기판 어셈블리(12)의 물질에 따라 좌우된다는 것을 알 것이다. 예를 들어, 무반사 코팅 물질층(14)이 산화물층 이외의 물질 하부층 위에 존재하는 경우, 상이한 용액이 사용될 수 있다.
다양한 경우에 있어, 기판 어셈블리(12) 보다 상당히 낮은 에칭율로 무반사 코팅 물질층(14)을 에칭하는 것이 바람직하다. 이처럼, 무기성 무반사 코팅 물질층(14)에 대한 에칭율을 감소시키는 열처리는 이러한 선택도를 달성하는데 바람직하다. 예를 들어, 일반적으로 조밀한 BPSG는 QE-Ⅱ 용액에서 약 60Å/분 내지 약 75Å/분의 비율로, 슈퍼 Q 용액에서 약 140Å/분 내지 약 170Å/분의 비율로, 그리고 100:1 HF:탈이온수 용액에서 약 210Å/분 내지 약 240Å/분의 비율로 에칭된다. 무기성 무반사 코팅 물질층(14)을 기준으로 BPSG 에칭과 관련하여 적어도 3:1의 선택도을 갖고, 무기성 무반사 코팅 물질층(14)을 기준으로 BPSG 에칭과 관련하여 적어도 20:1의 선택도를 갖거나, 또는 무기성 무반사 코팅 물질층(14)을 기준으로 BPSG 에칭과 관련하여 적어도 100:1의 선택도를 갖는 것이 바람직하다. 또한, 예를 들어, 일반적으로 조밀한 TEOS는 100:1 HF:탈이온수 용액에서 약 28Å/분의 비율로 그리고 QE-Ⅱ 용액에서 약 53Å/분 비율로 에칭된다. 무기성 무반사 코팅 물질층(14)을 기준으로 TEOS 에칭을 위해서는 적어도 약 3:1의 선택도 갖거나 또는 무기성 무반사 코팅 물질층(14)을 기준으로 TEOS 에칭을 위해서 적어도 약 10:1의 선택도를 갖는 것이 바람직하다. 무기성 무반사 코팅 물질층(14)에 대한 에칭율 감소로 HF-기재 용액에 대해 분당 약 16Å 이하, 및 분당 약 5Å 이하의 에칭율이 달성되며, 이러한 선택도는 이하 실시예에 도시된 것처럼 달성될 수 있다.
도 5는 기판 어셈블리(12)의 에칭에 따른 형성 구조물, 예를 들어 에칭율을 감소시키기 위해 무기성 무반사 코팅 물질층(14)을 열처리한 후에 본 발명에 따른 개구부(18)의 연장된 에칭을 나타낸다. 상술된 것처럼 높은 선택도로, 기판 어셈 블리(12)의 물질은 무반사 코팅 물질층(14)을 제거하지 않고 무기성 무반사 코팅 물질층(14) 아래로부터 제거된다. 도 5에 도시된 것처럼, 무기성 무반사 코팅 물질층(14)의 열처리 후에 나타나는 선택적 에칭으로 돌출부, 즉 무기성 무반사 코팅 물질층(14)의 오버행 영역(22) 하부에 있는 개구부(18)의 언더컷 영역(23)을 형성한다. 당업자는 이러한 언더컷(23)을 형성하기 위해 사용되는 에천트가 기판 어셈블리(12)의 물질에 따라 좌우됨을 알 것이다. 예를 들어, 물질이 언더컷 영역에서 에칭되는 산화물인 경우, 상술된 HF-기재 용액과 같은 에천트가 사용될 수 있다.
도 6은 개구부(18)의 적어도 일부 및 다른 표면, 예를 들어 구조물의 층(14)에 형성된 물질(24)을 갖는 도 5의 구조를 나타낸다. 본 발명의 일례를 나타내는 도 6에 도시된 것처럼, 무반사 코팅 물질층(14)의 오버행 영역(22)은 개구부(18)의 에지(36) 너머로 돌출된다. 열처리 후에 수행되는 선택적 에칭은 개구부(18)를 한정하는 벽(37) 사이의 치수(41)를 기준으로 오버행 영역 또는 돌출부(22) 사이의 치수(41)에 의해 도시된 개구부 사이의 치수차에서의 증가를 야기시킨다. 물질(24), 예를 들어 실리콘 이산화물과 같은 유전체 물질로 개구부(18)를 채움에 따라, 상기 물질은 먼저 측벽(37) 상에 증착되고 개구부(18)의 바닥면 영역(34)에 그리로 개구부(18)의 에지(36) 너머로 연장되거나 또는 돌출하는 돌출부(22)의 표면(39)을 따라 증착된다. 이처럼, 물질이 상기 표면상에 형성됨에 따라, 화살표(41)로 표시된 돌출부 또는 오버행 영역(22) 사이에 존재하는 개구부는 물질(24)로 개구부(18)가 완전히 채워지기 이전에 물질로 채워진다. 이처럼, 개구부(18)를 채우는 물질(24)에는 보이드(26)가 형성될 수 있다. 본 명세서에 기술된 것처럼, 보이드는 개구부(18)에서의 물질(24)에 의해 점유되지 않는 임의의 공간으로 정의된다.
열처리된 무반사 코팅 물질층(14)의 사용은 예를 들어, 절연을 위해 사용되는 증착 물질에 대한 캐패시턴스 값을 감소시키기 위해 개구부, 예를 들어 유전체 물질의 증착을 위한 트렌치, 개구부 등에서 보이드를 형성하는데 유용할 수 있다. 또한, 듀얼 다마신 공정과 같은 차후 포토 공정을 위해 기판 어셈블리 상에 열처리된 무반사 코팅 물질층을 남겨두는 것이 바람직한 경우, 무반사 코팅 물질층의 에칭율은 하부 산화물(TEOS, BPSG)층에 부합되도록 느려질 수 있다.
실시예
5개의 상이한 형태의 무반사 코팅 물질층이 500Å 두께로 플라즈마 기상 증착에 의해 HF 세정된 실리콘 웨이퍼 상에 증착된다. 5가지 상이한 형태의 무반사 코팅 물질은 DARC320; I-라인 DARC; DUV-DARC; HER-DARC; 및 퓨즈 DARC를 포함한다. DARC320은 산소 25.5%, 실리콘 64.8%, 및 질소 9.8%이다. I-라인 DARC는 산소 36%, 실리콘 54.1%, 및 질소 9.9%이다. DUV-DARC는 산소 36.6%, 실리콘 50.1%, 및 질소 13.3%이다. HER-DARC는 산소 40.1%, 실리콘 53.3% 및 질소 6.5%이다. 또한 퓨즈-DARC는 산소 55.9%, 실리콘 38.9% 및 질소 5.2%이다.
무반사 코팅 물질층이 형성된 후, 이들은 100:1 탈이온수:HF(여기서 HF는 1:1의 탈이온수:HF의 조성을 갖는 상업적으로 시판되는 HF이다)의 용액에 침지시킴으로써 에칭된다. 에칭율을 측정하여 표로 만들었다.
이후, 동일 무반사 코팅 물질층은 10초 동안 질소 분위기에서 1000℃에서 RTP 처리된다. 열처리된 무반사 코팅 물질층이 동일한 100:1 탈이온수:HF 용액을 사용하여 에칭된다. 에칭율을 측정하여 표로 만들었다.
에칭율 측정 결과는 열처리 에칭율후 에칭율과 열처리 이전 에칭율의 퍼센티지로 표 A에 나타낸다.
표 A
100:1 HF에서 DARC가 증착됨에 따른 에칭율 100:1 HF에서 열처리후 DARC의 에칭율 이후 대 이전 %
DARC320 18Å/분 2.2Å/분 12.2
I-라인 DARC 23Å/분 3.2Å/분 13.9
DUV-DARC 72Å/분 4.4Å/분 6.1
HER-DARC 83Å/분 3.3Å/분 4.0
퓨즈-DARC 84Å/분 9.5Å/분 11.3
동일한 100:1 탈이온수:HF 용액에서 BPSG와 TEOS의 에칭율로 열 처리 후에 에칭율이 감소된 것을 비교할 때, BPSG와 TEOS에서 바람직한 선택도가 달성될 수 있다는 것을 나타낸다. 예를 들어, 상기 도시된 것처럼, 100:1 탈이온수:HF 용액에서의 BPSG:DRAC의 에칭율은 약 22:1 내지 약 110:1 사이이다. 또한, 예를 들어 상기 도시된 것처럼, 100:1 탈이온수:HF 용액에서 TEOS:DARC의 에칭율은 약 3:1 내지 약 13:1 사이이다.
상술된 방법과 거의 동일한 방식으로, 동일한 형태의 무반사 코팅 물질층이 열처리 이전 및 이후에 슈퍼-Q 용액에서 에칭된다. 에칭율 측정치는 열 처리 이후의 에칭율을 열처리 이전의 에칭율과의 퍼센티지로서 표 B에 나타낸다.
표 B
슈퍼-Q 용액에서 DARC가 증착됨에 따른 에칭율 슈퍼-Q 용액에서 열처리후 DARC의 에칭율 이후 대 이전 %
DARC320 74Å/분 13.5Å/분 18.2
I-라인 DARC 124Å/분 21.2Å/분 17.1
DUV-DARC 190Å/분 20.8Å/분 11.0
HER-DARC 500Å/분 23.8Å/분 4.8
퓨즈-DARC 318Å/분 43.5Å/분 13.7
열처리 이후에 감소된 에칭율을 슈퍼 Q 용액에서 BPSG의 에칭율과 비교할 때, BPSG에서 원하는 선택도가 달성될 수 있다는 것을 알 것이다. 예를 들어, 상기 도시된 것처럼, 슈퍼 Q 용액에서 BPSG:DARC의 에칭율은 약 3:1 내지 약 13:1의 범위에 있다.
또한, 상술된 방법과 거의 동일한 방식으로, 동일한 형태의 무반사 코팅 물질층이 열처리 이전 및 이후에 QE-Ⅱ 용액에서 에칭된다. 에칭율 측정값은 열처리 이후의 에칭율을 열처리 이전의 에칭율의 퍼센티지로서 표 C에 나타낸다.
표 C
QE-Ⅱ에서 DARC가 증착됨에 따른 에칭율 QE-Ⅱ에서 열처리후 DARC의 에칭율 이후 대 이전 %
DARC320 63Å/분 7Å/분 11.1
I-라인 DARC 77Å/분 9.8Å/분 12.7
DUV-DARC 67Å/분 9.1Å/분 13.6
HER-DARC 222Å/분 11.8Å/분 5.3
퓨즈-DARC 104Å/분 16Å/분 15.4
열처리 이후에 감소된 에칭율과 동일하 QE-Ⅱ 용액에서의 BPSG 및 TEOS의 에칭율을 비교할 때, BPSG와 TEOS에 대한 바람직한 선택도가 달성될 수 있다. 예를 들어, 상기 도시된 것처럼, QE-Ⅱ 용액에서 BPSG:DARC의 에칭율은 약 4:1 내지 약 1:1 사이에 있다. 또한, 예를 들어, 상기 도시된 것처럼, QE-Ⅱ 용액에서 TEOS:DARC의 에칭율은 약 3:1 내지 약 7:1 사이에 있다.
또한, 상기 데이터로 도시된 것처럼, 열처리 이후에 감소된 에칭율 대 열처리 이전의 에칭율을 각각의 경우로 나타냈다. 각각의 경우에서, 열처리 이후의 에칭율은 항상 열처리 이전의 에칭율의 20% 이하이다. 대부분의 경우에, 열처리 이후의 에칭율은 열처리 이전의 에칭율의 15% 이하이다. 또한, 많은 경우에 있어 열처리 이후의 에칭율은 열처리 이전의 에칭율의 5% 이하이다.
본 명세서에서 인용된 모든 특허 및 참조문은 각각이 개별적으로 구체화되는 것처럼 이들 전체적으로도 구체화된다. 본 발명은 실시예를 설명하기 위해 참조문을 개시하며 제한된 의미에서 구성되는 것을 의미하는 것은 아니다. 앞서 설명된 것처럼, 당업자는 다른 다양한 예시적 응용을 에칭율이 감소된 특성의 무반사 코팅 물질이 이러한 응용에서 유리한 방식으로 본 명세서에 설명된 것처럼 열적으로 처리된 무반사 코팅 물질층을 이용할 수 있다는 것을 알 것이다. 예시적 실시예의 다양한 변형 뿐만 아니라 본 발명의 또 다른 실시예는 본 명세서를 참조하여 당업자에게 이해될 수 있을 것이다.

Claims (35)

  1. 집적회로 제조시에 무반사 코팅 물질층을 형성하는 방법으로서,
    표면을 갖는 기판 어셈블리를 제공하는 단계;
    기판 어셈블리 표면 상에, 에천트에 노출되는 경우에 관련된 에칭율을 갖는 무기성 무반사 코팅 물질층을 제공하는 단계; 및
    약 400℃ 내지 약 1100℃ 범위의 온도에서 형성된 무기성 무반사 코팅 물질층을 열처리하는 단계를 포함하며, 상기 열처리된 무반사 코팅 물질층은 에천트에 노출될 때 분당 약 16Å 이하의 관련된 에칭율을 갖거나 또는 열처리되기 이전에 무기성 무반사 코팅 물질층에 대해 관련된 에칭율의 약 20% 이하의 에칭율을 갖는 무반사 코팅 물질층 형성 방법.
  2. 제 1 항에 있어서, 상기 열처리된 무반사 코팅 물질층은 상기 에천트에 노출될 때 분당 약 10Å 이하의 관련된 에칭율을 갖는 것을 특징으로 하는 무반사 코팅 물질층 형성 방법.
  3. 제 2 항에 있어서, 상기 열처리된 무반사 코팅 물질층은 상기 에천트에 노출될 때 분당 약 5Å 이하의 관련된 에칭율을 갖는 것을 특징으로 하는 무반사 코팅 물질층 형성 방법.
  4. 제 1 항에 있어서, 상기 열처리된 무반사 코팅 물질층에 대해 관련된 에칭율은 열처리 이전의 무기성 무반사 코팅 물질층에 대해 관련된 에칭율의 약 15% 이하인 것을 특징으로 하는 무반사 코팅 물질층 형성 방법.
  5. 제 4 항에 있어서, 상기 열처리된 무반사 코팅 물질층에 대해 관련된 에칭율은 열처리 이전의 무기성 무반사 코팅 물질층에 대해 관련된 에칭율의 약 5% 이하인 것을 특징으로 하는 무반사 코팅 물질층 형성 방법.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서, 상기 무기성 무반사 코팅 물질층은 SixOyNz:H이며, x는 약 0.39 내지 약 0.65의 범위에 있고, y는 0.25 내지 약 0.56의 범위에 있고, z는 약 0.05 내지 약 0.14의 범위에 있는 것을 특징으로 하는 무반사 코팅 물질층 형성 방법.
  7. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서, 상기 무기성 무반사 코팅 물질층은 두께가 약 100Å 내지 약 1000Å이며 상기 무기성 무반사 코팅 물질층을 열처리 하는 단계는 약 15분 내지 약 45분 범위의 시간 주기 동안 약 400℃ 내지 약 1050℃의 온도에서 상기 무기성 무반사 코팅 물질층을 퍼니스 어닐링하는 단계를 포함하는 것을 특징으로 하는 무반사 코팅 물질층 형성 방법.
  8. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서, 상기 무기성 무반사 코팅 물질층은 두께가 약 100Å 내지 약 1000Å이며 상기 무기성 무반사 코팅 물질층을 열처리 하는 단계는 약 1초 내지 약 3분 범위의 시간 주기 동안 약 500℃ 내지 약 1100℃의 온도에서 상기 무기성 무반사 코팅 물질층을 급속 열 어닐링 처리하는 단계를 포함하는 것을 특징으로 하는 무반사 코팅 물질층 형성 방법.
  9. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서, 상기 무기성 무반사 코팅 물질층을 열처리 하는 단계는 질소 함유 분위기에서 약 1 초 내지 약 60초의 시간 주기 동안 약 800℃ 내지 약 1050℃의 온도에서 상기 무기성 무반사 코팅 물질층을 급속 열 질화 어닐링 처리하는 단계를 포함하는 것을 특징으로 하는 무반사 코팅 물질층 형성 방법.
  10. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서, 상기 에천트는 불화수소산 함유 에천트 및 플루오르화물염과 미네랄산을 포함한 에천트 조성물중 하나를 포함하는 것을 특징으로 하는 무반사 코팅 물질층 형성 방법.
  11. 제 10 항에 있어서, 상기 에천트는 100:1 탈이온수:HF의 용액인 것을 특징으로 하는 무반사 코팅 물질층 형성 방법.
  12. 표면을 갖는 기판 어셈블리를 제공하는 단계;
    상기 기판 어셈블리 표면 상에, 에천트에 노출될 때 관련된 제 1 에칭율을 갖는 무기성 무반사 코팅 물질층을 제공하는 단계;
    상기 무기성 무반사 코팅 물질층 위에 레지스트 물질층을 제공하는 단계;
    레지스트 물질층을 패터닝하여 상기 무기성 무반사 코팅 물질층의 노출된 영역들 및 상기 무기성 무반사 코팅 물질층의 노출되지 않은 영역들을 형성하는 단계;
    상기 무기성 무반사 코팅 물질층의 노출된 영역들을 제거하는 단계;
    상기 패터닝된 레지스트 물질층을 제거하는 단계; 및
    상기 무기성 무반사 코팅 물질층의 노출되지 않은 영역들을 열처리하는 단계를 포함하며, 상기 무반사 코팅 물질층의 열처리되고 노출되지 않은 영역들은 제 1 에칭율보다 작은 관련된 제 2 에칭율을 갖는 집적회로 제조 방법.
  13. 제 12 항에 있어서, 상기 레지스트 물질층을 패터닝하기 이전에 광학적 성질을 변화시키기 위해 상기 무기성 무반사 코팅 물질층을 어닐링하는 단계를 더 포함하는 것을 특징으로 하는 집적회로 제조 방법.
  14. 제 12 항에 있어서, 상기 레지스트 물질층을 패터닝하는 단계는 상기 기판 어셈블리에서 적어도 하나의 개구부를 한정하는 상기 무기성 무반사 코팅 물질층의 노출된 영역들을 형성하고, 상기 무기성 무반사 코팅 물질층의 노출된 영역들을 제거하는 단계는 상기 기판 어셈블리를 에칭하는 단계를 포함하여 적어도 하나의 개구부를 형성하고,
    남아있는 상기 무반사 코팅 물질층 아래의 기판 어셈블리의 영역들을 제거하는 방식으로 상기 기판 어셈블리를 에칭하는 단계; 및
    보이드가 상기 개구부 내에 형성되도록 소정의 물질로 상기 개구부를 채우는 단계를 더 포함하는 것을 특징으로 하는 집적회로 제조 방법.
  15. 제 14 항에 있어서, 상기 기판 어셈블리의 개구부 위로 연장되는 상기 무반사 코팅 물질층의 오버행 영역들을 형성하는 기판 어셈블리 에칭 단계를 더 포함하며, 보이드가 형성되도록 상기 개구부를 채우는 단계는 물질로 상기 개구부를 완전히 채우기 이전에 상기 오버행 영역들 사이에 상기 물질을 형성하는 단계를 포함하는 것을 특징으로 하는 집적회로 제조 방법.
  16. 제 14 항에 있어서, 상기 에칭된 기판 어셈블리는 BPSG를 포함하며, 상기 에천트를 사용하는 BPSG:무반사 코팅 물질층 사이의 에칭 비율은 적어도 약 3:1인 것을 특징으로 하는 집적회로 제조 방법.
  17. 제 14 항에 있어서, 상기 에칭된 기판 어셈블리는 TEOS를 포함하며, 상기 에천트를 사용하는 TEOS:무반사 코팅 물질층 사이의 에칭 비율은 3:1 이상인 것을 특징으로 하는 집적회로 제조 방법.
  18. 제 12 항 내지 제 17 항 중 어느 한 항에 있어서, 상기 제 2 에칭율은 상기 에천트에 노출되는 경우 분당 약 16Å 이하인 것을 특징으로 하는 집적회로 제조 방법.
  19. 제 12 항 내지 제 17 항 중 어느 한 항에 있어서, 상기 제 2 에칭율은 상기 에천트에 노출되는 경우 분당 약 10Å 이하인 것을 특징으로 하는 집적회로 제조 방법.
  20. 제 12 항 내지 제 17 항 중 어느 한 항에 있어서, 상기 제 2 에칭율은 상기 제 1 에칭율의 약 20% 이하인 것을 특징으로 하는 집적회로 제조 방법.
  21. 제 12 항 내지 제 17 항 중 어느 한 항에 있어서, 남아있는 상기 무기성 무반사 코팅 물질층을 열처리하는 단계는 약 400℃ 내지 약 1100℃의 온도로 열처리 단계를 포함하는 것을 특징으로 하는 집적회로 제조 방법.
  22. 제 12 항 내지 제 17 항 중 어느 한 항에 있어서, 상기 무기성 무반사 코팅 물질층은 SixOyNz:H이고, x는 약 0.39 내지 약 0.65 범위에 있고, y는 약 0.25 내지 약 0.56 범위에 있고, z는 약 0.05 내지 약 0.14 범위에 있는 것을 특징으로 하는 집적회로 제조 방법.
  23. 제 12 항 내지 제 17항 중 어느 한 항에 있어서, 상기 에천트는 불화수소산을 함유한 에천트 및 플루오르화물염과 미네날산을 포함한 에천트 조성물 중 하나를 포함하는 것을 특징을 하는 집적회로 제조 방법.
  24. 집적회로 제조시 에칭 방법으로서,
    표면을 갖는 기판 어셈블리를 제공하는 단계를 포함하며, 상기 기판 어셈블리 표면은 에천트에 노출될 때 관련된 에칭율을 갖는 BPSG를 포함하고;
    상기 기판 어셈블리 표면에 대해 무기성 무반사 코팅 물질층을 제공하는 단계; 및
    약 400℃ 내지 약 1100℃ 범위의 온도로 상기 무기성 무반사 코팅 물질층을 열처리하는 단계를 포함하며, 상기 열처리된 무반사 코팅 물질층은 상기 에천트에 노출될 때 관련된 에칭율을 갖고, 상기 에천트에 노출될 때 BPSG:무반사 코팅 물질층 사이의 에칭율 비는 적어도 약 3:1인 에칭 방법.
  25. 제 24 항에 있어서, 상기 에천트에 노출될 때 BPSG:무반사 코팅 물질층 사이의 에칭율의 비는 적어도 약 20:1인 것을 특징으로 하는 에칭 방법.
  26. 제 24 항에 있어서, 상기 에천트에 노출될 때 BPSG:무반사 코팅 물질층 사이의 에칭율의 비는 적어도 약 100:1인 것을 특징으로 하는 에칭 방법.
  27. 제 26 항에 있어서, 상기 에천트는 불화수소산을 함유한 에천트중 하나를 포함하는 것을 특징으로 하는 에칭 방법.
  28. 제 27 항에 있어서, 상기 에천트는 100:1 탈이온수:HF의 용액인 것을 특징으로 하는 에칭 방법.
  29. 제 24 항 내지 제 28 항 중 어느 한 항에 있어서, 상기 무기성 무반사 코팅 물질층은 SixOyNz:H이고, x는 약 0.39 내지 약 0.65 범위에 있고, y는 약 0.25 내지 약 0.56 범위에 있고, z는 약 0.05 내지 약 0.14 범위에 있는 것을 특징으로 하는 에칭 방법.
  30. 집적회로 제조시 에칭 방법으로서,
    표면을 갖는 기판 어셈블리를 제공하는 단계를 포함하며, 상기 기판 어셈블리 표면은 에천트에 노출될 때 관련된 에칭율을 갖는 TEOS를 포함하고;
    상기 기판 어셈블리 표면에 대해 무기성 무반사 코팅 물질층을 제공하는 단계; 및
    약 400℃ 내지 약 1100℃ 범위의 온도로 상기 무기성 무반사 코팅 물질층을 열처리하는 단계를 포함하며, 열처리된 무반사 코팅 물질층은 에천트에 노출될 때 관련된 에칭율을 갖고, 상기 에천트에 노출될 때 TEOS:무반사 코팅물질층 사이의 에칭율 비는 적어도 약 3:1인 것을 특징으로 하는 에칭 방법.
  31. 제 30 항에 있어서, 상기 에천트에 노출될 때 TEOS:무반사 코팅 물질층 사이의 에칭율 비는 적어도 약 10:1인 것을 특징으로 하는 에칭 방법.
  32. 제 30 항에 있어서, 상기 무기성 무반사 코팅 물질층은 SixOyNz:H이고, x는 약 0.39 내지 약 0.65 범위에 있고, y는 약 0.25 내지 약 0.56 범위에 있고, z는 약 0.05 내지 약 0.14 범위에 있는 것을 특징으로 하는 에칭 방법
  33. SixOyNz:H가 필수적으로 구성된 무반사 코팅 물질층으로서, x는 약 0.39 내지 약 0.65 범위에 있고, y는 약 0.25 내지 약 0.56 범위에 있고, z는 약 0.05 내지 약 0.14 범위에 있고, 에천트에 노출될 때 상기 무기성 무반사 코팅 물질층에 대한 에칭율은 분당 약 16Å 이하이고, 상기 에천트는 HF를 포함하는 에천트 및 플루오르화물염과 미네랄산을 포함한 에천트 중 적어도 하나를 포함하는 무반사 코팅 물질층.
  34. 제 33 항에 있어서, 상기 에천트가 노출될 때 상기 무기성 무반사 코팅 물질층에 대한 에칭율은 분당 10Å 이하인 것을 특징으로 하는 무반사 코팅 물질층.
  35. 제 33 항에 있어서, 상기 에천트가 노출될 때 무기성 무반사 코팅 물질층에 대한 에칭율은 분당 5Å 이하인 것을 특징으로 하는 무반사 코팅 물질층.
KR1020017011534A 1999-04-26 2000-04-25 무반사 코팅 및 그의 제조 방법 KR100612593B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/299,357 US6444588B1 (en) 1999-04-26 1999-04-26 Anti-reflective coatings and methods regarding same
US09/299,357 1999-04-26

Publications (2)

Publication Number Publication Date
KR20010104377A KR20010104377A (ko) 2001-11-24
KR100612593B1 true KR100612593B1 (ko) 2006-08-17

Family

ID=23154432

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020017011534A KR100612593B1 (ko) 1999-04-26 2000-04-25 무반사 코팅 및 그의 제조 방법

Country Status (7)

Country Link
US (1) US6444588B1 (ko)
EP (1) EP1177574B1 (ko)
JP (1) JP4397126B2 (ko)
KR (1) KR100612593B1 (ko)
AU (1) AU4663800A (ko)
DE (1) DE60044969D1 (ko)
WO (1) WO2000065639A1 (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6121133A (en) 1997-08-22 2000-09-19 Micron Technology, Inc. Isolation using an antireflective coating
US6294459B1 (en) 1998-09-03 2001-09-25 Micron Technology, Inc. Anti-reflective coatings and methods for forming and using same
US6821883B1 (en) 1998-11-25 2004-11-23 Advanced Micro Devices, Inc. Shallow trench isolation using antireflection layer
US7061075B1 (en) 1998-11-25 2006-06-13 Advanced Micro Devices, Inc. Shallow trench isolation using antireflection layer
US6255717B1 (en) * 1998-11-25 2001-07-03 Advanced Micro Devices, Inc. Shallow trench isolation using antireflection layer
US7125783B2 (en) * 2001-04-18 2006-10-24 Integrated Device Technology, Inc. Dielectric anti-reflective coating surface treatment to prevent defect generation in associated wet clean
US6743726B2 (en) * 2002-07-11 2004-06-01 Promos Technologies, Inc. Method for etching a trench through an anti-reflective coating
DE10301291B3 (de) * 2003-01-15 2004-08-26 Infineon Technologies Ag Verfahren zum Einbringen von eine unterschiedliche Dimensionierung aufweisenden Strukturen in ein Substrat
US20050044894A1 (en) * 2003-08-29 2005-03-03 Douglas Nelson Deposition of silica coatings on a substrate
EP1680806A4 (en) * 2003-10-28 2008-07-30 Sachem Inc CLEANING SOLUTIONS AND MEDICAMENTS AND METHOD FOR THEIR USE
US7507521B2 (en) * 2004-08-09 2009-03-24 Intel Corporation Silicon based optically degraded arc for lithographic patterning
US7687225B2 (en) * 2004-09-29 2010-03-30 Intel Corporation Optical coatings
KR20060039571A (ko) * 2004-11-03 2006-05-09 동부일렉트로닉스 주식회사 금속 배선 형성 방법
US7651955B2 (en) * 2005-06-21 2010-01-26 Applied Materials, Inc. Method for forming silicon-containing materials during a photoexcitation deposition process
US7576361B2 (en) * 2005-08-03 2009-08-18 Aptina Imaging Corporation Backside silicon wafer design reducing image artifacts from infrared radiation
JP4640047B2 (ja) * 2005-08-30 2011-03-02 沖電気工業株式会社 エッチング方法、金属膜構造体の製造方法およびエッチング構造体
DE602008003218D1 (de) * 2007-05-07 2010-12-09 Georgia Tech Res Inst Herstellung eines hochwertigen rückseitigen kontakts mit lokaler rückseitiger siebdruckfläche
US20090286349A1 (en) * 2008-05-13 2009-11-19 Georgia Tech Research Corporation Solar cell spin-on based process for simultaneous diffusion and passivation
KR100950930B1 (ko) * 2009-05-22 2010-04-01 동국대학교 산학협력단 태양전지 셀의 반사방지막 제조 장치 및 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5698352A (en) * 1991-12-30 1997-12-16 Sony Corporation Semiconductor device containing Si, O and N anti-reflective layer

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5690525A (en) 1979-11-28 1981-07-22 Fujitsu Ltd Manufacture of semiconductor device
US4451969A (en) * 1983-01-10 1984-06-05 Mobil Solar Energy Corporation Method of fabricating solar cells
JPS6159820A (ja) 1984-08-31 1986-03-27 Fujitsu Ltd 半導体装置の製造方法
US4764248A (en) 1987-04-13 1988-08-16 Cypress Semiconductor Corporation Rapid thermal nitridized oxide locos process
JPH0752673B2 (ja) 1989-01-18 1995-06-05 シャープ株式会社 薄膜ｅｌ素子
US4921572A (en) * 1989-05-04 1990-05-01 Olin Corporation Etchant solutions containing hydrogen fluoride and a polyammonium fluoride salt
JPH03101147A (ja) 1989-09-13 1991-04-25 Toshiba Corp 半導体装置の製造方法
DE3941797A1 (de) 1989-12-19 1991-06-20 Leybold Ag Belag, bestehend aus einem optisch wirkenden schichtsystem, fuer substrate, wobei das schichtsystem insbesondere eine hohe antireflexwirkung aufweist, und verfahren zur herstellung des belags
US5677111A (en) 1991-12-20 1997-10-14 Sony Corporation Process for production of micropattern utilizing antireflection film
US5270241A (en) 1992-03-13 1993-12-14 Micron Technology, Inc. Optimized container stacked capacitor DRAM cell utilizing sacrificial oxide deposition and chemical mechanical polishing
DE4231312C2 (de) 1992-09-18 1996-10-02 Siemens Ag Antireflexschicht und Verfahren zur lithografischen Strukturierung einer Schicht
US5378659A (en) 1993-07-06 1995-01-03 Motorola Inc. Method and structure for forming an integrated circuit pattern on a semiconductor substrate
US5580815A (en) 1993-08-12 1996-12-03 Motorola Inc. Process for forming field isolation and a structure over a semiconductor substrate
JP3101147B2 (ja) 1994-05-02 2000-10-23 シャープ株式会社 複写機
US5441914A (en) 1994-05-02 1995-08-15 Motorola Inc. Method of forming conductive interconnect structure
US5374585A (en) 1994-05-09 1994-12-20 Motorola, Inc. Process for forming field isolation
US5418019A (en) 1994-05-25 1995-05-23 Georgia Tech Research Corporation Method for low temperature plasma enhanced chemical vapor deposition (PECVD) of an oxide and nitride antireflection coating on silicon
JPH0831811A (ja) 1994-07-15 1996-02-02 Sony Corp 半導体装置の素子分離領域の形成方法
JPH0831812A (ja) 1994-07-15 1996-02-02 Sony Corp 半導体装置の素子分離領域の形成方法
US5510271A (en) 1994-09-09 1996-04-23 Georgia Tech Research Corporation Processes for producing low cost, high efficiency silicon solar cells
US5710067A (en) 1995-06-07 1998-01-20 Advanced Micro Devices, Inc. Silicon oxime film
JPH09134914A (ja) 1995-11-08 1997-05-20 Oki Electric Ind Co Ltd 素子分離領域の形成方法
US5716535A (en) * 1996-03-05 1998-02-10 Micron Technology, Inc. Methods and etchants for etching oxides of silicon with low selectivity
US6127262A (en) 1996-06-28 2000-10-03 Applied Materials, Inc. Method and apparatus for depositing an etch stop layer
US5994217A (en) 1996-12-16 1999-11-30 Chartered Semiconductor Manufacturing Ltd. Post metallization stress relief annealing heat treatment for ARC TiN over aluminum layers
US5796151A (en) 1996-12-19 1998-08-18 Texas Instruments Incorporated Semiconductor stack having a dielectric sidewall for prevention of oxidation of tungsten in tungsten capped poly-silicon gate electrodes
US5886391A (en) 1997-04-18 1999-03-23 Micron Technology, Inc. Antireflective structure
US6121133A (en) 1997-08-22 2000-09-19 Micron Technology, Inc. Isolation using an antireflective coating
US6117741A (en) * 1998-01-09 2000-09-12 Texas Instruments Incorporated Method of forming a transistor having an improved sidewall gate structure
US6274292B1 (en) 1998-02-25 2001-08-14 Micron Technology, Inc. Semiconductor processing methods
US6103456A (en) 1998-07-22 2000-08-15 Siemens Aktiengesellschaft Prevention of photoresist poisoning from dielectric antireflective coating in semiconductor fabrication
US6124178A (en) 1999-08-26 2000-09-26 Mosel Vitelic, Inc. Method of manufacturing MOSFET devices

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5698352A (en) * 1991-12-30 1997-12-16 Sony Corporation Semiconductor device containing Si, O and N anti-reflective layer

Also Published As

Publication number Publication date
KR20010104377A (ko) 2001-11-24
EP1177574B1 (en) 2010-09-15
AU4663800A (en) 2000-11-10
JP4397126B2 (ja) 2010-01-13
EP1177574A1 (en) 2002-02-06
JP2002543586A (ja) 2002-12-17
DE60044969D1 (de) 2010-10-28
US6444588B1 (en) 2002-09-03
WO2000065639A1 (en) 2000-11-02

Similar Documents

Publication Publication Date Title
KR100612593B1 (ko) 무반사 코팅 및 그의 제조 방법
US6673713B2 (en) Anti-reflective coatings and methods for forming and using same
KR100274080B1 (ko) 드라이에칭방법
US7781332B2 (en) Methods to mitigate plasma damage in organosilicate dielectrics using a protective sidewall spacer
US6719012B2 (en) Method of forming trench isolation regions
EP0540321B1 (en) A method for fabricating an interlayer-dielectric film of BPSG in a semiconductor device
US8618000B2 (en) Selective wet etching of hafnium aluminum oxide films
US6890865B2 (en) Low k film application for interlevel dielectric and method of cleaning etched features
KR20010079765A (ko) 구리 이중 상감구조에 사용되는 인-시튜 집적 산화물 에칭방법
TWI251296B (en) Method for fabricating semiconductor device capable of preventing damage by wet cleaning process
US6365320B1 (en) Process for forming anti-reflective film for semiconductor fabrication using extremely short wavelength deep ultraviolet photolithography
US5397431A (en) Dry etching method
US20030077887A1 (en) Method for forming a blocking layer
US20010005635A1 (en) Ashing method and method of producing wired device
KR100648859B1 (ko) 반도체 소자 제조 방법
KR100603703B1 (ko) 포토 레지스트 제거방법 및 이를 이용한 반도체 소자의금속배선 형성방법
KR20080074486A (ko) 반도체 소자의 소자 분리막 형성 방법
KR100764452B1 (ko) 반도체 소자 및 이의 제조 방법
KR100249012B1 (ko) 반도체장치의 콘택홀 형성방법
KR101073126B1 (ko) 습식 세정에 의한 어택을 방지할 수 있는 반도체 장치제조 방법
KR100671631B1 (ko) 반도체 소자 제조방법
KR100403960B1 (ko) 반도체장치의이온주입방법
KR100919676B1 (ko) 반도체 소자의 캐패시터 형성방법
KR20040053841A (ko) 반도체 소자의 제조 방법
KR20010045420A (ko) 반도체 소자의 층간절연막 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120629

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130719

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140721

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150716

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee