NL8105661A - Werkwijze voor het vormen van patronen en mos fet's en onder toepassing van deze werkwijzen verkregen patronen en mos fet's. - Google Patents

Werkwijze voor het vormen van patronen en mos fet's en onder toepassing van deze werkwijzen verkregen patronen en mos fet's. Download PDF

Info

Publication number
NL8105661A
NL8105661A NL8105661A NL8105661A NL8105661A NL 8105661 A NL8105661 A NL 8105661A NL 8105661 A NL8105661 A NL 8105661A NL 8105661 A NL8105661 A NL 8105661A NL 8105661 A NL8105661 A NL 8105661A
Authority
NL
Netherlands
Prior art keywords
region
oxidizable
layer
oxide
silicon
Prior art date
Application number
NL8105661A
Other languages
English (en)
Other versions
NL188432C (nl
NL188432B (nl
Original Assignee
Nippon Telegraph & Telephone
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP55189024A external-priority patent/JPS57111032A/ja
Priority claimed from JP56065491A external-priority patent/JPS57180136A/ja
Application filed by Nippon Telegraph & Telephone filed Critical Nippon Telegraph & Telephone
Publication of NL8105661A publication Critical patent/NL8105661A/nl
Publication of NL188432B publication Critical patent/NL188432B/nl
Application granted granted Critical
Publication of NL188432C publication Critical patent/NL188432C/nl

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H01L21/28132—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects conducting part of electrode is difined by a sidewall spacer or a similar technique, e.g. oxidation under mask, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31683—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of metallic layers, e.g. Al deposited on the body, e.g. formation of multi-layer insulating structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02183—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02186—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02244—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of a metallic layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/111—Narrow masking
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/117—Oxidation, selective
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/118—Oxide films
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/131—Reactive ion etching rie
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/141—Self-alignment coat gate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/975—Substrate or mask aligning feature

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)
  • Element Separation (AREA)

Description

-1- 22297/JF/ts *, · *
Korte aanduiding: Werkwijze voor het vormen van patronen en MOS FET's en onder toepassing van deze werkwijzen verkregen patronen en MOS FET’s.
5 De uitvinding heeft betrekking op een werkwijze voor het vormen van een patroon, alsmede een onder toepassing van deze werkwijze verkregen patroon.
Verder heeft de uitvinding betrekking op een werkwijze voor het vervaardigen van een MOS FET, alsmede een onder toepassing van deze 10 werkwijze verkregen MOS FET.
In het algemeen heeft deze uitvinding betrekking op een werkwijze voor het vormen van een patroon en in het bijzonder op een werkwijze voor het vormen van een uitermate fijn patroon.
Een kenmerkende werkwijze voor het vormen van patronen volgens de 15 stand van de techniek is een lithografische werkwijze, waarbij gebruik wordt gemaakt van verschillende bundelbronnen. Volgens deze werkwijze wordt een op een substraat aangebrachte resistlaag selectief onderworpen aan werk-bundels of -stralen van licht, elektronen en röntgenstralen, eri het gedeelte dat wordt onderworpen of niet wordt onderworpen aan een dergelijke werkbun-2v. del of dergelijke werkstralen wordt verwijderd door ontwikkeling, teneinde een gewenst patroon te verkrijgen. Volgens deze werkwijze echter, wordt de nauwkeurigheid van het resulterende patroon bepaald door de nauwkeurigheid van het belichten van de resistlaag met de werkbundel, zodat het lithografische apparaat een gecompliceerde constructie en een grote nauwkeurigheid 25 dient te hebben, waardoor de kosten van het apparaat toenemen.
Met de recente ontwikkeling van een op grote schaal geïntegreerde schakelingstechniek, is het noodzakelijk een uitermate klein patroon met een grote nauwkeurigheid te vervaardigen. In recente-· jaren bijvoorbeeld wordt het werken met een nauwkeurigheid van in de orde van delen van 30 micrometers gewenst en wanneer men poogt een dergelijk fijn patroon te verkrijgen met een werkwijze volgens de stand van de techniek, zal de inrichting uitermate gecompliceerd en kostbaar worden.
Bij de vervaardiging van een uitermate fijn patroon met de werkwijze volgens de stand van de techniek, is het noodzakelijk de resistfilm dun 35 te maken, zodat deze geschikt is voor het vormen van een patroon om de buiging van licht of dispersie van een elektronenbundel in de resistlaag klein te maken, zodat het daaruit resulterende patroon niet een voldoende hoogte kan hebben met betrekking tot de breedte. Wanneer een dergelijk pa- 8105661 i · -2- 22297/JF/ts A > troon wordt gebruikt als een etsmasker, wordt de bruikbaarheid voor opvolgende bewerking beperkt.
Bij de vervaardiging van een hierboven beschreven LSI, zijn vele behandelingen bij hoge temperaturen, zoals hittediffusie in vele gevallen 5 noodzakelijk. Aangezien dergelijke behandelingen bij hoge temperaturen niet altijd gunstige effecten oplevert met betrekking tot de inrichtings-karakteristieken, is het gewenst zoveel mogelijk het aantal van dergelijke bewerkingen bij hoge temperaturen te verminderen.
Een voorbeeld van een werkwijze voor het vervaardigen van een fijn 10 patroon, zonder gebruikmaking van lithografie, is geopenbaard in het Amerikaanse octrooischrift no. 4.124.933. Volgens deze werkwijze wordt boor door hittediffusie gedoteerd in zijwanden van een polykristallijn silicium-patroon en alleen het gedoteerde gebied wordt achtergelaten op het substraat door gebruik te maken van het verschil in de etssnelheden van het gedoteerde 15 gebied en van het niet-gedoteerde gebied , waardoor een fijn patroon wordt gevormd. Deze werkwijze echter vereist een behandeling bij hoge temperatuur zoals hittediffusie. Een dergelijke behandeling bij hoge temperatuur is niet altijd geschikt voor de vervaardiging van LSI's en andere inrichtingen met een hoge pakkingsdichtheid. Behandelingen bij hoge temperaturen beperken 20 niet alleen het materiaal dat wordt gebruikt bij de vervaardiging van de inrichting, maar verslechtert eveneens de karakteristieken van de inrichtingen. Vanwege deze reden is het gewenst te voorzien in een werkwijze, die een fijn patroon bij een relatief lage temperatuur kan realiseren.
Overeenkomstig is het het hoofddoel van deze uitvinding te voorzien 25 in een werkwijze voor het vormen van een fijn patroon dat eenvoudig kan worden vervaardigd met lage kosten.
Een ander doel van deze uitvinding is te voorzien in een werkwijze voor het vormen van een patroon, dat veel fijner is dan dat gevormd door een werkwijze van de stand van de techniek en ligt in de orde van 0,5 tot 0,01 ^im. 30 Nog een ander doel van deze uitvinding is te voorzien in een werk wijze voor he,t vormen van een patroon met een voldoend grote hoogte met betrekking tot de breedte.
Nog een ander doel van deze uitvinding is te voorzien in een werkwijze voor het vormen van een patroon bij een relatief lage temperatuur, 35 die wordt gebruikt voor het vervaardigen van een halfgeleiderinrichting.
Hiertoe voorziet de uitvinding in een werkwijze van de het eerst in de aanhef genoemde soort, welke het kenmerk heeft,s dat deze de stappen omvat van het vormen van een oxydeerbaar gebied met een vooraf bepaald 8105661 ·*. * ï ‘ -3- 22297/JF/ts patroon op een substraat en het oxyderen van het oxydeerbare gebied voor het vormen van een oxydegebiedpatroon op ten minste een gedeelte van de zijwanden van het oxydeerbare gebied.
Met hetzelfde oogmerk voorziet de onderhavige uitvinding voorts· in 5 een verder in de aanhef van de beschrijving genoemde werkwijze, welke het kenmerk heeft, dat deze de stappen omvat van het vormen van een stuurelek- tordeoxydefilm en een schedingsoxydegebied op een siliciumsubstraat van een geleidbaarheidstype,het vormen van een polykristallijne siliciumlaag op de stuur-elektrodeoxydefilm en het elementscheidingsoxydegebied, het vormen van een 10 oxydeerbare laag op de polykristallijne siliciumlaag, het vormen van een resistpatroon met een vooraf bepaalde vorm op de oxydeerbare laag, het selectief wegetsen van de oxydeerbare laag onder gebruikmaking van het resistpatroon als een masker, het oxyderen van de resterende oxydeerbare laag, het verwijderen van het resistpatroon en de resterende oxydeerbare 15 laag om aldus een smal oxydepatroon van de oxydeerbare laag te vormen, het wegetsen van de blootgelegde polykristallijne siliciumlaag door gebruik te maken van het smalle oxydepatroon als een masker om zodoende een s truc-tuur te vormen, die de stuurelektrodeoxydefilm, het scheidingsoxydegebied, een smal polykristallijn siliciumgebied daarop en een smal oxydepatroon van 20 de oxydeerbare laag omvat, het dopen van de structuur in een zure oplossing om het smalle oxydepatroon· te verwijderen en het implanteren van een doteerstoi? van het andere geleidbaarheidstype in het substraat voor het vormen van een dicht bij elkaar liggend brongebied en afvoergebied onder gebruikmaking van het smalle polykristallijne siliciumgebied als een masker.
25 Tevens voorziet de uitvinding, naast de door toepassing van de genoemde werkwijzen verkregen patronen en MOS FET*s, in onder toepassing van de genoemde werkwijzen verkregen patronen en MOS FET's.
Het oxydegebiedpatroon wordt gebruikt voor het vervaardigen van een buigingsroo3ter, een element van een halfgeleiderinrichting, bijvoor-30 beeld een siliciumeiland, een inrichtingscheidingspatroon of een halfgeleiderinrichting, zoals een MOS FET.
Samenvattend wordt een patroon, dat wordt gebruikt voor het vervaardigen van een buigingsrooster, een element van een halfgeleiderinrichting, bijvoorbeeld een siliciumeiland, een inrichtingsscheidingspatroon of een 35 halfgeleiderelement, zoals een MOS FET, gevormd door de stappen van het vormen van een oxydeerbaar gebied met een vooraf bepaald patroon op een substraat en het oxyderen van het oxydeerbare gebied voor het vormen van een oxydegebiedpatroon op ten minste een gedeelte van de zijwanden van het oxy- * 8105661 1 ' -4- 22297/JF/ts « ί deerbare gebied. Het daaruit resulterende patroon is uitermate fijn en kan worden gevormd met lage kosten en heeft een voldoend grote hoogte met betrekking tot de bceedte. Verder kan het -patroon bij een relatief lage temperatuur worden gevormd.
5 De uitvinding zal nu aan de hand van voorkeursuitvoeringsvormen nader worden toegelicht, onder verwijzing naar de bijbehorende tekening, waarin: fig. 1A-1I opeenvolgende stappen van een uitvoeringsvorm van de werkwijze volgens deze uitvinding tonen; 10 fig. 2 een karakteristieke kromme is, welke het verband toont tussen een variatie in de dikte van een oxydegebied,dat is gevormd door de oxyda-tiebehandeliig das is uitgevoerd in de stap, welke is getoond in fig. 1G en de watertemperatuur; fig. 3 het verband toont tussen de onderdompelingstijd in minuten 15 van een oxydegebied en de variatie in de dikte; fig. 4A-4F één voorbeeld tonen van opeenvolgende stappen voor het vervaardigen van een MOS FET ( veldeffecttransistor) met een kort kanaal, volgens de werkwijze voor het vormen van het patroon volgens deze-uitvinding; fig. 5A-5B, fig, 6A-6F en fig. 7A-7F opeenvolgende stappen tonen 20 van de andere uitvoeringsvormen van deze uitvinding; fig. 8 een aanzictt in perspectief is, dat een kenmerkend patroon van een oxydegebied, gevormd door respectieve uitvoeringsvormen,toont; en fig. 9A-9E opeenvolgende stappen tonen van nog een andere uitvoeringsvorm van deze uitvinding.
25 In een in de figuren 1A tot en met 11 getoonde voorkeursuitvoerings vorm van deze uitvinding, wordt allereerst een (100) siliciumsubstraat 10 met een dikte van rond 400jim. bijvoorbeeld vervaardigd. Daarna wordt het substraat bij een temperatuur van 1050 °C gedurende 80 minuten verhit in een zuurstof (0^)- atmosfeer voor het vormen van een isolatielaag 11 van 30 een silciumdioxydefilm SiO^ met een dikte van rond 1000 8. Deze toestand is getoond in fig. TA.
Daarna wordt op de oxydelaag 11 in vacuüm een oxydeerbaar materiaal, bijvoorbeeld aluminium aangebracht tot een dikte van verschillende duizenden angstrom, bij voorkeur rond 500 8 bij een verdampingssnelheid van 22 8 per 35 seconde en gedurende 4 minuten, waardoor een oxydeerbare laag 12 wordt gevormd .
Daanna wordt een positieve fotoresist, bijvoorbeeld AZ 1350 (handelsnaam van Shipley Co., Ine.) aangebracht op de oxydeerbare laag 12 tot een dikte van 5000 8 met behulp van een spinbedekkingswerkwijze. Daarna wordt 8105661 t -5- 22297/JF/ts de inrichting voorgebakken in een N2-atmosfeer bij een temperatuur van 90 °C, gedurende 30 minuten voor het vormen van een fotoresistlaag 13. Deze toestand is getoond in fig. 1C. Daarna, zoals getoond in fig. 1D, wordt de fotoresistlaag 13 blootgesteld aan licht 14, bijvoorbeeld ultraviolette stralen onder 5 gebruikmaking van een vooraf bepaald patroon. Het blèotstellen aan licht kan worden uitgevoerd met contactdruk- of projectiedruktechnieken of elke andere bekende belichtingwerkwijze. Volgend op de blootstelling aan licht wordt de inrichting ontwikkeld, om gedeelten van de fotoresistlaag 13, die zijn blootgesteld aan licht te verwijderen en wordt daarna onderworpen aan 10 een nabakking in een N^-atmosfeer bij een temperatuur van 120 °C gedurende 20 minuten, waardoor een in fig. 1E getoond fotoresistgebied 16 wordt gevormd. Zoals later zal worden beschreven, wordt dit gebied 16 gebruikt als een masker voor de oxydeerbare laag 12.
In het bijzondér wordt een parallelle plaatplasmaetsbehandeling 15 uitgevoerd in een gasplasma van CCl^ bij een druk van 0,25 Torr onder gebruikmaking van het gebied 16 als een masker. In dit geval wordt bijvoorbeeld een stroom van 3A met een frequentie van 3Ö0 KHz doorgelaten. Als een gevolg van dit plasmaetsen wordt het aan het plasma blootgestelde gede'elte van de oxydeerbare laag 12 verwijderd, zodat alleen het gedeelte van het oxydeer-20 bare gebied 17A, dat onder het fotoresistgebied 16 blijft, te zamen met het fotoresistgebied 16 achterblijft. Deze toestand is getoond in figuur 1F. Op dit moment zijn de zijwanden van het oxydeerbare gebied 17A vertikaal gevormd.
Daarna wordt het oxydeerbare gebied 17A geoxydeerd om de bloot-25 gelegde zijwanden ervan te oxyderen, teneinde een geoxydeerd gebied 18, dat zoals getoond in fig. 1G het gebied 17A omgeeft,te vormen. De oxydatie kan worden uitgevoerd met de Bomite-werkwijze of de plasmaoxydatiewe^kwijze.
De Bomite-werkwijze zal hieronder worden beschreven, onder gebruikmaking van aluminium als een oxydeerbaar materiaal. De hierboven beschreven in-30 richting wordt in warm water met een temperatuur van 60 °C gedurende 25 minuten ondergedompeld om een oxydelaag 18 te vormen met een dikte van rond 0,2^im in de zijwanden van het gebied 17A.
Wanneer in het bijzonder aluminium wordt ondergedompeld in warm water gedurende 10 minuten wordt het verband tussen de temperatuur van 35het water en de dikte D van de oxydelaag getoond in fig. 2, terwijl wanneer de watertemperatuur T 60 °C is, het verhand tussen de onderdompelingstijd en de dikte D van de oxydelaag wordt getoond in fig. ,3· Deze karakteristieken tonen, dat de dikte D van de oxydelaag die dient te worden gevormd kan 8105661 i » -6- 22297/JF/ts ♦ » bepaald door het geschikt kiezen van de watertemperatuur en de anderdompe-lingstijd.
Wanneer de plasmaoxydatie wordt gebruikt, kan de oxydelaag 18 gevormd worden volgens een werkwijze, die is geopenbaard in een artikel 3 door George J. Tibol et al, getiteld : ” Plasma Anodized Aluminium Oxide Films", Journal of the Electrochemical Society, December, 1964, blz. 1368-1372.
Daarna wordt het resiètgebied 16 verwijderd in een zuurstofplasma bij een druk van 1 Torr door een barreltype plasmareactor, waarin een IQ hoogfrequent vermogen van rond 200 W en 13,56 MHz wordt verschaft. Alternatief kan de parallelle plaatplasmaetstechniek, die hierboven in samenhang met fig. 1 is beschreven, worden gebruikt. De toestand na verwijdering van het resistgebied is getoond in fig. 1H. Daarna wordt het oxydeerbare gebied 17A verwijderd met de parallelle plaatplasmaetstechniek onder 1^gebruikmaking van CCl^ op dezelfde wijze als in fig. 1F, teneinde een oxyde-gebied 18 .met een vooraf bepaald patroon, zoals getoond in fig. TE te verkrijgen.
In overeenstemming met de hierboven beschreven werkwijze, kan de dikte of breedte van het resulterende oxydegebied 18 worden bepaald door 2Q de parameters,die worden gebruikt voor het oxyderen van de oxydeerbare laag. Overeenkomstig,en anders dan bij de werkwijze volgens de stand van de techniek,wordt de breedte van het resulterende patroon niet beïnvloed door de nauwkeurigheid van het masker'en bovendien kan het patroon eenvoudig worden gevormd door in hoofdzaak het oxyderen van de oxydeerbare laag.' 23 Verder is de processtap voor het verkrijgen van het oxydegebied relatief eenvoudig en vereist geen hoge werknauwkeurigheid zoals bij de werkwijze volgens de stand van de techniek. Volgens de werkwijze van deze uitvinding is het dus mogelijk eenvoudig een gewenst patroon bij lage kosten te verkrijgen. Bovendien is het mogelijk met een hoge nauwkeurigheid de breedte 30 van het patroon minder dan 1jum te maken, dat wil zeggen in de orde van delen van micrometers, hetgeen moeilijk was te verkrijgen bij welke werkwijze volgens de stand van de techniek dan ook. De hoogte van de patronen wordt bepaald door de dikte van de oxydeerbare laag 17, die als eerste op het substraat wordt gevormd. In dit voorbeeld heeft het patroon een 33 hoogte van 0,5 jam en een breedte van 0,2 jim, hetgeen veel kleiner is dan het patroon, dat wordt vervaardigd bij de werkwijze volgens de stand van de techniek.
Ofschoon in: de voorafgaande uitvoeringsvorm AZ 1350 was gebruikt als het resistmateriaal, kan eveneens polymethylmetacrylaat worden gebruikt, 8105661 -7- 22297/JF/ts in welk geval een mengsel van methylisobutylketon en isopropylalcohol wordt gebruikt als een ontwikkeloplossing. Wanneer polymethylmetaerylaat wordt gebruikt, wordt elektronenbundellithografie toegepast in plaats van fotolithografie. Aangezien de elektronenbundellithografie in de techniek bekend 5 is, zullen details ervan hier niet worden beschreven. Het aldus verkregen patroon kan worden gebruikt als een masker voor het vervaardigen van een rooster, hetgeen een fijn patroon vereist, een inrichtingsscheidingsgebied of een stuurelektrode van een siliciumstuurelektrode MOS FET. Verder is . het mogelijk het fijne patroon, samengesteld uit een oxyde als het is te laten 10 om het patroon te gebruiken als een buigingsrooster.
De figuren 4A tot en met 4F tonen een modificatie van de werkwijze van deze uitvinding. Zoals getoond in fig. 4A worden op een ^-type silicium-substraat 21 een stuurelektrodeoxydefilm 22 en een dik oxydegebied 23 voor scheiding en een polyknistallijne laag 24 gevormd. Deze constructie kan 15 eenvoudig worden verkregen door een bekende werkwijze. Daarna, zoals getoond in fig. 4B wordt een aluminiumlaag 25, één van de oxydeerbare materialen, uit damp aangebracht op de polykristallijne siliciumlaag 24 en een vooraf bepaaldefotoresistpatroon 26 wordt gevormd op de aluminiumlaag 25. Daarna, zoals getoond in fig. 4C, wordt de aluminiumlaag 25 weggeëtst onder 20 gebruikmaking van het fotoresistpatroon 26 als een masker in overeenstemming met de werkwijze, die is beschreven in samenhang met de Voorafgaande uitvoeringsvorm en de achterblijvende aluminiumlaag wordt geoxydeerd. Daarna worden het fotoresistpatroon 26, de resterende aluminiumlaag verwijderd teneinde een uitermate fijn aluminiumoxydepatroon 28 te verkrijgen, zoals 25 getoond in fig. 4C.
Daarna wordt in een CCl^F^ gasatmosfeer bij een druk van 0,1 Torr het aluminiumoxydepatroon 28 gebruikt als een masker voor het verwijderen van het blootgelegde polykristallijne siliciumgebied met het parallelle plasmaetsproces, waardoor dus een combinatie van polykristallijne silicium-30 gebieden 29 met een uitermate kleine breedte op de stuurelektrodeoxydefilm 22 en aluminiumoxydepatronen 28 met eveneens een uitermate smalle breedte en gemonteerd op de gebieden 29 achterblijven, zoals getoond in fig. 4D.
Daarna wordt de inrichting ondergedompeld in een oplossing, die fosforzuur en salpeterzuur bevat voor het verwijderen van het aluminium-35 oxydepatroon 28, waardoor alleen het polykristallijne siliciumgebied 29 achterblijft. Deze toestand is getoond in fig. 4E. Aangezien de hoofde van het polykristallijne siliciumgebied 29 op dit moment .voldoend groot kan zijn, werkt het gebied 29 effectief als een stoporgaan gedurende het hiernavolgende 8105661 * » li -8- 22297/JF/ts ionenimplantatieproces.
Daarna worden ionen van een N-type doteerstof, bijvoorbeeld arseen, geïmplanteerd voor het vormen op het hoofdoppervlak van het halfgeleider-substraat 21 van een naburige brongebied 31 en afvoergebled 32. Aangezien 5 deze gebieden zijn gevormd onder gebruikmaking van het polykristallijne gebied 29 als een masker, wordt een voorafgaand door de breedte van het polykristallijne siliciumgebied 29 bepaald kort kanaal gevormd tussen het brongebied 31 en het afvoergebied 32. Verder kan voorafgaand aan het verwijderen van het aluminiumoxyde door een zure oplossing de ionenimplan-10 tatie worden uitgevoerd.
De figuren 5A en 5B tonen een andere uitvoeringsvorm van de werkwijze voor het vormen van een patroon van deze uitvinding, waarbij hetzelfde substraat als getoond in de figuren 1A tot en met 1E wordt gebruikt. Figuur 5A toont een toestand, waarin de fotoresistlaag 16 is verwijderd, vooraf-15 gaand aan de oxydatiestap, getoond in fig. 1G en daarna wordt de oxydatie-stap uitgevoërd. In dit geval wordt het oxydeerbare gebied 17A niet alleen aan de zijwanden ervan geoxydeerd, maar eveneens aan het bovenoppervlak ervan, zodat het oxydeerbare gebied 17A wordt omgeven door öxydelaag 1:8 en 19, met elk bijvoorbeeld een dikte van 0,2-0,1} jum.
20 Daarna wordt het oxydegebied 19 op het oxydeerbare gebied 17A ver wijderd door het parellelle plaatplasmaetsproces, onder gebruikmaking van een mengsel van CCl^-gas en H^-gas bij een druk van 0,25 Torr en waarbij een hoogfrequentstroom van 3 A en 380 KHz werd doorgelaten. In dit geval wordt het gedéelte, parallel aan het substraat 10 weggeëtst met een snel-25 heid van 280 § per minuut, terwijl vertikale zijwandgedeelten niet in merkbare mate worden weggeëtst. Als een gevolg van het gebruiken van het verschil in de etssnelheden, worden alleen de oxydegebieden 18, gevormd aan de zijwanden van het oxydeerbare gebied 17A,achtergelaten, zoals getoond in fig. 5B. Zelfs wanneer H2~gas niet wordt gebruikt, wordt een verschil 30 in de etssnelheden tot stand gebracht tussen gedeelten, die parallel zijn aan het substraat en andere gedeelten, zodat een gelijksoortig resultaat kan worden verkregen.
Na het volgen van stappen, die gelijksoortig zijn aan die getoond in fig. 1, wordt de stap, getoond in fig. 11 bereikt.
35. De figuren 6A tot en met 6F tonen Opeenvolgende stappen van nog een andere uitvoeringsvorm van deze uitvinding, waarin polykristallijn silicium wordt gebruikt als het oxydeerbare materiaal. De stap .van het vormen van een siliciumdioxydefilm 11 op een siliciumsubstraat 10 is dezelfde als die 8105661 -9- 22297/JF/ts getoond in fig. 1A. Daarna wordt een polykristallijne sxliciumlaag 31 met een dikte van rond 5000 8 gevormd op de oxydefilm 11. Daarna wordt een fotoresistlaag 13 met een dikte van 5000 2 gevormd op de polykristallijne sxliciumlaag 31. Daarna wordt de inrichting blootgesteld aan licht volgens 5 een vooraf bepaald patroon, zoals getoond in fig. 6A en belichte gedeelten worden door ontwikkeling verwijderd. Deze toestand is getoond in fig. 6B.
Daarna wordt het achterblijvende fotoresistgebied 16 gebruikt als een masker en het substraat wordt onderworpen aan het parallelle plaatplas-maetsproces in een CCl2F2-atmosfeer bij een druk van 0,1 Torr en waarbij 10 een hoogfrequentverraogen van 400 W en 1356 MHz werd toegepast teneinde het polykristallijne siliciumgebied 31A beneden het fotoresistgebied 16 te behouden, maar de andere gedeelten van dit gebied 31A, zoals getoond in fig. 6C, te verwijderen.
Daarna wordt het fotoresistgebied 16 verwijderd in zuurstofplasma 15 met een barrel-type plasmareactorproces, teneinde een structuur, zoals getoond in fig. 6D te verkrijgen.
Dan wordt de structuur, gedurende 240 minuten in een atmosfeer, bestaande uit een mengsel van Hg-gaSjï^-gas bij een temperatuur·van 900 °C gehandhaafd, teneinde een oxydelaag met een dikte van 0,2 ^im op het oppervlak 20 van het polykristallijne siliciumgebied 31A te vormen. Natuurlijk wordt eveneens een oxydefilmlaag met een dikte van rond 0,01 ^tm gevormd op de · andere gedeelten van het hoofdoppervlak, dat wil zeggen op de oxydefilm 11.
De oxydelaag bevat oxydegebieden 32, die de in hoofdzaak vertikale zijwanden van het polykristallijne siliciumgebied bedekken en een oxydegebied 33, 25 dat over het bovenoppervlak van het gebied 31A ligt. Deze toestand is getoond in fig. 6E.
Daarna wordt de inrichting onderworpen aan een reactief ionenets-proces in plasma omvattende een mengsel van CF^-gas en H2~gas, teneinde een structuur, getoond in fig. 6F, te verkrijgen. Daarna wordt het silicium-30 gebied 31A weggeëtst met het parallelle plaatplasmaproces, gelijksoortig aan dat, gebruikt in de stap van fig. 6C in CC^Fg-gas, teneinde een structuur, die gelijksoortig is aan die getoond in fig.11 te verkrijgen.
De figuren 7A tot en met 7F tonen opeenvolgende stappen van nog een andere uitvoeringsvorm van de werkwijze van deze uitvinding, waarbij poly-35 kristallijn silicium wordt gebruikt als het oxydeerbare materiaal en silicium-nitride Si^N^ wordt gebruikt als een oxydatievoorkomend masker. Allereerst wordt een siliciumoxydelaag 11 met een dikte van 1000 2 gevormd op een gelijksoortig substraat 10 met een (100) hoofdoppervlak. Daarna wordt het tot 650 °C verhitte substraat gedurende 60 minuten gehandhaafd in een gas- 8105661 -10- 22297/JF/ts achtige atmosfeer, bestaande uit SiH^ (silaan) en He-gas en bij een druk van 0,6 Torr onder gebruikmaking van een lagedruk CVD-werkwijze, waardoor een polykristallijne siliciumlaag met een dikte van rond 0,5 nm wordt gevormd op het oppervlak van het substraat 1.0. Daarna wordt het tot 800 C 5 verhitte substraat gedurende 60 minuten gehandhaafd in een gasatmosfeer, bestaande uit een mengsel van He, SiH^ en NH^ bij een druk van 0,7 Torr onder gebruikmaking van een gelijksoortige lagedruk CVD-werkwijze voor het vormen van een ailiciumnitridelaag 35 met een dikte van rond 0,1 jam.
Daarna wordt een fotoresistlaag 13 gevormd op de siliciumnitride-10 laag 35, die wordt blootgesteld aan ultraviolette stralen 14 met een vooraf bepaald patroon.
De belichte fotoresist wordt ontwikkeld en verwijderd, teneinde een in fig. 7B getoonde structuur te verkrijgen. De stappen, getoond door de figuren 7A en 7B zijn identiek aan die getoond door de figuren 1D en 1E. 15 Daarna worden de siliciumnitridelaag 35 sn de polykristallijne siliciumlaag 31 verwijderd onder gebruikmaking van de parallelle plaatplasmaetswerkwijze in een gasatmosfeer van CC12F2 bij een druk van 0,1 Torr en onder gebruikmaking van het resterende fotoresistgebied 16 als een masker, waarbij een hoogfrequentvermogen van 400 W en 13,56 MHz wordt toegepast. De resulterende 20 toestand is getoond in fig. 7E.
Daarna wordt het fotoresistgebied 16 verwijderd met een zuurstof-plasmaetswerkwijze, teneinde een in -fig. 1 F getoonde structuur te verkrijgen. Déze stap komt overeen met de in fig. 1F getoonde stap.
Daarna wordt de structuur gedurende 240 minuten in een natte zuur-25 stofgasatmosfeer en op een gewenste temperatuur, bijvoorbeeld 900 °C gehouden, teneinde oxydegebieden 32 met een dikte van rond 0,2 ^im op de blootgelegde in hoofdzaak vertikale wanden van het polykristallijne silicium gebied 31A te vormen. Deze toestand is getoond in fig. 7E.
Daarna worden achtereenvolgens het siliciumnitridegebied 35A en 30 het polykristallijne siliciumgebied 31A verwijderd onder gebruikmaking van de barrel-type plasmareactor in een gasplasma, omvattende een mengsel van CF^ en 02 bij een druk van rond 0,4 Torr, waardoor een uitermate fijn patroon, zoals getoond in fig. 7F wordt verkregen.
Bij de in fig. 7E getoonde stap is het eveneens mogelijk een silicium 35':' eiland, begrensd door een oxydegebied te vormen door de stappen van het verwijderen van dit siliciumnitridegebied 35A en het daarna friet behulp van een laser uitstoken van het blootgelegde polykristallijne siliciumgebied 31A.
8105661 -11- 22297/JF/ts
Het dient te worden begrepen, dat in deze uitvoeringsvorm amorf silicium kan worden gebruikt als het oxydeerbare materiaal in plaats van polykristallijn silicium.
Aangezien het oxydegebied, gevormd door de verschillende hierboven 5 beschreven werkwijzen wordt gevormd rond de zijwanden van het oxydeerbare gebied, is het in feite een raamvormig patroon, zoals getoond in fig. 8.
Vanwege deze reden is het, wanneer de patroon wordt gebruikt voor het vormen van een stuurelektrode van een MOS FET, beschreven in saraenhang met fig. 4, het noodzakelijk parallelle patronen te vormen, in welk geval een 10 tweetal tegenover elkaar liggende zijden door een bekende werkwijze worden verwijderd. In overeenstemming met het gebruikstype van het patroon als een masker, kan een gedeelte of diagonaal tegenover elkaar liggende hoeken van het raamvoraige patroon worden verwijderd, dat wil zeggen weggesnedan,
De figuren 9A tot en met 9E tonen een andere uitvoeringsvorm van 15 deze uitvinding, waarbij parallelle oxydegebieden worden gevormd in plaats van het raamvorige oxydegebied, getoond in fig. 8.
Deze modificatie wordt beschreven onder gebruikmaking van stappen getoond in fig. 1 ,en tot en met de stap getoond in fig. 1F, worden stappen, die identiek zijn aan die, getoond in fig. 1 gebruikt. Een aanzicht in 20 perspectief van een structuur, gevormd door de stap van fig. 1F, is getoond
in fig. 9A. In het bijzonder is een rechthoekig oxydeerbaar gebied 17A
♦ gevormd op de oxydelaag 11 onder gebruikmaking van een rechthoekig foto-resistgebied 16 als een masker. Op dit moment worden tweede fotoresist-gebieden 41 en 42 gevormd om de overlangse einden van beide gebieden 16 25 en 17A, het middenbovenoppervlak en de zijwanden bloot te leggen. De langs-en dwarsdoorsnedeconfiguratie van beide gebieden in deze toestand zijn getoond in respectievelijk de figuren 9C en 9D. Daarna is de opvolgende oxydatiebehandeling alleen effectief voor blootgelegde zijwanden van het oxydeerbare gebied 17A. De oxydatiebehandeling kan dezelfde zijn als die 30 beschreven in verband met fig. 1G.
Fig. 9E is een bovenaanzicht, dat toont, dat parallelle oxydegebieden 44 en 45 zijn gevormd op beide zijden van het oxydeerbare gebied 17A na verwijdering van het fotoresistgebied 16. De daaropvolgende stappen zijn identiek aan die getoond in de figuren 1H en 11.
35 Wanneer het gewenst is één van de parallelle oxydegebieden te vormen, worden de gedeelten van de tweede fotorepist aan één zijde of beide zijden van de gebieden 16 en 17A verwijderd.
Het dient te worden begrepen, dat de uitvinding is niet is beperkt tot de hierboven beschreven specifieke uitvoeringsvormen en dat talrijke verande- 8105661 -12- 22297/JF/ts ringen en modificaties duidelijk zullen zijn aan een vakman op dit gebied van de techniek.
In plaats van het gebruiken van aluminium en polykristallijn silicium, kan bijvoorbeeld elk oxydeerbaar materiaal, zoals Ta, Ti, Mo, Mb etc.
5 worden gebruikt. Het dient ‘echter te worden opgemerkt, dat geschikte oxyda-tie'oehandeling dient te worden gekozen voor verschillende oxydeerbare materialen. In het geval van Ta, Ti en Mb is bijvoorbeeld een anodiserende of plasmaoxydatie-werkwijze geschikt, terwijl een oxydatiewerkwijze onder toepassing van hitte geschikt is voor Mo.
10 In de in de figuren 6A en 7A weergegeven uitvoeringsvormen werd bestraald met ultraviolette stralen, een elektronenbundel kan worden gebruikt zoals in het geval van fig. 1. Natuurlijk dient in een dergelijk geval een materiaal zoals polyraethylmetacrylaat dat geschikt is voor elektronenbundel-bestraling te worden gebruikt.
15 Verder werd in de voorgaande uitvoeringsvormen een positieve resist- gebruikt als de fotoresist en de elektronenbundelresist. Deze kan, indien noodzakelijk worden vervangen door een bekende negatieve resist.
Het is natuurlijk mogelijk in plaats van een elektronenbundel voor het vormen van een resistpatroon van röntgenstralen gebruik te maken.
20 Verder werd in de getoonde uitvoeringsvormen met het doel een oxydeerbare laag een patroon te geven, een van hoogfrequent gloeiontlading gebruik makende plasmaetstechniek gebruikt, maar een reactieve ionenbundel-etswerkwijze of andere droge etswerkwijze of natte etswerkwijze, gebruikmakend van een floeibaar etsmiddel, kunnen eveneens worden gebruikt.
« 8105661 __ __

Claims (18)

1. Werkwijze voor het vormen van een patroon, met het kenmerk, dat deze de stappen omvat van het vormen van een oxydeerbaar gebied met een vooraf 5 bepaald patroon op een substraat en het oxyderen van het oxydeerbare gebied voor het vórmen van een oxydegebiedpatroon op ten minste een gedeelte van de zijwanden van het oxydeerbare gebied.
2. Werkwijze volgens conclusie 1, met het kenmerk, dat het oxydegebiedpatroon wordt gebruikt in een opvolgende stap van het vervaardigen van een 10 element van een halfgeleideMnrichting of een· halfgeleiderelement.
3. Werkwijze volgens conclusie 2, met het kenmerk, dat de opvolgende stap een stap van het verwijderen van het oxydeerbare gebied omvat.
4. Werkwijze volgens conclusie 1, met het kenmerk, dat het oxydeerbare gebied is gemaakt van materiaal, dat is gekozen uit de groep, bestaande uit 15 aluminium, silicium, Ta, Ti, Mo en Nb.
5. Werkwijze volgens conclusie 2, met het kenmerk, dat het oxydeerbare gebied is samengesteld uit silicium en dat de opvolgende stap de stap omvat van het omzetten van het silicium in een enkelkristalsillcium-structuur, teneinde een siliciumeiland te vormen, dat wordt begrensd door 20 het oxydegebied.
6. Werkwijze volgens conclusie 1, met het kenmerk, dat het op het substraat gevormde oxydeerbare gebied met het vooraf bepaalde patroon is gevormd door de stappen van het vormen op het substraat van de oxydeerbare laag, het vormen op de oxydeerbare laag van een resistlaag, het vormen van 25 de resistlaag in een resistgebied met een vooraf bepaald patroon en het etsen van de oxydeerbare laag onder gebruikmaking van het resistgebied als een masker om het oxydeerbare gebied zo te vormen, dat dit een vooraf bepaald patroon heeft.
7. Werkwijze volgens conclusie 6, met het kenmerk, dat deze verder 30 de stappen omvat van het vormen van een oxydegebied op ten minste .«een gedeelte van een blootgelegde zijwand van het oxydeerbare gebied en het daarna verwijderen van het resistgebied.
8. Werkwijze volgens conclusie 7, met het kenmerk, dat deze verder de stap omvat van het verwijderen van een gedeelte van het oxydeerbare ge- 35 bied, dat wordt begrensd door het oxydegebied.
9. Werkwijze volgens conclusie 6, met het kenmerk, dat deze verder de stappen omvat van het verwijderen van het resiëtgebied,bet oxyderen van een bovenoppervlak en een blootgelegde zijwand van het oxydeerbare 8105661 * ' ’ -14- 22297/JF/ts gebied voor het vormen van. oxydegebieden en het wegetsen van het oxydegebied op het bovenoppervlak van het oxydeerbare gebied,
10. Werkwijze volgens conclusie 7 of 9, met het kenmerk, dat het oxydeerbare gebied is samengesteld uit silicium en de werkwijze verder de 5 stappen omvat van het orazetten van het door het oxydegebied begrensde silicium in een enkel kristalsiliciumstructuur.
11. Werkwijze volgens conclusie 1 of 7, met het kenmerk, dat deze verder een stap omvat van het voorafgaand aan de stap van het vormen van het oxydeerbare gebied met het vooraf bepaalde patroon op het substraat vormen 10 van een isolatielaag.
12. Werkwijze volgens conclusie 1, met het kenmerk, dat deze verder de stappen omvat van het op het substraat vormen van een siliciumlaag:, het op de siliciumlaag vormen van een siliciuranitridelaag, het op de sili-ciumnitridelaag vormen van een resistgebied met een vooraf bepaald patroon, 15 het selectief wegetsen van de siliciumnitridelaag en de siliciumlaag onder gebruikmaking van het resistgebied als een masker, teneinde het silicium-gebied en de siliciumlaag beneden het resistgebied te handhaven, het verwijderen van het resistgebied, het oxyderen van de zijwanden van een blootgelegde siliciumlaag voor het vormen van een geoxydeerd geb ied en het ver-20 wijderen van het siliciumnitridegebied.
13. Werkwijze volgens één of meer van de voorafgaande conclusies, met het kenmerk,dat het oxydegebied een rechthoekige raamvorm heeft.
14. Werkwijze volgens conclusie 13, met. het kenmerk, dat een gedeelte van het rechthoekige raamvormige oxydeicaam wordt weggesneden.
15. Werkwijze volgens conclusie 13, met het kenmerk, dat ten minste één hoek van het rechthoekig gevormde oxyderaam wordt weggesneden.
16. Werkwijze voor het vervaardigen van een MOS FET, met het kenmerk, dat deze de stappen omvat van het vormen van een stuurelektrodeoxyde- film en een scheidingsoxydegebied op· een siliciumsubstraat van een geleid-2_o baarheidstype, het vormen van een polykristallijne siliciumlaag op de stuur-elektrodeoxydefilm en het elementscheidingsoxydegebied, het vormen van een oxydeerbare laag op de polykristallijne siliciumlaag, het vormen van een resistpatroon met een vooraf bepaalde vorm op de oxydeerbare laag, het selectief wegetsen van de oxydeerbare laag onder gebruikmaking van het 35 resistpatroon als een masker, het oxyderen van de resterende oxydeerbare laag, het verwijderen van het resistpatroon en de resterende oxydeerbare laag om aldus een smal oxydepatroon van de oxydeerbare laag te vormen, het wegetsen van de blootgelegde polykristallijne siliciumlaag door gebruik te maken van het smalle oxydepatroon als een masker om zodoende een struc- 8105661 -15- 22297/JF/ts tuur te vormen, die de stuurelektrodeoxydefilm, het scheidingsoxydegebied, een smal polykristallijn siliciumgebied daarop en een smal oxydepatroon van de oxydeerbare laag omvat, het dopen van de structuur in een zure oplossing om het smalle oxydepatroon te verwijderen en het implanteren van 5 een doteerstoi? van het andere geleidbaarheidstype in het substraat voor het vormen van een dicht bij elkaar liggend brongebied en afvoergebied onder gebruikmaking van het smalle polykristallijne siliciumgebied als een masker.
17. Patroon, gevormd onder toepassing van de werkwijze volgens één van de conclusies 1 tot en met 15.
18. MOS FET, gevormd onder toepassing van de werkwijze volgens conclusie 16. Eindhoven, december 1981. 8105661
NLAANVRAGE8105661,A 1980-12-26 1981-12-16 Werkwijze voor het vervaardigen van een mosfet. NL188432C (nl)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP18902480 1980-12-26
JP55189024A JPS57111032A (en) 1980-12-26 1980-12-26 Forming method for pattern
JP6549181 1981-04-30
JP56065491A JPS57180136A (en) 1981-04-30 1981-04-30 Pattern formation

Publications (3)

Publication Number Publication Date
NL8105661A true NL8105661A (nl) 1982-07-16
NL188432B NL188432B (nl) 1992-01-16
NL188432C NL188432C (nl) 1992-06-16

Family

ID=26406636

Family Applications (1)

Application Number Title Priority Date Filing Date
NLAANVRAGE8105661,A NL188432C (nl) 1980-12-26 1981-12-16 Werkwijze voor het vervaardigen van een mosfet.

Country Status (6)

Country Link
US (1) US4460413A (nl)
CA (1) CA1186600A (nl)
DE (1) DE3151915A1 (nl)
FR (1) FR2497403B1 (nl)
GB (1) GB2092373B (nl)
NL (1) NL188432C (nl)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8201846A (nl) * 1982-05-06 1983-12-01 Philips Nv Sensor met een magneetveldgevoelig element en werkwijze voor het vervaardigen daarvan.
US4587709A (en) * 1983-06-06 1986-05-13 International Business Machines Corporation Method of making short channel IGFET
FR2555365B1 (fr) * 1983-11-22 1986-08-29 Efcis Procede de fabrication de circuit integre avec connexions de siliciure de tantale et circuit integre realise selon ce procede
US4570325A (en) * 1983-12-16 1986-02-18 Kabushiki Kaisha Toshiba Manufacturing a field oxide region for a semiconductor device
US4619894A (en) * 1985-04-12 1986-10-28 Massachusetts Institute Of Technology Solid-transformation thermal resist
FR2618011B1 (fr) * 1987-07-10 1992-09-18 Commissariat Energie Atomique Procede de fabrication d'une cellule de memoire
EP0661733A2 (en) * 1993-12-21 1995-07-05 International Business Machines Corporation One dimensional silicon quantum wire devices and the method of manufacture thereof
US5950091A (en) * 1996-12-06 1999-09-07 Advanced Micro Devices, Inc. Method of making a polysilicon gate conductor of an integrated circuit formed as a sidewall spacer on a sacrificial material
US5923981A (en) * 1996-12-31 1999-07-13 Intel Corporation Cascading transistor gate and method for fabricating the same
US6124174A (en) * 1997-05-16 2000-09-26 Advanced Micro Devices, Inc. Spacer structure as transistor gate
US5866934A (en) * 1997-06-20 1999-02-02 Advanced Micro Devices, Inc. Parallel and series-coupled transistors having gate conductors formed on sidewall surfaces of a sacrificial structure
US6169006B1 (en) * 1998-07-29 2001-01-02 Advanced Micro Devices, Inc. Semiconductor device having grown oxide spacers and method of manufacture thereof
KR100358056B1 (ko) * 1999-12-27 2002-10-25 주식회사 하이닉스반도체 반도체 소자의 게이트 산화막 형성방법
PL204687B1 (pl) * 2003-04-24 2010-02-26 Inst Tech Elektronowej Sposób wytwarzania nano-ścieżek
US7037845B2 (en) * 2003-08-28 2006-05-02 Intel Corporation Selective etch process for making a semiconductor device having a high-k gate dielectric
US7368045B2 (en) * 2005-01-27 2008-05-06 International Business Machines Corporation Gate stack engineering by electrochemical processing utilizing through-gate-dielectric current flow
US20060183342A1 (en) * 2005-02-15 2006-08-17 Eastman Kodak Company Metal and metal oxide patterned device
US20070166971A1 (en) * 2006-01-17 2007-07-19 Atmel Corporation Manufacturing of silicon structures smaller than optical resolution limits
US8808562B2 (en) * 2011-09-12 2014-08-19 Tokyo Electron Limited Dry metal etching method
US9570571B1 (en) * 2015-11-18 2017-02-14 International Business Machines Corporation Gate stack integrated metal resistors

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2328288A1 (fr) * 1975-10-15 1977-05-13 Philips Nv Perfectionnements au procede pour fabriquer des dispositifs electroniques
US4074300A (en) * 1975-02-14 1978-02-14 Nippon Telegraph And Telephone Public Corporation Insulated gate type field effect transistors

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3634203A (en) * 1969-07-22 1972-01-11 Texas Instruments Inc Thin film metallization processes for microcircuits
JPS4939873B1 (nl) * 1969-10-15 1974-10-29
US4124933A (en) * 1974-05-21 1978-11-14 U.S. Philips Corporation Methods of manufacturing semiconductor devices
FR2285716A1 (fr) * 1974-09-18 1976-04-16 Radiotechnique Compelec Procede pour la fabrication d'un dispositif semi-conducteur comportant une configuration de conducteurs et dispositif fabrique par ce procede
US3976512A (en) * 1975-09-22 1976-08-24 Signetics Corporation Method for reducing the defect density of an integrated circuit utilizing ion implantation
US4209350A (en) * 1978-11-03 1980-06-24 International Business Machines Corporation Method for forming diffusions having narrow dimensions utilizing reactive ion etching
US4256514A (en) * 1978-11-03 1981-03-17 International Business Machines Corporation Method for forming a narrow dimensioned region on a body
JPS55153343A (en) * 1979-05-18 1980-11-29 Fujitsu Ltd Semiconductor device and its manufacture
US4312680A (en) * 1980-03-31 1982-01-26 Rca Corporation Method of manufacturing submicron channel transistors
US4358340A (en) * 1980-07-14 1982-11-09 Texas Instruments Incorporated Submicron patterning without using submicron lithographic technique

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4074300A (en) * 1975-02-14 1978-02-14 Nippon Telegraph And Telephone Public Corporation Insulated gate type field effect transistors
FR2328288A1 (fr) * 1975-10-15 1977-05-13 Philips Nv Perfectionnements au procede pour fabriquer des dispositifs electroniques

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
IBM TECHNICAL DISCLOSURE BULLETIN, vol. 22, nr. 8A, januari 1980 NEW YORK (US) *
IBM TECHNICAL DISCLOSURE BULLETIN, vol. 23, nr. 6, november 1980 NEW YORK (US) *

Also Published As

Publication number Publication date
FR2497403A1 (fr) 1982-07-02
GB2092373B (en) 1985-07-10
CA1186600A (en) 1985-05-07
NL188432C (nl) 1992-06-16
NL188432B (nl) 1992-01-16
DE3151915A1 (de) 1982-08-12
GB2092373A (en) 1982-08-11
FR2497403B1 (fr) 1987-04-24
US4460413A (en) 1984-07-17

Similar Documents

Publication Publication Date Title
NL8105661A (nl) Werkwijze voor het vormen van patronen en mos fet's en onder toepassing van deze werkwijzen verkregen patronen en mos fet's.
US6015650A (en) Method for forming micro patterns of semiconductor devices
US6803661B2 (en) Polysilicon processing using an anti-reflective dual layer hardmask for 193 nm lithography
KR910007098B1 (ko) 전계 효과 트랜지스터용 t-게이트 전극 및 이의 제조방법
JP3333274B2 (ja) ３又はそれ以上の位相シフトを有する位相シフトリソグラフィマスクの自己整合作製法
WO1991006041A1 (en) Surface barrier silylation microlithography
US7541136B2 (en) Mask, manufacturing method for mask, and manufacturing method for semiconductor device
US6395644B1 (en) Process for fabricating a semiconductor device using a silicon-rich silicon nitride ARC
JP2764542B2 (ja) 微細レジストパターン形成方法
JP3081655B2 (ja) レジストパターンの形成方法
WO2002043139A2 (en) Two mask via pattern to improve pattern definition
US20100167213A1 (en) Semiconductor device manufacturing method
JPH0883786A (ja) 半導体装置の製造方法
JP2004198905A (ja) パターン形成方法
JPH05502760A (ja) 半導体デバイスのメサ構造体に電気的接触片を製造するための処理方法
JPH0670954B2 (ja) 半導体装置の製造方法
JP2853101B2 (ja) 半導体装置の製造方法
JPH08288200A (ja) パターン形成方法
KR0151014B1 (ko) 반도체 소자 미세패턴 형성방법
KR100275934B1 (ko) 반도체장치의 미세도전라인 형성방법
US6812506B1 (en) Polysilicon linewidth measurement structure with embedded transistor
US6531406B2 (en) Method of fabricating a shallow trench isolation
KR100204414B1 (ko) 고집적 마스크 롬 제조 방법
CN115104051A (zh) 使用深紫外辐射加工的电光装置
JP3271185B2 (ja) 反射防止膜の製造方法

Legal Events

Date Code Title Description
A1A A request for search or an international-type search has been filed
BB A search report has been drawn up
A85 Still pending on 85-01-01
CNR Transfer of rights (patent application after its laying open for public inspection)

Free format text: NIPPON TELEGRAPH AND TELEPHONE CORPORATION

BC A request for examination has been filed
V1 Lapsed because of non-payment of the annual fee