NL8004008A - Werkwijze voor het vervaardigen van een halfgeleider- inrichting. - Google Patents
Werkwijze voor het vervaardigen van een halfgeleider- inrichting. Download PDFInfo
- Publication number
- NL8004008A NL8004008A NL8004008A NL8004008A NL8004008A NL 8004008 A NL8004008 A NL 8004008A NL 8004008 A NL8004008 A NL 8004008A NL 8004008 A NL8004008 A NL 8004008A NL 8004008 A NL8004008 A NL 8004008A
- Authority
- NL
- Netherlands
- Prior art keywords
- layer
- gas mixture
- plasma
- lacquer
- oxygen compound
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 12
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 239000004065 semiconductor Substances 0.000 title claims description 6
- 239000000203 mixture Substances 0.000 claims description 32
- 239000004922 lacquer Substances 0.000 claims description 26
- 239000007789 gas Substances 0.000 claims description 23
- 150000002927 oxygen compounds Chemical class 0.000 claims description 13
- 239000000758 substrate Substances 0.000 claims description 9
- 150000002366 halogen compounds Chemical class 0.000 claims description 5
- 229910052736 halogen Inorganic materials 0.000 claims description 3
- 150000002367 halogens Chemical class 0.000 claims description 3
- 150000001875 compounds Chemical class 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 36
- 210000002381 plasma Anatomy 0.000 description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 13
- 238000005530 etching Methods 0.000 description 12
- 239000000470 constituent Substances 0.000 description 5
- 239000002184 metal Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000012044 organic layer Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000003973 paint Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31127—Etching organic layers
- H01L21/31133—Etching organic layers by chemical means
- H01L21/31138—Etching organic layers by chemical means by dry-etching
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/26—Processing photosensitive materials; Apparatus therefor
- G03F7/42—Stripping or agents therefor
- G03F7/427—Stripping or agents therefor using plasma means only
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
* . % * PHN 9793 1 N.V. Philips' Gloeilampenfabrieken.
Werkwijze voor het vervaardigen van een halfgeleiderinrich-ting.
De uitvinding heeft betrekking op een werkwijze voor het vervaardigen van een halfgeleiderinrichting waarbij een plaatselijk op een substraat aanwezige organische laklaag wordt geëtst door de laag in kontakt te brengen met bestand-5 delen van een plasma dat wordt gevormd in een gasmengsel dat een halogeen-en een zuurstofverbinding bevat waarbij de zuurstof verbinding meer dan 25 vol % van het gasmengsel uitmaakt.
De laklaag kan hierbij - zoals bijvoorbeeld in gebruikelijke tunnelreaktoren - alleen met elektrisch ongeladen bestandde-10 len van het plasma, maar ook - zoals bijvoorbeeld in gebruikelijke planaire reaktoren - met een mengsel van elektrisch geladen en ongeladen bestanddelen van het plasma in kontakt worden gebracht.
Een dergelijke werkwijze is bijvoorbeeld bijzonder 15 geschikt voor het vervaardigen van halfgeleiderinrichtingen waarbij voor het aanbrengen van elektrisch geleidende banen op een substraat het gehele substraat wordt bedekt met een geleidende laag van metaal of poly-Si waarvan delen worden bedekt met een laag organische lak waarna de niet bedekte de-20 len worden verwijderd. Tenslotte wordt de laag organische lak verwijderd met behulp van een werkwijze van de in de aanhef genoemde soort. Hierbij kan de onder de organische laag gelegen geleidende laag plaatselijk worden aangetast. Om deze aantasting in de praktijk zoveel mogelijk tegen te gaan 25 dient de verhouding van de snelheden waarmee organische lak en geleidende laag worden geëtst, de "etsselectiviteit", zo groot mogelijk te zijn.
Uit het Amerikaanse Octrooischrift Nr. 3,867,216 is een werkwijze van de in de aanhef genoemde soort bekend, 30 waarbij de laag organische lak wordt geëtst door de laag in kontakt te brengen met.bestanddelen van een plasma dat wordt gevormd in een gasmengsel dat als halogeenverbinding GF^ en als zuurstofverbinding O2 bevat. Hiermee kan organische lak
800 400S
# w PHN 9793 2 circa honderd maal zo snel worden verwijderd als een geleidende laag van poly-Si.
Een bezwaar van de bekende werkwijze is, dat de verhouding van de snelheden waarmee organische lak en poly-Si. 5 kunnen worden weggeëtst beperkt is. Hierdoor treedt in de praktijk een aantasting van een onder een organische laklaag gelegen geleidende laag van poly-Si op. Zijn in de geleidende laag geleidende banen gevormd, dan zijn de kleinst realiseerbare patroondetails daarvan door genoemde aantasting beperkt. 10 Met de uitvinding wordt onder meer beoogd aan ge noemd bezwaar tegemoet te komen en daartoe;heeft een werkwijze van de in de aanhef genoemde soort volgens de uitvinding als kenmerk, dat het gasmengsel waarin het plasma wordt gevormd als zuurstofverbinding een verbinding uit de groep 15 NO en C02 bevat. Door toevoeging van een zuurstofverbinding uit de groep C02 en NO, in plaats van 02 aan het gasmengsel waarin het plasma wordt gevormd wordt de verhouding tussen de etssnelheden waarmee organische lak en geleidend laagmateri-aal worden verwijderd veel groter. In de praktijk is een aan-20 tasting van de geleidende laag nauwelijks te meten. Een erg gemakkelijk te hanteren gasmengsel bevat naast een zuurstofverbinding uit de groep C02 en NO als halogeenverbinding CF^.
In een voorkeursuitvoering van de werkwijze volgens de uitvinding bevat het gasmengsel waarin het etsplasma wordt 25 gevormd naast CF^ als halogeenverbinding 65 è. 85 vol % C02· Met bestanddelen van een plasma gevormd in dit gasmengsel kan organische lak circa duizend maal sneller worden verwijderd dan een geleidende laag van poly-Si.
In een andere voorkeursuitvoering van de werkwijze 30 volgens de uitvinding bevat het gasmengsel waarin het ets-wordt gevormd naast CF4 als halogeenverbinding 55 è 75 vol % NO. Met een plasma gevormd in dit gasmengsel kan fotolak circa vijfhonderd maal sneller worden verwijderd dan een geleidende laag van poly-Si.
35 De uitvinding wordt in het navolgende, bij wijze van voorbeeld, nader toegelicht aan de hand van de tekening en aan de hand van enige uitvoeringsvoorbeelden. In de teke-;-n-i-ng- tonen: ---- 8Ö0TO8 r 'É Λ PHN 9793 3 fig. 1 tot en met fig. 5 schematisch in dwarsdoorsnede opeenvolgende stadia van vervaardiging van een deel van een halfgeleiderinrichting waarbij de werkwijze volgens de uitvinding wordt toegepast, 5 fig. 6 etssnelheden van pcly-Si en organische lak bereikt bij etsen met bestanddelen van plasma's die zijn gevormd in CF^/CC^f CF^/NO en - ter vergelijking - in CF^/C^ mengsels met variabele hoeveelheden CO2, NO respectievelijk °2 * 10 De figuren 1 tot en met 5 tonen schematisch opeen volgende stadia van vervaardiging van een veldeffekttransis-tor waarbij wordt uitgegaan van een N-type Si-substraat 1 dat op gebruikelijke wijze met behulp van Si02~gebieden 2 met een dikte van circa 1000 nm - ook wel veldoxide genoemd - in on-15 derling geïsoleerde velden is verdeeld (fig. 1). Duidelijkheidshalve is slechts êên zo'n veld getekend, maar in de praktijk zal een Si-substraat zeer veel van zulke velden bevatten .
Na het aanbrengen van het veldoxide 2 wordt het Si-20 substraat 1 voorzien van een dunne laag zogenaamd gate-oxide 3 met een dikte van circa 10 nm en wordt het geheel voor het aanbrengen van een als gate elektrode dienende geleidende baan op gebruikelijke wijze bedekt met een laag metaal of poly-Si 4 en een laag organische lak 5. De laklaag 5 dient 25 hierbij tevens om de plaats van de gate van de veldeffekt-transistor te definiëren (fig. 2).
Vervolgens worden op gebruikelijke wijze de niet door de laklaag 5 bedekte delen van de laag pcly-Si 4 en de eronder gelegen delen van de laag SiC>2 3 verwijderd en in de 30 aldus vrijgemaakte delen van het Si-substraat 1 door een B-ionenimplantatie P-type Si-gebieden 6 en 7 gevormd die later als source en drain van de transistor zullen dienen (fig. 3).
Nadat ook de laklaag 5 verwijderd is wordt het geheel op gebruikelijke wijze overdekt met een isolerende laag 35 SiC>2 8, waarin op gebruikelijke wijze met behulp van een maskeringslaag van fotolak 9 vensters 10 voor kontaktering van een P-type Si-gebieden 6 en 7 worden aangebracht (fig.
--4-)-~ ____ —800*0 08---------------------- c PHN 9793 4
Nadat de vensters 10 zijn aangebracht wordt op gebruikelijke wijze de maskeringslaag 9 verwijderd en wordt het geheel voor het aanbrengen van als source- en drainelektrode dienende geleidende banen wederom het geheel bedekt met een 5 geleidende laag van metaal of poly-Si 11. Hiervan worden op gebruikelijke wijze delen afgedekt met een laag organische lak 12 waarna de niet afgedekte delen op gebruikelijke wijze worden verwijderd (fig. 5). Tenslotte wordt de laag organische lak verwijderd door de laag in kontakt te brengen met W bestanddelen van een plasma dat wordt gevormd in een gasmengsel dat een halogeen- en een zuurstofverbinding bevat, waarbij de zuurstofverbinding meer dan 25 vol % van het gasmengsel uitmaakt. Volgens de uitvinding bevat het gasmengsel als zuurstofverbinding NO of C02» Hierdoor kan organische lak 15 circa vijfhonderd a duizend maal sneller dan poly-Si worden weggeëtst.
Bij de in het navolgende te beschrijven uitvoe-ringsvoorbeelden werden in een plasma-etsreaktor Si-schijven met een diameter van circa 100 mm die bedekt waren met op een 20 onderlaag van Si02 aangebrachte lagen van Mo of van poly-Si met een laagdikte van 250 è 500 nm geëtst. Niet te etsen delen waren afgeschermd met een organische lak met een dikte van 1000 i 1500 nm. De aldus bewerkte schijven werden bij een substraattemperatuur van circa 125°C in kontakt gebracht met 25 een etsplasma opgewekt in de reaktor bij een frequentie van 13,56 MHz, een vermogen van circa 150 W en een gasstroom van 100 a 300 SCC/min.
VOORBEELD I
Fig. 6 toont de etssnelheid R in nm/min waarmee or-30 ganische lak (PR) en poly-Si(si) worden weggeëtst bij etsen met ongeladen bestanddelen van plasma's gevormd in gasmengsels van CF^ en C02, CF4 en NO met een totaaldruk van circa 60 Pa en - ter vergelijking - in gasmengsels van CF^ en 02 met een totaaldruk van circa 60 Pa als functie van de hoeveelheid 35 in vol % C02, NO,respectievelijk 02 die wordt toegevoegd aan het gasmengsel.
Het blijkt dat de verhouding in etssnelheden van j-organische lak en poly-Si, de "selectiviteit", voor CF^/O^-- -800 40 0 8:---~ PHN 9793 5 c mengsels circa 100 is (circa 70 vol % 0^), voor CF4/C02 mengsels maximaal circa 1000 is (circa 75 vol % C02) en voor CF^/NO mengsels maximaal circa 500 is (circa 60 vol % NO).
De selectiviteit die bereikt kan worden met CF^/O^ mengsels 5 wordt door de andere toevoegingen dus aanmerkelijk hoger. VOORBEELD II
Met bestanddelen van plasma's gevormd in SFg/NO mengsels kan organische lak eveneens goed van poly-Si worden verwijderd. Bevat het mengsel 70 vol % NO, dan wordt de selec-10 tiviteit (lak/pcly-Si) van circa 300 bereikt.
VOORBEELD III
Met bestanddelen van plasma's gevormd in CF^Cl/NO mengsels kan als het mengsel circa 80 vol % NO bevat organische lak circa 200 maal 20 snel worden verwijderd als poly-15 Si.
20 25 30 800 4 0 08--------1----- 35
Claims (4)
1. Werkwijze voor het vervaardigen van een halfgelei der inrichting waarbij een plaatselijk op een substraat aanwezige organische laklaag wordt geëtst door de laag in kontakt te brengen met bestanddelen van een plasma dat wordt gevormd 5 in een gasmengsel dat een halogeen- en een zuurstofverbinding bevat waarbij de zuurstofverbinding meer dan 25 vol % van het gasmengsel uitmaakt, met het kenmerk, dat het gasmengsel waarin het plasma wordt gevormd als zuurstofverbinding een verbinding uit de groep NO en C02 bevat.
2. Werkwijze volgens conclusie 1, met het kenmerk, dat het gasmengsel waarin het plasma wordt gevormd naast een zuurstofverbinding uit de groep NO en C02 als halogeenverbin-ding CF^ bevat.
3. Werkwijze volgens conclusie 2, met het kenmerk, dat 15 het gasmengsel waarin het plasma wordt gevormd 65 a 85 vol % C02 bevat.
4. Werkwijze volgens conclusie 2, met het kenmerk, dat het gasmengsel waarin het plasma wordt gevormd 55 d 75 vol % NO bevat. 20 25 30 35 —ÏÖO 4 0-08---------±—=□
Priority Applications (9)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL8004008A NL8004008A (nl) | 1980-07-11 | 1980-07-11 | Werkwijze voor het vervaardigen van een halfgeleider- inrichting. |
| DE19813125052 DE3125052A1 (de) | 1980-07-11 | 1981-06-26 | "verfahren zur herstellung einer halbleiteranordnung" |
| CA000381351A CA1165902A (en) | 1980-07-11 | 1981-07-08 | Method of manufacturing a semiconductor device |
| IE1530/81A IE52045B1 (en) | 1980-07-11 | 1981-07-08 | Method of manufacturing a semiconductor device |
| JP56105745A JPS5752136A (en) | 1980-07-11 | 1981-07-08 | Method of producing semiconductor device |
| GB8121035A GB2081161B (en) | 1980-07-11 | 1981-07-08 | Method of manufacturing a semiconductor device |
| US06/281,759 US4374699A (en) | 1980-07-11 | 1981-07-09 | Method of manufacturing a semiconductor device |
| FR8113549A FR2486716B1 (fr) | 1980-07-11 | 1981-07-09 | Procede de realisation d'un dispositif semi-conducteur |
| JP2090488A JPH02290021A (ja) | 1980-07-11 | 1990-04-06 | 半導体装置の製造方法 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL8004008A NL8004008A (nl) | 1980-07-11 | 1980-07-11 | Werkwijze voor het vervaardigen van een halfgeleider- inrichting. |
| NL8004008 | 1980-07-11 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| NL8004008A true NL8004008A (nl) | 1982-02-01 |
Family
ID=19835611
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| NL8004008A NL8004008A (nl) | 1980-07-11 | 1980-07-11 | Werkwijze voor het vervaardigen van een halfgeleider- inrichting. |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US4374699A (nl) |
| JP (2) | JPS5752136A (nl) |
| CA (1) | CA1165902A (nl) |
| DE (1) | DE3125052A1 (nl) |
| FR (1) | FR2486716B1 (nl) |
| GB (1) | GB2081161B (nl) |
| IE (1) | IE52045B1 (nl) |
| NL (1) | NL8004008A (nl) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59163826A (ja) * | 1983-03-08 | 1984-09-14 | Toshiba Corp | ドライエツチング方法 |
| US4501061A (en) * | 1983-05-31 | 1985-02-26 | Advanced Micro Devices, Inc. | Fluorine plasma oxidation of residual sulfur species |
| US4431477A (en) * | 1983-07-05 | 1984-02-14 | Matheson Gas Products, Inc. | Plasma etching with nitrous oxide and fluoro compound gas mixture |
| US4544416A (en) * | 1983-08-26 | 1985-10-01 | Texas Instruments Incorporated | Passivation of silicon oxide during photoresist burnoff |
| DE3788981T2 (de) * | 1986-06-26 | 1994-05-19 | American Telephone & Telegraph | Verfahren zur Herstellung von integrierten Schaltungen unter Verwendung einer mehrschichtigen Photolackstruktur. |
| US4836887A (en) * | 1987-11-23 | 1989-06-06 | International Business Machines Corporation | Chlorofluorocarbon additives for enhancing etch rates in fluorinated halocarbon/oxidant plasmas |
| US4936772A (en) * | 1988-01-25 | 1990-06-26 | John Zajac | Flame ashing process and apparatus for stripping photoresist |
| US4845053A (en) * | 1988-01-25 | 1989-07-04 | John Zajac | Flame ashing process for stripping photoresist |
| JP2813703B2 (ja) * | 1992-07-20 | 1998-10-22 | 株式会社クボタ | スパイラルベベルギアの製造装置 |
| US7299805B2 (en) * | 2002-06-07 | 2007-11-27 | Marctec, Llc | Scaffold and method for implanting cells |
| US20050136666A1 (en) * | 2003-12-23 | 2005-06-23 | Tokyo Electron Limited | Method and apparatus for etching an organic layer |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3867216A (en) * | 1972-05-12 | 1975-02-18 | Adir Jacob | Process and material for manufacturing semiconductor devices |
| JPS5289540A (en) * | 1976-01-21 | 1977-07-27 | Mitsubishi Electric Corp | Etching gaseous mixture |
| JPS5915174B2 (ja) * | 1976-07-26 | 1984-04-07 | 日本電信電話株式会社 | フオトマスクの製造方法 |
| JPS6019139B2 (ja) * | 1976-07-26 | 1985-05-14 | 三菱電機株式会社 | エツチング方法およびプラズマエツチング用混合物ガス |
| JPS53112065A (en) * | 1977-03-11 | 1978-09-30 | Toshiba Corp | Removing method of high molecular compound |
| US4260649A (en) * | 1979-05-07 | 1981-04-07 | The Perkin-Elmer Corporation | Laser induced dissociative chemical gas phase processing of workpieces |
| NL8004007A (nl) * | 1980-07-11 | 1982-02-01 | Philips Nv | Werkwijze voor het vervaardigen van een halfgeleider- inrichting. |
-
1980
- 1980-07-11 NL NL8004008A patent/NL8004008A/nl not_active Application Discontinuation
-
1981
- 1981-06-26 DE DE19813125052 patent/DE3125052A1/de active Granted
- 1981-07-08 IE IE1530/81A patent/IE52045B1/en not_active IP Right Cessation
- 1981-07-08 CA CA000381351A patent/CA1165902A/en not_active Expired
- 1981-07-08 JP JP56105745A patent/JPS5752136A/ja active Granted
- 1981-07-08 GB GB8121035A patent/GB2081161B/en not_active Expired
- 1981-07-09 US US06/281,759 patent/US4374699A/en not_active Expired - Fee Related
- 1981-07-09 FR FR8113549A patent/FR2486716B1/fr not_active Expired
-
1990
- 1990-04-06 JP JP2090488A patent/JPH02290021A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| GB2081161A (en) | 1982-02-17 |
| CA1165902A (en) | 1984-04-17 |
| FR2486716B1 (fr) | 1986-01-24 |
| JPH0237091B2 (nl) | 1990-08-22 |
| JPH0359575B2 (nl) | 1991-09-11 |
| DE3125052C2 (nl) | 1990-06-07 |
| GB2081161B (en) | 1984-08-08 |
| JPH02290021A (ja) | 1990-11-29 |
| US4374699A (en) | 1983-02-22 |
| FR2486716A1 (fr) | 1982-01-15 |
| IE811530L (en) | 1982-01-11 |
| JPS5752136A (en) | 1982-03-27 |
| DE3125052A1 (de) | 1982-03-18 |
| IE52045B1 (en) | 1987-05-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| IE52046B1 (en) | Method of manufacturing a semiconductor device | |
| KR101144022B1 (ko) | 에칭된 웨이퍼로부터 포토레지스트 스트립 방법 | |
| US6121098A (en) | Semiconductor manufacturing method | |
| KR100689916B1 (ko) | 반도체 집적 회로 장치의 제조 방법 | |
| NL8004008A (nl) | Werkwijze voor het vervaardigen van een halfgeleider- inrichting. | |
| US3442701A (en) | Method of fabricating semiconductor contacts | |
| JP2000091318A (ja) | 半導体装置の製造方法 | |
| NL8004007A (nl) | Werkwijze voor het vervaardigen van een halfgeleider- inrichting. | |
| JP3318801B2 (ja) | ドライエッチング方法 | |
| JP3028927B2 (ja) | 高融点金属膜のドライエッチング方法 | |
| NL8004006A (nl) | Werkwijze voor het vervaardigen van een halfgeleiderinrichting. | |
| JPS58100684A (ja) | ドライ・エツチング方法 | |
| US6554952B1 (en) | Method and apparatus for etching a gold metal layer using a titanium hardmask | |
| JPS6376479A (ja) | 半導体装置の製造方法 | |
| US20040253823A1 (en) | Dielectric plasma etch with deep uv resist and power modulation | |
| JPS62115727A (ja) | 半導体装置の製造方法 | |
| JPS61115352A (ja) | ゲ−ト電極の形成方法 | |
| JPS61281523A (ja) | コンタクト形成法 | |
| JPS61154046A (ja) | 半導体装置 | |
| JPH0346327A (ja) | ドライエッチング方法 | |
| JPS5946094B2 (ja) | スパツタ−エツチング方法 | |
| US20060255011A1 (en) | Method of forming contact openings | |
| KR20000074199A (ko) | 반도체 소자의 제조 방법 | |
| JPH10321597A (ja) | 半導体構造中にコンタクト孔を形成するための処理方法 | |
| JPS59100537A (ja) | 電極配線形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A1B | A search report has been drawn up | ||
| BT | A document has been added to the application laid open to public inspection | ||
| A85 | Still pending on 85-01-01 | ||
| BV | The patent application has lapsed |