NL8004007A - Werkwijze voor het vervaardigen van een halfgeleider- inrichting. - Google Patents

Werkwijze voor het vervaardigen van een halfgeleider- inrichting. Download PDF

Info

Publication number
NL8004007A
NL8004007A NL8004007A NL8004007A NL8004007A NL 8004007 A NL8004007 A NL 8004007A NL 8004007 A NL8004007 A NL 8004007A NL 8004007 A NL8004007 A NL 8004007A NL 8004007 A NL8004007 A NL 8004007A
Authority
NL
Netherlands
Prior art keywords
layer
gas mixture
plasma
compound
poly
Prior art date
Application number
NL8004007A
Other languages
English (en)
Original Assignee
Philips Nv
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Nv filed Critical Philips Nv
Priority to NL8004007A priority Critical patent/NL8004007A/nl
Priority to DE19813125136 priority patent/DE3125136A1/de
Priority to GB8121034A priority patent/GB2081160B/en
Priority to CA000381363A priority patent/CA1165903A/en
Priority to IE1532/81A priority patent/IE52047B1/en
Priority to US06/281,758 priority patent/US4381967A/en
Priority to FR8113548A priority patent/FR2486715B1/fr
Priority to JP56108064A priority patent/JPS5749236A/ja
Publication of NL8004007A publication Critical patent/NL8004007A/nl
Priority to JP2090487A priority patent/JPH02290020A/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)

Description

~ f ï * PHN 9792 1 N.V. Philips’ Gloeilampenfabrieken.
Werkwijze voor 'het vervaardigen van een halfgeleiderinrichting .·
De uitvinding heeft betrekking op een werkwijze voor het vervaardigen van een halfgeleiderinrichting waarbij een op een substraat aanwezige laag die plaatselijk met een organische laklaag is bedekt wordt geëtst door de laag in 5 kontakt te brengen met bestanddelen van een plasma dat wordt gevormd in een gasmengsel dat een halogeen- en een zuurstof-verbinding bevat. De laag kan hierbij - zoals bijvoorbeeld in gebruikelijke tunnelreaktoren - alleen met elektrisch ongeladen bestanddelen van het plasma/ maar ook - zoals bijvoor-10 beeld in gebruikelijke planaire reaktoren - met een mengsel van elektrisch geladen en ongeladen bestanddelen van het plasma in kontakt worden gebracht.
Een dergelijke werkwijze is bijvoorbeeld bijzonder geschikt voor het vervaardigen van halfgeleiderinrichtingen 15 waarbij voor het aanbrengen van elektrisch geleidende banen op een substraat het gehele substraat wordt bedekt met .een geleidende laag van metaal of poly-Si waarvan delen worden bedekt met een laag organische lak. Niet bedekte delen kunnen daarna worden verwijderd met behulp van de in de aanhef ge-20 noemde werkwijze, waarna de overblijvende delen van de geleidende laag de gewenste geleidende banen vormen. Om in de praktijk een fijn patroon van' geleidende banen te kunnen realiseren is het onder andere van groot belang dat de geleidende laag gemeten over het substraat gelijkmatig wordt wegge-25 etst en dat daarbij de laag organische lak niet te sterk wordt aangetast.
Üit het Japanse Octrooigeschrift KOKAI 53-14571 is een werkwijze van de in de aanhef genoemde soort bekend, waarbij de op een substraat aanwezige laag die plaatselijk is 30 bedekt met een laag organische lak wordt geëtst door de laag in kontakt te brengen met bestanddelen van een plasma dat wordt gevormd in een gasmengsel dat CF^ als halogeenverbin-ding en C02 als zuurstofverbinding bevat.
8 0 0 4 0 07 * PHN 9792 2 t *
Een bezwaar van de bekende werkwijze is, dat om een geleidende laag van metaal of poly-Si voldoende gelijkmatig van een substraat te kunnen wegetsen het CF^/CC^-gasmengsel waarin het plasma wordt gevormd relatief veel CC>2 moet be-5 vatten. Tengevolge hiervan wordt echter een laag organische lak die de geleidende laag plaatselijk bedekt door de bestanddelen van het plasma relatief sterk aangetast. Hierom 1 moet gewerkt worden met een relatief dikke laklaag en daarom 1 i met een relatief grof patroon van geleidende banen. j 10 Met de uitvinding wordt onder meer beoogd aan ge
noemde bezwaren tegemoet te komen en daartoe heeft een werkwijze van de in de aanhef genoemde soort volgens de uitvinding als kenmerk, dat aan het gasmengsel 1 a 15 vol % CO
wordt toegevoegd. Door toevoegingen van slechts een geringe 15 hoeveelheid CO aan het gasmengsel waarin het plasma wordt gevormd worden snelheid en gelijkmatigheid waarmee de geleidende laag door de bestanddelen van het plasma wordt verwijderd niet nadelig beïnvloed terwijl de etssnelheid waarmee de organische lak wordt verwijderd ongeveer een faktor tien klei- 20 ner wordt. Hierdoor kan de organische laklaag relatief dun ' zijn en daarmede kan gewerkt worden met een relatief fijn patroon van geleidende banen.
In een voorkeursuitvoering van de werkwijze volgens de uitvinding bevat het gasmengsel waarin het plasma wordt 25 j , gevormd naast de toevoeging van CO als halogeenverbinding CF^ en als zuurstofverbinding een verbinding uit de groep ©2# COj en NO. Poly-Si kan dan circa vijftig maal sneller verwijderd worden dan organische lak, terwijl gemeten over een substraat 2 van circa 100 cm dan geen grotere verschillen in etssnel-30 heid dan circa 10 % van de grootste aan dat oppervlak gemeten etssnelheid optreden. Toevoeging van NO als zuurstofverbin-• ! ding heeft bovendien als voordeel dat toevoeging van lucht - tot circa 2,5 vol % - niet nadelig doorwerkt in de verschillen in etssnelheid die gemeten over het substraatopper-35 vlak kunnen optreden, zoals wel het geval is met plasma's die worden gevormd in mengsels waaraan CO2 als zuurstofverbinding i wordt toegevoegd. Hierdoor kan met dit mengsel relatief ge- I ! makkelijk gewerkt worden, zelfs met apparatuur die niet-ge— 8ΊΠΡΠΓ07-—-—1 , * * PHN 9792 3 heel vrij van lekken is. ---------
De uitvinding wordt in het navolgende, bij wijze van voorbeeld, nader toegelicht aan de hand van de tekening en aan de hand van enige uitvoeringsvoorbeelden.
5 In de tekening tonen:
fig. 1 tot en met fig. 5 schematisch in dwarsdoorsnede opeenvolgende stadia van vervaardiging van een deel van | een halfgeleiderinrichting waarbij de werkwijze volgens de i uitvinding wordt toegepast, I
10 fig. 6 etssnelheden van poly-Si, fig. 7 over het substraat gemeten verschillen in etssnelheden van poly-Si en fig. 8 verhoudingen in etssnelheden van poly-Si en fotolak bereikt bij etsen met bestanddelen van plasma's die 15 zijn gevormd in CP^/02, CF^/NQ en - ter vergelijking - in CF^/CC^-mengsels met variabele hoeveelheden C>2, NO respectievelijk co2.
De figuren 1 tot en met 5 tonen schematisch opeenvolgende stadia van vervaardiging van een veldeffekttransis-20 tor waarbij wordt uitgegaan van een N-type Si-substraat 1 dat op gebruikelijke wijze met behulp van Si02-gebieden 2 met een dikte van circa 1000 nm - ook wel veldoxide genoemd - in on- : derling geïsoleerde velden is verdeeld (fig. 1). Duidelijkheidshalve is slechts êên zo'n veld getekend, maar in de : 25 praktijk zal een Si-substraat zeer veel van zulke velden bevatten. j
Na het aanbrengen van het veldoxide 2 wordt het Si-substraat 1 voorzien van een dunne laag zogenaamd gate-oxide 3 met een dikte van circa 10 nm en wordt het geheel voor het | 30 aanbrengen van een als gate-elektrode dienende geleidende i ! baan op gebruikelijke wijze bedekt met een laag metaal of ; poly-Si 4 en een laag organische lak 5. De laklaag 5 dient • hierbij tevens om de plaats van de gate van de veldeffekt- transistor te definiëren (fig. 2).
; 35 Vervolgens worden de niet door de laklaag 5 bedekte delen van de laag poly-Si 4 verwijderd met behulp van een in j het navolgende te beschrijven werkwijze. Nadat de nu vrijge-j-komen delen van de Si02~laag 3 op gebruikelijke wij ze-even-— 1-80~0~4 007---1 . * *
.. - ' .. I
PHN 9792 4 . 1 eens verwijderd zijn worden in de aldus vrijgemaakte delen__________ van het Si-substraat 1 op gebruikelijke wijze door een B-io-nenimplantatie P-type Si-gebieden 6 en 7 gevormd die later als source en drain van de transistor zullen dienen (fig. 3).; 5 Nadat ook de laklaag 5 verwijderd is wordt het ge- ; i heel op gebruikelijke wijze overdekt met een isolerende laag ' Si02 8, waarin op gebruikelijke wijze met behulp van een mas-keringslaag van fotolak 9 vensters 10 voor kontaktering van de P-type Si-gebieden 6 en 7 worden aangebracht (fig. 4).
10 Nadat de vensters 10 zijn aangebracht wordt op ge- l i bruikelijke wijze, de maskeringslaag 9 verwijderd en wordt het geheel voor het aanbrengen van als source en drain elektrode : dienende geleidende banen wederom.het geheel overdekt met een geleidende laag metaal of poly-Si 11. Hiervan worden op ge- ' 15 bruikelijke wijze delen afgedekt met een laag organische lak 12, waarna de niet afgedekte delen eveneens worden verwijderd met behulp van de nader te beschrij-ven werkwijze.
Voor het aanbrengen van de elektrisch geleidende banen worden de op het Si-substraat 1 aanwezige geleidende ZO lagen 4 en 11 die plaatselijk bedekt zijn met een laag orga- : nische lak 5 en 13 weggeëtst door deze lagen 4 en 11 in kon-; takt te brengen met bestanddelen van een plasma dat wordt gevormd in een gasmengsel dat een halogeen- en een zuurstof-verbinding bevat. Volgens de uitvinding wordt aan het gas- : 25 mengsel nog 1 d 15 vol % CO toegevoegd. Door deze toevoeging! worden de snelheid en de gelijkmatigheid waarmee de geleiden-· de laag 4 of 11 wordt verwijderd nauwelijks beïnvloed, terwijl de snelheid waarmee de laag organische lak 5 of 12 wordt verwijderd ongeveer een faktor tien kleiner wordt. Hierdoor : ; 30 kan de laklaag 5 of 12 relatief dun zijn en daarmede kan ge-; werkt worden met een relatief fijn patroon van geleidende banen.
Bij de in het navolgende te beschrijven uitvoe-ringsvoorbeelden werden in een plasma etsreaktor Si-schijven 35 met een diameter van circa 100 mm die bedekt waren met op I een onderlaag van Si02 aangebrachte lagen van Mo of van po- ; ly-Si met een laagdikte van 250 a 500 nm geëtst. Niet te et-; :-sen- delen waren afgeschermd met een laag organische lak met j 1-800 4 0 07—-—-1 * .
ΡΗΝ 9792 5 een dikte van 1000 a 1500 nm. De aldus bewerkte schijven werden bij een substraattemperatuur van circa 125°C in kontakt gebracht met een etsplasma opgewekt in de reaktor bij een frequentie van 13,56 MHz, een vermogen van circa 150 W en een ; 5 gasstroom van 100 I 300 SCC/min. ;
VOORBEELD I
: Pig. 6 toont de etssnelheid R in nm/min waarmee 1 , i poly-Si wordt weggeëtst met ongeladen bestanddelen van een * · I plasma gevormd, .in gasmengsels van CP^ en O2, van CF^ en NO ! 10 met een totaaldruk van circa 50 Pa en - ter vergelijking - in: gasmengsels van CF^ en (X>2 met een totaaldruk van circa 50 PA. als functie van de hoeveelheid in vol % O2, NO respectievelijk (Χ>2 die wordt toegevoegd aan het gasmengsel. De proeven werden gedaan in dé zogenaamde "nagloei" van genoemde plasma's 15 in een tunnelreaktor.
Fig. 7 toont de maximale verschillen in etssnel-heid gemeten over de Si-plak uitgedrukt in % van de maximale op de Si-plak gemeten etssnelheid, de zogenaamde "inhomogeni-teit" I bij etsen met ongeladen bestanddelen van plasma ge-; ZO vormd in gasmengsels van CF4 en 02, van CF4 en NO en - ter vergelijking - in gasmengsels van CF4 en C02 als functie van de hoeveelheid in vol % O2, NO respectievelijk CO2 die wordt toegevoegd aan het gasmengsel.
Fig. 8 toont de verhouding in etssnelheden van j 25 poly-Si en organische lak, de zogenaamde "selectiviteit" S , ί bij etsen met ongeladen bestanddelen van plasma's gevormd in ’ ; gasmengsels van CF4 en 02, van CF4 en NO en - ter vergelijking - in gasmengsels van CF4 en C02 als functie van de hoeveel- I heid in vol % 02, NO respectievelijk C02 die wordt toegevoegd I 30 aan het gasmengsel.
Om in de praktijk met deze gasmengsels te kunnen ! werken is het gewenst dat de inhomogeniteit I kleiner dan ; circa 10 % is, dat wil zeggen dat bij voorkeur gewerkt wordt t j met gasmengsels waaraan tenminste 20 vol % O2 of tenminste ; 35 2 5 vol % CO2 of NO is toegevoegd. In deze gevallen is - voor al als 02 wordt toegevoegd aan het gasmengsel - de selectiviteit S klein, dat wil zeggen de aantasting van de organische |-lak_relatief groot. Door toevoeging van een geringe hoeveel- i-800 4 0 07--^-' f I --T-«-,rr .......
PHN 9792 6 heid CO aan het gasmengsel veranderen de figuren 6 en 7 naur,-welijks terwijl de schaalwaarden langs de vertikale as van fig. 8 met een faktor tien verkleind moeten worden. De aantasting van de fotolak is namelijk tien maal zo klein gewor- ' 5 den. In een mengsel van 65 vol % CF^ en 35 vol % C0£ bedraagt de etssnelheid van poly-Si 40 nm/min en die van fotolak 60 nm/min. In een mengsel van 62 vol % CF., 33 vol % CO- !
4 i I
en 5 vol % CO bedraagt de etssnelheid van poly-Si 40 nm/min j en die van fotolak nog slechts 6 nm/min. Wordt in deze gas- j 10 mengsels CO2 door NO vervangen dan bedraagt in beide gevallen de etssnelheid van poly-Si 80 nm/min en die van fotolak 70 nm/min respectievelijk 7 nm/min. Een extra voordeel van CF4/ NO mengselsξ is dat bij toevoeging van lucht - tot circa 2,5 vol % - aan het gasmengsel het in het gasmengsel gevormde 15 plasma homogeen blijft hetgeen bij bijvoorbeeld CF4/C02 mengsels niet het geval is. Hierdoor is het werken met CF4/NO mengsels in de praktijk relatief gemakkelijk omdat een geringe luchtinlek in de etsreaktor geen invloed heeft op het etsen.
20 VOORBEELD II j
Met bestanddelen van een plasma dat wordt gevormd in een gasmengsel van CF4, NO en CO dat circa 25 vol % NO en 1 circa 5 vol % CO bevat, kan Mo met een snelheid van 1,75^um/ min verwijderd worden terwijl dan organische lak met een 25 snelheid van 10 nm/min wordt weggeëtst.
VOORBEELD III
l
Met bestanddelen van een plasma dat wordt gevormd in een gasmengsel van SF^., NO en CO dat circa 35 vol % NO en 5 vol % CO bevat kan poly-Si met een snelheid van 100 nm/min ; 30 verwijderd worden, terwijl dan een aantasting van organische; lak niet valt te constateren. j VOORBEELD IV j
Met bestanddelen van een plasma dat wordt gevormd in een gasmengsel van CF^Cl, NO en CO dat circa 45 vol S NO : 35 en circa 5 vol % CO bevat, kan poly-Si met een snelheid van ' 50 nm/min verwijderd worden, terwijl dan een aantasting van ; organische lak niet valt te constateren.
--800 4 0 07-^—=

Claims (3)

1. Werkwijze voor het vervaardigen van een halfgelei-derinrichting waarbij een op een substraat aanwezige laag die plaatselijk met een organische laklaag is bedekt wordt geëtst door de laag in kontakt te brengen met bestanddelen van 5 een plasma dat wordt gevormd in een gasmengsel dat een halogeen- en een zuurstofverbinding bevat, met het kenmerk, dat aan het gasmengsel 1 è. 15 vol % CO wordt toegevoegd.
2. Werkwijze volgens conclusie 1, met het kenmerk, dat het gasmengsel waarin het plasma wordt gevormd als halogeen- ! 10 verbinding CF^ en als zuurstofverbinding een verbinding uit de groep 02, C02 en NO bevat. !
3. Werkwijze volgens conclusie 1, met het kenmerk, dat het gasmengsel waarin het plasma wordt gevormd als halogeen-verbinding SFg en als zuurstofverbinding een verbinding uit 15 de groep 02, C02 en NO bevat. 20 t : 25 ! ! i j 30 ; I j i S i 35 i 1-800 4 0 07--—
NL8004007A 1980-07-11 1980-07-11 Werkwijze voor het vervaardigen van een halfgeleider- inrichting. NL8004007A (nl)

Priority Applications (9)

Application Number Priority Date Filing Date Title
NL8004007A NL8004007A (nl) 1980-07-11 1980-07-11 Werkwijze voor het vervaardigen van een halfgeleider- inrichting.
DE19813125136 DE3125136A1 (de) 1980-07-11 1981-06-26 Verfahren zur herstellung einer halbleiteranordnung
GB8121034A GB2081160B (en) 1980-07-11 1981-07-08 Method of manufacturing a semiconductor device
CA000381363A CA1165903A (en) 1980-07-11 1981-07-08 Method of manufacturing a semiconductor device
IE1532/81A IE52047B1 (en) 1980-07-11 1981-07-08 Method of manufacturing a semiconductor device
US06/281,758 US4381967A (en) 1980-07-11 1981-07-09 Method of manufacturing a semiconductor device
FR8113548A FR2486715B1 (fr) 1980-07-11 1981-07-09 Procede de realisation d'un dispositif semi-conducteur
JP56108064A JPS5749236A (en) 1980-07-11 1981-07-10 Method of producing semiconductor device
JP2090487A JPH02290020A (ja) 1980-07-11 1990-04-06 半導体装置の製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NL8004007 1980-07-11
NL8004007A NL8004007A (nl) 1980-07-11 1980-07-11 Werkwijze voor het vervaardigen van een halfgeleider- inrichting.

Publications (1)

Publication Number Publication Date
NL8004007A true NL8004007A (nl) 1982-02-01

Family

ID=19835610

Family Applications (1)

Application Number Title Priority Date Filing Date
NL8004007A NL8004007A (nl) 1980-07-11 1980-07-11 Werkwijze voor het vervaardigen van een halfgeleider- inrichting.

Country Status (8)

Country Link
US (1) US4381967A (nl)
JP (2) JPS5749236A (nl)
CA (1) CA1165903A (nl)
DE (1) DE3125136A1 (nl)
FR (1) FR2486715B1 (nl)
GB (1) GB2081160B (nl)
IE (1) IE52047B1 (nl)
NL (1) NL8004007A (nl)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8004008A (nl) * 1980-07-11 1982-02-01 Philips Nv Werkwijze voor het vervaardigen van een halfgeleider- inrichting.
GB2121198A (en) * 1982-05-26 1983-12-14 Philips Electronic Associated Plasma-etch resistant mask formation
JPS59163826A (ja) * 1983-03-08 1984-09-14 Toshiba Corp ドライエツチング方法
US4431477A (en) * 1983-07-05 1984-02-14 Matheson Gas Products, Inc. Plasma etching with nitrous oxide and fluoro compound gas mixture
US4615764A (en) * 1984-11-05 1986-10-07 Allied Corporation SF6/nitriding gas/oxidizer plasma etch system
JPH07118474B2 (ja) * 1984-12-17 1995-12-18 ソニー株式会社 エツチングガス及びこれを用いたエツチング方法
US4582581A (en) * 1985-05-09 1986-04-15 Allied Corporation Boron trifluoride system for plasma etching of silicon dioxide
US4613400A (en) * 1985-05-20 1986-09-23 Applied Materials, Inc. In-situ photoresist capping process for plasma etching
US4708770A (en) * 1986-06-19 1987-11-24 Lsi Logic Corporation Planarized process for forming vias in silicon wafers
JPS63244848A (ja) * 1987-03-31 1988-10-12 Toshiba Corp ドライエツチング方法
US4836886A (en) * 1987-11-23 1989-06-06 International Business Machines Corporation Binary chlorofluorocarbon chemistry for plasma etching
DE19819428C1 (de) * 1998-04-30 1999-11-18 Daimler Chrysler Ag Anzündelement

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE138850C (nl) *
JPS5122637A (en) * 1974-08-20 1976-02-23 Fujitsu Ltd Kinzokuhimakuno etsuchinguhoho
JPS5289540A (en) * 1976-01-21 1977-07-27 Mitsubishi Electric Corp Etching gaseous mixture
JPS6019139B2 (ja) * 1976-07-26 1985-05-14 三菱電機株式会社 エツチング方法およびプラズマエツチング用混合物ガス
JPS53112065A (en) * 1977-03-11 1978-09-30 Toshiba Corp Removing method of high molecular compound
JPS53121469A (en) * 1977-03-31 1978-10-23 Toshiba Corp Gas etching unit
US4260649A (en) * 1979-05-07 1981-04-07 The Perkin-Elmer Corporation Laser induced dissociative chemical gas phase processing of workpieces
US4243476A (en) * 1979-06-29 1981-01-06 International Business Machines Corporation Modification of etch rates by solid masking materials

Also Published As

Publication number Publication date
GB2081160A (en) 1982-02-17
JPH0237090B2 (nl) 1990-08-22
JPS5749236A (en) 1982-03-23
DE3125136A1 (de) 1982-03-04
FR2486715B1 (fr) 1986-01-24
DE3125136C2 (nl) 1990-06-07
IE811532L (en) 1982-01-11
JPH0359574B2 (nl) 1991-09-11
IE52047B1 (en) 1987-05-27
JPH02290020A (ja) 1990-11-29
CA1165903A (en) 1984-04-17
FR2486715A1 (fr) 1982-01-15
US4381967A (en) 1983-05-03
GB2081160B (en) 1984-08-08

Similar Documents

Publication Publication Date Title
NL8004007A (nl) Werkwijze voor het vervaardigen van een halfgeleider- inrichting.
TWI437629B (zh) 蝕刻輪廓控制
US6569773B1 (en) Method for anisotropic plasma-chemical dry etching of silicon nitride layers using a gas mixture containing fluorine
IE52046B1 (en) Method of manufacturing a semiconductor device
US7785753B2 (en) Method and apparatus for providing mask in semiconductor processing
JPS61194834A (ja) ポリシリコンのエツチング方法
US5935873A (en) Deposition of carbon into nitride layer for improved selectivity of oxide to nitride etchrate for self aligned contact etching
NL8004008A (nl) Werkwijze voor het vervaardigen van een halfgeleider- inrichting.
JPH0496222A (ja) 半導体装置の製造方法
US20020011462A1 (en) Method of processing organic antireflection layers
NL8004006A (nl) Werkwijze voor het vervaardigen van een halfgeleiderinrichting.
CN1156898C (zh) 使用钛硬掩模刻蚀金金属层的方法和装置
JPH03241740A (ja) 半導体装置の製造方法
JPS604270B2 (ja) クロム系膜のドライエツチング法
JPS63148637A (ja) ドライエツチング方法
JPS6113627A (ja) 半導体装置の製造方法
CN107845574A (zh) 半导体上刻蚀去除氧化物的方法
JPS57177525A (en) Etching method for silicon oxide
JPH0346327A (ja) ドライエッチング方法
JPS6148924A (ja) 高融点金属のドライエツチング法
JPS61247033A (ja) テ−パエツチング方法
Leahy Superfine IC geometries: Gas-plasma etching may supplant chemical etching in manufacturing high-performance integrated circuits
KR20000014406A (ko) 반도체 소자의 제조방법
JPS59100537A (ja) 電極配線形成方法
JPS593953A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A1B A search report has been drawn up
BT A document has been added to the application laid open to public inspection
A85 Still pending on 85-01-01
BV The patent application has lapsed