DE2449731A1 - Aetzverfahren - Google Patents

Aetzverfahren

Info

Publication number
DE2449731A1
DE2449731A1 DE19742449731 DE2449731A DE2449731A1 DE 2449731 A1 DE2449731 A1 DE 2449731A1 DE 19742449731 DE19742449731 DE 19742449731 DE 2449731 A DE2449731 A DE 2449731A DE 2449731 A1 DE2449731 A1 DE 2449731A1
Authority
DE
Germany
Prior art keywords
etched
electrode plate
etching
container
ions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19742449731
Other languages
English (en)
Inventor
Steve Yoneo Muto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HP Inc
Original Assignee
Hewlett Packard Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Co filed Critical Hewlett Packard Co
Publication of DE2449731A1 publication Critical patent/DE2449731A1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N97/00—Electric solid-state thin-film or thick-film devices, not otherwise provided for
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Description

ÄTZVERFAHREN
Die Erfindung betrifft ein Verfahren zum Ätzen einer Oberfläche eines Substrates, bei welchem die zu ätzende Oberfläche auf eine erste Elektrodenplatte gelegt und mittels einer Ätzmaske maskiert wird, die erste Elektrodenplatte, die zu ätzende Oberfläche, die Ätzmaske und eine zweite
Elektrodenplatte in einen Behälter eingebracht werden und ein chemisch reagierendes Gas in den Behälter eingeführt wird,
Eine wichtige Stufe bei der Herstellung von Halbleiterplättchen und Dünnfilm-Schaltkreisen besteht im Ätzen der verschiedenen Schichten, welche das fertige Halbleiterplättchen oder den Dünnfilm-Schaltkreis ausbilden.
Ein Verfahren zur Herstellung von Dünnfilm-Schaltkreisen
besteht darin, daß die zu ätzende Oberfläche mit einer Maske abgedeckt und dann zusammen mit dieser in eine chemische
Lösung eingetaucht wird, welche die zu ätzende Oberfläche angreift und die Maske unverändert läßt. Bei den bekannten chemischen Ätzverfahren war es jedoch schwierig, genau begrenzte Ränder auf den geätzten Oberflächen zu erhalten.
Diese Schwierigkeit beruht darauf, daß die verwendeten Che-
Volksbank Böblingen AG, Kto. 8458 (BLZ 60390 220) · Postscheck: Stuttgart 996 55-709
5098 2 3/0816
mikalien dazu neigen, die Maske zu hinterschneiden, d.h. die nasse Chemikalien dringt unter die Maske und greift die zu ätzende Oberfläche sogar unterhalb des maskierten Bereichs an. Eine ähnliche Schwierigkeit besteht bei manchen Materialien darin, daß das chemische Ätzmittel sich durch die zu ätzende Oberfläche durchfrißt und das Substrat von unten angreift. Es ist daher sehr schwierig, chemische Naßätzung für genaue Strukturen zu verwenden.
Das Ätzen von Dünnfilm-Schaltungen wurde bisher mit einem Verfahren ausgeführt, welches manchmal Kathodenzerstäubung genannt wird. Typischerweise wird ein Behälter, beispielsweise eine Glasglocke, mit einem inerten Gas, beispielsweise Argon gefüllt. In den Behälter werden eine Anode und eine Kathode eingebracht. Die Kathode wird bezüglich der Anode auf einem negativen Potential gehalten, was beispielsweise durch ein Hochfrequenzsignal erfolgt. Eine zu ätzende Oberfläche wird durch eine Maske aus einem Material, wie beispielsweise Photowiderstands-Material bedeckt und dann auf der Kathode angeordnet. Wenn die Kathode auf einem negativen Potential gehalten wird, wird das inerte Gas in dem Bereich zwischen der Kathode und der Anode ionisiert und die positiven Ionen werden zu der Kathode gezogen. Jene Ionen, welche auf die zu ätzende Oberfläche auftreffen, dienen dazu, die Atome von der Oberfläche wegzuschlagen und dadurch das Material schrittweise zu ätzen. Bei diesem Verfahren wird auch die Photowiderstands-Maske geätzt, jedoch erfolgt dieses mit einer niedrigeren Geschwindigkeit als bei der Oberfläche, welche geätzt werden soll. Obgleich dieses Kathodenzerstäubungsverfahren genauer definierte Ränder als das chemische Ätzverfahren erzeugt, ist es typsicherweise sehr langsam, insbesondere auf TaN-Oberflachen, die in der Dünnfilm-Technik wichtig sind.
Bei der Herstellung von Halbleiter-Plättchen wird auch ein anderes Verfahren verwendet, welches manchmal Plasmaätzung
5 09 823/0816
genannt wird. Dabei wird ein Behälter, beispielsweise eine Glasglocke, mit einem Gas wie CF. gefüllt, dessen Ionen chemisch reagieren. Eine zu ätzende Oberfläche wird durch eine Maske bedeckt und in den Behälter zusammen mit dem Reaktionsgas eingesetzt. Um die Oberfläche zu ätzen, wird eine mit Hochfrequenz erregte, den Behälter umgebende Spule gespeist, um das CF. Gas anzuregen und zu dissoziieren, so daß sich verschiedene positive und negative Ionen bilden. Die dissoziierten Ionen treten dann offensichtlich chemisch in Wechselwirkung mit der zu ätzenden Oberfläche und erzeugen verschiedene Gase als Reaktionsprodukt. Wie bei dem beschriebenen chemischen Naßätzverfahren führt diese Art von Plasmaätzung ebenfalls zu einer Hinterschneidung der Maskenbereiche, so daß es schwierig ist, genau begrenzte Ränder zu erhalten.
Der Erfindung liegt die Aufgabe zugrunde, ein Ätzverfahren der eingangs genannten Art so zu verbessern, daß auf den geätzten Materialien genau begrenzte Ränder ausgebildet werden und dieses bei hohen Ätzgeschwindigkeiten erfolgt.
Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß die zweite Elektrodenplatte gegenüber der ersten Elektrodenplatte angeordnet und die erste Elektrodenplatte bezüglich der zweiten Elektrodenplatte elektrisch vorgespannt wird, so daß das Reaktionsgas in dem Bereich zwischen den beiden Platten ionisiert wird und chemisch reagierende Ionen zu der ersten Elektrode in einer Richtung beschleunigt werden, die im wesentlichen rechtwinklig zur zu ätzenden Oberfläche ist, und die Oberfläche richtungsabhängig durch chemisch wirksame Ionen aus dem chemisch reagierenden Gas geätzt wird. Dabei wird ein elektrisches Feld in dem Bereich zwischen der Kathode und der Anode erzeugt, welches das Reaktionsgas dissoziiert. Die chemisch wirksamen Ionen werden von der Kathode angezogen und prallen auf die zu ätzende Oberfläche auf. Offensichtlich wird die Oberfläche
509823/0816
sowohl durch die chemische Wechselwirkung zwischen den Reaktionsionen als auch durch den Aufprall der Ionen geätzt. Aufgrund des die Ionen zur Kathode ziehenden Feldes treffen diese auf die zu ätzende Oberfläche hauptsächlich rechtwinklig auf, so daß bei dem Verfahren genau begrenzte vertikal geätzten Seitenwände ausgebildet werden.
Im folgenden wird das Verfahren gemäß der Erfindung in Verbindung mit einer für dessen Ausführung bevorzugten Vorrichtung gemäß Figur 1 erläutert.
Gemäß Figur 1 enthält ein Behälter 11, der vorzugsweise aus einer Glasglocke oder einer Glocke aus Metall oder einem anderen Material bestehen kann, eine Anodenplatte 13. Die Anodenplatte 13 ist elektrisch und mechanisch mit einer aus Metall bestehenden Deckplatte 15 des Behälters 11 verbunden, wobei die Platte 15 wiederum elektrisch mit einem Masseanschluß verbunden ist. Innerhalb des Behälters 11 befindet sich auch eine Kathodenplatte 17, die auf einer Grundplatte 19 des Behälters gelagert ist. Die Kathode 17 wird von einem Masseschirm 21 umgeben. Der Masseschirm 21 ist elektrisch mit der Grundplatte 19 verbunden, die wiederum geerdet ist. Mit der Kathode 17 ist durch ein herkömmliches Hochfrequenz-Anpassungsnetzwerk 22 eine Hochfrequenz-Leistungsquelle 23 verbunden, welche von herkömmlicher Bauart sein kann. Die Hochfrequenzquelle 23. dient dazu, die Kathode 17 gegenüber der Anode 13 negativ vorzuspannen. Zwischen der Kathode 17 und der Anode 13 kann an Stelle der Hochfrequenzquelle 23 und des Anpassungsnetzwerkes 22 alternierend eine negative Gleichspannung angelegt werden; es wird jedoch eine Vorspannung mit Hochfrequenz bevorzugt. Auf der Kathodenplatte 17 werden verschiedene Substrate 24 mit zu ätzenden Flächen 25 angeordnet. Typische Materialien welche entsprechend der Erfindung geätzt werden könnten, sind Tantalnitrid, Molybdän und Wolfram, welche Metalle häufig in Verbindung mit Dünnfilm-Schaltkreisen verwendet werden. Materialien wie Silizium, Silizium-
509823/0816
24A9731
Dioxid und Siliziumnitrid, welche häufig bei der Herstellung von Halbleiterplättchen verwendet werden, sind für das neuartige Ätzverfahren geeignet. Die Oberflächen 25 werden mit geeigneten Ätzmasken 27 aus einem Material wie Aluminium, Gold oder Photowiderstands-Material bedeckt. Insbesondere für Ätzmuster in Silizium oder Siliziumdioxid hat sich herausgestellt, daß ein Aluminiumfilm von etwa Ο,ΐμ Dicke eine geeignete Maske ergibt. Falls die Oberfläche 25 aus Silizium besteht, kann eine dünne Schicht aus Siliziumdioxid zwischen der Siliziumfläche 2 5 und der Aluminiummaske 2 7 verwendet werden, um eine Legierung zwischen Silizium und Aluminium zu verhindern.
Obgleich der Ätzvorgang der Oberflächen 25 auf den Substraten 24 beschrieben wurde,ist ersichtlich, daß durch die direkte Maskierung der Substrate 24 das Verfahren auch zur Ätzung von Substraten 24 verwendet werden kann, falls ein derartiges Ätzen der Substrate wünschenswert ist.
Entsprechend dem neuen Verfahren wird ein Gas oder eine Gasmischung in den Behälter 11 eingeführt, wobei das Gas oder die Mischung wenigstens einige Ionen aufweist, die chemisch reagieren. Gase dieser Art werden nachfolgend "chemisch wirksame" Gase genannt. Ein Prototyp hierfür ist CF.. Es können jedoch auch andere chemisch wirksame Gase wie SF. oder CCl „F verwendet werden. Falls der Behälter 11 aus einer vollständig metallisierten Glocke an Stelle einer Glasglocke besteht, sollte etwas Sauerstoff in den Behälter eingeführt werden, wodurch die Ansammlung von Kohlenstoff-Niederschlägen verhindert wird, die sich aus den chemischen Wechselwirkungen mit CF4 ergeben.
Das chemisch wirksame Gas wird auf einem Druck zwischen 5μ und ΙΟΟμ gehalten. Die Hochfrequenz-Leistungsquelle 23 wird eingeschaltet, so daß die Kathode 17 gegenüber der Anode 13 ein negatives Potential hat. Dadurch ergibt sich ein elektrisches Feld in dem Bereich zwischen der Kathode 17 und der Anode 13,
509823/0816
welches zur Ionisierung von CF4 in diesem Bereich dient. Positive Ionen von dem Reaktionsgas werden von der negativ vorgespannnten Kathode 17 angezogen, und treffen auf die Kathode 17 in vertikaler Richtung auf. Einige der angezogenen Ionen treffen auf Substrate 25 auf und treten chemisch in Wechselwirkung, so daß Bereiche weggeätzt werden, die nicht durch Masken 27 bedeckt sind. Der Ätzvorgang schreitet sowohl durch chemische Wechselwirkung der Reaktionsionen mit den Oberflächen als auch durch den Impuls der auf die Oberfläche auftreffenden Ionen fort. Bei diesem Ätzverfahren ergeben sich sehr schnelle Ätzgeschwindigkeiten und genau bestimmte vertikal geätzte Wände. Beispielsweise hat sich herausgestellt, daß Siliziumsubstrate, welche durch Kathodenzerstäubung gemäß dem Stand der Technik mit einer Geschwindigkeit von etwa 150 a" je Minute geätzt werden, entsprechend, dem neuartigen Verfahren bei Geschwxndxgkeiten von etwa bis 500 A je Minute geätzt werden können. In ähnlicher Weise kann das Ätzen einer TaN-Oberflache, welches bei dem Verfahren der Kathodenzerstäubung mit einer Geschwindigkeit von etwa 70 Α je Minute erfolgt, nunmehr mit einer Geschwindigkeit von etwa 200 A je Minute ausgeführt werden. In beiden Fällen ergeben sich genau begrenzte vertikale Wände.
509823/081 6

Claims (4)

Case 844 Hewlett-Packard Company PATENTANSPRÜCHE
1. Verfahren zum Ätzen einer Oberfläche eines Substrates, bei welchem die zu ätzende Oberfläche auf eine erste Elektrodenplatte gelegt und mittels einer Ätzmaske maskiert wird, die erste Elektrodenplatte1, die zu ätzende Oberfläche, die Ätzmaske und eine zweite-Elektrodenplatte in einem Behälter eingebracht werden, und ein chemisch reagierendes Gas in den Behälter eingeführt wird, dadurch gekennzeichnet , daß die zweite Elektrodenplatte (13) gegenüber der ersten Elektrodenplatte (17) angeordnet und die erste Elektrodenplatte (17) bezüglich der zweiten Elektrodenplatte (13) elektrisch vorgespannt wird, so daß das Reaktionsgas in dem Bereich zwischen den beiden Platten ionisiert wird und chemisch reagierende Ionen zu der ersten Elektrode in einer Richtung beschleunigt werden, die im wesentlichen rechtwinklig zur zu ätzenden Oberfläche (25) ist, und die Oberfläche richtungsabhängig durch chemisch wirksame Ionen aus dem chemisch reagierenden Gas geätzt wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das chemisch wirksame Gas aus der Gruppe ausgewählt ist, die aus CF4, SF ß und CCl2F besteht.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die Maskierung der zu ätzenden Oberfläche erfolgt, indem die Oberfläche einer Aluminiummaske maskiert wird.
4. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß der Behälter vollständig aus Metall besteht und in diesen Sauerstoff eingeführt wird.
509823/081 6
Leerseite
DE19742449731 1973-12-03 1974-10-19 Aetzverfahren Pending DE2449731A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US42099073A 1973-12-03 1973-12-03

Publications (1)

Publication Number Publication Date
DE2449731A1 true DE2449731A1 (de) 1975-06-05

Family

ID=23668719

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19742449731 Pending DE2449731A1 (de) 1973-12-03 1974-10-19 Aetzverfahren

Country Status (3)

Country Link
DE (1) DE2449731A1 (de)
FR (1) FR2253280A1 (de)
GB (1) GB1467289A (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2617483A1 (de) * 1975-05-22 1976-12-09 Ibm Reaktive ionenaetzung von halbleitern und metallen
EP0015403A1 (de) * 1979-02-21 1980-09-17 International Business Machines Corporation Verfahren zum reaktiven Ionenätzen von Silicium
DE3127765A1 (de) * 1980-07-28 1982-05-06 Fairchild Camera and Instrument Corp., 94042 Mountain View, Calif. Plasma-aetzverfahren
DE4416057A1 (de) * 1994-05-02 1995-11-09 Mannesmann Ag Verfahren zur Herstellung dreidimensionaler Tiefenstrukturen in Siliziumsubstraten

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL7706802A (nl) * 1977-06-21 1978-12-27 Philips Nv Werkwijze voor het vervaardigen van een half- geleiderinrichting en halfgeleiderinrichting vervaardigd met behulp van de werkwijze.
IT1171401B (it) * 1981-07-20 1987-06-10 Selenia Ind Eletroniche Associ Aggiustamento a valore trimming diresistori a film sottile mediante erosione ionica
EP0166893B1 (de) * 1984-05-04 1989-01-18 BBC Brown Boveri AG Trockenätzverfahren
US4713141A (en) * 1986-09-22 1987-12-15 Intel Corporation Anisotropic plasma etching of tungsten
FR2611085B1 (fr) * 1987-02-13 1989-11-10 Thomson Semiconducteurs Procede de gravure des ouvertures de contact dans un circuit integre

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2617483A1 (de) * 1975-05-22 1976-12-09 Ibm Reaktive ionenaetzung von halbleitern und metallen
EP0015403A1 (de) * 1979-02-21 1980-09-17 International Business Machines Corporation Verfahren zum reaktiven Ionenätzen von Silicium
DE3127765A1 (de) * 1980-07-28 1982-05-06 Fairchild Camera and Instrument Corp., 94042 Mountain View, Calif. Plasma-aetzverfahren
DE4416057A1 (de) * 1994-05-02 1995-11-09 Mannesmann Ag Verfahren zur Herstellung dreidimensionaler Tiefenstrukturen in Siliziumsubstraten
DE4416057C2 (de) * 1994-05-02 1998-12-03 Hartmann & Braun Gmbh & Co Kg Verfahren zur Herstellung dreidimensionaler Tiefenstrukturen in Siliziumsubstraten

Also Published As

Publication number Publication date
GB1467289A (en) 1977-03-16
FR2253280A1 (de) 1975-06-27

Similar Documents

Publication Publication Date Title
EP0015403B1 (de) Verfahren zum reaktiven Ionenätzen von Silicium
EP1620581B1 (de) Plasmabehandlung zur reinigung von kupfer oder nickel
DE2933850C2 (de) Plasma-Ätzvorrichtung
DE2800180A1 (de) Duennschicht-aetzverfahren durch plasmazersetzung eines gases
DE1621599C2 (de) Einrichtung zum Abtragen von Verunrei nigungen einer auf einem Halbleiterkörper aufgebrachten metallischen Schicht im Be reich von kleinen Offnungen einer Isolier schicht durch Kathodenzerstäubung
EP0133621B1 (de) Verfahren zum Trockenätzen von Kupfer und seine Verwendung
DE2617483C2 (de) Verfahren zum Abtragen von Silicium und Aluminium durch Ionenätzung unter Feldeinwirkung
EP0021140A1 (de) Ionenquelle in einer Vakuumkammer und Verfahren zum Betrieb derselben
DE2340442A1 (de) Verfahren zur herstellung von halbleiterelementen
DE1515321A1 (de) Selektive Material-Entfernung mit Hilfe kathodischer Zerstaeubung
DE2151200A1 (de) Verfahren zur Herstellung eines Musters aus Vertiefungen in der Oberflaeche eines festen Koerpers
DD208011A5 (de) Trockenaetzverfahren und -vorrichtung
DE1515323A1 (de) Verfahren zum Erzeugen eines Schutzfilmes auf einer festen Unterlage
DE3706127A1 (de) Diskontinuierliches aetzverfahren
EP0168509B1 (de) Herstellung von Verbindungslöchern in Kunstoffplatten und Anwendung des Verfahrens
DE3140890A1 (de) Verfahren zum herstellen einer integrierten schaltungsvorrichtung
EP0002669A1 (de) Verfahren zum Entfernen von Material von einem Substrat durch selektive Trockemätzung und Anwendung dieses Verfahrens bei der Herstellung von Leitungsmustern
DE112009005052T9 (de) Verfahren und Vorrichtung zum Schutz von Plasmakammerflächen
DE2449731A1 (de) Aetzverfahren
DE2119066A1 (de) Verfahren zum Herstellen von edel metall und/oder edelmetalloxid beschich teten Gegenstanden, insbesondere Elektro den
DE2136102C3 (de) Gasentladungsfeld
DE1640486A1 (de) Verfahren zum Erzeugen eines duennen,elektrisch isolierenden Filmes auf einer Unterlage
DE3603356A1 (de) Plasmareaktionsgefaess
DE3030814C2 (de) Verfahren zum Plasmaätzen eines Werkstücks
DE3219284C2 (de)