JPH0951035A - 層間絶縁膜の形成方法 - Google Patents
層間絶縁膜の形成方法Info
- Publication number
- JPH0951035A JPH0951035A JP7201052A JP20105295A JPH0951035A JP H0951035 A JPH0951035 A JP H0951035A JP 7201052 A JP7201052 A JP 7201052A JP 20105295 A JP20105295 A JP 20105295A JP H0951035 A JPH0951035 A JP H0951035A
- Authority
- JP
- Japan
- Prior art keywords
- forming
- interlayer insulating
- insulating film
- hydrogen peroxide
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
- H01L21/31604—Deposition from a gas or vapour
- H01L21/31608—Deposition of SiO2
Abstract
(57)【要約】
【課題】 本発明は、大面積である基板上に均一に層間
絶縁膜を形成する方法を提供することを最も主な特徴と
する。 【解決手段】 その上に配線パターン２が設けられた半
導体基板１を準備する。シリコン原子を有するガスと過
酸化水素とを含む混合ガスを用いて、化学気相成長法に
より、配線パターン２を覆うように、半導体基板１の上
にシリコン酸化膜４を形成する。シリコン原子を有する
ガスと過酸化水素とのモル比を１：２から１：４の範囲
に調整して行なう。
絶縁膜を形成する方法を提供することを最も主な特徴と
する。 【解決手段】 その上に配線パターン２が設けられた半
導体基板１を準備する。シリコン原子を有するガスと過
酸化水素とを含む混合ガスを用いて、化学気相成長法に
より、配線パターン２を覆うように、半導体基板１の上
にシリコン酸化膜４を形成する。シリコン原子を有する
ガスと過酸化水素とのモル比を１：２から１：４の範囲
に調整して行なう。
Description
【０００１】
【発明の属する技術分野】この発明は、一般に層間絶縁
膜の形成方法に関するものであり、より特定的には、大
面積である基板上に均一に成膜をすることができるよう
に改良された、層間絶縁膜の形成方法に関する。
膜の形成方法に関するものであり、より特定的には、大
面積である基板上に均一に成膜をすることができるよう
に改良された、層間絶縁膜の形成方法に関する。
【０００２】
【従来の技術】半導体装置の製造方法においては、層間
絶縁膜の形成工程は、必要不可欠な工程である。図５
は、従来の層間絶縁膜の形成方法の順序の各工程におけ
る半導体装置の断面図である。
絶縁膜の形成工程は、必要不可欠な工程である。図５
は、従来の層間絶縁膜の形成方法の順序の各工程におけ
る半導体装置の断面図である。
【０００３】図５（ａ）を参照して、シリコン基板１１
の上に、アルミ配線パターン１２を形成する。アルミ配
線パターン１２の表面を覆うように、シリコン基板１１
の上に、第１のプラズマ酸化膜１３を形成する。
の上に、アルミ配線パターン１２を形成する。アルミ配
線パターン１２の表面を覆うように、シリコン基板１１
の上に、第１のプラズマ酸化膜１３を形成する。
【０００４】図５（ｂ）を参照して、シランガス（Ｓｉ
Ｈ4 ）と過酸化水素とを含む混合ガスを用いて、化学気
相成長法により、アルミ配線パターン１２を覆うよう
に、シリコン酸化膜１４（層間絶縁膜）を形成する。
Ｈ4 ）と過酸化水素とを含む混合ガスを用いて、化学気
相成長法により、アルミ配線パターン１２を覆うよう
に、シリコン酸化膜１４（層間絶縁膜）を形成する。
【０００５】図５（ｃ）を参照して、シリコン酸化膜１
４を覆うように、半導体基板１１の上に第２のプラズマ
酸化膜１５を形成する。これによって、平坦な層間絶縁
膜が得られる。
４を覆うように、半導体基板１１の上に第２のプラズマ
酸化膜１５を形成する。これによって、平坦な層間絶縁
膜が得られる。
【０００６】シランガスと過酸化水素とを用いて、ＣＶ
Ｄ法により形成したシリコン酸化膜１４は、０．２５μ
ｍ以下のごく微細な配線間を埋めることができる。そし
て、このシリコン酸化膜１４は、流動性に優れ、ひいて
は自己平坦化作用を示すことから、この方法は、従来か
ら使用されていたＳＯＧ（Spin on glass ）を用いる方
法に代わる次世代の層間絶縁膜の平坦化方法として注目
されている（テクニカルダイジェスト オブＩＥＤＭ 1
994,プロシーディングス オブ ＤＵＭＩＣコンファレ
ンス1995年）。
Ｄ法により形成したシリコン酸化膜１４は、０．２５μ
ｍ以下のごく微細な配線間を埋めることができる。そし
て、このシリコン酸化膜１４は、流動性に優れ、ひいて
は自己平坦化作用を示すことから、この方法は、従来か
ら使用されていたＳＯＧ（Spin on glass ）を用いる方
法に代わる次世代の層間絶縁膜の平坦化方法として注目
されている（テクニカルダイジェスト オブＩＥＤＭ 1
994,プロシーディングス オブ ＤＵＭＩＣコンファレ
ンス1995年）。
【０００７】
【発明が解決しようとする課題】シランガスと過酸化水
素とを用いるＣＶＤ法によるシリコン酸化膜の形成方法
は、以上のように行なわれていた。しかしながら、ＬＳ
Ｉプロセスにおいては、近年の基板ウェハの大口径化に
伴い、大口径ウェハ上に均一に成膜を行なうことは非常
に困難になってきている。シランと過酸化水素とを用い
てＣＶＤ法により、層間絶縁膜を形成する上述の方法に
おいても例外ではなく、反応室の構造や膜の形成条件を
工夫することにより、膜厚の均一性を向上させる努力が
続けられているが、十分な方法は未だ確立されていな
い。
素とを用いるＣＶＤ法によるシリコン酸化膜の形成方法
は、以上のように行なわれていた。しかしながら、ＬＳ
Ｉプロセスにおいては、近年の基板ウェハの大口径化に
伴い、大口径ウェハ上に均一に成膜を行なうことは非常
に困難になってきている。シランと過酸化水素とを用い
てＣＶＤ法により、層間絶縁膜を形成する上述の方法に
おいても例外ではなく、反応室の構造や膜の形成条件を
工夫することにより、膜厚の均一性を向上させる努力が
続けられているが、十分な方法は未だ確立されていな
い。
【０００８】それゆえに、この発明の目的は、シリコン
原子を有するガスと過酸化水素とを含む混合ガスを用い
て、化学気相成長法により、均一な層間絶縁膜を形成で
きるように改良された、層間絶縁膜の形成方法を提供す
ることにある。
原子を有するガスと過酸化水素とを含む混合ガスを用い
て、化学気相成長法により、均一な層間絶縁膜を形成で
きるように改良された、層間絶縁膜の形成方法を提供す
ることにある。
【０００９】この発明の他の目的は、シリコン原子を有
するガスと過酸化水素とを含む混合ガスを用いて、化学
気相成長法により、膜質の良い層間絶縁膜を形成するこ
とにある。
するガスと過酸化水素とを含む混合ガスを用いて、化学
気相成長法により、膜質の良い層間絶縁膜を形成するこ
とにある。
【００１０】この発明のさらに他の目的は、シリコン原
子を有するガスと過酸化水素とを含む混合ガスを用い
て、化学気相成長法により、層間絶縁膜を形成する方法
において、膜形成速度を高めることにある。
子を有するガスと過酸化水素とを含む混合ガスを用い
て、化学気相成長法により、層間絶縁膜を形成する方法
において、膜形成速度を高めることにある。
【００１１】この発明のさらに他の目的は、シランガス
と過酸化水素とを用いて、化学気相成長法により、層間
絶縁膜を形成することを目的とする。
と過酸化水素とを用いて、化学気相成長法により、層間
絶縁膜を形成することを目的とする。
【００１２】
【課題を解決するための手段】この発明に係る層間絶縁
膜の形成方法においては、まず、その上に配線パターン
が設けられた半導体基板を準備する。シリコン原子を有
するガスと過酸化水素とを含む混合ガスを用いて、化学
気相成長法により、上記配線パターンを覆うように上記
半導体基板の上にシリコン酸化膜を形成する。シリコン
原子を有するガスと上記過酸化水素とのモル比を１：２
から１：４の範囲に調整して、上記シリコン酸化膜の形
成を行なう。
膜の形成方法においては、まず、その上に配線パターン
が設けられた半導体基板を準備する。シリコン原子を有
するガスと過酸化水素とを含む混合ガスを用いて、化学
気相成長法により、上記配線パターンを覆うように上記
半導体基板の上にシリコン酸化膜を形成する。シリコン
原子を有するガスと上記過酸化水素とのモル比を１：２
から１：４の範囲に調整して、上記シリコン酸化膜の形
成を行なう。
【００１３】シリコン原子を有するガスと上記過酸化水
素とのモル比を１：２から１：４の範囲に調整して行な
うので、下記に示す反応が優先的に起こる。
素とのモル比を１：２から１：４の範囲に調整して行な
うので、下記に示す反応が優先的に起こる。
【００１４】
【化１】
【００１５】まず、ＳｉＨ4 がＨ2 Ｏ2 によって酸化さ
れ、シラノール（Ｓｉ（ＯＨ）4 ）が形成される。形成
されたシラノールは、加水分解あるいは熱エネルギによ
り、脱水重合反応を起こし、シリコン酸化物（Ｓｉ
Ｏ2 ）を生成する。このような反応が、基板上で行なわ
れて、シリコン酸化膜（層間絶縁膜）が形成される。
れ、シラノール（Ｓｉ（ＯＨ）4 ）が形成される。形成
されたシラノールは、加水分解あるいは熱エネルギによ
り、脱水重合反応を起こし、シリコン酸化物（Ｓｉ
Ｏ2 ）を生成する。このような反応が、基板上で行なわ
れて、シリコン酸化膜（層間絶縁膜）が形成される。
【００１６】ＳｉＨ4 とＨ2 Ｏ2 のモル比を２〜４にす
ることにより、上記（１）、（２）、（３）および
（４）の反応が優先的に起こる。
ることにより、上記（１）、（２）、（３）および
（４）の反応が優先的に起こる。
【００１７】
【発明の実施の形態】以下、この発明の実施の形態を図
について説明する。
について説明する。
【００１８】図１（ａ）〜（ｂ）は、この発明の実施の
形態に係る、層間絶縁膜の形成方法の順序の各工程にお
ける半導体装置の断面図である。
形態に係る、層間絶縁膜の形成方法の順序の各工程にお
ける半導体装置の断面図である。
【００１９】図１（ａ）を参照して、その上にアルミ配
線２が形成された、基板１を準備する。アルミ配線２の
表面を被覆するように、基板１上に第１のプラズマ酸化
膜３を形成する。第１プラズマ酸化膜３は、プラズマＣ
ＶＤ法で形成される。第１プラズマ酸化膜３の形成条件
は、次のとおりである。すなわち形成温度は３００℃で
あり、圧力は７５０ｍＴｏｒｒであり、高周波パワーは
５００Ｗであり、原料ガスにシラン（ＳｉＨ4 ）と過酸
化窒素（Ｎ2 Ｏ）が用いられる。形成された第１のプラ
ズマ酸化膜３の膜厚は、１０００Åである。第１のプラ
ズマ酸化膜３は、原料ガスとしてＴＥＯＳ（テトラエト
キシラン）と酸素とを用いる、プラズマＣＶＤ法（形成
温度４００℃、圧力５Ｔｏｒｒ、高周波パワー５００
Ｗ）で形成してもよい。
線２が形成された、基板１を準備する。アルミ配線２の
表面を被覆するように、基板１上に第１のプラズマ酸化
膜３を形成する。第１プラズマ酸化膜３は、プラズマＣ
ＶＤ法で形成される。第１プラズマ酸化膜３の形成条件
は、次のとおりである。すなわち形成温度は３００℃で
あり、圧力は７５０ｍＴｏｒｒであり、高周波パワーは
５００Ｗであり、原料ガスにシラン（ＳｉＨ4 ）と過酸
化窒素（Ｎ2 Ｏ）が用いられる。形成された第１のプラ
ズマ酸化膜３の膜厚は、１０００Åである。第１のプラ
ズマ酸化膜３は、原料ガスとしてＴＥＯＳ（テトラエト
キシラン）と酸素とを用いる、プラズマＣＶＤ法（形成
温度４００℃、圧力５Ｔｏｒｒ、高周波パワー５００
Ｗ）で形成してもよい。
【００２０】図１（ｂ）を参照して、第１のプラズマ酸
化膜３の上に、シラン（ＳｉＨ4 ）および過酸化水素
（Ｈ2 Ｏ）を用いたＣＶＤ法により、シリコン酸化膜４
（以下、ＨＳＯ膜という）を形成する。ＨＳＯ膜の形成
条件については、後述する。
化膜３の上に、シラン（ＳｉＨ4 ）および過酸化水素
（Ｈ2 Ｏ）を用いたＣＶＤ法により、シリコン酸化膜４
（以下、ＨＳＯ膜という）を形成する。ＨＳＯ膜の形成
条件については、後述する。
【００２１】図１（ｃ）を参照して、ＨＳＯ膜４の上
に、第２のプラズマ酸化膜５を形成する。第２のプラズ
マ酸化膜５の形成条件は、第１のプラズマ酸化膜３と同
一条件であってもよいし、異なった条件であってもよ
い。
に、第２のプラズマ酸化膜５を形成する。第２のプラズ
マ酸化膜５の形成条件は、第１のプラズマ酸化膜３と同
一条件であってもよいし、異なった条件であってもよ
い。
【００２２】その後、図示しないが、第２のプラズマ酸
化膜５の上に、第２のアルミニウム配線を形成する。
化膜５の上に、第２のアルミニウム配線を形成する。
【００２３】図２は、ＨＳＯ膜を形成するための、ＣＶ
Ｄ装置の概念図である。ＣＶＤ装置は、反応室２１を備
える。反応室２１には排気口２２が設けられている。反
応室２１内には、基板１を支持する支持台２３が設けら
れている。支持台２３には、冷却器２４から送られてく
る冷媒を通すための配管２５が取付けられている。反応
室２１の上方部には、ガス噴出板２６が配置されてい
る。噴出板２６には、反応室２１内にシランガスを送り
込む噴出口と、過酸化水素と窒素（キャリア）を反応室
２１内に送り込む噴出口が、多数設けられている。シラ
ンガスは、マスフローコントローラ２７を通って、ガス
噴出板２６へ送られる。過酸化水素は、過酸化水素タン
ク２８内に蓄えられ、気化器２９を通って、キャリアガ
スであるＮ 2 とともに、噴出板２６へ送られる。過酸化
水素タンク２８は、重量計３０を備えており、重量計３
０によって、反応室２１へ送り込まれた過酸化水素の量
が測定される。
Ｄ装置の概念図である。ＣＶＤ装置は、反応室２１を備
える。反応室２１には排気口２２が設けられている。反
応室２１内には、基板１を支持する支持台２３が設けら
れている。支持台２３には、冷却器２４から送られてく
る冷媒を通すための配管２５が取付けられている。反応
室２１の上方部には、ガス噴出板２６が配置されてい
る。噴出板２６には、反応室２１内にシランガスを送り
込む噴出口と、過酸化水素と窒素（キャリア）を反応室
２１内に送り込む噴出口が、多数設けられている。シラ
ンガスは、マスフローコントローラ２７を通って、ガス
噴出板２６へ送られる。過酸化水素は、過酸化水素タン
ク２８内に蓄えられ、気化器２９を通って、キャリアガ
スであるＮ 2 とともに、噴出板２６へ送られる。過酸化
水素タンク２８は、重量計３０を備えており、重量計３
０によって、反応室２１へ送り込まれた過酸化水素の量
が測定される。
【００２４】ＨＳＯ膜を均一に形成する（膜厚をウェハ
面内で均一にする）ために最も重要であるパラメータ
は、反応室内に供給されるシランに対するＨ2 Ｏ2 のモ
ル比であることが見いだされた。
面内で均一にする）ために最も重要であるパラメータ
は、反応室内に供給されるシランに対するＨ2 Ｏ2 のモ
ル比であることが見いだされた。
【００２５】
【実施例】ＨＳＯ膜の膜厚は、図３を参照して、ウェハ
の上に、測定点を１３箇所設け、この測定点における膜
厚を測定することによって行なった。膜形成の均一性の
尺度であるウェハ面内の膜厚均一性は、次式のように定
義される。
の上に、測定点を１３箇所設け、この測定点における膜
厚を測定することによって行なった。膜形成の均一性の
尺度であるウェハ面内の膜厚均一性は、次式のように定
義される。
【００２６】
【数１】
【００２７】このようにして求められた膜厚均一性と、
過酸化水素−シランガスのモル比との間の見出された関
係を、図４に示した。
過酸化水素−シランガスのモル比との間の見出された関
係を、図４に示した。
【００２８】図４を参照して、この実験においては、シ
ランガスの供給量を３．６×１０-3モル／分にしたもの
（●）と、シランガスの供給量を５．４×１０-3モル／
分にしたもの（○）との２種類が行なわれた。温度は１
℃で行なわれた。反応室内の圧力は、５００ｍＴｏｒｒ
にされた。図から明らかなように、膜厚均一性（％）
は、ＳｉＨ4 に対するＨ2 Ｏ2 のモル比が２〜４の範囲
で最小となり、供給されるガスの最適モル比は２〜４の
間にあることが見いだされた。この結果は、次の式で示
される反応が、優先的に起こっていることを示してい
る。
ランガスの供給量を３．６×１０-3モル／分にしたもの
（●）と、シランガスの供給量を５．４×１０-3モル／
分にしたもの（○）との２種類が行なわれた。温度は１
℃で行なわれた。反応室内の圧力は、５００ｍＴｏｒｒ
にされた。図から明らかなように、膜厚均一性（％）
は、ＳｉＨ4 に対するＨ2 Ｏ2 のモル比が２〜４の範囲
で最小となり、供給されるガスの最適モル比は２〜４の
間にあることが見いだされた。この結果は、次の式で示
される反応が、優先的に起こっていることを示してい
る。
【００２９】
【化２】
【００３０】なお、上記実施例では、ＳｉＨ4 の供給量
を、３．６×１０-3モル／分にした場合と、５．４×１
０-3モル／分にした場合との２種類を例示したが、この
発明はこれに限られるものではなく、ＳｉＨ4 の供給量
が１．８×１０-3モル／分〜５．４×１０-3モル／分の
範囲で、好ましい結果が得られる。
を、３．６×１０-3モル／分にした場合と、５．４×１
０-3モル／分にした場合との２種類を例示したが、この
発明はこれに限られるものではなく、ＳｉＨ4 の供給量
が１．８×１０-3モル／分〜５．４×１０-3モル／分の
範囲で、好ましい結果が得られる。
【００３１】また上記実施例では、ＨＳＯ膜の形成を、
１℃で行なった場合を例示したが、この発明はこれに限
られるものでなく、基板を−１０℃〜＋３０℃の範囲内
にある温度に保つことによって、好ましい結果が得られ
る。
１℃で行なった場合を例示したが、この発明はこれに限
られるものでなく、基板を−１０℃〜＋３０℃の範囲内
にある温度に保つことによって、好ましい結果が得られ
る。
【００３２】さらに、上記実施例では、ＨＳＯ膜の形成
を、反応室内の圧力を５００ｍＴｏｒｒに制御した場合
を例示したが、この発明はこれに限られるものではな
く、２００ｍＴｏｒｒ以上の圧力の下で行なうと、好ま
しい結果が得られる。
を、反応室内の圧力を５００ｍＴｏｒｒに制御した場合
を例示したが、この発明はこれに限られるものではな
く、２００ｍＴｏｒｒ以上の圧力の下で行なうと、好ま
しい結果が得られる。
【００３３】また、シランと過酸化水素のモル比を１：
２にすることによって、膜質が最も優れたものが得られ
ることもわかった。
２にすることによって、膜質が最も優れたものが得られ
ることもわかった。
【００３４】また、シランと過酸化水素との比を１：４
にすると、膜の形成速度が最も大きくなる。これらの事
柄を考慮して、シランと過酸化水素のモル比を１：３に
するのが、実際の、製造工程において、好ましいことも
見出された。モル比を１：３にすることにより、膜質お
よび膜の形成速度の点で実用性のあるプロセスとなる。
にすると、膜の形成速度が最も大きくなる。これらの事
柄を考慮して、シランと過酸化水素のモル比を１：３に
するのが、実際の、製造工程において、好ましいことも
見出された。モル比を１：３にすることにより、膜質お
よび膜の形成速度の点で実用性のあるプロセスとなる。
【００３５】なお、上記実施例では、アルミニウム配線
２を覆うように、第１のプラズマ酸化膜３を形成した場
合を例示した。しかしながら、配線パターンがアルミニ
ウム配線でない場合には、第１のプラズマ酸化膜３は必
ずしも必要でない。
２を覆うように、第１のプラズマ酸化膜３を形成した場
合を例示した。しかしながら、配線パターンがアルミニ
ウム配線でない場合には、第１のプラズマ酸化膜３は必
ずしも必要でない。
【００３６】また、上記実施例ではシリコン原子を有す
るガスとして、ＳｉＨ4 を例示したが、この発明はこれ
に限られるものではなく、テトラエトキシシラン、テト
ラメトキシシラン、フルオロトリエトキシシラン等を用
いても、実施例と同様の効果を奏する。
るガスとして、ＳｉＨ4 を例示したが、この発明はこれ
に限られるものではなく、テトラエトキシシラン、テト
ラメトキシシラン、フルオロトリエトキシシラン等を用
いても、実施例と同様の効果を奏する。
【００３７】
【発明の効果】以上説明したとおり、この発明によれ
ば、シリコン原子を有するガスと過酸化水素とのモル比
を１：２から１：４の範囲に調整して、化学気相成長法
により層間絶縁膜を形成するので、大面積である基板上
に、均一な膜厚を有する層間絶縁膜が形成されるという
効果を奏する。
ば、シリコン原子を有するガスと過酸化水素とのモル比
を１：２から１：４の範囲に調整して、化学気相成長法
により層間絶縁膜を形成するので、大面積である基板上
に、均一な膜厚を有する層間絶縁膜が形成されるという
効果を奏する。
【図１】 本発明の実施の形態に係る、層間絶縁膜の形
成方法の順序の各工程における半導体装置の部分断面図
である。
成方法の順序の各工程における半導体装置の部分断面図
である。
【図２】 本発明において使用するＣＶＤ装置の概念図
である。
である。
【図３】 ウェハ面内の膜厚均一性を測定する方法を図
示した図である。
示した図である。
【図４】 膜厚均一性（％）と過酸化水素／シランガス
のモル比との関係を示す図である。
のモル比との関係を示す図である。
【図５】 従来の層間絶縁膜の形成方法の順序の各工程
における半導体装置の断面図である。
における半導体装置の断面図である。
１ 基板、２ アルミ配線、３ 第１のプラズマ酸化
膜、４ シリコン酸化膜、５ 第２のプラズマ酸化膜。
膜、４ シリコン酸化膜、５ 第２のプラズマ酸化膜。
Claims (14)
- 【請求項１】 その上に配線パターンが設けられた半導
体基板を準備する工程と、 シリコン原子を有するガスと過酸化水素とを含む混合ガ
スを用いて、化学気相成長法により、前記配線パターン
を覆うように前記半導体基板の上にシリコン酸化膜を形
成する工程と、を備え、 前記シリコン原子を有するガスと前記過酸化水素とのモ
ル比を１：２から１：４の範囲に調整して行なう、層間
絶縁膜の形成方法。 - 【請求項２】 前記シリコン原子を有するガスは、Ｓｉ
Ｈ4 を含む、請求項１に記載の、層間絶縁膜の形成方
法。 - 【請求項３】 前記ＳｉＨ4 の供給量を、１．８×１０
-3モル／分〜５．４×１０-3モル／分にして行なう、請
求項２に記載の、層間絶縁膜の形成方法。 - 【請求項４】 前記シリコン酸化膜の形成は、前記半導
体基板を−１０℃〜＋３０℃の温度に保って行なう、請
求項１に記載の、層間絶縁膜の形成方法。 - 【請求項５】 前記シリコン酸化膜の形成は、２００ｍ
Ｔｏｒｒ以上の圧力の下で行なう、請求項１に記載の、
層間絶縁膜の形成方法。 - 【請求項６】 前記シリコン原子を有するガスと前記過
酸化水素とのモル比を１：２に調整して行なう、請求項
１に記載の、層間絶縁膜の形成方法。 - 【請求項７】 前記シリコン原子を有するガスと前記過
酸化水素とのモル比を１：４に調整して行なう、請求項
１に記載の、層間絶縁膜の形成方法。 - 【請求項８】 前記シリコン原子を有するガスと前記過
酸化水素とのモル比を１：３に調整して行なう、請求項
１に記載の、層間絶縁膜の形成方法。 - 【請求項９】 前記配線パターンがアルミニウム配線で
ある場合には、前記シリコン酸化膜を形成するに先立
ち、前記配線パターンの外表面をプラズマシリコン酸化
膜で被覆する工程をさらに含む、請求項１に記載の、層
間絶縁膜の形成方法。 - 【請求項１０】 前記シリコン原子を有するガスは、テ
トラエトキシシランを含む、請求項１に記載の、層間絶
縁膜の形成方法。 - 【請求項１１】 前記シリコン原子を有するガスは、テ
トラメトキシシランを含む、請求項１に記載の、層間絶
縁膜の形成方法。 - 【請求項１２】 前記シリコン原子を有するガスは、フ
ルオロトリエトキシシランを含む、請求項１に記載の、
層間絶縁膜の形成方法。 - 【請求項１３】 前記シリコン酸化膜の形成は、前記半
導体基板を１℃の温度に保って行なう、請求項４に記載
の、層間絶縁膜の形成方法。 - 【請求項１４】 前記シリコン酸化膜の形成は、圧力を
５００ｍＴｏｒｒに保って行なう、請求項５に記載の、
層間絶縁膜の形成方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7201052A JPH0951035A (ja) | 1995-08-07 | 1995-08-07 | 層間絶縁膜の形成方法 |
| TW084108818A TW289134B (en) | 1995-08-07 | 1995-08-24 | Method of forming interconnection insulator |
| US08/601,658 US5985769A (en) | 1995-08-07 | 1996-02-14 | Method of forming an interlayer insulating film |
| DE19608476A DE19608476A1 (de) | 1995-08-07 | 1996-03-05 | Verfahren zum Bilden eines Zwischenschicht-Isolierfilms |
| KR1019960030343A KR100200888B1 (ko) | 1995-08-07 | 1996-07-25 | 층간절연막의 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7201052A JPH0951035A (ja) | 1995-08-07 | 1995-08-07 | 層間絶縁膜の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0951035A true JPH0951035A (ja) | 1997-02-18 |
Family
ID=16434605
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7201052A Pending JPH0951035A (ja) | 1995-08-07 | 1995-08-07 | 層間絶縁膜の形成方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5985769A (ja) |
| JP (1) | JPH0951035A (ja) |
| KR (1) | KR100200888B1 (ja) |
| DE (1) | DE19608476A1 (ja) |
| TW (1) | TW289134B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7923383B2 (en) | 1998-05-21 | 2011-04-12 | Tokyo Electron Limited | Method and apparatus for treating a semi-conductor substrate |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10154346C2 (de) * | 2001-11-06 | 2003-11-20 | Infineon Technologies Ag | Ausffüllen von Substratvertiefungen mit siliziumoxidhaltigem Material durch eine HDP-Gasphasenabscheidung unter Beteiligung von H¶2¶O¶2¶ oder H¶2¶O als Reaktionsgas |
| US7208426B2 (en) * | 2001-11-13 | 2007-04-24 | Chartered Semiconductors Manufacturing Limited | Preventing plasma induced damage resulting from high density plasma deposition |
| US20050003659A1 (en) * | 2003-07-03 | 2005-01-06 | Tower Semiconductor Ltd. | Transparent inter-metal dielectric stack for CMOS image sensors |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3652331A (en) * | 1968-03-22 | 1972-03-28 | Shumpei Yamazaki | Process for forming a film on the surface of a substrate by a gas phase |
| US5874367A (en) * | 1992-07-04 | 1999-02-23 | Trikon Technologies Limited | Method of treating a semi-conductor wafer |
| TW241377B (ja) * | 1993-03-12 | 1995-02-21 | Semiconductor Energy Res Co Ltd | |
| JPH08195439A (ja) * | 1995-01-19 | 1996-07-30 | Toshiba Corp | 半導体装置の製造方法 |
| JPH09116011A (ja) * | 1995-10-23 | 1997-05-02 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
-
1995
- 1995-08-07 JP JP7201052A patent/JPH0951035A/ja active Pending
- 1995-08-24 TW TW084108818A patent/TW289134B/zh active
-
1996
- 1996-02-14 US US08/601,658 patent/US5985769A/en not_active Expired - Fee Related
- 1996-03-05 DE DE19608476A patent/DE19608476A1/de not_active Ceased
- 1996-07-25 KR KR1019960030343A patent/KR100200888B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7923383B2 (en) | 1998-05-21 | 2011-04-12 | Tokyo Electron Limited | Method and apparatus for treating a semi-conductor substrate |
Also Published As
| Publication number | Publication date |
|---|---|
| US5985769A (en) | 1999-11-16 |
| DE19608476A1 (de) | 1997-02-13 |
| KR100200888B1 (ko) | 1999-06-15 |
| TW289134B (en) | 1996-10-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100550351B1 (ko) | 반도체 장치의 막 형성방법 및 이를 수행하기 위한 반도체장치의 막 형성 장치 | |
| KR960011015B1 (ko) | 유기디실란 소오스를 사용하여 저압 화학적 증착에 의해 100°c 정도의 저온에서 이산화규소막을 증착하는 방법 | |
| US6936549B2 (en) | Chemical vapor deposition using organometallic precursors | |
| US5407698A (en) | Deposition of tungsten | |
| JP2000049157A (ja) | 低誘電率を有する水素化オキシ炭化珪素フィルムの製造方法 | |
| EP0387403A1 (en) | Deposition of silicon oxide films using alkylsilane liquid sources | |
| US5567661A (en) | Formation of planarized insulating film by plasma-enhanced CVD of organic silicon compound | |
| JP2505309B2 (ja) | 半導体ウェ―ハ上のホウ素リンケイ酸ガラス複合層の形成方法 | |
| JPH1074703A (ja) | 改善されたステップカバレージを有する、アモルファスシリコン及びポリシリコンフィルム膜を形成するための方法及び装置 | |
| EP0536410B1 (en) | Method for forming vapor phase grown film | |
| JP3532830B2 (ja) | 半導体装置及びその製造方法 | |
| JPH03286531A (ja) | シリコン酸化膜の形成方法 | |
| JPH0766186A (ja) | 誘電体の異方性堆積法 | |
| US20030104689A1 (en) | Manufacturing method of semiconductor device | |
| JPH0951035A (ja) | 層間絶縁膜の形成方法 | |
| US6500501B1 (en) | Chemical vapor deposition process for depositing titanium silicide films from an organometallic compound | |
| JP3068372B2 (ja) | 薄膜形成方法 | |
| US6777347B1 (en) | Method to produce porous oxide including forming a precoating oxide and a thermal oxide | |
| JP3080809B2 (ja) | 半導体装置の製造方法 | |
| KR100802381B1 (ko) | 대기압 화학기상증착 장치를 이용하여 나노 갭을 채우는이산화규소 절연막 증착 방법 | |
| JP3363498B2 (ja) | 液体気化装置 | |
| JP3401322B2 (ja) | 絶縁膜を有する半導体装置の製造方法 | |
| JP5175414B2 (ja) | 膜形成方法及び装置 | |
| JP3352130B2 (ja) | 原料ガス供給装置及びｃｖｄ装置 | |
| JPH05206110A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050329 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050719 |