KR100200888B1 - 층간절연막의 형성방법 - Google Patents

층간절연막의 형성방법 Download PDF

Info

Publication number
KR100200888B1
KR100200888B1 KR1019960030343A KR19960030343A KR100200888B1 KR 100200888 B1 KR100200888 B1 KR 100200888B1 KR 1019960030343 A KR1019960030343 A KR 1019960030343A KR 19960030343 A KR19960030343 A KR 19960030343A KR 100200888 B1 KR100200888 B1 KR 100200888B1
Authority
KR
South Korea
Prior art keywords
forming
insulating film
interlayer insulating
gas
hydrogen peroxide
Prior art date
Application number
KR1019960030343A
Other languages
English (en)
Inventor
마사즈미 마츠우라
Original Assignee
다니구찌 이찌로오, 기타오카 다카시
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다니구찌 이찌로오, 기타오카 다카시, 미쓰비시덴키 가부시키가이샤 filed Critical 다니구찌 이찌로오, 기타오카 다카시
Application granted granted Critical
Publication of KR100200888B1 publication Critical patent/KR100200888B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Local Oxidation Of Silicon (AREA)

Abstract

본 발명은 대면적인 기판상에 균일하게 층간절연막을 형성하는 방법을 제공하는 것을 가장 주된 특징으로 한다.
그 위에 배선패턴(2)이 설치된 반도체기판(1)을 준비한다.
실리콘원자를 갖는 가스와 과산화 수소를 포함하는 혼합가스를 사용하여, 화학기상성장법에 의해, 배선패턴(2)을 덮도록 반도체기판(1)상에 실리콘산화막(4)을 형성한다.
실리콘원자를 갖는 가스와 과산화 수소와의 몰비를 1:2에서 1:4의 범위로 조정한다.

Description

층간절연막의 형성방법
제1a-1c도는 본 발명의 실시의 형태에 따른 층간절연막의 형성방법의 순서의 각 공정에서의 반도체장치의 부분단면도.
제2도는 본 발명에 있어서 사용하는 CVD 장치의 개념도.
제3도는 웨이퍼면내의 막두께 균일성을 측정하는 방법을 나타내는 도면.
제4도는 막두께 균일성과 과산화수소/실란가스의 몰비와 관계를 나타내는 도면.
제5a-5c도는 종래의 층간절연막의 형성방법의 순서의 각 공정에 있어서의 반도체장치의 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 기판 2 : 알루미늄배선
3 : 제2의 플라즈마산화막 4 : 제1의 플라즈마산화막
5 : 실리콘산화막
[발명이 속하는 기술분야]
본 발명은 일반적으로 층간절연막의 형성방법에 관한 것으로, 특히, 대면적인 기판상에 균일하게 막을 형성할 수가 있도록 개량된 층간절연막의 형성 방법에 관한 것이다.
[종래의 기술]
반도체장치의 제조방법에 있어서, 층간절연막의 형성공정은 없어서는 안될 공정이다.
제5a-5c도는 종래의 층간절연막의 형성방법의 순서의 각 공정에서의 반도체장치의 단면도이다.
제5a도를 참조하여, 실리콘기판(11)의 위에, 알루미늄배선패턴(12)을 형성한다.
알루미늄배선패턴(12)의 표면을 덮도록, 실리콘기판(11)상에, 제1의 플라즈마 산화막(13)을 형성한다.
제5b도를 참조하여, 실란가스(SiH4)와 과산화 수소를 포함하는 혼합가스를 사용하여, 화학기상성장법에 의해, 알루미늄 배선 패턴(12)을 덮도록, 실리콘 산화막(14)(층간절연막)을 형성한다.
제5c도를 참조하여, 실리콘산화막(14)을 덮도록 반도체기판(11)상에 제2의 플라즈마 산화막(15)을 형성한다.
이것에 의해서, 평탄한 층간절연막이 얻어진다.
실란가스와 과산화 수소를 사용하여, CVD 법에 의해 형성한 실리콘산화막(14)은 0.25㎛이하의 극히 미세한 배선사이를 매립을 수 있다.
그리고, 이 실리콘산화막(14)은 유동성에 우수하고, 나아가서는 자기평탄화 작용을 나타내기 때문에, 이 방법은 종래부터 사용되고 있던 SOG(Spin on glass)을 사용하는 방법과 교대하는 차세대의 층간절연막의 평탄화방법으로서 주목되고 있다.
(Technical digest of IEDM 1994, Proceedings of DUMIC Conference, 1995년).
실란가스와 과산화 수소를 사용하는 CVD 법에 의한 실리콘산화막의 형성 방법은 이상과같이 행해지고 있었다.
그렇지만, LSI 프로세스에 있어서는, 근년의 기판웨이퍼의 대구경화에 따른, 대구경 웨이퍼상에 균일하게 막을 형성하는 것은 대단히 어렵게 되었다.
실란과 과산화 수소를 사용하여 CVD 법에 의해, 층간절연막을 형성하는 상술의 방법에 있어서도 예외가 아니다.
반응실의 구조든지 막의 형성조건을 고안하는 것에 의해, 막두께의 균일성을 향상시키는 노력이 계속되어 왔지만, 충분한 방법은 아직 확립되어 있지 않다.
[발명의 요약]
따라서, 본 발명의 목적은 실리콘 원자를 갖는 가스와 과산화 수소를 포함하는 혼합가스를 사용하여, 화학기상성장법에 의해, 균일한 층간절연막을 형성할 수 있도록 개량된, 층간절연막의 형성방법을 제공하는 것이다.
본 발명의 다른 목적은 실리콘원자를 갖는 가스와 과산화 수소를 포함하는 혼합가스를 사용하여, 화학기상성장법에 의해, 질이 좋은 층간절연막을 형성하는 것이다.
본 발명의 또 다른 목적은 실리콘원자를 갖는 가스와 과산화 수소를 포함하는 혼합가스를 사용하여, 화학기상성장법에 의해, 층간절연막을 형성하는 방법에 있어서, 막형성속도를 높이는 것이다.
본 발명의 또 다른 목적은 실리콘원자를 갖는 가스와 과산화 수소를 포함하는 혼합가스를 사용하여, 화학기상성장법에 의해, 층간절연막을 형성하는 것이다.
본 발명에 관련되는 층간절연막의 형성방법에 있어서는, 우선, 그 위에 배선 패턴이 설치된 반도체기판을 준비한다.
실리콘원자를 갖는 가스와 과산화 수소를 포함하는 혼합가스를 사용하여, 화학기상성장법에 의해, 상기 배선패턴을 덮도록 상기 반도체기판상에 실리콘산화막을 형성한다.
실리콘원자를 갖는 가스와 상기 과산화 수소와의 몰비를 1:2에서 1:4의 범위로 조정하여, 상기 실리콘산화막을 형성한다.
실리콘원자를 갖는 가스와 상기 과산화 수소와의 몰비를 1:2에서 1:4의 범위로 조정하기 문에, 하기에 나타내는 반응이 우선적으로 일어난다.
우선, SiH4가 H2O2에 의해서 산화되어, 실란올(Si (OH)4)이 형성된다.
이와같이 형성된 실란올은 가스분해 또는 열에너지에 의해, 탈수중합반응을 일으켜서, 실리콘산화물(SiO2)을 생성한다.
이러한 반응이 기판상에서 행해져서, 실리콘산화막(층간절연막)이 형성된다.
SiH4와 H2O2의 몰비를 2-4로 함으로써, 상기 (1), (2), (3)및 (4)의 반응이 우선적으로 일어난다.
본 발명의 다른 목적, 특징, 관점및 이점은 도면에 의거하여 본 발명의 이하 상세한 설명으로 부터 더 분명해진다.
[실시의 형태]
이하, 본 발명의 실시의 형태를 도면을 참조하여 설명한다.
제1a∼c도는 본 발명의 실시의 형태에 따른 층간절연막의 형성방법의 순서의 각 공정에서의 반도체장치의 단면도이다.
제1a도를 참조하여, 그 위에 알루미늄배선(2)이 형성된 기판(1)을 준비한다. 알루미늄배선(2)의 표면을 피복하도록 기판(1)상에 제1의 플라즈마 산화막(3)을 형성한다.
제1플라즈마 산화막(3)은 플라즈마 CVD 법으로 형성된다.
제1플라즈마 산화막(3)의 형성조건은 다음과 같다.
즉, 형성온도는 300℃이고, 압력은 100.0 Pa이고, 고주파파우어는 500W이고, 원료가스로서 실란(SiH4)과 과산화질소(N2O)가 사용된다.
상기 제1의 플라즈마산화막(3)의 막두께는 1000Å이다.
제1의 플라즈마산화막(3)은 원료가스로서 TEOS(테트라에톡시실란(tetraethoxysilane)와 산소를 사용하는 플라즈마 CVD 법(형성온도 400℃, 압력666. 5 Pa, 고주파파우어 500W)으로 형성해도 좋다.
제1b도를 참조하여, 제1의 플라즈마 산화막(3)상에, 실란(SiH4)및 과산화 수소(H2O2)를 사용한 CVD 법에 의해, 실리콘산화막(4)(이하, HSO 막이라고 칭함)을 형성한다.
HSO막의 형성조건에 관하여는 후술한다.
제1c도를 참조하여, HSO 막(4)상에, 제2의 플라즈마산화막(5)을 형성한다.
제2의 플라즈마 산화막(5)의 형성조건은 제1의 플라즈마 산화막(3)과 동일 조건이더라도 좋고, 다른 조건이더라도 좋다.
그 후, 도시하지 않지만, 제2의 플라즈마산화막(5)상에 제2의 알루미늄배선을 형성한다.
제2도는 HSO 막을 형성하기 위한 CVD 장치의 개념도이다.
CVD 장치는 반응실(21)을 구비한다.
반응실(21)에는 배기구(22)가 설치되어 있다.
반응실(21)내에는 기판(1)을 지지하는 지지대(23)가 설치되어 있다.
지지대(23)에는 냉각기(24)로부터 보내져 오는 냉매를 통과시키기 위한 배관(25)이 부착되어 있다.
반응실(21)의 윗쪽부에는 가스분출판(26)이 배치되어 있다.
분출판(26)에는 반응실(21)내에 실란가스를 보내주는 분출구와, 과산화 수소와 질소(캐리어)를 반응실(21)내에 보내주는 분출구가 다수설치되어 있다.
실란가스는 매스플로우(massflow) 콘트롤러(27)를 통해서 가스분출판(26)으로 보내진다. 과산화 수소는 과산화 수소탱크(28)내에 비축된 후, 기화기(29)를 통해서 캐리어가스인 N2와 동시에, 분출판(26)으로 보내진다.
과산화 수소탱크(28)는 중량계(30)를 구비하고 있기 때문에, 반응실(21)로 보내진 과산화 수소의 양이 측정된다.
HSO 막을 균일하게 형성하는(막두께를 웨이퍼면내에서 균일하게 하는)위해서 가장 중요한 파라미터는 반응실내에 공급되는 실란에 대한 H2O2의 몰비인 것을 알았다.
[실시예]
HSO 막의 막두께는 제3도를 참조하여 웨이퍼상에 측정점을 13개소 설치하고, 이 측정점에서의 막두께를 측정함으로써 규정되었다.
막형성의 균일성의 척도인 웨이퍼면내의 막두께 균일성은 다음식과 같이 정의된다.
이와같이 결정된 막두께균일성과, 과산화 수소/실란가스의 몰비간의 관계를 제4도에 나타내었다.
제4도를 참조하여, 이 실험에 있어서는, 실란가스의 공급량을 3. 6 × 10-3몰/ 분으로 한 것(***)과, 실란가스의 공급량을 5. 4 × 10-3몰/ 분으로 한 것(○)과의 2종류가 행해졌다.
온도는 1℃으로 설정되었다.
반응실내의 압력은 66. 65 Pa로 설정되었다.
제4도로부터 분명한 것 같이, 막두께균일성(%)은 SiH4에 대한 H2O2의 몰비가 2-4의 범위내 있을 때 최소가 되었고, 공급된 가스의 최적몰비는 2∼의 범위에 있었다는 것을 알게 되었다.
이 결과는 다음 식으로 나타내여지는 반응이 우선적으로 일어나고 있는 것을 나타내고 있다.
또, 상기 실시예로서는 SiH4의 공급량을 3. 6 ×10-3몰/ 분으로 한 경우와, 5. 4×10-3몰/ 분으로 한 경우와의 2종류를 예시하였지만, 본 발명은 이것에 한정되는 것이 아니고, SiH4의 공급량이 1. 8×10-3몰/분∼5. 4×10-3몰/ 분의 범위에서, 바람직한 결과가 얻어진다.
또한 상기 실시예에서는, HSO 막의 형성을 1℃로 행한 경우를 예시하였지만, 본 발명은 이것에 한정되는 것이 아니고, 기판을 -10℃∼ +30℃의 범위내에 있는 온도로 유지함으로써, 바람직한 결과가 얻어진다.
더우기, 상기 실시예에서는 HSO 막의 형성을 반응실내의 압력을 66. 65 Pa로 제어한 경우를 예시하였지만, 본 발명은 이것에 한정되는 것이 아니고, 26. 67 Pa 이상의 압력하에서 행하면, 바람직한 결과가 얻어진다.
또한, 실란과 과산화 수소의 몰비를 1:2로 함으로써, 질이 가장 우수한 막이 얻어지는 것도 알았다.
또한, 실란과 과산화 수소와의 비를 1:4로 하면, 막의 형성속도가 가장 커진다.
이것들의 사항을 고려하여, 실란과 과산화 수소의 몰비를 1:3로 하는 것이 실제의 제조공정에서 가장 바람직하다는 것도 알았다.
몰비를 1:3로 하는 것에 의해, 막질및 막의 형성속도의 점에서 실용성이 있는 프로세스가된다.
또, 상기 실시예에서는 알루미늄배선(2)을 덮도록, 제1의 플라즈마산화막(3)을 형성한 경우를 예시하였다.
그렇지만, 배선패턴이 알루미늄배선이 아닌 경우에는, 제1의 플라즈마산화막(3)은 반드시 필요하지 않다.
또한, 상기 실시예에서는 실리콘원자를 갖는 가스로서, SiH4를 예시하였지만, 본 발명은 이것에 한정되는 것이 아니고, 테트라에톡시실란(tetraethoxysilane), 테트라메톡시실란(tetramethoxysilane), 플루오로트리에톡시실란(fluorotriethoxysilane)등을 사용하더라도, 실시예와 같은 효과를 나타낸다.
이상 설명한대로, 본 발명에 의하면 실리콘원자를 갖는 가스와 과산화 수소와의 몰비를 1:2에서 1:4의 범위로 조정하여, 화학기상성장법에 의해 층간절연막을 형성한다.
그 결과, 대면적인 기판상에 균일한 막두께를 갖는 층간절연막이 형성될 수가 있다.
상기 발명을 상세히 설명했지만, 상기 설명은 모든 관점에 예시적인 것이지 한정적인 것은 아니다.
다양한 변경 및 변화는 본 발명의 범위를 벗어나지 않고 고안될 수 있다.

Claims (14)

  1. 그 위에 배선패턴(2)이 설치된 반도체기판(1)을 준비하는 공정과, 실리콘원자를 갖는 가스와 과산화 수소를 포함하는 혼합가스를 사용하여, 화학기상성장법에 의해, 상기 배선패턴을 덮도록 상기 반도체기판(1)상에 실리콘산화막(4)을 형성하는 공정을 구비하고, 상기 공정은 상기 실리콘원자를 갖는 가스와 상기 과산화 수소와의 몰비를 1 : 2에서 1 : 4의 범위로 조정하여 행한 층간절연막의 형성방법.
  2. 제1항에 있어서, 상기 실리콘원자를 갖는 가스는 SiH4를 포함한 층간절연막의 형성방법.
  3. 제2항에 있어서, 상기 SiH4의 공급량이 1. 8×10-3몰/분∼ 5. 4×10-3몰/분인 층간절연막의 형성방법.
  4. 제1항에 있어서, 상기 실리콘산화막(4)의 형성공정은 상기 반도체기판을 -10℃∼+30℃의 온도로 유지하여행한 층간절연막의 형성방법.
  5. 제1항에 있어서, 상기 실리콘산화막의 형성공정은 26. 67 Pa이상의 압력하에서 행한 층간절연막의 형성방법.
  6. 제1항에 있어서, 상기 실리콘원자를 갖는 가스와 상기 과산화 수소와의 몰비를 1:2로 조정한 층간절연막의 형성방법.
  7. 제1항에 있어서, 상기 실리콘원자를 갖는 가스와 상기 과산화 수소와의 몰비를 1:4로 조정한 층간절연막의 형성방법.
  8. 제1항에 있어서, 상기 실리콘원자를 갖는 가스와 상기 과산화 수소와의 몰비를 1:3로 조정한 층간절연막의 형성방법.
  9. 제1항에 있어서, 상기 배선패턴(2)이 알루미늄배선인 경우에는, 상기 실리콘산화막(4)을 형성하는 공정에 앞서서, 상기 배선패턴(2)의 외부표면을 플라즈마 실리콘산화막(3)으로 피복하는 공정을 더 포함한 층간절연막의 형성방법.
  10. 제1항에 있어서, 상기 실리콘원자를 갖는 가스는 테트라에톡시실란을 포함한 층간절연막의 형성방법.
  11. 제1항에 있어서, 상기 실리콘원자를 갖는 가스는 테트라메톡시실란을 포함한 층간설연막의 형성방법.
  12. 제1항에 있어서, 상기 실리콘원자를 갖는 가스는 플루오로트리에톡시실란을 포함한 층간절연막의 형성방법.
  13. 제4항에 있어서, 상기 실리콘 산화막(4)의 형성은 상기 반도체기판(1)을 1℃의 온도로 유지하여 행한 층간절연막의 형성방법.
  14. 제5항에 있어서, 상기 실리콘산화막(4)의 형성은 압력을 66. 65 Pa로 유지하여 행한 층간절연막의 형성방법.
KR1019960030343A 1995-08-07 1996-07-25 층간절연막의 형성방법 KR100200888B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP95-201052 1995-08-07
JP7201052A JPH0951035A (ja) 1995-08-07 1995-08-07 層間絶縁膜の形成方法

Publications (1)

Publication Number Publication Date
KR100200888B1 true KR100200888B1 (ko) 1999-06-15

Family

ID=16434605

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960030343A KR100200888B1 (ko) 1995-08-07 1996-07-25 층간절연막의 형성방법

Country Status (5)

Country Link
US (1) US5985769A (ko)
JP (1) JPH0951035A (ko)
KR (1) KR100200888B1 (ko)
DE (1) DE19608476A1 (ko)
TW (1) TW289134B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7923383B2 (en) 1998-05-21 2011-04-12 Tokyo Electron Limited Method and apparatus for treating a semi-conductor substrate
DE10154346C2 (de) * 2001-11-06 2003-11-20 Infineon Technologies Ag Ausffüllen von Substratvertiefungen mit siliziumoxidhaltigem Material durch eine HDP-Gasphasenabscheidung unter Beteiligung von H¶2¶O¶2¶ oder H¶2¶O als Reaktionsgas
US7208426B2 (en) * 2001-11-13 2007-04-24 Chartered Semiconductors Manufacturing Limited Preventing plasma induced damage resulting from high density plasma deposition
US20050003659A1 (en) * 2003-07-03 2005-01-06 Tower Semiconductor Ltd. Transparent inter-metal dielectric stack for CMOS image sensors

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3652331A (en) * 1968-03-22 1972-03-28 Shumpei Yamazaki Process for forming a film on the surface of a substrate by a gas phase
ATE187277T1 (de) * 1992-07-04 1999-12-15 Trikon Equip Ltd Behandlungsverfahren für eine halbleiterscheibe.
TW241377B (ko) * 1993-03-12 1995-02-21 Semiconductor Energy Res Co Ltd
JPH08195439A (ja) * 1995-01-19 1996-07-30 Toshiba Corp 半導体装置の製造方法
JPH09116011A (ja) * 1995-10-23 1997-05-02 Mitsubishi Electric Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
DE19608476A1 (de) 1997-02-13
JPH0951035A (ja) 1997-02-18
TW289134B (en) 1996-10-21
US5985769A (en) 1999-11-16

Similar Documents

Publication Publication Date Title
US5580822A (en) Chemical vapor deposition method
US5354387A (en) Boron phosphorus silicate glass composite layer on semiconductor wafer
US5314845A (en) Two step process for forming void-free oxide layer over stepped surface of semiconductor wafer
KR100550351B1 (ko) 반도체 장치의 막 형성방법 및 이를 수행하기 위한 반도체장치의 막 형성 장치
KR960011015B1 (ko) 유기디실란 소오스를 사용하여 저압 화학적 증착에 의해 100°c 정도의 저온에서 이산화규소막을 증착하는 방법
US5231058A (en) Process for forming cvd film and semiconductor device
US7674728B2 (en) Deposition from liquid sources
US5336640A (en) Method of manufacturing a semiconductor device having an insulating layer composed of a BPSG film and a plasma-CVD silicon nitride film
US20070173072A1 (en) Method for producing silicon oxide film
KR19990088593A (ko) 유전율이낮은수소화된옥시탄화규소막의제조방법
US9257302B1 (en) CVD flowable gap fill
KR20070113113A (ko) 유기아미노실란 전구체로부터 산화규소 막을 형성시키는방법
JP3515094B2 (ja) オゾンと共にアルキルシロキサン・オリゴマーを使用するシリコン酸化膜の化学蒸着
EP1117854A1 (en) Method and apparatus for forming polycrystalline and amorphous silicon films
KR100188077B1 (ko) 반도체 웨이퍼상의 붕소 인 규산염 유리 복합층 및 그 형성방법
EP0536410B1 (en) Method for forming vapor phase grown film
US6004885A (en) Thin film formation on semiconductor wafer
US5763021A (en) Method of forming a dielectric film
JP3532830B2 (ja) 半導体装置及びその製造方法
US7176039B1 (en) Dynamic modification of gap fill process characteristics
US5061514A (en) Chemical vapor deposition (CVD) process for plasma depositing silicon carbide films onto a substrate
KR100200888B1 (ko) 층간절연막의 형성방법
EP0932188A3 (en) Glass formation on a semi-conductor wafer
KR20000011841A (ko) 반도체웨이퍼상의비소실리콘유리막형성방법및매립판영역형성방법
US8420170B2 (en) Methods of forming glass on a substrate

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050225

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee