DE4143592C2 - Verfahren zur Herstellung einer Halbleitereinrichtung mit einem Zwischenschichtisolierfilm - Google Patents

Verfahren zur Herstellung einer Halbleitereinrichtung mit einem Zwischenschichtisolierfilm

Info

Publication number
DE4143592C2
DE4143592C2 DE4143592A DE4143592A DE4143592C2 DE 4143592 C2 DE4143592 C2 DE 4143592C2 DE 4143592 A DE4143592 A DE 4143592A DE 4143592 A DE4143592 A DE 4143592A DE 4143592 C2 DE4143592 C2 DE 4143592C2
Authority
DE
Germany
Prior art keywords
silicon oxide
insulating film
film
layer
oxide layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE4143592A
Other languages
English (en)
Inventor
Masazumi Matsuura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2294423A external-priority patent/JP2640174B2/ja
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to DE4135810A priority Critical patent/DE4135810C2/de
Priority claimed from DE4135810A external-priority patent/DE4135810C2/de
Application granted granted Critical
Publication of DE4143592C2 publication Critical patent/DE4143592C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Beschrieben werden eine Halbleitereinrichtung mit einem mehrschichtigen Zwischenschichtisolierfilm mit ebener Oberfläche und erhöhter Bruch- und Rißbildungsfestigkeit und ein Verfahren zu deren Herstellung. Eine erste Siliziumoxidschicht (15) mit hoher Bruch- bzw. Rißbildungsbeständigkeit wird auf einem Halbleitersubstrat (11) so gebildet, daß die Oberfläche eines abgestuften Musters (13) bedeckt ist. Eine zweite Siliziumoxidschicht (16) mit sehr guter Stufenbedeckung wird auf die erste Siliziumoxidschicht (15) so abgeschieden, daß sie die vertieften Abschnitte des abgestuften Musters (13) ausfüllt und das abgestufte Muster (13) bedeckt. Diese zweite Siliziumoxidschicht (16) wird auf eine vorbestimmte Dicke abgeätzt. Eine dritte Siliziumoxidschicht (17) mit sehr gutem Ausfüllvermögen für Vertiefungen wird in vertiefte Abschnitte (16a) auf der Oberfläche der zweiten Siliziumoxidschicht (16) nach deren Ätzen eingefügt. Eine vierte Siliziumoxidschicht (18) wird auf dem Halbleitersubstrat (11) einschließlich der zweiten Siliziumoxidschicht (16) und der dritten Siliziumoxidschicht (17) gebildet.

Description

Die vorliegende Erfindung bezieht sich auf ein Verfahren zur Herstellung einer Halbleitereinrichtung, die einen Zwischenschichtisolierfilm mit besserer Bruchbeständig­ keit und Isolation enthält.
In den letzten Jahren wird auf dem Gebiete der Herstellung hochin­ tegrierter Schaltungseinrichtungen (im folgenden als LSI-Einrich­ tungen bezeichnet) die Massenproduktion von 4Mbit-DRAM in vollem Umfang durchgeführt. Die Miniaturisierung von LSI-Einrichtungen erfordert die Verkleinerung der Breite von Verbindungen, Verbin­ dungszwischenräumen etc., was zu einem Anwachsen der auf der Ober­ fläche eines Substrates gebildeten Stufen führt. Das Anwachsen von auf der Oberfläche des Substrates gebildeten Stufen führt zu den folgenden Problemen:
Wie Fig. 7 zeigt, ist auf einem Substrat 51 ein erstes Verbin­ dungsmuster 52 angeordnet. Das erste Verbindungsmuster 52 hat eine Anzahl von Stufenabschnitten 52a. Ein Zwischenschichtisolierfilm ist so angeordnet, daß er das erste Verbindungsmuster 52 bedeckt.
Infolge der gestuften Abschnitte 52a des ersten Verbindungsmusters 52 weist die Oberfläche des Zwischenschichtisolierfilms 53 eine unebene Gestalt auf. Die Bildung eines zweiten Verbindungsmusters 54 auf der uneben geformten Oberfläche des Zwischenschichtisolier­ films 53 gibt Anlaß zur Bildung eines dünnen Abschnittes 54a im zweiten Verbindungsmuster 54. Der dünne Abschnitt kann zu einer Unterbrechung führen. Außerdem schreitet bei der Bildung der zwei­ ten Verbindungsschicht 54 die Musterbildung nicht auf genaue Weise fort, wenn die Oberfläche des Zwischenschichtisolierfilms 53 un­ eben geformt ist. Infolgedessen gibt es Überreste des das Verbin­ dungsmuster bildenden Materials in anderen Flächen als beabsich­ tigt, was zu Kurzschlüssen führt.
Es wurden verschiedene Einebnungsverfahren vorgeschlagen, um Zwi­ schenschichtisolierfilme einzuebnen und dieses Problem zu lösen. Bis jetzt wurde jedoch kein hinreichend effektiver und effizienter Prozeß gefunden.
Die Fig. 6A-6C sind Querschnittsdarstellungen, die ein her­ kömmliches Verfahren einer Einebnungstechnik zum Einebnen von Zwi­ schenschichtisolierfilmen zeigen (Kenzo Matsuda, Keizo Sakiyama, "A planar technique for Submicron Device" Semicon News, Juni 1989, pp. 62-67).
Wie Fig. 6A zeigt, hat ein Halbleitersubstrat 1 ein abgestuftes Muster 2. Eine Siliziumoxidschicht 3 (im folgenden als Plasma- Oxidschicht 3 bezeichnet) ist durch plasmachemische Gasphasenabscheidung (im folgenden als Plasma-CVD bezeichnet) so gebildet, daß sie die Oberfläche des gestuften Musters 2 bedeckt. Die Dicke der Plasma-Oxidschicht 3 liegt zwischen 0,1 und 0,3 µm. Die Plasma-Oxidschicht 3 wird unter Verwendung von Silan (SiH4)/Stickoxid (N2O) oder Tetraethyl-Orthosilikat (TEOS)/Sauerstoff (O2) als Materialgas gebildet. Die Plasma-Oxid­ schicht 3 ist im Isolationsvermögen und der Bruch(Riß)-beständig­ keit überlegen, aber hinsichtlich der Ausfül­ lung von Vertiefungen unterlegen.
Wie Fig. 6B zeigt, wird eine Siliziumoxidschicht 4 (im folgenden als Atmosphärendruck-TEOS-Oxidschicht 4 bezeichnet) mittels Atmo­ sphärendruck-CVD unter Nutzung von TEOS/Ozon (O3) abgeschieden, um das gestufte Muster 2 zu bedecken und die Vertiefungen des ge­ stuften Musters 2 auszufüllen. Die Atmospärendruck-TEOS-Oxid­ schicht 4 hat eine Dicke im Bereich von etwa 0,6-0,8 µm an der Stufe 2a des abgestuften Musters 2. Die Plasma-Oxidschicht 3 zu­ sammen mit der Atmosphärendruck-TEOS-Oxidschicht 4 haben etwa eine Schichtdicke von 0,9 µm.
Wie Fig. 6C zeigt, wird auf die Atmosphärendruck-TEOS-Oxidschicht 4 eine aufgeschleuderte Glasschicht 5 (im folgenden als SOG- Schicht 5 bezeichnet) aufgebracht, um die Vertiefung 4a, die auf der Oberfläche der Atmosphärendruck-TEOS-Oxidschicht 4 existiert, ausfüllen und die Atmosphärendruck-TEOS-Oxidschicht 4 zu bedecken, und danach wird ein Temperschritt ausgeführt. Danach wird die SOG- Schicht 5 auf eine solche Weise geätzt, daß die SOG-Schicht 5 nur in der Vertiefung 4a der Atmosphärendruck-TEOS-Oxidschicht 4 üb­ rigbleibt. Auf diese Weise wird ein aus drei Schichten aufgebauter Zwischenschichtisolierfilm 24 auf dem Halbleitersubstrat 1 gebil­ det.
Das Verfahren zur Herstellung eines herkömmlichen Zwischenschicht­ isolierfilms ist wie oben beschrieben aufgebaut. Die durch dieses Verfahren gebildete Plasma-Oxidschicht 3 ist der Atmosphärendruck- TEOS-Oxidschicht bezüglich des Isolationsvermögens und der Bruch­ festigkeit überlegen. Die Plasma-Oxidschicht 3 neigt nicht dazu, ihre Schichtcharakteristiken durch Wärmebehandlung zu verändern. Trotz des Unterschiedes der Schrumpfungsfaktoren zwischen dem ge­ stuften Muster 2 (einer Aluminiumverbindung, die eine unterlie­ gende Stufe darstellt) und der Atmosphärendruck-TEOS-Oxidschicht können Brüche (Risse) in der Atmosphärendruck-TEOS-Oxidschicht 4 durch Verwendung der Plasma-Oxidschicht 3 als Unterlagenschicht für die Atmosphärendruck-TEOS-Oxidschicht 4 verhindert werden.
Die Atmosphärendruck-TEOS-Oxidschicht 4 ist bezüglich der Stufen­ bedeckung und der Ausfüllung von Vertiefungen hervorragend. Die Atmosphärendruck-TEOS-Oxidschicht 4 füllt sehr kleine Gräben voll­ ständig aus, die Lücken erzeugen können, wenn die Plasma-Oxid­ schicht 3 verwendet wird.
Weder die Plasma-Oxidschicht 3 noch die Atmosphärendruck-TEOS- Oxidschicht 4 sind unabhängig voneinander als Zwischenschichtiso­ lierfilm geeignet. Die Kombination beider Schichtarten erlaubt es, die Vorteile dieser Schichten zu vereinigen, wodurch ein ausge­ zeichneter Zwischenschichtisolierfilm gebildet wird.
Beim beschriebenen herkömmlichen Beispiel ist, wie Fig. 6C zeigt, der Zwischenschichtisolierfilm in einem breiten Graben 2a nicht eben genug, und daher füllt die SOG-Schicht 5 die Vertiefung 4a der Atmosphärendruck-TEOS-Oxidschicht 4 aus. Die Ebenheit der Oberfläche des Zwischenschichtisolierfilms wird durch Ausfüllen der Vertiefung 4a mit der SOG-Schicht 5 verbessert.
Bei einem auf diese Weise aufgebauten herkömmlichen Zwischen­ schichtisolierfilm werden, wie Fig. 6C zeigt, beim Prozeß des Tem­ perns der zuletzt gebildeten SOG-Schicht 5 oder in einem darauf­ folgenden Wärmebehandlungsschritt in der SOG-Schicht 5 oder in der Atmosphärendruck-TEOS-Oxidschicht 4 infolge der Differenz der Schrumpfungskoeffizienten zwischen der SOG-Schicht 5 und der At­ mosphärendruck-TEOS-Oxidschicht 4 Brüche (Risse) erzeugt. Die in der SOG-Schicht 5 und der Atmosphärendruck-TEOS-Oxidschicht 4 be­ wirken die im folgenden beschriebenen Probleme:
Wie Fig. 8 zeigt, tritt, wenn ein Riß 60 in der SOG-Schicht 5 und TEOS-oxidschicht 4 gebildet wird, während des Sputterns zur Bil­ dung einer zweiten Al-Verbindung 25 Aluminium in den Riß 60 ein.
Wenn der Riß 60 zu groß ist, wird die zweite Al-Verbindung 25 mit einem unterbrochenen Teil gebildet, wie in Fig. 8 gezeigt. Entlang des Risses 60 bleibt während des Ätzens der zweiten Al-Verbindung 25 ein Überrest, der Kurzschlüsse verursacht.
Aus den Proceedings of the Fifth International IEEE VLSI Multilevel Interconnection Conference, Santa Clara, 13.6.-­ 14. 6. 1988, S. 419-425 ist eine Halbleitereinrichtung bekannt, bei der auf einer auf einem Halbleitersubstrat gebildeten Ober­ fläche eines stufenförmigen Musters eine erste Siliziumoxid­ schicht durch ein PECVD-Verfahren aufgebracht wird. Eine zweite Silizimoxidschicht wird auf diese durch ein thermisches CVD- Verfahren aufgebracht. Eine dritte Siliziumoxidschicht wird durch ein SOG-Verfahren aufgebracht, und eine vierte Silizium­ oxidschicht wird in dieser Halbleitereinrichtung durch ein PSG- Verfahren aufgebracht.
Aus J. Electrochem. Soc., Bd. 137, Nr. 1, Jan, 1990, S. 190-196 ist es bekannt, auf einem Stufenabschnitt eine SOG-Schicht und eine Siliziumoxidschicht durch LPCVD aufzubringen. Die SOG- Schicht kann zwischen zwei Siliziumoxidschichten, die beide durch LPCVD aufgebracht sind, eingeschlossen sein.
Es ist daher Aufgabe der Erfindung, ein Verfahren zur Herstel­ lung einer Halbleitereinrichtung mit einem Zwischenschichtiso­ lierfilm mit eingeebneter Oberfläche, höherer Bruch- (Riß)- Festigkeit bereitzustellen, bei dem sich die Eigenschäften des Zwischenschichtisolierfilmes nicht infolge einer Wärmebehand­ lung verschlechtern.
Diese Aufgabe wird gelöst durch Verfahren, wie sie in den An­ sprüchen 1 und 5 angegeben sind.
Bevorzugte Ausgestaltungen der Erfindung ergeben sich aus den Unteransprüchen.
Bei einem Verfahren zur Herstellung einer Halbleitereinrichtung nach einem weiteren Aspekt der Erfindung bedeckt eine erste Sili­ ziumoxidschicht mit hoher Bruchfestigkeit die Oberfläche eines ab­ gestuften Musters. Dann wird eine zweite Siliziumoxidschicht mit guter Stufenbedeckung so über die erste Siliziumoxidschicht abge­ schieden, daß die Vertiefungen des abgestuften Musters augefüllt werden und das abgestufte Muster bedeckt wird.
Dann wird die zweite Siliziumoxidschicht geätzt, um eine vorbe­ stimmte Dicke zu erreichen. Die zweite Siliziumoxidschicht ist ei­ nerseits infolge ihrer ausgezeichneten Stufenbedeckung vorteil­ haft, aber andererseits infolge ihrer geringen Bruchfestigkeit von Nachteil. Das erwähnte Ätzen erlaubt es, die Dicke der zweiten Si­ liziumoxidschicht gering zu machen, so daß ihr Nachteil so weit wie möglich unterdrückt werden kann.
Nachfolgend füllt eine dritte Siliziumoxidschicht, die ein gutes Ausfüllvermögen für Vertiefungen aufweist, die auf der Oberfläche der zweiten Siliziumoxidschicht bestehenden Vertiefungen aus. Die Oberfläche der erhaltenen Schichtstruktur wird damit eingeebnet.
Wenn er auf die beschriebene Weise gebildet wird, weist der Zwi­ schenschichtisolierfilm eine eingeebnete Oberfläche und eine her­ vorragende Bruchfestigkeit auf.
Es folgt die Erläuterung von Ausführungsbeispielen anhand der Figuren.
Von den Figuren zeigen:
Fig. 1 eine Querschnittsdarstellung einer Halbleitereinrichtung nach einer Ausführungsform,
Fig. 2A-2F Querschnittsdarstellungen, die ein Herstellungsver­ fahren für die in Fig. 1 gezeigte Halbleitereinrichtung zeigen,
Fig. 3 eine schematische Darstellung, die zeigt, wie durch Atmo­ sphärendruck-CVD unter Nutzung von TEOS/O3 eine Silizi­ umoxidschicht gebildet wird,
Fig. 4A eine Darstellung, die den chemischen Aufbau einer TEOS- Oxidschicht, die durch Niederdruck-CVD gebildet ist, zeigt,
Fig. 4B eine Darstellung, die die chemische Struktur einer TEOS- Oxidschicht, die durch Atmosphärendruck-CVD gebildet ist, zeigt,
Fig. 5 eine graphische Darstellung, die einen Vergleich der ? - Ströme zwischen einer Atmosphärendruck-CVD-TEOS-Oxid­ schicht und einer Niederdruck-CVD-TEOS-Oxidschicht zeigt,
Fig. 6A-6C Querschnittsdarstellungen, die ein herkömmliches Ver­ fahren zur Herstellung eines Zwischenschichtisolierfilms zeigen,
Fig. 7 eine Darstellung zur Verdeutlichung der mit der Bildung eines zweiten Verbindungsmusters auf einem herkömmlichen Zwischenschichtisolierfilm mit nicht eingeebneter Ober­ fläche verbundenen Probleme und
Fig. 8 eine Darstellung zur Verdeutlichung der mit der Bildung einer zweiten Al-Verbindung auf einem herkömmlichen Zwi­ schenschichtisolierfilm mit durch eine SOG-Schicht ein­ geebneter Oberfläche verbundenen Probleme.
Im folgenden wird eine Beschreibung der bevorzugten Ausführungs­ formen in Verbindung mit den Abbildungen gegeben. Fig. 1 ist eine Querschnittsdarstellung, die eine Halbleitereinrichtung zeigt.
Ein Transistor 20 ist auf einem Halbleitersubstrat 11 (einem Sili­ ziumhalbleitersubstrat) gebildet. Eine Isolierschicht 12 ist so gebildet, daß sie den Transistor 20 bedeckt. In der Isolierschicht 12 ist eine Bitleitung 21 angeordnet. Ein Kontaktloch 12a, das eine Verbindung 22 des Halbleitersubstrates 11 freilegt, ist in der Isolierschicht 12 gebildet. Ein abgestuftes Muster 13 aus ei­ ner ersten Al-Verbindung ist auf dem Zwischenschichtisolierfilm 12 gebildet. Das abgestufte Muster 13 ist teilweise im Kontaktloch 12a vergraben, so daß es mit der Verbindung 22 des Halbleitersub­ strates 11 verknüpft ist. Die erste Al-Verbindung dient der Ver­ bindung der Bitleitungen.
Eine erste Siliziumoxidschicht 15 (im folgenden als Plasma-Oxid­ schicht 15 bezeichnet) mit hoher Bruchfestigkeit ist auf dem Halb­ leitersubstrat 11 so gebildet, daß sie die Oberfläche des gestuf­ ten Musters 13 bedeckt. Die Plasma-Oxidschicht 15 ist durch Plasma-CVD unter Verwendung von SiH4/N2O oder TEOS/O2 als Materi­ algas gebildet, was später im einzelnen beschrieben wird. Die Dicke der Plasma-Oxidschicht 15 liegt etwa im Bereich von 0,1-­ 0,2 µm. Eine durch Plasma-CVD gebildete Siliziumoxidschicht weist wenig SiOH-Bindungen auf und hat eine hervorragende Isolationswir­ kung und Bruchfestigkeit.
Eine zweite Siliziumoxidschicht 16 (im folgenden als Atmosphären­ druck-TEOS-Oxidschicht 16 bezeichnet) mit guter Stufenbedeckung ist auf der Plasma-Oxidschicht 15 so angeordnet, daß sie Vertie­ fungen 15a, die in deren Oberfläche existieren, ausfüllt und das abgestufte Muster 13 bedeckt. Die Atmosphärendruck-TEOS-Oxid­ schicht 16 ist - wie später ausgeführt wird - durch Atmosphären­ druck-CVD unter Nutzung von TEOS und Ozon gebildet. Die Dicke (t2) der Atmosphärendruck-TEOS-Oxidschicht 16 ist geringer als 2 µm auf dem Muster 13.
Eine durch Atmosphärendruck-CVD gebildete Siliziumoxidschicht enthält mehr SiOH-Bindungen als die Plasma- Oxidschicht 15 und ist - wie später beschrieben wird - dieser in bezug auf die Stufenbedeckung ebenso wie bezüglich der Ausfüllung von Vertiefungen überlegen. Die Siliziumoxidschicht ist jedoch in­ folge ihrer Unterlegenheit bezüglich des Isolationsvermögens und der Bruchfestigkeit nachteilig. Wenn jedoch die Schichtdicke t2 nicht größer als 0,2 µm ist, fällt ihre Unterlegenheit bezüglich der Bruchfestigkeit nicht ins Gewicht.
Eine Siliziumoxidschicht 17 (im folgenden als SOG-Schicht 17 be­ zeichnet) mit gutem Füllvermögen ist in einer der Einbuchtungen 16a aus­ gebildet, die auf der Oberfläche der Atmosphärendruck-TEOS-Oxid­ schicht 16 existieren, um die Oberfläche der Atmosphärendruck- TEOS-Oxidschicht 16 einzuebnen. Die SOG-Schicht 17 hat mehr SiOH- Bindungen, als die Atmosphärendruck-TEOS-Oxidschicht 16 und weist ein gutes Ausfüllvermögen für Vertiefungen auf.
Eine optionale vierte Siliziumoxidschicht 18 ist derart gebildet, daß sie die Oberfläche der SOG-Schicht 17 und der Atmosphärendruck-TEOS-Oxidschicht 16 bedeckt. Die vierte Siliziumoxidschicht wird vorzugsweise durch Plasma-CVD gebildet, sie kann aber auch durch Atmosphären-CVD unter Nutzung von TEOS/O3-Gas gebildet werden.
Da der Zwischenschichtisolierfilm 24 aus einer Schichtstruktur aufeinandergeschichteter Siliziumoxidfilme (15, 16, 17, 18) mit unterschiedlichen Charakteristiken besteht, vereint er die Vor­ teile der entsprechenden Siliziumoxidschichten miteinander. Im Er­ gebnis dessen ist die Oberfläche des Zwischenschichtisolierfilms 24 eingeebnet, und der erhaltene Zwischenschichtisolierfilm 24 weist eine ausgezeichnete Bruchfestigkeit und hohes Isolationsver­ mögen auf. Eine zweite Al-Verbindung 25 ist auf dem Zwischen­ schichtisolierfilm 24 gebildet. Die zweite Al-Verbindung 25 ist mit dem abgestuften und konvexen Muster 13, das die erste Al-Ver­ bindung darstellt, verbunden.
Die Fig. 2A-2F sind Querschnittsdarstellungen, die ein Herstel­ lungsverfahren für die in Fig. 1 gezeigte Halbleitereinrichtung verdeutlichen.
Unter Bezugnahme auf Fig. 2A wird auf einem Halbleitersubstrat 11, auf dem (nicht gezeigte) Elemente gebildet sind, eine Isolier­ schicht 12 gebildet. Die Isolierschicht 12 ist mit einem Kontakt­ loch 12a zum Freilegen einer Verbindungsstelle 22 auf dem Halblei­ tersubstrat 11 versehen. Über der gesamten Oberfläche des Halblei­ tersubstrates 11 wird ein Sputterprozeß ausgeführt und eine Alumi­ niumschicht abgeschieden. Die Aluminiumschicht wird in eine vorbe­ stimmte Form strukturiert und damit das abgestufte Muster 13 ge­ bildet. Eine Plasma-Oxidschicht 15 wird so gebildet, daß sie die Oberfläche des abgestuften Musters 13 bedeckt. Die Plasma-Oxid­ schicht 15 wird unter Nutzung von SiH4/N2O-Gas oder TEOS/O2-Gas als Materialgas bei einer Temperatur im Bereich von etwa 300-400 C° unter einem Druck im Bereich von etwa [0,13-13 mbar] abgeschie­ den, bis die Schichtdicke 0,1-0,2 µm erreicht hat.
Wie Fig. 2B zeigt, wird über der gesamten Oberfläche des Halblei­ tersubstrates 11 mittels CVD eine Atmosphärendruck-TEOS-Oxid­ schicht 16 unter Nutzung von TEOS und Ozon bei einer Temperatur im Bereich von 350-450°C unter Atmosphärendruck gebildet. Das Verhältnis O3/TEOS ist vorzugsweise größer als 6. Die Atmopshären­ druck-TEOS-Oxidschicht 16 wird in der Einbuchtung des abgestuften Musters 13 abgeschieden, bis die Schichtdicke (t3) auf dem Muster 13 1,0-1,5 µm er­ reicht hat.
Im folgenden wird die Ursache dafür beschrieben, daß die Atmosphä­ rendruck-TEOS-Oxidschicht 16 bezüglich der Stufenbedeckung und Ausfüllung von Vertiefungen ausgezeichnete Eigenschaften aufweist.
Fig. 3 ist eine Darstellung, die schematisch verdeutlicht, wie ein Atmosphärendruck-TEOS-Oxidfilm durch Atmosphärendruck-CVD unter Nutzung von TEOS und O3 gebildet wird. Bei der Reaktion von TEOS und O3 wird zunächst das Ozon durch Wärme zersetzt und erzeugt Sauerstoffradikale. Die Polymerisationsreaktion der Sauerstoffradikale und des TEOS findet in der Gasphase statt. Als ein durch die Polymerisationreaktion erzeugtes Zwischenprodukt ist ein niedermolekulares TEOS-Polymer anzusehen, das aus unverbun­ denen Stücken von TEOS besteht. Die in der Gasphase erzeugten TEOS-Polymere und Sauerstoffradikale werden zur Oberfläche des Halbleitersubstrates mit dem gestuften Muster 13 transportiert, und an der Oberfläche findet eine weitere Polymerisation statt, was zu einer Schichtbildung führt. Die TEOS-Polymere weisen flüs­ sigkeitsähnliche Eigenschaften auf und erreichen Vertiefungsab­ schnitte wie fließendes Wasser. Die Oberfläche nimmt daher eine eingeebnete (geglättete) Form an. Dies ist die Ursache dafür, daß die Atmosphärendruck-TEOS-Oxidschicht eine ausgezeichnete Stufen­ bedeckung und Ausfüllung von Vertiefungen zeigt.
Wie Fig. 2C zeigt, wird die Atmosphärendruck-TEOS-Oxidschicht 16 rückgeätzt, bis ihre Schichtdicke (t2) im Stufenabschnitt des ab­ gestuften Musters 13 kleiner als 0,2 µm ist.
Wie Fig. 2D zeigt, wird auf die Atmosphärendruck-TEOS-Oxidschicht 16 eine SOG-Schicht 17 so aufgebracht, daß der auf der Oberfläche der geätzten Atmosphärendruck-TEOS-Oxidschicht 16 vorhandene Ver­ tiefungsabschnitt 16a ausgefüllt wird, und danach wird ein Tempern ausgeführt.
Wie Fig. 2D und 2E zeigen, wird die SOG-Schicht 17 so geätzt, daß die SOG-Schicht 17 nur im Vertiefungsabschnitt 17a verbleibt.
Wie Fig. 2F zeigt, wird auf dem Halbleitersubstrat 11 einschließ­ lich der Atmosphärendruck-TEOS-Oxidschicht 16 und der SOG-Schicht 17 eine Plasma-Oxidschicht 18 gebildet. Die Bildung der Plasma- Oxidschicht 18 wird unter den gleichen Bedingungen vorgenommen, unter denen die Plasma-Oxidschicht 15 entsprechend Fig. 2A gebil­ det wird.
Die Plasma-Oxidschicht 18 wird so abgeschieden, daß die Gesamt- Schichtdicke des Zwischenschichtisolierfilms 24 etwa 0,9 µm wird. Die in Fig. 1 gezeigte Halbleitereinrichtung wird durch Bilden ei­ ner zweiten Al-Verbindung auf dem Zwischenschichtisolierfilm 24 erhalten.
Wie Fig. 2A und 2B zeigen, erlaubt die Bildung der Plasma-Oxid­ schicht 15 zur Bedeckung der Oberfläche des abgestuften Musters eine Unterdrückung der Ausdehnung der Aluminiumverbindung, die das abgestufte Muster 13 darstellt. Auf diese Weise können Brüche (Risse) in der Atmosphärendruck-TEOS-Oxidschicht 16 verhindert werden.
Wie Fig. 2B und 2C zeigen, kann die Atmosphärendruck-TEOS-Oxid­ schicht 16 dicker als herkömmliche Schichten abgeschieden werden, d. h. bis zu einer Dicke zwischen 1,0-1,5 µm (herkömmlich etwa 0,6­ -0,8 µm), da die Atmosphärendruck-TEOS-Oxidschicht 16 später rück­ geätzt wird. Die Oberfläche der Atmosphärendruck-TEOS-Oxidschicht 16 wird daher im Vergleich zu herkömmlichen Schichten noch weiter eingeebnet.
Wie Fig. 2D und 2E zeigen, ist, wenn die SOG-Schicht 17 (nach ih­ rem Tempern) gebildet ist, die Schichtdicke der Atmosphärendruck- TEOS-Oxidschicht 16 geringer als 0,2 µm, so daß in der Atmosphären­ druck-TEOS-Oxidschicht 16 keine Brüche erzeugt werden.
Wie oben beschrieben, ist bei der vorliegenden Ausführungsform das Isolationsvermögen und die Bruchfestigkeit des Zwischenschichtiso­ lierfilms gegenüber herkömmlichen Schichten entscheidend verbes­ sert. Außerdem kann die Dicke einer Atmosphärendruck-TEOS-Oxid­ schicht größer als normal gemacht werden, so daß der Zwischen­ schichtisolierfilm weiter eingeebnet wird.
Obgleich in der beschriebenen Ausführungsform TEOS als organische Siliziumverbindung verwendet wird, ist die vorliegende Erfindung darauf nicht beschränkt und es ist zu beachten, daß ähnliche Ef­ fekte erreicht werden, wenn Tetramethyl-Orthosilikat (TMOS), Te­ trapropyl-Orthosilikat (TPOS) und Polysiloxan-Polymere wie Hexame­ thyl-Disiloxan (HMDS), Octamethyl-Cyclo-Tetrasiloxan (OMCTS) ver­ wendet werden. Obwohl bei der beschriebenen Ausführungsform die organische Siliziumverbindung unabhängig verwendet wird, ist die Erfindung darauf nicht beschränkt, und Trimethylborat (TMB), Tri­ ethylborat (TEB), Tri-n-Propylborat (TnPB), Trimethylphosphat (TMPO) und Trimethylphosphit (TMP) können hinzugefügt werden.
Bei der beschriebenen Ausführungsform ist die Plasma-Oxidschicht als vierte Siliziumoxidschicht gebildet, aber die Erfindung ist darauf nicht beschränkt, und eine Atmosphärendruck-TEOS-Oxid­ schicht oder eine Phosphorglasschicht, die durch Atmosphärendruck- CVD oder Niederdruck-CVD unter Nutzung von SiH4/PH3/O2 etc. als Materialgas erzeugt wird, kann verwendet werden.
Die durch Atmosphärendruck-CVD gebildete TEOS-Oxidschicht ist im Vergleich zu einer mit Niederdruck-CVD erzeugten Schicht in mehreren Punkten überlegen. Im folgenden wird das Ergebnis ei­ nes Vergleichs zwischen beiden Schichten erläutert:
Fig. 4A stellt die chemische Struktur einer TEOS-Oxidschicht, die durch Niederdruck (133 mbar)-CVD erzeugt wurde, dar, und Fig. 4B stellt den chemischen Aufbau einer TEOS-Oxidschicht, die durch At­ mosphärendruck-CVD erzeugt wurde, dar. Wie aus den Abbildungen klar zu ersehen ist, sind bei der Atmosphärendruck-TEOS-Oxid­ schicht weniger SiOH-Bindungen zu beobachten als bei der Nieder­ druck-TEOS-Oxidschicht. Die Atmosphärendruck-TEOS-Oxidschicht hat daher ein Molekularvolumen, welches größer ist als dasjenige der Niederdruck-TEOS-Oxidschicht. Ein durch Atmosphärendruck-CVD er­ zeugtes Polymeres weist eine engere Ähnlichkeit zu einer Flüssig­ keit als ein durch Niederdruck-CVD erzeugtes Polymeres auf. Infol­ gedessen weist, wie Fig. 3 zeigt, ein durch Atmosphärendruck-CVD gebildeter Film im Vergleich mit einem durch Niederdruck-CVD ge­ bildeten überlegene Stufenbedeckung auf.
Außerdem wird ein Vergleich zwischen der Atmosphärendruck-CVD- TEOS-Oxidschicht und der Niederdruck-CVD-TEOS-Oxidschicht bezüg­ lich des Schrumpfungsverhaltens der Schichten durchgeführt. Im Er­ gebnis eines Temperns beider Schichten bei 450°C in einer Stick­ stoffatmosphäre für 30 Minuten wird bei einer Niederdruck-CVD- TEOS-Oxidschicht ein Schrumpfungsfaktor von 20% und bei einer At­ mosphärendruck-CVD-TEOS-Oxidschicht ein Schrumpfungsfaktor von 1% beobachtet.
Bezüglich der Bruchfestigkeit wurden beide Schichten einem Ver­ gleich unterzogen. Das Ergebnis ist in Tabelle 1 angegeben.
Tabelle 1
Wie aus Tabelle 1 deutlich wird, ist die Atmosphärendruck-CVD- TEOS-Oxidschicht bezüglich der Bruch (Riß)-Festigkeit der Nieder­ druck-CVD-TEOS-Oxidschicht überlegen. Eine TEOS-Oxidschicht mit mehr als 1,5 µm Schichtdicke wurde durch Niederdruck-CVD überhaupt nicht erhalten.
Fig. 5 ist eine graphische Darstellung, die die Ergebnisse an bei­ den Schichten bezüglich des Leckstromes zeigt.
Kurve in (1) stellt den Fall der Atmosphärendruck-CVD-TEOS-Oxid­ schicht dar, und Kurve (2) stellt die Niederdruck-CVD-TEOS-Oxid­ schicht dar. Die Atmosphärendruck-CVD-TEOS-Oxidschicht zeigte einen niedrigeren Strom als die Niederdruck-CVD-TEOS-Oxidschicht.
Wie oben beschrieben, weist bei einer Halbleitereinrichtung gemäß der vorliegenden Erfindung ein Zwischenschichtisolierfilm eine Mehrschichtstruktur auf, die aus mehreren Siliziumschichten mit unterschiedlichen Charakteristiken (bezüglich der Ebenheit und des Bruchwiderstandes) besteht, und damit werden die durch die jewei­ lige Siliziumoxidschicht erreichten Vorteile kombiniert. Im Ergeb­ nis wird die Oberfläche des Zwischenschichtisolierfilms eingeeb­ net, und die Schicht weist eine hohe Bruch(Riß-)festigkeit auf.
Zudem wird durch das erfindungsgemäße Verfahren zur Herstellung einer Halbleitereinrichtung ein Zwischenschichtisolierfilm mit ho­ her Bruch(Riß-)festigkeit und ebener Oberfläche erzeugt, und damit kann eine Halbleitereinrichtung mit hoher Zuverlässigkeit herge­ stellt werden.

Claims (9)

1. Verfahren zur Herstellung einer Halbleitereinrichtung mit den Schritten:
Bilden eines stufenförmigen Musters (13) auf einem Halb­ leitersubstrat (11) und
Bilden eines Zwischenschichtisolierfilmes (24) mit drei Siliziumoxidfilmen mit:
Bilden eines ersten Siliziumoxidfilmes (15) mit wenig SiOH-Bindungen auf dem Halbleitersubstrat (11) mit hoher Bruch- und Rißfestigkeit mittels CVD derart, daß die Oberfläche des Musters (13) überdeckt ist,
Aufbringen eines zweiten Siliziumoxidfilmes (16) mit sehr guter Stufenbedeckung so auf den ersten Siliziumoxidfilm (15) durch Atmosphärendruck-CVD unter Nutzung einer organischen Si­ liziumverbindung und Ozon, daß vertiefte Abschnitte (16a) des ersten Siliziumoxidfilmes (15) aufgefüllt werden und das Muster (13) und der erste Siliziumoxidfilm überdeckt werden,
Rückätzen des zweiten Siliziumoxidfilmes (16) bis unter 0,2 µm auf dem Muster (13) unter Beibehaltung der vollständigen Bedeckung des Musters (13) und des ersten Siliziumoxidfilms (15) und Einebnen der Oberfläche des zweiten Siliziumoxidfilmes (16) und
Aufbringen eines dritten Siliziumoxidfilmes (17) mit sehr gutem Auffüllvermögen auf dem rückgeätzten zweiten Silizium­ oxidfilm (16), wobei die auf der Oberfläche des rückgeätzten zweiten Siliziumoxidfilms (16) noch bestehenden Vertiefungen (16a) aufgefüllt werden.
2. Verfahren nach Anspruch 1, bei dem der erste Siliziumoxidfilm (15) im Vergleich zu dem zweiten Siliziumoxidfilm (16) eine bessere Rißbildungsbeständigkeit aufweist und wobei der zweite Siliziumoxidfilm (16) im Vergleich zu dem ersten Siliziumoxidfilm (15) ein besseres Ausfüllvermögen für Vertiefungen aufweist.
3. Verfahren nach Anspruch 1 oder 2, mit dem weiteren Schritt: Bilden eines vierten Siliziumoxidfilms (18) auf dem drit­ ten Siliziumoxidfilm (17).
4. Verfahren nach einem der Ansprüche 1 bis 3, bei dem der dritte Siliziumoxidfilm (17) durch Anwendung eines Glasauf­ schleuderfilmes auf dem Halbleitersubstrat (11) gebildet wird und im Vergleich zu dem ersten Siliziumoxidfilm (15) ein bes­ seres Ausfüllvermögen für Vertiefungen aufweist.
5. Verfahren zur Herstellung eines mehrschichtigen Zwischen­ schichtisolierfilmes mit:
  • 1. einem ersten Isolierfilm (15) mit hoher Bruch- und Rißfe­ stigkeit, der über einem stufenförmigen Muster (13) liegt, wel­ ches auf einem Isolator gebildet ist,
  • 2. einem zweiten Siliziumoxidisolierfilm (16) mit sehr guter Stufenbedeckung, der den ersten Isolierfilm (15) vollständig überdeckt und vertiefte Abschnitte (16a) des ersten Isolier­ films (15) ausfüllt, und
  • 3. einem dritten Siliziumoxidisolierfilm (17) mit sehr gutem Ausfüllvermögen, der wenigstens die Vertiefungen in der oberen Oberfläche des zweiten Siliziumoxidisolierfilms (16) ausfüllt, so daß der zweite und dritte Siliziumoxidisolierfilm (16, 17) eine im wesentlichen flache gemeinsame Oberfläche darstellen, wobei das Verfahren die Schritte aufweist:
    Vorsehen eines ersten Isolierfilms (15) mit wenig SiOH- Bindungen über dem auf dem Isolator gebildeten Muster (13) mit­ tels CVD,
    Bilden des zweiten Siliziumoxidisolierfilms (16) mit ei­ ner ersten Schichtdicke (t3) durch Atmosphärendruck-CVD unter Nutzung einer organischen Siliziumverbindung und Ozon,
    Reduzieren der ersten Schichtdicke (t3) des zweiten Sili­ ziumoxidisolierfilms (16) auf eine zweite Schichtdicke (t2) kleiner als 0,2 µm unter Beibehaltung der vollständigen Bedeckung des stufenförmigen Musters (13) und des ersten Iso­ lierfilms (15) und
    Aufbringen des dritten Siliziumoxidisolierfilms (17) auf dem reduzierten zweiten Siliziumoxidisolierfilm (16), wobei die Vertiefungen in der oberen Oberfläche des zweiten Siliziumoxi­ disolierfilm (16) so ausgefüllt werden, daß der zweite und dritte Siliziumoxidisolierfilms (16, 17) eine gemeinsame, im wesentlichen flache obere Oberfläche aufweisen.
6. Verfahren nach Anspruch 5, bei dem der erste Isolierfilm (15) eine Rißbildungsbeständigkeit aufweist, die der des zwei­ ten Siliziumoxidisolierfilms (16) überlegen ist und wobei der zweite Siliziumoxidisolierfilm (16) ein Ausfüllvermögen für Vertiefungen aufweist, welches dem des ersten Isolierfilms (15) überlegen ist.
7. Verfahren nach einem der Ansprüche 5 bis 6, bei dem der zweite und dritte Siliziumoxidisolierfilm (16, 17) zueinander einen Unterschied ihrer Schrumpfungsfaktoren aufweisen und die zweite Schichtdicke (t2) des zweiten Siliziumoxidisolierfilmes (16) einen vorbestimmten maximalen Betrag aufweist, der der dem dritten Siliziumoxidisolierfilm (17) aufzuerlegenden Kraft in Folge des Unterschiedes der Schrumpfungsfaktoren entspricht.
8. Verfahren nach einem der Ansprüche 5 bis 7, bei dem der zweite Siliziumoxidisolierfilm (16) auf dem stufenförmigen Muster (13) des ersten Isolierfilms (15) mittels Ätzens auf die zweite Schichtdicke (t2) reduziert wird.
9. Verfahren nach einem der Ansprüche 5 bis 8, bei dem weiterhin ein vierter Siliziumoxidfilm (18) auf dem dritten Silizimoxidisolierfilm (17) gebildet wird.
DE4143592A 1990-10-30 1991-10-30 Verfahren zur Herstellung einer Halbleitereinrichtung mit einem Zwischenschichtisolierfilm Expired - Fee Related DE4143592C2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE4135810A DE4135810C2 (de) 1990-10-30 1991-10-30 Halbleitereinrichtung mit einem Zwischenschichtisolierfilm und Verfahren zu deren Herstellung

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2294423A JP2640174B2 (ja) 1990-10-30 1990-10-30 半導体装置およびその製造方法
DE4135810A DE4135810C2 (de) 1990-10-30 1991-10-30 Halbleitereinrichtung mit einem Zwischenschichtisolierfilm und Verfahren zu deren Herstellung

Publications (1)

Publication Number Publication Date
DE4143592C2 true DE4143592C2 (de) 2000-04-27

Family

ID=25908671

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4143592A Expired - Fee Related DE4143592C2 (de) 1990-10-30 1991-10-30 Verfahren zur Herstellung einer Halbleitereinrichtung mit einem Zwischenschichtisolierfilm

Country Status (1)

Country Link
DE (1) DE4143592C2 (de)

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
MASATO KAWAI, KENZO MATSUDA, KAZUMI MIKI and KEIZO SAKIYAMA: Interlayered Dielectric Planarization with TEOS-CVD and SOG, In: Fifth International IEEE VLSI Multilevel Inter- connection Conference, Santa Clara, 13.-14.6.1988,pp. 419-25 *
MATSUDA, K. et.al.: A planar technique for Submicron Device, Semicon News, Juni 1989, pp. 62-67 *
YOSI SHACHAM-DIAMAND and YISHAI NACHUMOVSKY: Process Reliatsility Considerations of Plana- rization with Spin-on-Glass, In: J. Electrochem. Soc., Vol. 137, No. 1, Jan. 1990, pp. 190-6 *

Similar Documents

Publication Publication Date Title
DE69323628T2 (de) Chip-verbindung mit gasdurchlässiger ätzsperrschicht
DE69513501T2 (de) Niedrige dielektrizitätskonstanten-schichtentechnik
DE69323396T2 (de) Herstellungsverfahren einer planarisierten, isolierenden Zwischenschicht bestehend aus gestapelter BPSG- und Ozon-TEOS-NSO-Schicht in einer Halbleiter Vorrichtung
US5721156A (en) Method of manufacturing a semiconductor device with a planarized integrated circuit
DE69425636T2 (de) Planarisierungstechnik für eine integrierte Schaltung
DE69032234T2 (de) Halbleiteranordnung mit einem durch Verfliessen gefüllten Graben
DE10351875B4 (de) Integriertes Schaltkreisbauelement mit MIM-Kondensator
DE102004050391B4 (de) Verfahren zum Herstellen einer Schicht-Anordnung und Schicht-Anordnung
DE69424728T2 (de) Halbleiteranordnung und zugehörige Herstellungsmethode
DE4430120B4 (de) Verfahren zur Erzeugung eines Dielektrikums
DE19804375B4 (de) Verfahren zur Herstellung eines Zwischenschichtisolierfilmes
DE69311184T2 (de) Halbleitervorrichtung samt Herstellungsverfahren
DE4420365C2 (de) Halbleiterbauelement-Isolierverfahren und integrierte Schaltungen für eine Speicheranordnung
DE10248272A1 (de) Halbleitervorrichtung und Verfahren für ihre Herstellung
DE19612450A1 (de) Halbleitereinrichtung und Herstellungsverfahren derselben
DE60034979T2 (de) Eine verbesserte Methode für die Abscheidung und Planarisierung von fluorierten BPSG Filmen
DE60005875T2 (de) Herstellungsverfahren für einen porösen Siliziumdioxid-Film
DE3688219T2 (de) Germaniumsilikatgläser hergestellt durch ein Schleuderverfahren.
WO2003019649A2 (de) Leiterbahnanordnung und verfahren zum herstellen einer leiterbahnanordnung
DE69724965T2 (de) Verfahren zur vereinfachung der herstellung eines dielektrischen zwischenschicht-stapels
DE4135810C2 (de) Halbleitereinrichtung mit einem Zwischenschichtisolierfilm und Verfahren zu deren Herstellung
DE102019103725A1 (de) Verfahren zum Herstellen eines Halbleiter-Bauelements mit reduzierter Durchbiegung und besserer Grabenfüllleistung
DE4143592C2 (de) Verfahren zur Herstellung einer Halbleitereinrichtung mit einem Zwischenschichtisolierfilm
DE10085212B4 (de) Dielektrische Schicht, integrierte Schaltung und Verfahren zu deren Herstellung
DE68926017T2 (de) Integrierte Schaltungherstellung, unter Anwendung eines Niedrig-Temperatur-Verfahrens zur Herstellung von Silicid-Strukturen

Legal Events

Date Code Title Description
Q172 Divided out of (supplement):

Ref country code: DE

Ref document number: 4135810

8110 Request for examination paragraph 44
AC Divided out of

Ref country code: DE

Ref document number: 4135810

Format of ref document f/p: P

AC Divided out of

Ref country code: DE

Ref document number: 4135810

Format of ref document f/p: P

D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee