JPS5944844A - 半導体装置とその製造方法 - Google Patents
半導体装置とその製造方法Info
- Publication number
- JPS5944844A JPS5944844A JP15465282A JP15465282A JPS5944844A JP S5944844 A JPS5944844 A JP S5944844A JP 15465282 A JP15465282 A JP 15465282A JP 15465282 A JP15465282 A JP 15465282A JP S5944844 A JPS5944844 A JP S5944844A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- layer
- metal layer
- contact hole
- melting point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（発明の技術分野〕
この発明は半尋体装Ｉ江の４曵遺方法（二かかり、将に
生等体襠子の電１１区導出と配Ωの改良に１する。１〔
発明の背景技術〕 従来溝埋込形式の；１ＩＩｊ造を斗Ｊする半導体ツ１．
子の配線は王としてリフトオフ法によって形成されてい
る。この方法（−よって形成される半轡体系子は、まず
、基板上の電気絶縁層（二勉′帛のフォトリソグラクイ
法によってバターニングをｂ己したのちフッ化アンモニ
ウム系エツチング液（ｔｉｉ］＋ｐ ： ｃｔｈｃｏ。
生等体襠子の電１１区導出と配Ωの改良に１する。１〔
発明の背景技術〕 従来溝埋込形式の；１ＩＩｊ造を斗Ｊする半導体ツ１．
子の配線は王としてリフトオフ法によって形成されてい
る。この方法（−よって形成される半轡体系子は、まず
、基板上の電気絶縁層（二勉′帛のフォトリソグラクイ
法によってバターニングをｂ己したのちフッ化アンモニ
ウム系エツチング液（ｔｉｉ］＋ｐ ： ｃｔｈｃｏ。
Ｉ（＝ ２ ： １ （１’ト積比））またはＪ（Ｉ
ｌ；（Ｍ↓ｂ住イ」ンエッチング）法０如きドライエツ
チングの４．ｋ ｖｌｉｊによってコンタクトホールを
ｆ１３１ｉＭする。ついで、フォトレジヌトｌ−を奈１
１ Ｍしたのち、ＣＶＯｔケミカルベーパーデポジショ
ン）法（、−よって弔２の’ＩＬ ；：Ｌ絶縁層の５ｉ
ｆｔ層を被層し、丹び通′吊のフオ） ＩＪソグラフイ
法Ｃ二よりバターニングを５ない」＝６己コンタクトホ
ール形成と同じエツチング手段（二よつ−Ｃ配ＮＪ （
４’ｊを形成する。次（−フォトｌ／シスト層を残した
状、帳で配置１．、ｉ！金属八へｊとなる金属層を被着
して第１図に示す、１犬Ｊ服となる。Ｌ杓（二おいて、
（１）はシリコン基板、（２）は基板上の電気絶縁層（
ＳｉＯＪ曽） 、 （３）はフォトレジスト層、（・ｌ
）は第２の電気絶縁層（Ｓｔ（Ｊ２Ｊｄ） 、 （５１
は配、原金）、４増となる金属層を夫々示す。
ｌ；（Ｍ↓ｂ住イ」ンエッチング）法０如きドライエツ
チングの４．ｋ ｖｌｉｊによってコンタクトホールを
ｆ１３１ｉＭする。ついで、フォトレジヌトｌ−を奈１
１ Ｍしたのち、ＣＶＯｔケミカルベーパーデポジショ
ン）法（、−よって弔２の’ＩＬ ；：Ｌ絶縁層の５ｉ
ｆｔ層を被層し、丹び通′吊のフオ） ＩＪソグラフイ
法Ｃ二よりバターニングを５ない」＝６己コンタクトホ
ール形成と同じエツチング手段（二よつ−Ｃ配ＮＪ （
４’ｊを形成する。次（−フォトｌ／シスト層を残した
状、帳で配置１．、ｉ！金属八へｊとなる金属層を被着
して第１図に示す、１犬Ｊ服となる。Ｌ杓（二おいて、
（１）はシリコン基板、（２）は基板上の電気絶縁層（
ＳｉＯＪ曽） 、 （３）はフォトレジスト層、（・ｌ
）は第２の電気絶縁層（Ｓｔ（Ｊ２Ｊｄ） 、 （５１
は配、原金）、４増となる金属層を夫々示す。
欠（−、フォトレジスト剥離倣、レリえは有様糸のＪ−
１００（Ｒ） （ｉ＆ｉ品名ン（二よって７オトレジ
スト層を：’Ａｌｌ雅′支るとこれ（−積層している一
戊属層も同時（二除去（リフトオフ）される。ついで表
面平坦化のため（二飢布用シリケートカラスノーの例え
ば０ＣＤＱｔ） （商品名、東京応化社製）層やＭ機
絶縁増をスピンコード云（二よシ被肩して第２図に示す
如くなる。図（二おいて、（６）は表面平坦化のためＭ
着された絶縁層である。
１００（Ｒ） （ｉ＆ｉ品名ン（二よって７オトレジ
スト層を：’Ａｌｌ雅′支るとこれ（−積層している一
戊属層も同時（二除去（リフトオフ）される。ついで表
面平坦化のため（二飢布用シリケートカラスノーの例え
ば０ＣＤＱｔ） （商品名、東京応化社製）層やＭ機
絶縁増をスピンコード云（二よシ被肩して第２図に示す
如くなる。図（二おいて、（６）は表面平坦化のためＭ
着された絶縁層である。
従来のリントオフ法（二よる溝埋込配線には矢の問題点
があった。
があった。
−まず、リントオフ法（二よυ配線を形成するので、配
線層の断面形状が台形となυ、５ｉＯｚ層の鋳の上部と
の間に間隙が生ずる。また、コンタクトホール上の配線
にはコンタクトホールと同じｒＡ４さの凹部が生ずる。
線層の断面形状が台形となυ、５ｉＯｚ層の鋳の上部と
の間に間隙が生ずる。また、コンタクトホール上の配線
にはコンタクトホールと同じｒＡ４さの凹部が生ずる。
このため配線上面を平坦化させるために絶縁層を塗着す
“る必要があった。また、上記血ＳＪ を二あたυ、配
線の間隙部や、凹部のＣ呆１５１１ｆ二倣小空洞や有機
溶媒の残留を生じ、配線や４ヌ（的特性の劣化を生じや
すい欠点がある。
“る必要があった。また、上記血ＳＪ を二あたυ、配
線の間隙部や、凹部のＣ呆１５１１ｆ二倣小空洞や有機
溶媒の残留を生じ、配線や４ヌ（的特性の劣化を生じや
すい欠点がある。
次（二は、１μｍ厚さの配線を形成するため（二は少く
とも１μｍ厚さのフォトレジスト層を用いないとリフト
オフができないので、配澗婢幅（第２図（二示すＷ）は
４μｎ１以下の微細化が困難である人点かある。
とも１μｍ厚さのフォトレジスト層を用いないとリフト
オフができないので、配澗婢幅（第２図（二示すＷ）は
４μｎ１以下の微細化が困難である人点かある。
この発明は叙上の従来の半導体装ｉ〜二、およびその製
造方法の欠点にΦにみてなされたもので、溝埋込配線構
造の半導体素子の底面を＋用、化と微＋）’ＩＩＩ化を
はかることを目的とする。
造方法の欠点にΦにみてなされたもので、溝埋込配線構
造の半導体素子の底面を＋用、化と微＋）’ＩＩＩ化を
はかることを目的とする。
この発明は′電気絶縁層の配線溝中のコンタクトホール
に配線層よシも篩融点の金鵜ノーを充填し、これに積層
して配線層を配線溝中（＝形成し表面が平坦に形成され
た半導体装置であυ、また、配線溝中のコンタクトホー
ル（二高融点の金属層を形成するの（二基板の半導体に
よる還元法によって減圧Ｃｖ１）形成し、コンタクトホ
ール底（−露出した半導体面にのみ金属層を析出形成さ
せて配線溝底を平坦となし、ついで配線層となる金属層
を全面（−減圧ＣＶｌ）形成したのち融解させて平坦化
し、さらに配＃溝上Ａ１゛４−までエツチングを施して
配線溝内に配掘層を残すよう（二した半導体装置の製造
方法である。
に配線層よシも篩融点の金鵜ノーを充填し、これに積層
して配線層を配線溝中（＝形成し表面が平坦に形成され
た半導体装置であυ、また、配線溝中のコンタクトホー
ル（二高融点の金属層を形成するの（二基板の半導体に
よる還元法によって減圧Ｃｖ１）形成し、コンタクトホ
ール底（−露出した半導体面にのみ金属層を析出形成さ
せて配線溝底を平坦となし、ついで配線層となる金属層
を全面（−減圧ＣＶｌ）形成したのち融解させて平坦化
し、さらに配＃溝上Ａ１゛４−までエツチングを施して
配線溝内に配掘層を残すよう（二した半導体装置の製造
方法である。
次にこの発明を１実施例（二つき図面を参照し製造工程
（二よって詳述する。この実施例では配線層−に純アル
ミニウムを、筺だ、コンタクトホールな充填する高融点
金−（ニタングステンを用いた例示をするが、前者（二
Ａｌ−８ｉを、また後者）二Ｔｉを用いても好適した。
（二よって詳述する。この実施例では配線層−に純アル
ミニウムを、筺だ、コンタクトホールな充填する高融点
金−（ニタングステンを用いた例示をするが、前者（二
Ａｌ−８ｉを、また後者）二Ｔｉを用いても好適した。
なお、叙上（＝限定されることなく金属層を選定しでよ
いことはい９までもない。
いことはい９までもない。
まず、常圧のＣＶＤ法（二よってシリコン基板（Ｉ）（
二通常の５ｉ０２層（２）を４００’Ｏ１二で４０分間
成長させて１．５μｍ厚（＝形成したのち、通常の７オ
トリングシフイ法によるバターニングと、ＲＩ Ｅ法と
の繰返しく−よってコンタクトホール（１１）と目己崗
ｍａａを形Ｊ祝した。上記ＲＩＥはガス流量をＣＦ４
’ ■２ ＝ ２０ ： １０（Ｂｅａｍ） 、出力は
３５０ Ｗ 、エツチング速度を４００１／ｍ１ｎｔニ
して施した（第３図）。
二通常の５ｉ０２層（２）を４００’Ｏ１二で４０分間
成長させて１．５μｍ厚（＝形成したのち、通常の７オ
トリングシフイ法によるバターニングと、ＲＩ Ｅ法と
の繰返しく−よってコンタクトホール（１１）と目己崗
ｍａａを形Ｊ祝した。上記ＲＩＥはガス流量をＣＦ４
’ ■２ ＝ ２０ ： １０（Ｂｅａｍ） 、出力は
３５０ Ｗ 、エツチング速度を４００１／ｍ１ｎｔニ
して施した（第３図）。
次に、アルゴンイオン衝撃を、−例の衝撃条件としてア
ルゴンの流量２５ｓｃｆ１１．圧力５．ｏＰａｗ出力６
００Ｗにて４分間（二設定して施しコンタクトポール上
のナチュラル５ｔ０２を除去し、アルゴン亦囲気の減圧
ＣＶＤ装置に容れる。こζでシリコン還元法を利用した
減圧ＣＶＤ法によりタンゲスアンをその生成にはＷＪ”
ａをアルゴンカスのキャリヤで尋人し、２．６７ Ｘ
１０８Ｐａ 、 ４５０ ’Ｏｌ二でコンタクトホー
ル郁に選択的に形成された一例の０．５μｍ厚のタング
ステンｊ＠ ｕ３１をイ拝る。つづいて楓圧ＣＶａ＝−
二て縄アルミニウムを半導体基板の上面全面に１．０８
ｍの層厚（二形成する（第４図ン。この純アルミニウム
層１１七の形成（二はＡｌ（ＣｋＩｓ ０Ｈ（ＣＨ３
） （アルミニウム・Ｃ１−１３ トリメチルメタン）をアルゴンガスなキャリヤとＬ’ｔ
、２．６７ Ｘ １１３’Ｐａ 、 １００（３ｆ−て
施した。ついで誠ハニＣＶＤ装置Ｈ内をアルコ゛ンガス
で）６満し６７０”０にＪｔ４− （ｒ＝させてアルミ
ニウム／％１（【４Ｊを融水し、表面の平坦なアルミニ
ウム層（１４’）に形成する（Ｎ！５図）。このアルミ
ニウム層（１４’） Ｉｔよ１０分間放置したのち、約
１時間かけて徐玲を施した。最後にアルミニウムＩＣａ
Ｑ、４’） 欠体槓比でＪＬｄ’０．＞ ： ＣＨｓ
ＣＯＵＨ： ｉ（、ＮＯ３’）（２０を５０ ： １０
： ２ ： ３ ニ配合し、３０ ’Ｃ１（７） −
７＃ミニラムエツチング液でエツチングし、配線用溝か
しはみ出しているアルミニウム層をエツチング除去した
のち、水洗、乾腺を施し配線層厚１．０μｍのきわめて
平坦な有加込みアルミニウム配線層（１４つ形成が達成
された。壕だ同時（二、コンタクトホールについてはこ
こに埋込み形成されたタングステンｊ曽（１ｊ）をプ「
してアルミニウム配線層（■４＃）が接続し前記鍔埋込
みアルミニウム層０４“）とは離隔して形成された状態
で（，１られる（第６図）。
ルゴンの流量２５ｓｃｆ１１．圧力５．ｏＰａｗ出力６
００Ｗにて４分間（二設定して施しコンタクトポール上
のナチュラル５ｔ０２を除去し、アルゴン亦囲気の減圧
ＣＶＤ装置に容れる。こζでシリコン還元法を利用した
減圧ＣＶＤ法によりタンゲスアンをその生成にはＷＪ”
ａをアルゴンカスのキャリヤで尋人し、２．６７ Ｘ
１０８Ｐａ 、 ４５０ ’Ｏｌ二でコンタクトホー
ル郁に選択的に形成された一例の０．５μｍ厚のタング
ステンｊ＠ ｕ３１をイ拝る。つづいて楓圧ＣＶａ＝−
二て縄アルミニウムを半導体基板の上面全面に１．０８
ｍの層厚（二形成する（第４図ン。この純アルミニウム
層１１七の形成（二はＡｌ（ＣｋＩｓ ０Ｈ（ＣＨ３
） （アルミニウム・Ｃ１−１３ トリメチルメタン）をアルゴンガスなキャリヤとＬ’ｔ
、２．６７ Ｘ １１３’Ｐａ 、 １００（３ｆ−て
施した。ついで誠ハニＣＶＤ装置Ｈ内をアルコ゛ンガス
で）６満し６７０”０にＪｔ４− （ｒ＝させてアルミ
ニウム／％１（【４Ｊを融水し、表面の平坦なアルミニ
ウム層（１４’）に形成する（Ｎ！５図）。このアルミ
ニウム層（１４’） Ｉｔよ１０分間放置したのち、約
１時間かけて徐玲を施した。最後にアルミニウムＩＣａ
Ｑ、４’） 欠体槓比でＪＬｄ’０．＞ ： ＣＨｓ
ＣＯＵＨ： ｉ（、ＮＯ３’）（２０を５０ ： １０
： ２ ： ３ ニ配合し、３０ ’Ｃ１（７） −
７＃ミニラムエツチング液でエツチングし、配線用溝か
しはみ出しているアルミニウム層をエツチング除去した
のち、水洗、乾腺を施し配線層厚１．０μｍのきわめて
平坦な有加込みアルミニウム配線層（１４つ形成が達成
された。壕だ同時（二、コンタクトホールについてはこ
こに埋込み形成されたタングステンｊ曽（１ｊ）をプ「
してアルミニウム配線層（■４＃）が接続し前記鍔埋込
みアルミニウム層０４“）とは離隔して形成された状態
で（，１られる（第６図）。
なお、この釦明はコンタクトホール６二充填スる余端は
タングステン（＝限らず配線層よりも高融点の金属（合
金を含む）であれば適合することはいうまでもない。さ
ら（二配線１１もアルミニウム・（−眠らず、Ｎｉ、Ｃ
ｕ、Ｓｎ等でもよい。
タングステン（＝限らず配線層よりも高融点の金属（合
金を含む）であれば適合することはいうまでもない。さ
ら（二配線１１もアルミニウム・（−眠らず、Ｎｉ、Ｃ
ｕ、Ｓｎ等でもよい。
この発明イニよれば、ＣＶＪ）法（二よりコンタクトホ
ール部に高融点金属を選択成長させて充填させてのち、
これよりも融点の低い誼属を成長板抜さゼこの融点の低
い金夙の会を１諌解させて衣間平坦化をはかるので、従
来のリフトオフ法よりも１４；＋−ｂた魯埋込み配線が
得られた。本発明が従来り方法（二比しすぐオした点を
めげる。
ール部に高融点金属を選択成長させて充填させてのち、
これよりも融点の低い誼属を成長板抜さゼこの融点の低
い金夙の会を１諌解させて衣間平坦化をはかるので、従
来のリフトオフ法よりも１４；＋−ｂた魯埋込み配線が
得られた。本発明が従来り方法（二比しすぐオした点を
めげる。
（１） コンタクトホール部上部の配線口ｆ′ｉｌｌ
や、リフトオフ法による配線上部の５ｊＯｚｌｌ！ａと
の間１抑がへ在せず、平坦性（１優れるので、配線の微
細化と多層化が容易である。
や、リフトオフ法による配線上部の５ｊＯｚｌｌ！ａと
の間１抑がへ在せず、平坦性（１優れるので、配線の微
細化と多層化が容易である。
（２） 紙上（二よシＯＣ［） （ｉｇ 、有機絶縁
膜を形）與りる必要がないので、前記四部や間隙の深部
（−倣小空洞や有機溶媒の残りを生ずるａｆ能性がない
。
膜を形）與りる必要がないので、前記四部や間隙の深部
（−倣小空洞や有機溶媒の残りを生ずるａｆ能性がない
。
（３）融解（二よシ平坦化をはかるため、コンタクトホ
ール（二よる配、腺の段切れを生ずることがなく、自己
腺の厚さをン辱くできる。
ール（二よる配、腺の段切れを生ずることがなく、自己
腺の厚さをン辱くできる。
（４）リフトオフ法に見られるような製造工程での１１
己腺１１１ｉ、ｌを用月ｂ１ｊする要素がなく自己７謔
の微２祠月化が可能である。
己腺１１１ｉ、ｌを用月ｂ１ｊする要素がなく自己７謔
の微２祠月化が可能である。
（Ｊｌ 配）み金屑１１−は一旦融解し徐冷している
ので、物理的（二安定であるとともに軟質（１得られる
。また、シンターリングを別工程で行なう必要がない。
ので、物理的（二安定であるとともに軟質（１得られる
。また、シンターリングを別工程で行なう必要がない。
弔１図および第２凶は従来のリフトオフ法を説明−する
ため、これを工４呈順に示１いずれも断１ｆｌｊＩＡ。 第３図ないし弔６図Ｖよこのプｂ明（二かかる１笑施例
の中導体装置をその製造工程によ勺成明するいずれも断
面図である。 １ 半導体基板 ２ ４ Ａ 杷に＆ ］Ｍ （Ｓ
１Ｏ７７１）１１ コンタクトホール ｊ２・ 自己鍵 ａダニ３
充填金属層（タングステン増）１４
配線層（アルミニウム層）１４’ 融
解されたアルミニウム層１４＃溝埋込みアルミニウム層 １４＃ アルミニウム自己１１ｊＡ Ｉ曽代
理人 弁理士 井 上 −男 第 １ 図 第 ２ 図 →Ｗト 第 ３ 図 第４図 ／ｊ 第 ５ 図 ／−ｆｆｉ 第６図 ２０２−
ため、これを工４呈順に示１いずれも断１ｆｌｊＩＡ。 第３図ないし弔６図Ｖよこのプｂ明（二かかる１笑施例
の中導体装置をその製造工程によ勺成明するいずれも断
面図である。 １ 半導体基板 ２ ４ Ａ 杷に＆ ］Ｍ （Ｓ
１Ｏ７７１）１１ コンタクトホール ｊ２・ 自己鍵 ａダニ３
充填金属層（タングステン増）１４
配線層（アルミニウム層）１４’ 融
解されたアルミニウム層１４＃溝埋込みアルミニウム層 １４＃ アルミニウム自己１１ｊＡ Ｉ曽代
理人 弁理士 井 上 −男 第 １ 図 第 ２ 図 →Ｗト 第 ３ 図 第４図 ／ｊ 第 ５ 図 ／−ｆｆｉ 第６図 ２０２−
Claims (2)
- （１） 半導体基板の′也極狽域が基板上ｌｌ１ｊ（
二設けられた″電気絶縁層の開孔で配皓ＪｖＪ（二よっ
て導出される半導体装置（二おいて、電気絶縁層に設け
られた配線溝と、前Ｅｉじ配線＃円の一部（二形成され
たコンタクトホールと、前Ｕ己コンタクトホール（二充
電され配廚膚よシも高融点の受填金属層と、前も己金１
？４ ｆ！ を二）ｌ責ｊ輪し感内４二充誹具された自
じ線ｊ−とを真南したことを特徴とする半導体装置。 - （２）半導体基板上の電気絶縁層（二配置−溝とこの溝
中（二重極領域のコンタクトホールな形成したのち、コ
ンタクトホール部に配線金属層よシも高融点の輩属化合
・吻を基板の半導体（二よる還元法によってｅＶＤ形成
し、ついでＣＶＤにて配線金属層となる金属層を全曲（
＝形成したのち、この金民旭１をｌ？Ｉ！ｌＩ解させて
平坦な上面となし、次に配煉尚の上端まで前記金属層に
エツチングを施し配線金属層を残すことを特徴とする半
導体装置の、ツソ）貴方１去、。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15465282A JPS5944844A (ja) | 1982-09-07 | 1982-09-07 | 半導体装置とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15465282A JPS5944844A (ja) | 1982-09-07 | 1982-09-07 | 半導体装置とその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5944844A true JPS5944844A (ja) | 1984-03-13 |
Family
ID=15588912
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15465282A Pending JPS5944844A (ja) | 1982-09-07 | 1982-09-07 | 半導体装置とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5944844A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61212042A (ja) * | 1985-03-15 | 1986-09-20 | Yokogawa Hewlett Packard Ltd | 半導体素子製造方法 |
| JPS6214424A (ja) * | 1985-07-11 | 1987-01-23 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS63155647A (ja) * | 1986-12-18 | 1988-06-28 | Sanyo Electric Co Ltd | 多層配線の形成方法 |
| JPS63155646A (ja) * | 1986-12-18 | 1988-06-28 | Sanyo Electric Co Ltd | 多層配線の形成方法 |
| JPS63271958A (ja) * | 1987-04-28 | 1988-11-09 | Matsushita Electric Ind Co Ltd | 多層配線形成方法 |
| JPS6465798A (en) * | 1987-09-04 | 1989-03-13 | Mirai Bill Kenkyu Kaihatsu Kk | Lighting controller |
| JPH0291943A (ja) * | 1988-09-29 | 1990-03-30 | Sony Corp | 多層配線法 |
-
1982
- 1982-09-07 JP JP15465282A patent/JPS5944844A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61212042A (ja) * | 1985-03-15 | 1986-09-20 | Yokogawa Hewlett Packard Ltd | 半導体素子製造方法 |
| JPS6214424A (ja) * | 1985-07-11 | 1987-01-23 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS63155647A (ja) * | 1986-12-18 | 1988-06-28 | Sanyo Electric Co Ltd | 多層配線の形成方法 |
| JPS63155646A (ja) * | 1986-12-18 | 1988-06-28 | Sanyo Electric Co Ltd | 多層配線の形成方法 |
| JPS63271958A (ja) * | 1987-04-28 | 1988-11-09 | Matsushita Electric Ind Co Ltd | 多層配線形成方法 |
| JPS6465798A (en) * | 1987-09-04 | 1989-03-13 | Mirai Bill Kenkyu Kaihatsu Kk | Lighting controller |
| JPH0291943A (ja) * | 1988-09-29 | 1990-03-30 | Sony Corp | 多層配線法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5943545A (ja) | 半導体集積回路装置 | |
| JPH07505982A (ja) | 深い導電性フィードスルーの形成方法，および該方法に従って形成されたフィードスルーを含む配線層 | |
| JPS59220952A (ja) | 半導体装置の製造方法 | |
| JPS5944844A (ja) | 半導体装置とその製造方法 | |
| JPS60117664A (ja) | バイポ−ラ半導体装置 | |
| JP2616130B2 (ja) | 超伝導素子の製造方法 | |
| JPH0620102B2 (ja) | 半導体装置及びその製造方法 | |
| JPH02275663A (ja) | 半導体装置およびその製造方法 | |
| TW200306641A (en) | Semiconductor device and manufacturing method for the same | |
| JPS6098654A (ja) | 半導体装置の製造方法 | |
| JPS63271958A (ja) | 多層配線形成方法 | |
| JP2000252422A (ja) | 半導体装置及びその製造方法 | |
| TW200425506A (en) | Semiconductor device and method of producing same | |
| JP3209209B2 (ja) | 容量コンタクトホールを有する半導体装置の製造方法 | |
| JPS62118539A (ja) | 多層配線の形成方法 | |
| JPH0856024A (ja) | 集積回路の製造方法 | |
| JP2961805B2 (ja) | 超伝導素子およびその製造方法 | |
| JPH079985B2 (ja) | 電荷結合デバイスの電極形成方法 | |
| JPS60144961A (ja) | 半導体集積回路 | |
| JP2973461B2 (ja) | 超伝導素子およびその製造方法 | |
| JPH02214160A (ja) | 半導体素子 | |
| JPH02113566A (ja) | 半導体集積回路 | |
| JPH0415925A (ja) | 半導体装置の製造方法 | |
| JPS6215868A (ja) | 集積回路用コンタクトの製造方法 | |
| JPH0936222A (ja) | 半導体装置及びその製造方法 |