JPH0291943A - 多層配線法 - Google Patents
多層配線法Info
- Publication number
- JPH0291943A JPH0291943A JP24558788A JP24558788A JPH0291943A JP H0291943 A JPH0291943 A JP H0291943A JP 24558788 A JP24558788 A JP 24558788A JP 24558788 A JP24558788 A JP 24558788A JP H0291943 A JPH0291943 A JP H0291943A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- conductive material
- groove
- connection
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004020 conductor Substances 0.000 claims abstract description 44
- 238000000034 method Methods 0.000 claims abstract description 19
- 239000000463 material Substances 0.000 abstract description 14
- 239000000758 substrate Substances 0.000 abstract description 9
- 239000004065 semiconductor Substances 0.000 abstract description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 2
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 239000000377 silicon dioxide Substances 0.000 abstract 1
- 235000012239 silicon dioxide Nutrition 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 33
- 239000010408 film Substances 0.000 description 22
- 238000005530 etching Methods 0.000 description 9
- 238000009792 diffusion process Methods 0.000 description 7
- 239000011229 interlayer Substances 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000018109 developmental process Effects 0.000 description 2
- 230000007261 regionalization Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、多層配線法に関する。本発明は例えば、半導
体装置(超LSIその他)製造時に、素子間配線を行う
場合や、その他の多層配線を行う場合に好適に利用でき
るものである。
体装置(超LSIその他)製造時に、素子間配線を行う
場合や、その他の多層配線を行う場合に好適に利用でき
るものである。
(発明の概要〕
本発明の多層配線法は、絶縁膜に配線用溝とこの配線用
溝に連続する接続用開口孔を形成し、この接続用開口孔
に第1の導電材料を選択的に埋め込み、次いで前記配線
用溝に第2の導電材料を埋め込むことによって、溝と開
口孔との位置合わせを容易にし、微細な加工をも容易か
つ高精度で行えるようにしたものである。
溝に連続する接続用開口孔を形成し、この接続用開口孔
に第1の導電材料を選択的に埋め込み、次いで前記配線
用溝に第2の導電材料を埋め込むことによって、溝と開
口孔との位置合わせを容易にし、微細な加工をも容易か
つ高精度で行えるようにしたものである。
半導体装置製造等の分野において、所望の接続をとるた
めに配線形成を行うことは必須である。
めに配線形成を行うことは必須である。
従来技術において、例えば超LSI製造においてトラン
ジスタなどの′基本素子間の配線を形成する際には、基
本素子の電極をおおって層間絶縁膜を被覆後、該基本素
子の電極に相当する部分の上にコンタクトを開孔し、そ
の上にAβなどの金属薄膜をスパッター薫着し、更にこ
の薄膜を適切な配線パターンに加工(エツチング)して
素子間の結線を行っていた。
ジスタなどの′基本素子間の配線を形成する際には、基
本素子の電極をおおって層間絶縁膜を被覆後、該基本素
子の電極に相当する部分の上にコンタクトを開孔し、そ
の上にAβなどの金属薄膜をスパッター薫着し、更にこ
の薄膜を適切な配線パターンに加工(エツチング)して
素子間の結線を行っていた。
第1O図は、このような従来技術の一例を模式的に示す
ものである。第10図中、aはシリコン等の基板、bは
5iQ2等から成る絶縁膜である。
ものである。第10図中、aはシリコン等の基板、bは
5iQ2等から成る絶縁膜である。
第10図<a>に示すように配線電極を形成するための
A1等の導電材Cを該絶縁膜す上に形成する。次いで導
電材Cをパターニングして、第10図(b)に示すよう
に電極CI、C2を形成する。
A1等の導電材Cを該絶縁膜す上に形成する。次いで導
電材Cをパターニングして、第10図(b)に示すよう
に電極CI、C2を形成する。
電極cl、c2は、図の他の断面において所定の素子電
極部と接続して、配線電極を構成するようになっている
。次に第10図(c’)の如く該電極C1,C2上に層
間絶縁膜dを形成し、更に該層間絶縁膜dの電極CI、
C2に該当する部分を開孔してコンタクトホールeを設
け、第1O図(d)の構造とする。その上に該コンタク
トホールeをおおって、APなどの金属厚膜をスパッタ
等することにより第2の導電材層f (第2層A/)を
形成するとともに、同時にコンタクトホールeを該第2
の導電材層fにより埋め込んで、第10図(e)の構造
を得る。その後この第2の導電材層fを適宜パターニン
グすることにより、所望の接続を達成できる。
極部と接続して、配線電極を構成するようになっている
。次に第10図(c’)の如く該電極C1,C2上に層
間絶縁膜dを形成し、更に該層間絶縁膜dの電極CI、
C2に該当する部分を開孔してコンタクトホールeを設
け、第1O図(d)の構造とする。その上に該コンタク
トホールeをおおって、APなどの金属厚膜をスパッタ
等することにより第2の導電材層f (第2層A/)を
形成するとともに、同時にコンタクトホールeを該第2
の導電材層fにより埋め込んで、第10図(e)の構造
を得る。その後この第2の導電材層fを適宜パターニン
グすることにより、所望の接続を達成できる。
〔発明が解決しようとする問題点〕
近年、半導体装置の分野においては、−層の高集積化・
微細化が進んでいる。例えば、近年の超LSIの高集積
化に伴い、基本素子及び配線の寸法は微細化の一途を辿
っており、当然コンタクトホールの寸法も微細化してい
る。このため上記したような配線技術では、従来のスパ
ッタ蒸着法を用いた場合など、アルミニウム等の金属薄
膜(第10図(e)の符号fで例示するもの)がコンタ
クトホール(同、符号Cで例示)の底部に殆ど堆積しな
くなることがある。このときには、素子電極と配線層と
の間の接続がとれなくなる。
微細化が進んでいる。例えば、近年の超LSIの高集積
化に伴い、基本素子及び配線の寸法は微細化の一途を辿
っており、当然コンタクトホールの寸法も微細化してい
る。このため上記したような配線技術では、従来のスパ
ッタ蒸着法を用いた場合など、アルミニウム等の金属薄
膜(第10図(e)の符号fで例示するもの)がコンタ
クトホール(同、符号Cで例示)の底部に殆ど堆積しな
くなることがある。このときには、素子電極と配線層と
の間の接続がとれなくなる。
そこで最近では、スパッタ蒸着法に替わり、タングステ
ンWなどの金属を選択CVD法でコンタクトホール中に
埋め込む方法が採用されはじめている。これは第11図
に略示して例示するように、Sto、等の層間絶縁膜d
にコンタクトホールeを形成しく第11図(a))、こ
のコンタクトホールe内をWなどの導電材gでうめこむ
ものである(第11図(b))。
ンWなどの金属を選択CVD法でコンタクトホール中に
埋め込む方法が採用されはじめている。これは第11図
に略示して例示するように、Sto、等の層間絶縁膜d
にコンタクトホールeを形成しく第11図(a))、こ
のコンタクトホールe内をWなどの導電材gでうめこむ
ものである(第11図(b))。
このようなWの選択CVD法については、プレスジャー
ナル刊[月刊Sem1conductor World
l 1987年10月、88〜93頁、同65〜70
頁特に68頁に記載がある。また、特開昭60−115
245号に開示がある。
ナル刊[月刊Sem1conductor World
l 1987年10月、88〜93頁、同65〜70
頁特に68頁に記載がある。また、特開昭60−115
245号に開示がある。
かかる技術は条件を適切に設定することによって、コン
タクトホールe内に充分に導電材gを埋め込むことがで
きるので有利ではあるが、コンタクトホールeを第10
図に示したように対応する電極ci、c2上に精度良(
形成しなければならないという事情は変わらない。よっ
て、コンタクトホールeを電極C1,C2に対し重ね合
わせ精度良く形成する必要があるが、これは必ずしも容
易ではなく、特に微細化により精度のマージンが小さく
なっている場合、厳しいものである。更に、コンタクト
ホールeは接続を充分にとるため、該ホールeの平面形
状はほぼ矩形に近い形状にすることが望ましいが、これ
も必ずしも容易ではなく、従来技術にあってはコンタク
トホールeの形状が丸くなって、接続が充分にとれない
こともあった。
タクトホールe内に充分に導電材gを埋め込むことがで
きるので有利ではあるが、コンタクトホールeを第10
図に示したように対応する電極ci、c2上に精度良(
形成しなければならないという事情は変わらない。よっ
て、コンタクトホールeを電極C1,C2に対し重ね合
わせ精度良く形成する必要があるが、これは必ずしも容
易ではなく、特に微細化により精度のマージンが小さく
なっている場合、厳しいものである。更に、コンタクト
ホールeは接続を充分にとるため、該ホールeの平面形
状はほぼ矩形に近い形状にすることが望ましいが、これ
も必ずしも容易ではなく、従来技術にあってはコンタク
トホールeの形状が丸くなって、接続が充分にとれない
こともあった。
またコンタクトホールとの微細化だけでなく、配線の微
細化も進行している。しかも一般に、配線材料に用いる
金属材料の加工(エツチング)は他の絶縁膜やポリシリ
コンなどの薄膜などに比較して難しい。よって、第10
図(e)に示した第2の導電材r (第2層のAff)
の加工などは必ずしも容易ではなく、この問題は、第1
1図(b)に示すWなどの導電材を埋め込む場合につい
ても同様である。
細化も進行している。しかも一般に、配線材料に用いる
金属材料の加工(エツチング)は他の絶縁膜やポリシリ
コンなどの薄膜などに比較して難しい。よって、第10
図(e)に示した第2の導電材r (第2層のAff)
の加工などは必ずしも容易ではなく、この問題は、第1
1図(b)に示すWなどの導電材を埋め込む場合につい
ても同様である。
更に、形成された第1N配線パターンに更に第2層目の
配線を形成する場合、第1層目の配線の膜厚と同程度の
段差が残存し、このような凹凸のある表面に微細な第2
層目配線を形成することは、−層困難さを増す。
配線を形成する場合、第1層目の配線の膜厚と同程度の
段差が残存し、このような凹凸のある表面に微細な第2
層目配線を形成することは、−層困難さを増す。
本発明は、上記のような従来技術の諸問題点を解決して
、位置精度良くコンタクトホールを形成でき、かつ該コ
ンタクトホールによる接続が充分にとれ、また導電材料
を埋め込む場合の該導電材料の加工を容易にすることが
できる多層配線技44iを提供せんとするものである。
、位置精度良くコンタクトホールを形成でき、かつ該コ
ンタクトホールによる接続が充分にとれ、また導電材料
を埋め込む場合の該導電材料の加工を容易にすることが
できる多層配線技44iを提供せんとするものである。
上記した問題点を解決すべく、本発明の多層配線法にお
いては、絶縁膜に配線用溝とこの配線用溝に連続する接
続用開口孔を形成し、該接続用開口孔に第1の導電材料
を選択的に埋め込み、次いで前記配線用溝に第2の導電
材料を埋め込む技術的手段を採る。
いては、絶縁膜に配線用溝とこの配線用溝に連続する接
続用開口孔を形成し、該接続用開口孔に第1の導電材料
を選択的に埋め込み、次いで前記配線用溝に第2の導電
材料を埋め込む技術的手段を採る。
本発明の構成について、後記詳述する本発明の一実施例
を示す第1図〜第9図を参照して略述すると、次のとお
りである。各図の(A)は上面図、(B)は各(A)図
のX線断面斜視図に対応する図である。
を示す第1図〜第9図を参照して略述すると、次のとお
りである。各図の(A)は上面図、(B)は各(A)図
のX線断面斜視図に対応する図である。
本発明においては、例えば第1図に示すように基板1等
の上に形成したSiO□等の絶縁膜2に、第2図に例示
するように配線用溝3を形成する。
の上に形成したSiO□等の絶縁膜2に、第2図に例示
するように配線用溝3を形成する。
第1図中、11は基板1のn“拡散層であり、図示例で
はこの拡散層L1と接続をとるように配線を形成するも
のである。次いで、上記接続用溝3に連続する接続用開
口孔4を形成して、例えば第4図、第5図に示すような
構造を得る。得られた接続用開口孔4に、第1の導電材
料5を埋め込み、第6図例示のようにし、次いで上記接
続用溝3に第2の導電材料6を埋め込む(第7図の例示
参照)。
はこの拡散層L1と接続をとるように配線を形成するも
のである。次いで、上記接続用溝3に連続する接続用開
口孔4を形成して、例えば第4図、第5図に示すような
構造を得る。得られた接続用開口孔4に、第1の導電材
料5を埋め込み、第6図例示のようにし、次いで上記接
続用溝3に第2の導電材料6を埋め込む(第7図の例示
参照)。
図示例では、更にレジストを用い(第8図)、第2の導
電材料の内の不要な部分を除去して、第9図の構造を得
ている。
電材料の内の不要な部分を除去して、第9図の構造を得
ている。
本発明によれば、コンタクトホールは、配線用溝3に連
続する接続用開口孔4として形成するので、開口孔4形
成時の余裕を大きくとることができ、接続用としての精
度を上げることができる。
続する接続用開口孔4として形成するので、開口孔4形
成時の余裕を大きくとることができ、接続用としての精
度を上げることができる。
例えば、図示例の如く、接続すべきn゛拡散層ll上に
配線用溝3を形成しく第2図(A)参照)、該配線用溝
3の長手方向に直交するような形でレジスト層72を形
成することによって(第3図(A)(B)参照)、接続
すべき電極であるn°拡散層11上に精度良く開口孔4
が形成されるようにできる(第4図、第5図、特に第4
図(A)参照)。またこのようにすると、接続用開口孔
4の2次元的形状はほぼ矩形となり、従来は露光現像時
の光の回折等により円形化していた場合と比較して、よ
り広い接続面積を確保できる。また、第11図に示した
従来例の如くコンタクトホールを選択的に埋めた後に配
線用溝を形成して導電材を形成する場合は、コンタクト
ホールの位置上に正確に溝を形成しなければならないの
で、位置合わせの精度を充分に高(しないと良好な接続
はできなかった。しかし本発明の方法であると、該従来
技術と異なり、予め配線溝3を形成してから、これと連
続する開口孔4を形成するので、配線用溝3と開口孔4
とがずれることなく、セルファラインで配線用溝3と接
続用開口孔4とを位置合わせできることになる。
配線用溝3を形成しく第2図(A)参照)、該配線用溝
3の長手方向に直交するような形でレジスト層72を形
成することによって(第3図(A)(B)参照)、接続
すべき電極であるn°拡散層11上に精度良く開口孔4
が形成されるようにできる(第4図、第5図、特に第4
図(A)参照)。またこのようにすると、接続用開口孔
4の2次元的形状はほぼ矩形となり、従来は露光現像時
の光の回折等により円形化していた場合と比較して、よ
り広い接続面積を確保できる。また、第11図に示した
従来例の如くコンタクトホールを選択的に埋めた後に配
線用溝を形成して導電材を形成する場合は、コンタクト
ホールの位置上に正確に溝を形成しなければならないの
で、位置合わせの精度を充分に高(しないと良好な接続
はできなかった。しかし本発明の方法であると、該従来
技術と異なり、予め配線溝3を形成してから、これと連
続する開口孔4を形成するので、配線用溝3と開口孔4
とがずれることなく、セルファラインで配線用溝3と接
続用開口孔4とを位置合わせできることになる。
また、配線の大部分を配線用溝3内に埋め込むようにで
き、配線形成後に残る段差を小さいものにできる。よっ
て、その後の工程に有利である。
き、配線形成後に残る段差を小さいものにできる。よっ
て、その後の工程に有利である。
また、エツチング等による加工も、加工すべき膜厚を小
さくできる結果、容易に行うことができるように構成で
きる。
さくできる結果、容易に行うことができるように構成で
きる。
以下本発明の一実施例について、第1図〜第9図を参照
して説明する。この実施例は、本発明を超LSI製造時
の、トランジスタなどの素子の配線方法に適用したもの
である。
して説明する。この実施例は、本発明を超LSI製造時
の、トランジスタなどの素子の配線方法に適用したもの
である。
具体的には、第1図に示すように、sB5仮lのn゛拡
散領域11を電極として、この電極からの接続をとる配
線形成に、本発明を適用した。
散領域11を電極として、この電極からの接続をとる配
線形成に、本発明を適用した。
第1図の状態では、該n゛抗IB!領域11を含むトラ
ンジスタなどの基本構成素子がすでに形成されており、
その上に本例において層間絶縁膜をなす絶縁膜2が充分
な膜厚で堆積しである。絶縁膜は、本例では層間絶縁膜
等として使用できるものであれば任意の材料で形成して
よく、例えばSiO□や、PSG、あるいはその他の不
純物含有ガラスを用いることができる。本例では5in
2を用いた。なお第1図(A)は平面図即ち製造過程に
おける半導体装置を真上から見た図であり、第1図(B
)はそのX線断面斜視図即ち第1図(A)を同図中のX
を含むSi基板面上に垂直な断面で割ったものを斜めに
上方から見た図である。
ンジスタなどの基本構成素子がすでに形成されており、
その上に本例において層間絶縁膜をなす絶縁膜2が充分
な膜厚で堆積しである。絶縁膜は、本例では層間絶縁膜
等として使用できるものであれば任意の材料で形成して
よく、例えばSiO□や、PSG、あるいはその他の不
純物含有ガラスを用いることができる。本例では5in
2を用いた。なお第1図(A)は平面図即ち製造過程に
おける半導体装置を真上から見た図であり、第1図(B
)はそのX線断面斜視図即ち第1図(A)を同図中のX
を含むSi基板面上に垂直な断面で割ったものを斜めに
上方から見た図である。
第1図の状態から、その絶縁膜2に、配線用溝3と、こ
れに連続する接続用間口孔4とを形成するが、本例では
これを以下の手順で行った。
れに連続する接続用間口孔4とを形成するが、本例では
これを以下の手順で行った。
まず第1図の状態で、絶縁膜2上の全面にレジスト71
゛を形成する。このレジスト71゛を、第2図(A)の
示すような配線パターン形成用マスク81で第1のレジ
スト層71のパターン形成を行う。即ち、第2図(A)
において特に斜線を付して示す部分に、レジスト層71
を形成する。
゛を形成する。このレジスト71゛を、第2図(A)の
示すような配線パターン形成用マスク81で第1のレジ
スト層71のパターン形成を行う。即ち、第2図(A)
において特に斜線を付して示す部分に、レジスト層71
を形成する。
この状態で異方性エツチングを施し、絶縁膜2に配線層
の厚さ程度の深さを持つ溝を掘る。これにより第2図(
B)に明示される配線用溝3が形成される。この溝は、
第2図(A)においてレジスト層71におおわれていな
い部分で形成される。
の厚さ程度の深さを持つ溝を掘る。これにより第2図(
B)に明示される配線用溝3が形成される。この溝は、
第2図(A)においてレジスト層71におおわれていな
い部分で形成される。
なお、第2図(B)において、図の繁雑を避けるため、
n゛拡散領域11の図示は省略した。以下第8図まで各
図の(B)において同様である。
n゛拡散領域11の図示は省略した。以下第8図まで各
図の(B)において同様である。
この時、パターン形成後のレジスト層71は、溶剤不溶
性にしておく。即ち、例えば遠紫外線照射、高温ベーキ
ングなどのキユアリング等により硬化させ、レジストの
有機溶剤に溶解しないようにする。
性にしておく。即ち、例えば遠紫外線照射、高温ベーキ
ングなどのキユアリング等により硬化させ、レジストの
有機溶剤に溶解しないようにする。
次に、上記第1のレジスト層71を残したままで、更に
レジスト72゛を塗布する。これは第2のレジスト層7
2を形成するためのものである。
レジスト72゛を塗布する。これは第2のレジスト層7
2を形成するためのものである。
この場合、レジスト層71.72を形成する各レジスト
は、各々同一材料でも異なる材料でもよい。
は、各々同一材料でも異なる材料でもよい。
本例では、先にパターン形成した第1のレジスト層71
は充分硬化しているため、両者が混じり合うことはない
。
は充分硬化しているため、両者が混じり合うことはない
。
次に第3図(A)の実線で示すコンタクト形成用マスク
82で該レジスト72°を露光、現像し、パターン形成
する。このコンタクト形成用マスク82は、その抜き部
分、つまり該マスク82でおおわれない部分が第3図(
A)のように前記形成された配線用溝3と重なるととも
に該溝3の長手方向とは直交するように形成する。従っ
て、露光現像後のレジスト形成は、第3図(B)のよう
に、形成される。即ちこの第2のレジスl−5は、レジ
スト層72におおわれない部分が上記配線用溝3の長手
方向と直角になるようにパターン形成される。この結果
レジスト層71.72が層間絶縁膜上まで抜けている場
所は、先に用いた配線パターン形成用マスク81のスペ
ース部(抜き部分)とコンタクト用開口孔形成用マスク
82のスペース部が互いに交わる部分のみで、この部分
が接続用開口孔(コンタクトホール)に対応する(第3
図(B)参照)。
82で該レジスト72°を露光、現像し、パターン形成
する。このコンタクト形成用マスク82は、その抜き部
分、つまり該マスク82でおおわれない部分が第3図(
A)のように前記形成された配線用溝3と重なるととも
に該溝3の長手方向とは直交するように形成する。従っ
て、露光現像後のレジスト形成は、第3図(B)のよう
に、形成される。即ちこの第2のレジスl−5は、レジ
スト層72におおわれない部分が上記配線用溝3の長手
方向と直角になるようにパターン形成される。この結果
レジスト層71.72が層間絶縁膜上まで抜けている場
所は、先に用いた配線パターン形成用マスク81のスペ
ース部(抜き部分)とコンタクト用開口孔形成用マスク
82のスペース部が互いに交わる部分のみで、この部分
が接続用開口孔(コンタクトホール)に対応する(第3
図(B)参照)。
次に第4図(A)に示すこの2層に重ねたレジスト層7
1.72をマスクに、絶縁膜2に異方性エツチングを施
す。これにより基板1のn″拡散層11に達する接続用
開口孔4を形成する。この状態を第4図(B)に示す。
1.72をマスクに、絶縁膜2に異方性エツチングを施
す。これにより基板1のn″拡散層11に達する接続用
開口孔4を形成する。この状態を第4図(B)に示す。
特に、エツチング後の断面図形状は、・この第4図(B
)に現れている。
)に現れている。
次いで、レジスト層71及び同72を酸素プラズマ等を
用いて除去すると、第5図(八)(+3)に示す構造と
なる。図に示すように、配線用溝3と接続用開口孔4と
が連続して形成されている。
用いて除去すると、第5図(八)(+3)に示す構造と
なる。図に示すように、配線用溝3と接続用開口孔4と
が連続して形成されている。
次に第5図に示される構造に第1の導電材料5を選択的
に埋め込む。この場合の導電材料は選択的な埋め込みが
可能なものなら任意であり、例えば八1なども用いるこ
とができるが、本実施例ではWを選択的堆積法により該
接続用間口孔4中に埋め込む。本例では、WF、の置元
によるWの選択的堆積の手段を用いた。この場合、接続
用間口孔4の底にはSi基板が露出しているので、該開
口孔4中のみ該導電材料5が堆積する。なお、Wの選択
CVD法については前記した「月刊Sem1−cond
uctor World Jの記載を参考に実施するこ
とができる。埋め込み後の状態を第6図(A) (I
3)に示す。
に埋め込む。この場合の導電材料は選択的な埋め込みが
可能なものなら任意であり、例えば八1なども用いるこ
とができるが、本実施例ではWを選択的堆積法により該
接続用間口孔4中に埋め込む。本例では、WF、の置元
によるWの選択的堆積の手段を用いた。この場合、接続
用間口孔4の底にはSi基板が露出しているので、該開
口孔4中のみ該導電材料5が堆積する。なお、Wの選択
CVD法については前記した「月刊Sem1−cond
uctor World Jの記載を参考に実施するこ
とができる。埋め込み後の状態を第6図(A) (I
3)に示す。
次に第2の導電材料6により、前記配線用溝3を埋め込
む。本例ではこれを、次のようにして行った。ここでは
選択性については問わないので、導電材料6としてはW
或いはA1等その他任意のものを用いることができる。
む。本例ではこれを、次のようにして行った。ここでは
選択性については問わないので、導電材料6としてはW
或いはA1等その他任意のものを用いることができる。
当然導電材料6は府型材料5と同じでも異なってもよい
、但し本実施例では、同じくWを用いてにれを形成した
。かかる第2の導電材料6を全面的に堆積させ、先に形
成した配線用溝3を埋め込む、このときは堆積に選択性
が無いため、第7図(A)(B)、背に第7図(B)に
示すように、全面に第2の導電材料6が形成される。
、但し本実施例では、同じくWを用いてにれを形成した
。かかる第2の導電材料6を全面的に堆積させ、先に形
成した配線用溝3を埋め込む、このときは堆積に選択性
が無いため、第7図(A)(B)、背に第7図(B)に
示すように、全面に第2の導電材料6が形成される。
次に配線用溝3以外の部分に堆積した余分な導電材料を
除去するため、レジスト73゛を全面に形成後、第8図
(A)に示す如き配線パターン形成用レジストマスク8
3を形成する。このマスク83を用いて該レジスト73
゛をパターニングし、第7図CB)に示す第3のレジス
ト層73を得る。
除去するため、レジスト73゛を全面に形成後、第8図
(A)に示す如き配線パターン形成用レジストマスク8
3を形成する。このマスク83を用いて該レジスト73
゛をパターニングし、第7図CB)に示す第3のレジス
ト層73を得る。
これにより該導電材料6の異方性エツチングを行った後
、レジストJ173を除去すると、第9図(A)(B)
の構造が得られる。配線用溝3の上に出る配線部(第2
の導電材料6による)は、なるべく小さくし、次工程に
影響を与えないように小さい段差しか残らないようにす
る。
、レジストJ173を除去すると、第9図(A)(B)
の構造が得られる。配線用溝3の上に出る配線部(第2
の導電材料6による)は、なるべく小さくし、次工程に
影響を与えないように小さい段差しか残らないようにす
る。
本実施例は、上記のように、コンタクトホールをなす開
口孔4が配線用溝3によって決定される配線部分に対し
セルファライン的に形成されるため、第3図のレジスト
パターン形成の際の重ね合わせ精度のマージンはかなり
太き(とれる。また開口孔4の2次元的形状はほぼ矩形
となり、従来光の回折で円形化していた形状に比較して
、より広い接触面積を確保でき、接触が良好で信頼性の
高い装置が得られる。更に配線の大部分が配線用溝3内
に埋め込まれるため、配線形成後に残る段差は極めて小
さくでき、その後の工程に有利となる。従来異方性エツ
チングに難のあった配線材料のエツチングも、エツチン
グすべき膜厚が小さいため容易になる。
口孔4が配線用溝3によって決定される配線部分に対し
セルファライン的に形成されるため、第3図のレジスト
パターン形成の際の重ね合わせ精度のマージンはかなり
太き(とれる。また開口孔4の2次元的形状はほぼ矩形
となり、従来光の回折で円形化していた形状に比較して
、より広い接触面積を確保でき、接触が良好で信頼性の
高い装置が得られる。更に配線の大部分が配線用溝3内
に埋め込まれるため、配線形成後に残る段差は極めて小
さくでき、その後の工程に有利となる。従来異方性エツ
チングに難のあった配線材料のエツチングも、エツチン
グすべき膜厚が小さいため容易になる。
本実施例は上記詳述°したように、コンタクトホールを
なす開口孔4及び配線パターン溝3を層間膜をなす絶縁
膜2中に多層レジスト法を用いてセルファライン的に形
成し、第1の導電材料5の選択的堆積法、及び配線材料
である第2の導電材料6の非選択的堆積法によりこれを
埋め込んで電極を取り出し、配線するように構成したも
のである。
なす開口孔4及び配線パターン溝3を層間膜をなす絶縁
膜2中に多層レジスト法を用いてセルファライン的に形
成し、第1の導電材料5の選択的堆積法、及び配線材料
である第2の導電材料6の非選択的堆積法によりこれを
埋め込んで電極を取り出し、配線するように構成したも
のである。
よって本実施例によれば、
■配線パターンに対してコンタクトホール用開口孔4を
セルファライン的に形成するので、重ね合わせ精度のマ
ージンが従来より大きく取れる。
セルファライン的に形成するので、重ね合わせ精度のマ
ージンが従来より大きく取れる。
■開口孔4をほぼ矩形に近い形状で形成できるため、有
効な接触面積を広く取れる。
効な接触面積を広く取れる。
■配線材料の大部分は配線用溝3に埋め込まれ、配線パ
ターン形成後に生じる段差を充分に小さくできる。この
ため更にその上に配線を重ねて形成することが容易にな
る。即ち充分平坦化された多層配線形成法といえる。
ターン形成後に生じる段差を充分に小さくできる。この
ため更にその上に配線を重ねて形成することが容易にな
る。即ち充分平坦化された多層配線形成法といえる。
■配線材料をエツチングする膜厚を充分薄くすることが
でき、エツチングに伴う困難な問題を小さ(することが
できる。
でき、エツチングに伴う困難な問題を小さ(することが
できる。
という効果がある。
〔発明の効果〕
上述の如く、本発明によれば、位置精度良く接続用開口
孔(コンタクトホール)を形成でき、かつ該開口孔によ
る接続が充分にとれ、また導電材料を埋め込む場合の該
導電材料の加工を容易にすることができる多層配線技術
が提供できる。
孔(コンタクトホール)を形成でき、かつ該開口孔によ
る接続が充分にとれ、また導電材料を埋め込む場合の該
導電材料の加工を容易にすることができる多層配線技術
が提供できる。
第1図乃至第9図は、本発明の一実施例の工程を示すも
のであり、各図の(A)は平面図、(B)は断面斜視図
である。第10図及び第11図は、各々従来技術を示す
。 1・・・基板、2・・・絶縁膜、3・・・配線用溝、4
・・・接続用開口孔、5・・・第1の導電材料、6・・
・第2の導電材料。
のであり、各図の(A)は平面図、(B)は断面斜視図
である。第10図及び第11図は、各々従来技術を示す
。 1・・・基板、2・・・絶縁膜、3・・・配線用溝、4
・・・接続用開口孔、5・・・第1の導電材料、6・・
・第2の導電材料。
Claims (1)
- 【特許請求の範囲】 1、絶縁膜に配線用溝と前記配線用溝に連続する接続用
開口孔を形成し、 前記接続用開口孔に第1の導電材料を選択的に埋め込み
、 次いで前記配線用溝に第2の導電材料を埋め込む多層配
線法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63245587A JP2727587B2 (ja) | 1988-09-29 | 1988-09-29 | 多層配線法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63245587A JP2727587B2 (ja) | 1988-09-29 | 1988-09-29 | 多層配線法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0291943A true JPH0291943A (ja) | 1990-03-30 |
JP2727587B2 JP2727587B2 (ja) | 1998-03-11 |
Family
ID=17135950
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63245587A Expired - Lifetime JP2727587B2 (ja) | 1988-09-29 | 1988-09-29 | 多層配線法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2727587B2 (ja) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5944844A (ja) * | 1982-09-07 | 1984-03-13 | Toshiba Corp | 半導体装置とその製造方法 |
-
1988
- 1988-09-29 JP JP63245587A patent/JP2727587B2/ja not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5944844A (ja) * | 1982-09-07 | 1984-03-13 | Toshiba Corp | 半導体装置とその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2727587B2 (ja) | 1998-03-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH09153545A (ja) | 半導体装置及びその製造方法 | |
JP3520114B2 (ja) | 半導体装置の製造方法 | |
JPS63244858A (ja) | 金属配線の形成方法 | |
JPH0291943A (ja) | 多層配線法 | |
JPH0387030A (ja) | 多層配線法 | |
JPS63271958A (ja) | 多層配線形成方法 | |
JPH0969561A (ja) | 半導体装置の製造方法 | |
KR100381802B1 (ko) | 반도체 장치 | |
JPH04260328A (ja) | 半導体装置の製造方法 | |
JPH05109715A (ja) | 半導体装置の製造方法 | |
JPS6134956A (ja) | 配線層の形成方法 | |
JPH0856024A (ja) | 集積回路の製造方法 | |
JPH02151034A (ja) | 半導体装置の製造方法 | |
JPH02244617A (ja) | 半導体装置の製造方法 | |
JPH0290511A (ja) | 半導体装置 | |
KR100336553B1 (ko) | 반도체장치의다층배선형성방법 | |
JP2000077524A (ja) | パターン形成方法 | |
JPS6239027A (ja) | 半導体装置の製造方法 | |
JPS59163838A (ja) | 半導体装置の製造方法 | |
JPS60177652A (ja) | 半導体装置の製造方法 | |
JPS6226843A (ja) | 電極金属配線パタ−ンの形成方法 | |
JPH07135162A (ja) | 半導体装置の製造方法 | |
JPH04230036A (ja) | 集積回路相互接続 | |
JPH04717A (ja) | 半導体装置およびその製造方法 | |
JPS63312657A (ja) | 半導体集積回路装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071212 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081212 Year of fee payment: 11 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081212 Year of fee payment: 11 |