JPS63155647A - 多層配線の形成方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明は多層配線の形成方法、特に平坦化された多層配
線の形成方法に関する。

（ロ）従来の技術 従来の多層配線の形成方法を第２図Ａ乃至第２図Ｃを参
照して詳述する。なお斯る従来技術は特開昭６０−１４
０７３５号公報（ＨＩ　ＯＬ２１／８８）等で知られて
いる。

先ず第２図Ａに示すように、半導体基板（２１）上の酸
化膜（２２）上に所望のパターンを有するリンドープし
たポリシリコン層より成る第１の電極層（２３）を形成
し、この第１の電極層（２３）を被覆する層間絶縁膜（
２４）を付着している。

半導体基板（２１）内にはＭＯＳ）ランジスタ等の所望
の回路素子が組み込まれ、基板（２１）表面には熱酸化
等でゲート酸化膜あるいはフィールド酸化膜等のシリコ
ン酸化膜（２２）が形成される。この酸化膜（２２）上
には全面にリンドープしたポリシリコン層が減圧ＣＶＤ
法等で付着きれた後、所望のパターンの第１の電極層（
２３）がホトリソ工程を用いて形成される。層間絶縁膜
（２４）としてはリンドープしたＰＳＧ膜を用い、酸化
膜り２２〉上に約１００００人以−トの厚みにＣＶＤ法
で付着され且つ層間絶縁膜（２４）上面の平坦化も行な
う。

次に第２図Ｂに示すように、第１の電極層（２３）上の
層間絶縁膜（２４）にコンタクト孔（２５）を形成し、
層間絶縁膜（２４）上全面に電極材料層（２６）を付着
する。

コンタクト孔（２５）は第１の電極層（２３）上の居間
絶縁膜（２４）を露出してレジスト層で被覆した後、Ｒ
ＩＥ等のドライエツチングを用いて形成きれ、所望の第
１の電極層（２３）を露出する。然る後層間絶縁膜（２
４）全面に第２の電極層（２７）を形成するためのアル
ミニウム等の電極材料層（２６）をスパッタにより付着
する。この電極材料層（２６）はコンタクト孔（２５）
を介して第１の電極層（２３）とオーミックコンタクト
される。

更に第２図Ｃに示すように、電極材料層（２６）を所望
のパターンにエツチングして第２の電極層（２７）を形
成している。

電極材料層（２６）は所望のパターンのレジスト層（２
８）で選択的に被覆し、ＲＩＥ等のドライエツチングに
より所望のパターンの第２の電極層（２７）を形成する
。

（ハ）発明が解決しようとする問題点 しかしながら第２の電極層（２７）の微細化加工が進む
につれて種々の問題点が発生する。

第１にＲＩＥ等のドライエツチングを用いるとレジスト
層（２８）とアルミニウム等の電極材料層（２６）との
エツチング選択比が悪いために、レジスト層（２８）を
２．０〜２．５μｍと厚く付着きれなくてはならず微細
化しにくい問題点がある。

第２に微細化に伴い、第２図Ｃに示すようにレジスト層
（２８）がコンタクト孔（２５〉よりずれて形成きれる
場合があり、ドライエツチング時に電極材料層（２６）
とともに第１の電極層（２３）もエツチングされ、第１
の電極層（２３）が薄くなり抵抗値が増大したりあるい
は基板（２１）までエツチングされる等の問題点がある
。

第３に居間絶縁膜（２４）にオーバーハングした部分が
あると、電極材料層（２６）が残りショートする問題点
がある。

（ニ）問題点を解決するための手段 本発明は斯上した種々の問題点に鑑みてなされ、第２層
間絶縁膜およびガラス層に予じめ段差を形成した後に第
２の電極層を全面エツチングにより形成することにより
、従来の種々の問題点を大幅に改善した多層配線の形成
方法を提供するものである。

（１＋）作用 本発明に依れば、第２層間絶縁膜およびガラス層に予し
め段差を形成しておき、この段差に電極材料層を充填し
て第２の電極層を形成しているので、第２の電極層を形
成する際にレジスト工程を必要とせずセルファラインに
より第２の電極層を形成できる点に特徴がある。

（へ）実施例 本発明の一実施例を第１図Ａ乃至第１図Ｆを参照して詳
述する。

先ず第１図Ａに示すように、半導体基板（１）上の酸化
膜（２〉上に所望のパターンを有するリンドープしたポ
リシリコン層より成る第１の電極層（３）を形成し、こ
の第１の電極層（３）を被覆する第１層間絶縁膜（４）
を付着している。

半導体基板（１）内にはＭＯ８Ｉ−ランジスタ等の所望
の回路素子が組み込まれ、基板（１〉表面には熱酸化等
でゲート酸化膜あるいはフィールド酸化膜等のシリコン
酸化膜（２）が形成される。この酸化膜（２）には全面
にリンドープしたポリシリコン層が減圧ＣＶＤ法等で付
着された後、所望のパターンの第１の電極層（３）がホ
トリソ工程を用いて形成される。第１層間絶縁膜（４）
としてはリンドープしたＰＳＧ膜を用い、酸化膜（２〉
上に約８０００人の厚みにＣＶＤ法で付着され珪っ第１
層間絶縁膜（４）上面の平坦化も行なわれる。

次に第１図Ｂに示すように、第１層間絶縁膜（４）の第
１の電極層（３）上に：１ンククト孔（５）を形成する
。本工程では、周知のホトリソ工程により第１の電極層
（３）」−を露出してレジスト層で被覆した後、このレ
ジスト層をマスクとしてＲＩＥ等のドライエツチングに
よりフンタクト孔（５）を形成し、第１の電極層り３）
上面を露出している。

続いて第１層間絶縁膜（４）全面を上面を平坦化したガ
ラス層（６）で被覆する。ガラス層り６）としては有機
シラノール系化合物より成るＳＯＧ層を用い、第１層間
絶縁膜（４）上に液状の有機シラノール系化合物を滴下
した後スピンオンして平坦化し、ベーキングしてガラス
層（６）を形成している。なおコンタクト孔（５）はガ
ラス層（６〉で充填されている。

更に第１図Ｃに示すように、ガラス層（６）上に全面に
第２層間絶縁膜（７）を付着する。第２層間絶縁膜（７
）は前述した第１層間絶縁膜（４）と同一材料を同一方
法で付着する。当然第２層間絶縁膜（７）の上面は平坦
化きれている。なお第２層間絶縁膜（７）およびガラス
層（６）の厚みは両者で約７０００〜１００００人にな
る様に設定する。これは第２の電極層（１１）の厚みを
決めるからである。

続いて第２層間絶縁膜（７）上には段差（９）を形成す
るためのレジスト層（８）が付着される。レジスト層（
８）は第２の電極層（１１）が延在される部分を除いて
第２層間絶縁膜（７）上を被覆している。

更に第１図りに示すように、第２層間絶縁膜（７）およ
びガラス層（６）をエツチングして、第１の電極層（３
）の端部付近から第２の電極層（１１）の延在方向に段
差（９）を形成している。

本工程では、レジストＰ（８）をマスクとして第２層間
絶縁膜（７）をＲＩＥ等のドライエツチングによりエツ
チングし、更にガラス層（６）をドライエツチングして
約７０００〜１ｏｏｏｏ人の段差（９〉を形成する。ガ
ラス層（６）は第１および第２層間絶縁膜（４＞（７）
に比べてエツチング速度がかなり早いので、前工程で形
成したコンタクト孔（５）内のガラス層（６）も同時に
エツチングきれてコンタクト孔（５）がセルファライン
で形成できる。またＰＳＧ膜より成る第２層間絶縁膜（
７）のドライエツチングガスとしてＣＦ、を用い、レジ
スト層（８〉はＣＦ。

ではほとんどエツチングされないのでエツチング選択比
を大きく取れ、薄いレジスト層〈８）で段差−７＝ （９）のエツチングが可能となり微細化ができる。

なお段差（９）は第１の電極層（３）の端部付近より始
まり、第１の電極層（３）上を通り第２の電極層（１１
）の延在方向に形成される。

更に第１図Ｅに示すように、第１および第２層間絶縁膜
（４）（７）上にアルミニウム等の電極材料層（１０）
をスパッタにより全面に付着している。

本工程ではアルミニウム等の電極材料層（１０）を第１
および第２層間絶縁膜（４）（７）上に１．０μｍ以」
二に上面が平坦化されるまで付着している。

従って電極材料層（１０）はコンタクト孔（５）および
第２層間絶縁膜（７）とガラス層（６）の段差（９）を
十分に埋め尽している。

更に第１図Ｆに示すように、電極材料層（１０）を全面
エツチングして第２の電極層（１１）を形成している。

本工程は本発明の特徴とするものであり、電極材料層（
１０）をノーマスクでＲＩＥ等で全面ドライエツチング
する。このエツチングは段差（９）を設けていない第２
層間絶縁膜（７）が露出するまで続−〇− けられ、第２層間絶縁膜（７〉およびガラス層（６）の
段差（９）に完全に埋め込まれた第２の電極層（１１）
を形成する。この結果コンタク）・孔（５〉の位置ずれ
に関係なくコンタクト孔（５）は完全に第２の電極層（
１１）で充填され、電極材料層（１０）のドライエツチ
ング時に第１の電極層（３）がドライエツチングされる
ことは皆無となる。

（ト）発明の効果 以上に詳述した如く、本発明に依れば、第１に第２層間
絶縁膜（７）およびガラス層（６）をエツチングして形
成した段差（９）を用いて第２の電極層（１１）を形成
しているので、アルミニウム等の電極材料層（１０）に
比べて第２層間絶縁膜（７）の方がエツチング選択度が
向上して微細加工を行なえる利点を有する。

第２に電極材料層（１０）のエツチングはノーマスクで
行なえるので第２の電極層（１１）はセルファラインに
より形成できる利点を有する。

第３に電極材料層（１０）のエツチングは上面部分の全
面エツチングであるので、コンタクト孔（５）は電極材
料層（１０）で填められて第１の電極層（３）の不所望
のエツチングは全く無くなる利点を有する。

第４にコンタクト孔（５）の形成を比較的薄い第１層間
絶縁膜（４）で行なっているので、正確にコンタクト孔
（５）を形成できる。またガラス層（６）および第２Ｍ
間絶縁膜（７）付着後はセルファラインによりコンタク
ト孔（５）を露出しているので厚い第１および第２層間
絶縁膜（４）（７）に対してコンタクトエッチを行なう
工程が不要となる利点を有する。

第５に第゛２の電極層（１１）は第２層間絶縁膜（７）
およびガラス層（６〉の段差（９）に埋め込まれるので
」二面の平坦化ができ、多層構造デバイスの形成に有利
となる。

【図面の簡単な説明】

第１図Ａ乃至第１図Ｆは本発明に依る多層配線の形成方
法を説明する断面図、第２図Ａ乃至第２図Ｃは従来の多
層配線の形成方法を説明する断面図である。 （１）は半導体基板、　（２）は酸化膜、　（３）は第
１の電極層、　（４）は第１層間絶縁膜、　（５）はコ
ンタクト孔、（６）はガラス層、（７）は第２層間絶縁
膜、　（８）はレジスト層、　（９）は段差、　（１０
）は電極材料層、　（１１）は第２の電極層である。

Claims (1)

【特許請求の範囲】
1. （１）半導体基板上に第１の電極層を形成し前記第１の
   電極層を第１層間絶縁膜で被覆する工程、前記第１層間
   絶縁膜の前記第１の電極層上にコンタクト孔を形成し、
   前記第１層間絶縁膜上を上面が平坦なガラス層で被覆す
   る工程、 前記ガラス層上を第２層間絶縁膜で被覆する工程、 前記第２層間絶縁膜および前記ガラス層の前記第１の電
   極層の端部付近から第２の電極層の延在方向に段差を形
   成する工程、 前記第１および第２層間絶縁膜全面に前記第２の電極層
   を形成する電極材料層を付着する工程、前記電極材料層
   を全面エッチングして前記第２層間絶縁膜上面と平坦化
   された前記第２の電極層を形成する工程とを有すること
   を特徴とする多層配線の形成方法。