KR20040048456A - 반도체 소자의 알루미늄 배선 형성방법 - Google Patents

반도체 소자의 알루미늄 배선 형성방법 Download PDF

Info

Publication number
KR20040048456A
KR20040048456A KR1020020076176A KR20020076176A KR20040048456A KR 20040048456 A KR20040048456 A KR 20040048456A KR 1020020076176 A KR1020020076176 A KR 1020020076176A KR 20020076176 A KR20020076176 A KR 20020076176A KR 20040048456 A KR20040048456 A KR 20040048456A
Authority
KR
South Korea
Prior art keywords
film
wiring
forming
deposited
thickness
Prior art date
Application number
KR1020020076176A
Other languages
English (en)
Inventor
신주한
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020020076176A priority Critical patent/KR20040048456A/ko
Publication of KR20040048456A publication Critical patent/KR20040048456A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02244—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of a metallic layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 Al배선에 관한 것으로, 보다 상세하게는, Al2O3막을 균일하면서 두껍게 형성할 수 있는 반도체 소자의 Al 배선 형성방법을 개시한다. 개시된 본 발명의 방법은 반도체 기판 상에 Al 배선을 형성하는 단계와 상기 Al 배선을 산화시켜 그 표면에 Al2O3막을 형성하는 단계를 포함하는 반도체 소자의 Al 배선 형성방법에 있어서, 상기 Al2O3막을 형성하는 단계는 300∼450℃의 온도 및 760∼900 Torr의 압력에서 O3를 첨가하여 30∼120초 동안 수행하는 것을 특징으로 한다. 본 발명에 따르면, Al 배선 표면에 균일하고 두꺼운 Al2O3막을 형성하고, 이 결과로서, 상기 Al 배선의 부식 방지는 물론, 플라즈마 인듀스 데미지 발생을 방지할 수 있다.

Description

반도체 소자의 알루미늄 배선 형성방법{Method for forming Al wiring of semiconductor device}
본 발명은 반도체 소자의 Al배선에 관한 것으로, 보다 상세하게는, Al2O3막을 균일하면서 두껍게 형성할 수 있는 반도체 소자의 Al 배선 형성방법에 관한 것이다.
주지된 바와 같이, 금속배선 물질로서는 전기 전도도가 매우 우수하고 경제적인 알루미늄(Al) 또는 그의 합금막이 주로 사용되고 있다. 여기서, 알루미늄 및 알루미늄 합금 배선은 재질의 특성상 부식(Corrosion)이 발생하기 쉬운 성질을 가지고 있다. 따라서, 알루미늄막으로 이루어진 금속배선은 그 형성 이후에 부식을 방지하기 위하여 표면에 Al2O3막을 형성하는 것이 일반적이다.
이하에서는 도 1a 내지 도 1c를 참조하여 종래의 Al배선 형성방법을 설명하도록 한다.
먼저, 도 1a에 도시된 바와 같이, 반도체 기판(1) 상에 공지의 방법으로 콘택플러그(3)를 포함한 하부 패턴들(도시안됨)을 형성하고, 이러한 하부 패턴들이 덮혀지도록 상기 반도체 기판(1)의 전면 상에 절연막(5)을 형성한다. 그런다음, 상기 절연막(5) 상에 Ti의 베리어막(7), Al막(9) 및 Ti/TiN 또는 SiON의 반사방지막 (11)을 차례로 증착한 후, 이들을 패터닝하여, 상기 콘택플러그(3)와 콘택되도록 Al 배선(13)을 형성한다.
그 다음, 도 1b에 도시된 바와 같이, 상기 Al 배선(13)의 부식을 방지하기 위해 램프(Lamp) 방식으로 O3를 첨가하여 상기 Al 배선(13)을 산화시키고, 이를 통해, Al 배선(13) 표면에 20∼50Å의 두께로 Al2O3막(15)을 성장시킨다. 여기서, 상기 기판 산화는 대략 300℃의 온도 및 760 Torr의 압력에서 O3를 첨가한 상태로 램프로 30초 이하의 시간 동안 가열한다.
다음으로, 도 1c에 도시된 바와 같이, 상기 기판 결과물에 HDP CVD(High Density Plasma Chemical Vapor Deposition) 방식으로 제1절연막(17a)과 제2절연막 (17b)을 차례로 증착한다.
이때, 상기 제1절연막(17a)은 스퍼터링(Sputtering)이 일어나지 않는 방식으로 Al 배선(13) 및 Al2O3막(5) 표면에 얇게 증착하고, 이어서, 제2절연막(17b)을 상기 기판 결과물을 완전히 덮는 두께로 증착한다. 이 경우, 상기 제1절연막(17a)은 제2절연막(17b) 증착시 상기 Al 배선(13)이 식각되는 것을 방지하면서 플라즈마 데미지(Plasma damage)를 감소시키는 역활을 한다.
여기서, 상기 제1절연막(17a)은 HDP CVD방식을 이용한 FSG막, USG막 또는 PECVD 방식을 이용한 USG막으로 이루어진 그룹중 하나로 선택하여 형성하고, 상기 제2절연막(17b)은 HDP CVD 방식의 FSG막으로 형성한다. 상기 제1절연막이 USG막일 경우에는 후속의 FSG막 증착시 플루오르(F)가 Al배선으로 침투하는 것을 방지한다.
또한, 상기 제1절연막(17a) 증착후의 제2절연막(17b)을 증착하는 공정은 인시튜(In-situ) 또는 엑스-시튜(Ex-situ)로 진행할 수 있다.
그러나, 상기와 같은 Al 배선의 표면에 Al2O3막을 형성하는 공정은 온도와 압력조건으로 인하여 상기 Al2O3막의 균일성이 떨어지고, 또한, 짧은 산화시간으로 인하여 20∼50Å 정도의 두께로 형성된 Al2O3막은 후속의 HDP CVD방식으로 절연막을 증착할때 발생하는 문제점을 방지할 수 없다.
보다 자세하게는, 도 1c에 도시된 바와 같이, Al 배선(13)에 HDP CVD 방식으로 제1절연막(17a)을 증착하는 공정에서, 상기 제1절연막은 Al 배선(13)의 탑 부위에는 두껍게 증착이 되고, Al 배선(13)의 사이드 부위에는 얇게 증착이 된다.
따라서, HDP CVD 방식으로 제1절연막 또는 제2절연막 증착시 발생되는 플라즈마 챠지(Charge)는 Al 배선 사이드 부위에 층착된 얇은 제1절연막(17a)을 통하여 흐르게 되어 Al 배선(13) 및 기판(1)에 플라즈마 인듀스 데미지(Plasma Induced Damage : 이하, PID)로 인한 누설 전류(Leakage current)를 발생시킨다.
여기서, 상기 Al 배선의 표면의 Al2O3막은 불균일성과 상대적으로 얇은 두께로 인하여 상기 PID를 방지할 수 없는 문제점을 야기시킨다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, HDP CVD 방식으로 FSG막을 증착할때 발생하는 PID를 방지할 수 있는 반도체 소자의 Al 배선 형성방법을 제공하는데, 그 목적이 있다.
도 1a 내지 도 1c를 참조하여 종래의 Al 배선 형성방법을 설명하기 위한 단면도.
도 2a 내지 도 2c는 본 발명의 Al 배선 형성방법을 설명하기 위한 단면도.
-도면의 주요 부분에 대한 부호의 설명-
201 : 반도체 기판 203 : 콘택플러그
205 : 절연막 207 : 베리어막
209 : Al막 211 : 반사방지막
213 : Al 배선 215 : Al2O3막
217a : 제1절연막 217b : 제2절연막
상기와 같은 목적을 달성하기 위한 본 발명의 방법은 반도체 기판 상에 Al 배선을 형성하는 단계와 상기 Al 배선을 산화시켜 그 표면에 Al2O3막을 형성하는 단계를 포함하는 반도체 소자의 Al 배선 형성방법에 있어서,상기 Al2O3막을 형성하는 단계는 300∼450℃의 온도 및 770∼900 Torr의 압력에서 O3를 첨가하여 30∼120초 동안 수행하는 것을 특징으로 한다.
여기서, 상기 Al2O3막은 Al 배선 표면에 50∼200Å의 두께로 형성한다.
본 발명에 따르면, Al 배선 표면에 형성되는 Al2O3막은 종래와 비교하여 높은 온도와 압력에서 형성되므로 균일하게 형성되며, 오랜 시간동안 형성되므로 그 두께가 종래의 그것과 비교하여 두껍게 형성할 수 있다.
(실시예)
이하, 첨부된 도면에 의거하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하도록 한다.
도 2a 내지 도 2c를 참조하여 종래의 Al2O3막을 구비한 Al막배선 형성방법을 설명하도록 한다.
먼저, 도 2a에 도시된 바와 같이, 반도체 기판(201) 상에 공지의 방법으로 콘택플러그(203)를 포함한 하부 패턴들(도시안됨)을 형성하고, 이러한 하부 패턴들이 덮혀지도록, 상기 반도체 기판(201)의 전면 상에 절연막(205)을 형성한다. 그런다음, 상기 절연막(205) 상에 Ti의 베리어막(207), Al막(209) 및 Ti/TiN 또는 SiON의 반사방지막(211)을 차례로 증착한 후, 이들을 패터닝하여, 상기 콘택플러그 (203)와 콘택되도록 Al 배선(213)을 형성한다.
여기서, 상기 Ti의 베리어막(207)은 100∼300Å의 두께로 증착하고, 그리고, Al막(209)은 3000∼9000Å의 두께로 증착한다. 또한, 상기 반사방지막(211)이 Ti/TiN의 적층막일 경우에 Ti막은 100∼300Å의 두께로, TiN막은 300∼1000Å의 두께로 증착하고, 그리고, 상기 반사방지막(211)이 SiON일 경우에는 200∼1000Å의두께로 증착한다.
그 다음, 도 2b에 도시된 바와 같이, 상기 Al 배선(213)의 부식을 방지하기 위해 램프(Lamp) 방식으로 O3를 첨가하여 상기 Al 배선(213)을 산화시키고, 이를 통해, Al 배선(213) 표면에 Al2O3막(215)을 성장시킨다.
여기서, 상기 기판 산화는 300∼450℃의 온도 및 760∼900 Torr의 압력에서 O3를 첨가하여 30∼120초 동안 시간 동안 가열하며, 이 결과로서 50∼200Å의 Al2O3막을 형성한다.
이때, 상기 Al2O3막(215)은 종래의 그것보다 높은 온도와 압력을 가해주므로 반응 속도가 빠르며, 이를 통해, 균일하게 형성되어 진다. 동시에, 상기 Al2Oe막 (215)은 종래와 비교하여 오랜 시간동안 형성공정을 수행하므로 상대적으로 두꺼운 두께로 형성된다.
한편, UV 램프 방식은 파장이 짧은 자외선을 이용하기 때문에 짧은 시간동안 O3를 램프 방식보다 활발히 분해 시킬 수 있으며, 따라서, 상기 Al2O3막(215)은 램프 방식 대신 UV 램프 방식을 이용하여 형성할 경우에 더 짧은 시간에 형성할 수 있다.
그런 다음, 도 2c에 도시된 바와 같이, 상기 기판 결과물에 HDP CVD(High Density Plasma Chemical Vapor Deposition) 방식으로 제1절연막(217a)과 제2절연막(217b)을 증착한다.
이때, 상기 제1절연막(217a)은 스퍼터링(Sputtering)이 일어나지 않는 방식으로 상대적으로 얇은 두께로 Al 배선(213) 및 기판 표면에 증착하고, 이어서, 상기 기판 결과물을 완전히 덮도록 상대적으로 두꺼운 두께로 제2절연막(217b)을 증착한다.
이때, 상기 제1절연막(217a)은 스퍼터링(Sputtering)이 일어나지 않는 방식으로 Al 배선(213) 및 Al2O3막(215) 표면에 얇게 증착하고, 이어서, 제2절연막 (217b)을 상기 기판 결과물을 완전히 덮는 두께로 증착한다. 이 경우, 상기 제1절연막(217a)은 제2절연막(217b) 증착시 상기 Al 배선(213)이 식각되는 것을 방지하면서 플라즈마 데미지(Plasma damage)를 감소시키는 역활을 한다.
여기서, 상기 제1절연막(217a)은 HDP CVD방식을 이용한 FSG막, USG막 또는 PECVD 방식을 이용한 USG막으로 이루어진 그룹중 하나로 선택하여 형성하고, 상기 제2절연막(217b)은 HDP CVD 방식의 FSG막으로 형성한다. 상기 제1절연막이 USG막일 경우에는 후속의 FSG막 증착시 플루오르(F)가 Al배선으로 침투하는 것을 방지한다.
또한, 상기 제1절연막(217a) 증착후의 제2절연막(217b)을 증착하는 공정은 인시튜(In-situ) 또는 엑스-시튜(Ex-situ)로 진행할 수 있다.
이상에서와 같이, 본 발명은 Al 배선 표면에 균일하면서 두꺼운 Al2O3막을 형성하여 Al 배선의 부식을 방지하면서, 동시에, PID의 발생을 방지하여 반도체 소자의 수율성과 신뢰성을 향상시킨다.
한편, 전술한 본 발명의 실시예는 예시의 목적을 위해 개시된 것이므로, 당업자라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경 및 부가 등이 가능할 것이며, 따라서, 이러한 수정 및 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.

Claims (2)

  1. 반도체 기판 상에 Al 배선을 형성하는 단계와 상기 Al 배선을 산화시켜 그 표면에 Al2O3막을 형성하는 단계를 포함하는 반도체 소자의 Al 배선 형성방법에 있어서,
    상기 Al2O3막을 형성하는 단계는 300∼450℃의 온도 및 760∼900 Torr의 압력에서 O3를 첨가하여 30∼120초 동안 수행하는 것을 특징으로 하는 반도체 소자의 Al 배선 형성방법.
  2. 제 1 항에 있어서, 상기 Al2O3막은 50∼200Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 Al 배선 형성방법.
KR1020020076176A 2002-12-03 2002-12-03 반도체 소자의 알루미늄 배선 형성방법 KR20040048456A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020076176A KR20040048456A (ko) 2002-12-03 2002-12-03 반도체 소자의 알루미늄 배선 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020076176A KR20040048456A (ko) 2002-12-03 2002-12-03 반도체 소자의 알루미늄 배선 형성방법

Publications (1)

Publication Number Publication Date
KR20040048456A true KR20040048456A (ko) 2004-06-10

Family

ID=37343217

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020076176A KR20040048456A (ko) 2002-12-03 2002-12-03 반도체 소자의 알루미늄 배선 형성방법

Country Status (1)

Country Link
KR (1) KR20040048456A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104008995A (zh) * 2013-02-22 2014-08-27 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制备方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104008995A (zh) * 2013-02-22 2014-08-27 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制备方法
CN104008995B (zh) * 2013-02-22 2017-09-01 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制备方法

Similar Documents

Publication Publication Date Title
KR101225642B1 (ko) Ｈ2 원격 플라즈마 처리를 이용한 반도체 소자의 콘택플러그 형성방법
KR20050011479A (ko) 반도체 소자의 텅스텐 콘택플러그 형성방법
KR20060072680A (ko) 반도체 장치의 커패시터 및 그 제조방법
KR100476710B1 (ko) 반도체 소자의 금속배선 형성방법
KR20040048456A (ko) 반도체 소자의 알루미늄 배선 형성방법
US6596629B2 (en) Method for forming wire in semiconductor device
US20070007654A1 (en) Metal line of semiconductor device and method for forming thereof
KR100639458B1 (ko) ＴａＳＩＮ막을 사용한 확산 방지막 형성 방법 및 이를이용한 금속 배선 형성 방법
US7488681B2 (en) Method for fabricating Al metal line
KR100307827B1 (ko) 반도체소자의 금속배선 콘택 형성방법
KR100406562B1 (ko) 금속배선형성방법
JP4616492B2 (ja) 半導体素子の絶縁膜形成方法
KR100780607B1 (ko) 반도체 소자의 제조 방법
JPH1074709A (ja) 半導体装置とその製造方法
KR100800136B1 (ko) 반도체 소자의 제조방법
KR100503965B1 (ko) 반도체 소자의 확산 방지막 형성 방법
KR20040058949A (ko) 반도체 소자의 금속 배선 형성 방법
KR100424389B1 (ko) 반도체 장치의 콘택/비아 제조방법
KR100464652B1 (ko) 반도체 소자의 캐패시터 형성방법
KR20010048188A (ko) 텅스텐 플러그 형성방법
KR100871368B1 (ko) 반도체 소자의 비트라인 스페이서 제조방법
KR20030003333A (ko) 반도체 소자 제조 방법
KR20020056293A (ko) 반도체 소자의 금속배선 형성방법
KR100445552B1 (ko) 반도체소자용 콘택 플러그 및 그 형성방법
KR100443243B1 (ko) 반도체 소자의 금속 배선층 형성방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Withdrawal due to no request for examination