CN102931129A - 一种半导体器件的制造方法 - Google Patents

一种半导体器件的制造方法 Download PDF

Info

Publication number
CN102931129A
CN102931129A CN2011102279010A CN201110227901A CN102931129A CN 102931129 A CN102931129 A CN 102931129A CN 2011102279010 A CN2011102279010 A CN 2011102279010A CN 201110227901 A CN201110227901 A CN 201110227901A CN 102931129 A CN102931129 A CN 102931129A
Authority
CN
China
Prior art keywords
low
dielectric
layer
semiconductor substrate
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011102279010A
Other languages
English (en)
Other versions
CN102931129B (zh
Inventor
周鸣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201110227901.0A priority Critical patent/CN102931129B/zh
Publication of CN102931129A publication Critical patent/CN102931129A/zh
Application granted granted Critical
Publication of CN102931129B publication Critical patent/CN102931129B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种半导体器件的制造方法，包括：提供半导体衬底，在所述半导体衬底上形成有铜扩散阻挡层；在所述铜扩散阻挡层上形成低k介电层；对所述低k介电层进行氧等离子体处理；去除所述低k介电层的受损表层；在所述低k介电层上形成硬掩膜层；对所述半导体衬底进行湿法清洗。根据本发明，利用化学机械研磨去除所述低k介电层在氧等离子体处理之后受损的表层，在后续的湿法清洗时，可以有效改善低k介电层与TEOS基体氧化物之间的底切现象，保证后续蚀刻得到的通孔形状满足设计要求。

Description

一种半导体器件的制造方法
技术领域
本发明涉及半导体制造工艺，具体而言涉及一种利用化学机械研磨改善低k介电层与氧化物层之间底切现象的方法。
背景技术
在实施铜金属互连工艺的过程中，当形成一层低k介电层以后，在所述低k介电层上形成一硬掩膜层，作为后续蚀刻通孔的蚀刻终止层。当采用四乙氧基硅烷（TEOS）基体氧化物作为所述硬掩膜层时，需要预先对所述低k介电层进行氧等离子体处理，以改善所述低k介电层与TEOS基体氧化物之间的附着性。在所述氧等离子体处理之后，所述低k介电层的表面具有亲氧化物的活性。但是，在形成TEOS基体氧化物之后，采用湿法清洗工艺去除残留的聚合物时，所述低k介电层与TEOS基体氧化物之间会产生底切现象，如图1所示。这种现象会对后续的通孔蚀刻产生不利影响，使得通孔的形状无法满足设计要求。
因此，需要提出一种方法，以克服所述底切现象。
发明内容
针对现有技术的不足，本发明提供一种半导体器件的制造方法，包括：提供半导体衬底，在所述半导体衬底上形成有铜扩散阻挡层；在所述铜扩散阻挡层上形成一低k介电层；对所述低k介电层进行氧等离子体处理；去除所述低k介电层的受损表层；在所述低k介电层上形成一硬掩膜层；对所述半导体衬底进行湿法清洗。
优选地，采用化学气相沉积法或旋涂法形成所述低k介电层。
优选地，采用化学机械研磨工艺去除所述低k介电层的受损表层。
优选地，研磨掉的所述受损表层的厚度为200-300埃。
优选地，采用等离子增强化学气相沉积工艺形成所述硬掩膜层。
优选地，所述硬掩膜层为TEOS基体氧化物层。
优选地，所述湿法清洗的清洗液为稀释的氢氟酸。
根据本发明，可以有效改善低k介电层与TEOS基体氧化物之间的底切现象。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1为低k介电层与TEOS基体氧化物之间的底切现象的示意图；
图2A-图2D为本发明提出的利用化学机械研磨改善低k介电层与氧化物层之间底切现象的方法的各步骤的示意性剖面图；
图3为本发明提出的利用化学机械研磨改善低k介电层与氧化物层之间底切现象的方法的流程图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
为了彻底理解本发明，将在下列的描述中提出详细的步骤，以便阐释本发明如何利用化学机械研磨改善低k介电层与氧化物层之间的底切现象。显然，本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
下面，参照图2A-图2D和图3来描述本发明提出的利用化学机械研磨改善低k介电层与氧化物层之间底切现象的方法的详细步骤。
参照图2A-图2D，其中示出了本发明提出的利用化学机械研磨改善低k介电层与氧化物层之间底切现象的方法的各步骤的示意性剖面图。
首先，如图2A所示，提供半导体衬底200，所述半导体衬底200的构成材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅（SOI）等。作为示例，在本实施例中，半导体衬底200选用单晶硅材料构成。在所述半导体衬底200中形成有隔离槽，埋层，以及各种阱(well)结构，为了简化，图示中予以省略。
在所述半导体衬底200上，形成有各种元件，为了简化，图示中予以省略。在所述半导体衬底200上形成铜互连金属之前，需在所述半导体衬底200上形成一层铜金属扩散阻挡层201，阻止其向下层绝缘层（通常为低k介电层）的扩散。所述铜金属扩散阻挡层201可以是碳氮化硅（SiCN）层。采用化学气相沉积工艺形成所述铜金属扩散阻挡层201。
在所述铜金属扩散阻挡层201上形成一低k介电层202，形成所述低k介电层202采用化学气相沉积法或旋涂法。所述低κ介电层202的材料可以是无机材料、有机材料或者无机-有机混合材料。
接着，如图2B所示，对所述低k介电层202进行氧等离子体处理203，所述氧等离子体处理203可以使所述低k介电层202的表面具有亲氧化物的活性。
接着，如图2C所示，采用化学机械研磨工艺去除所述低k介电层202由于碳损失而受损的表层204，研磨掉的所述受损表层204的厚度为200-300埃。因此，在形成所述低k介电层202时，其厚度应比通常情况增加200-300埃，以补偿研磨造成的表层损失。
接着，如图2D所示，在所述低k介电层202上形成一硬掩膜层205，所述硬掩膜层205为TEOS基体氧化物层。采用等离子增强化学气相沉积工艺（PECVD）形成所述TEOS基体氧化物层。接下来，采用稀释的氢氟酸去除残留的聚合物。
至此，完成了根据本发明示例性实施例的方法实施的全部工艺步骤，接下来，可以通过后续蚀刻工艺完成对通孔的蚀刻。根据本发明，利用化学机械研磨去除所述低k介电层在氧等离子体处理之后受损的表层，在后续的湿法清洗时，可以有效改善低k介电层与TEOS基体氧化物之间的底切现象，保证后续蚀刻得到的通孔形状满足设计要求。
参照图3，其中示出了本发明提出的利用化学机械研磨改善低k介电层与氧化物层之间底切现象的方法的流程图，用于简要示出整个制造工艺的流程。
在步骤301中，提供半导体衬底，在所述半导体衬底上形成有铜扩散阻挡层；
在步骤302中，在所述铜扩散阻挡层上形成低k介电层；
在步骤303中，对所述低k介电层进行氧等离子体处理；
在步骤304中，去除所述低k介电层的受损的表层；
在步骤305中，在所述低k介电层上形成硬掩膜层；
在步骤306中，对所述半导体衬底进行湿法清洗。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (7)

1.一种半导体器件的制造方法，包括：
提供半导体衬底，在所述半导体衬底上形成有铜扩散阻挡层；
在所述铜扩散阻挡层上形成一低k介电层；
对所述低k介电层进行氧等离子体处理；
去除所述低k介电层的受损表层；
在所述低k介电层上形成一硬掩膜层；
对所述半导体衬底进行湿法清洗。
2.根据权利要求1所述的方法，其特征在于，采用化学气相沉积法或旋涂法形成所述低k介电层。
3.根据权利要求1所述的方法，其特征在于，采用化学机械研磨工艺去除所述低k介电层的受损表层。
4.根据权利要求3所述的方法，其特征在于，研磨掉的所述受损表层的厚度为200-300埃。
5.根据权利要求1所述的方法，其特征在于，采用等离子增强化学气相沉积工艺形成所述硬掩膜层。
6.根据权利要求1或5所述的方法，其特征在于，所述硬掩膜层为TEOS基体氧化物层。
7.根据权利要求1所述的方法，其特征在于，所述湿法清洗的清洗液为稀释的氢氟酸。
CN201110227901.0A 2011-08-10 2011-08-10 一种半导体器件的制造方法 Active CN102931129B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110227901.0A CN102931129B (zh) 2011-08-10 2011-08-10 一种半导体器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110227901.0A CN102931129B (zh) 2011-08-10 2011-08-10 一种半导体器件的制造方法

Publications (2)

Publication Number Publication Date
CN102931129A true CN102931129A (zh) 2013-02-13
CN102931129B CN102931129B (zh) 2016-05-11

Family

ID=47645901

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110227901.0A Active CN102931129B (zh) 2011-08-10 2011-08-10 一种半导体器件的制造方法

Country Status (1)

Country Link
CN (1) CN102931129B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104008995A (zh) * 2013-02-22 2014-08-27 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制备方法
CN104681483A (zh) * 2013-11-29 2015-06-03 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5886410A (en) * 1996-06-26 1999-03-23 Intel Corporation Interconnect structure with hard mask and low dielectric constant materials
US5976979A (en) * 1997-06-10 1999-11-02 Industrial Technology Research Institute Sequential oxygen plasma treatment and chemical mechanical polish (CMP) planarizing method for forming planarized low dielectric constant dielectric layer

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5886410A (en) * 1996-06-26 1999-03-23 Intel Corporation Interconnect structure with hard mask and low dielectric constant materials
US5976979A (en) * 1997-06-10 1999-11-02 Industrial Technology Research Institute Sequential oxygen plasma treatment and chemical mechanical polish (CMP) planarizing method for forming planarized low dielectric constant dielectric layer

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
T. C. CHANG ET AL.: "CMP of Low-k Methylsilsesquiazane with Oxygen Plasma", 《ELECTROCHEMICAL AND SOLID-STATE LETTERS》 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104008995A (zh) * 2013-02-22 2014-08-27 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制备方法
CN104008995B (zh) * 2013-02-22 2017-09-01 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制备方法
CN104681483A (zh) * 2013-11-29 2015-06-03 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
CN104681483B (zh) * 2013-11-29 2018-06-08 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法

Also Published As

Publication number Publication date
CN102931129B (zh) 2016-05-11

Similar Documents

Publication Publication Date Title
CN107636810B (zh) 键合半导体结构的基于蚀刻停止区的制作
CN102931129B (zh) 一种半导体器件的制造方法
WO2009056478A3 (en) Strained semiconductor-on-insulator by si:c combined with porous process
CN102543840B (zh) 自对准接触孔刻蚀的方法
US10395970B2 (en) Dual trench structure
CN103943551A (zh) 一种半导体器件的制造方法
CN103855074B (zh) 一种半导体器件的制造方法
CN103151249A (zh) 一种半导体器件的制造方法
CN102856199A (zh) 一种半导体器件的制造方法
CN103137451B (zh) 一种半导体器件的制造方法
CN103779211A (zh) 一种半导体器件的制造方法
CN103151250B (zh) 一种半导体器件的制造方法
CN102956456A (zh) 一种半导体器件的制造方法
CN104347489A (zh) 导电插塞的形成方法
CN104716029B (zh) 半导体器件的制作方法
CN103151297A (zh) 一种半导体器件的制造方法
CN103137538B (zh) 一种图形化绝缘体上Si/NiSi2衬底材料及其制备方法
CN104037073A (zh) 一种半导体器件的制造方法
CN103094181B (zh) 用于形成自对准通孔的t形金属硬掩膜
WO2012059350A3 (en) A method of treating a multilayer structure
CN103579110B (zh) 一种半导体器件的制造方法
CN102931065B (zh) 金属栅极的形成方法
CN103515228A (zh) 一种半导体器件的制造方法
CN108428664B (zh) 绝缘体上硅衬底的制造方法
CN103094097A (zh) 一种半导体器件的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant