CN108428664B - 绝缘体上硅衬底的制造方法 - Google Patents

绝缘体上硅衬底的制造方法 Download PDF

Info

Publication number
CN108428664B
CN108428664B CN201810209756.5A CN201810209756A CN108428664B CN 108428664 B CN108428664 B CN 108428664B CN 201810209756 A CN201810209756 A CN 201810209756A CN 108428664 B CN108428664 B CN 108428664B
Authority
CN
China
Prior art keywords
silicon
layer
substrate
germanium
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810209756.5A
Other languages
English (en)
Other versions
CN108428664A (zh
Inventor
刘玮荪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201810209756.5A priority Critical patent/CN108428664B/zh
Publication of CN108428664A publication Critical patent/CN108428664A/zh
Application granted granted Critical
Publication of CN108428664B publication Critical patent/CN108428664B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

本发明提供了一种绝缘体上硅衬底的制造方法，包括：在所述衬底的第一表面的边缘区域形成第一沟槽，所述第一沟槽贯穿所述锗硅层；在所述衬底的第一表面的边缘区域形成弹簧结构，所述弹簧结构贯穿所述锗硅层，通过去除所述锗硅层以形成埋氧通道；在所述埋氧通道的内壁形成氧化层；使所述弹簧结构变形，所述埋氧通道的内壁接触，埋氧通道内壁上的氧化层粘接在一起以形成埋氧层。本发明提供的绝缘体上硅衬底的制造方法可以仅使用一块硅片制造出绝缘体上硅衬底，制造的成本更低，并且，采用本发明制造的绝缘体上硅衬底的方法可以制造出性能更加优秀的双层的埋氧层，在所述衬底中形成两层锗硅层即可，不需要增加额外的成本和工艺。

Description

绝缘体上硅衬底的制造方法
技术领域
本发明涉及半导体制造领域，尤其是涉及一种绝缘体上硅衬底的制造方法。
背景技术
与传统的半导体衬底材料相比，绝缘体上硅(Semicon on Insulator，SOI)衬底能够提供许多优点，例如消除闩锁(latch-up)效应、减小寄生电容、提高操作速度和降低功耗等。
目前，SOI衬底通常是通过晶片键合技术或者智能剥离(smart cut)技术来制造，但这两种技术均需要消耗两块硅片以制造出SOI衬底，制造成本较高。
发明内容
本发明的目的在于提供一种绝缘体上硅衬底的制造方法，以解决现有技术中制造绝缘体上硅衬底需要使用两块硅片，使制造成本偏高的问题。
为了达到上述目的，本发明提供了一种绝缘体上硅衬底的制造方法，包括：
提供衬底，所述衬底中形成有锗硅层，所述衬底包括中央区域和围绕所述中央区域的边缘区域；
所述衬底包括相对的第一表面和第二表面，在所述衬底的第一表面的边缘区域形成第一沟槽，所述第一沟槽贯穿所述锗硅层；
在所述衬底的第一表面的边缘区域形成弹簧结构，所述弹簧结构较所述第一沟槽更靠近所述中央区域；
去除所述锗硅层以形成埋氧通道；
在所述埋氧通道的内壁形成氧化层；
所述弹簧结构变形以使所述埋氧通道的内壁粘接在一起，形成埋氧层；
可选的，在所述衬底的第一表面的边缘区域形成第一沟槽，所述第一沟槽贯穿所述锗硅层之前，所述绝缘体上硅衬底的制造方法还包括：
对所述锗硅层进行氢离子注入；
可选的，在所述衬底的第一表面的边缘区域形成第一沟槽，所述第一沟槽贯穿所述锗硅层之后，所述第一沟槽贯穿所述锗硅层之前，所述绝缘体上硅衬底的制造方法还包括：
形成钝化层，所述钝化层覆盖所述衬底的第一表面和所述第一沟槽的内壁；
可选的，所述钝化层包括氧化硅和氮化硅的复合结构层；
可选的，去除所述锗硅层以形成埋氧通道的步骤包括：
在所述衬底的第二表面的中央区域形成第二沟槽，所述第二沟槽贯穿所述锗硅层；
刻蚀去除所述锗硅层以形成埋氧通道；
可选的，采用具有高刻蚀比的刻蚀液去除所述锗硅层；
可选的，在所述埋氧通道的内壁形成氧化层的步骤包括：
采用炉管氧化的方法在所述埋氧通道的内壁以及所述第二沟槽的内壁形成氧化层；
可选的，所述弹簧结构变形以使所述埋氧通道的内壁粘接在一起，形成埋氧层的步骤包括：
对所述衬底进行加压，以使所述弹簧结构变形；
对所述衬底进行加热，以使所述埋氧通道的内壁粘接在一起；
可选的，所述弹簧结构变形以使所述埋氧通道的内壁粘接在一起，形成埋氧层之后，所述绝缘体上硅衬底的制造方法还包括：
去除所述变形的弹簧结构；
形成多晶硅层，所述多晶硅层覆盖所述衬底的第二表面并填充所述第二沟槽；
可选的，所述锗硅层包括相对的第三表面和第四表面，所述锗硅层的第三表面和第四表面上均形成有外延层；
可选的，所述锗硅层的第三表面较所述锗硅层的第四表面更靠近所述衬底的第一表面；
可选的，形成多晶硅层，所述多晶硅层覆盖所述衬底的第二表面并填充所述第二沟槽之后，所述绝缘体上硅衬底的制造方法还包括：
去除所述衬底的一部分，以暴露出所述锗硅层的上表面上的外延层；
可选的，所述第一沟槽的数量与所述弹簧结构的数量相匹配。
在本发明提供的绝缘体上硅衬底的制造方法中，包括：在所述衬底的第一表面的边缘区域形成第一沟槽，所述第一沟槽贯穿所述锗硅层；在所述衬底的第一表面的边缘区域形成弹簧结构，所述弹簧结构贯穿所述锗硅层，通过去除所述锗硅层以形成埋氧通道；在所述埋氧通道的内壁形成氧化层；使所述弹簧结构变形，所述埋氧通道的内壁接触，埋氧通道内壁上的氧化层粘接在一起以形成埋氧层。本发明提供的绝缘体上硅衬底的制造方法可以仅使用一块硅片制造出绝缘体上硅衬底，制造的成本更低，并且，采用本发明制造的绝缘体上硅衬底的方法可以制造出性能更加优秀的双层的埋氧层，在所述衬底中形成两层锗硅层即可，不需要增加额外的成本和工艺。
附图说明
图1实施例提供的绝缘体上硅衬底的制造方法的流程图；
图2-图12为使用所述绝缘体上硅衬底的制造方法形成的半导体的示意图；
其中，10-边缘区域，11-中央区域，110-第一硅层，111-第二表面，120-第二硅层，121-第一表面，130-锗硅层，131-锗硅层的上表面，132-锗硅层的下表面，140-第一外延层，150-第二外延层，2-光刻胶层，31-开口，32-第一沟槽，4-钝化层，5-弹簧结构，6-第二沟槽，7-埋氧通道，8-氧化层，9-埋氧层，113-多晶硅层。
具体实施方式
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
参阅图1，其为实施例提供的绝缘体上硅衬底的制造方法的流程图，如图1所示，所述绝缘体上硅衬底的制造方法包括：
S1：提供衬底，所述衬底中形成有锗硅层，所述衬底包括中央区域和围绕所述中央区域的边缘区域；
S2：所述衬底包括相对的第一表面和第二表面，在所述衬底的第一表面的边缘区域形成第一沟槽，所述第一沟槽贯穿所述锗硅层；
S3：在所述衬底的第一表面的边缘区域形成弹簧结构，所述弹簧结构较所述第一沟槽更靠近所述中央区域；
S4：去除所述锗硅层以形成埋氧通道；
S5：在所述埋氧通道的内壁形成氧化层；
S6：所述弹簧结构变形以使所述埋氧通道的内壁粘接在一起，形成埋氧层。
本发明提供的绝缘体上硅衬底的制造方法可以仅使用一块硅片制造出绝缘体上硅衬底，制造的成本更低，并且，采用本发明制造的绝缘体上硅衬底的方法可以制造出性能更加优秀的双层的埋氧层，在所述衬底中形成两层锗硅层即可，不需要增加额外的成本和工艺。
具体的，请参阅图2-图12，其为使用所述绝缘体上硅衬底的制造方法形成的半导体的示意图，接下来，将结合图2-图12来对本实施例提供的绝缘体上硅衬底的制造方法做进一步的描述。
参阅图2，提供第一硅层110，在所述第一硅层110上生长第一外延层140，所述第一外延层140为与第一硅层110具有相同的晶体结构的硅层，并且采用离子注入的方法掺杂了B离子，在所述第一外延层140上形成锗硅层130，形成锗硅层130的方法可以是现有技术的任何一种，例如在生长的硅层中注入锗离子等，本发明不作限制，其中，锗离子的浓度在10％-50％之间。在所述锗硅层130上生长第二外延层150，所述第二外延层150为与第一硅层110具有相同的晶体结构的硅层，并且采用离子注入的方法掺杂了B离子，所述第二外延层150的表面用于在后续工艺中形成器件，以提高器件的性能，最后在所述第二外延层150上形成第二硅层120，所述第一硅层110、第一外延层140、锗硅层130、第二外延层150和第二硅层120构成衬底，所述衬底包括第二表面111(第一硅层110的表面)和第一表面121(第二硅层120的表面)。
其中，所述第一硅层110可以是一块晶圆，所述第一外延层140的厚度在1μm-5μm之间；所述锗硅层130的厚度在0.2μm-1μm之间；所述第二外延层150的厚度在5μm-10μm之间；所述第二硅层120的厚度在10μm-15μm之间，所述第一外延层140位于所述第一硅层110和所述锗硅层130的下表面132之间，所述第二外延层150位于所述第二硅层120和所述锗硅层130的上表面131之间。
对所述锗硅层130进行离子注入以形成无定型的锗硅，例如，对所述锗硅层130注入氢离子，其注入的能量包括1MeV-2MeV，注入剂量在1E16/cm2-1E17/cm2，其注入的深度在20μm-50μm之间，当然，所述氢离子的注入深度可以根据所述第二硅层120和第二外延层150的深度进行调整。
接着请参阅图3，将所述衬底分为中央区域11和围绕中央区域11的边缘区域10，所述边缘区域10作为消耗区。刻蚀以去除所述边缘区域10的第二硅层120，并在所述中央区域11的第二硅层120上和所述边缘区域10的第二外延层150上覆盖一层光刻胶层2，以所述光刻胶层2为掩模，在所述边缘区域10形成开口31，去除所述光刻胶层2，以形成第一沟槽32，所述第一沟槽32贯穿所述锗硅层130。所述第一沟槽32的数量可以为多个，多个所述第一沟槽32在衬底上均匀分布。
请参阅图4，采用化学气相沉积或原子层沉积的方法形成钝化层4，所述钝化层4覆盖所述中央区域11的第二硅层120和所述边缘区域10的第二外延层150，并填充所述第一沟槽32。所述钝化层4的材料可以是氧化硅和/或氮化硅，也可以是氧化硅-氮化硅的复合结构层。
请继续参阅图5，在所述边缘区域10形成弹簧结构5，所述弹簧结构5靠近所述第一沟槽32并且较所述第一沟槽32更靠近所述中央区域11，所述弹簧结构5具体结构如图6所示。当然，所述弹簧结构5可以设计为任何形状，只要能够起支撑作用并且受力会产生形变即可。所述弹簧结构5的数量可以是多个，多个所述弹簧结构5在衬底上均匀分布，优选的，所述弹簧结构5的数量与所述第一沟槽32的数量相同，并且每个所述弹簧结构5的位置和所述第一沟槽32的位置相匹配。
接下来，请参阅图7，在所述衬底的第二表面111形成第二沟槽6，所述第二沟槽6贯穿所述锗硅层130，所述第二沟槽6的数量为多个，以加快后续的去除锗硅层130的速率。接着请参阅图8，采用湿法刻蚀的方法去除所述锗硅层130，采用的刻蚀液是对锗硅材料具有高选择比的刻蚀液(能快速去除锗硅材料而对硅没有较大的影响)，本实施例中，所述刻蚀液为氢氟酸(HF)硝酸(HNO3)和醋酸(CH3COOH)的混合溶液，刻蚀液可以通过所述弹簧结构5或所述第二沟槽6注入所述锗硅层130，并将所述锗硅层130的大部分释放掉，仅留下所述第一沟槽32远离所述中央区域11的一侧的部分锗硅层130。通常情况下，所述刻蚀液对锗硅的选择比在80-100之间，但通过上述氢离子注入锗硅层130后，将所述锗硅层130非晶化，其选择比可以达到大于100。湿法刻蚀以去除锗硅层130后，所述锗硅层130的材料被释放掉，形成了埋氧通道7，此时，由于弹簧结构5的支撑作用，所述第二硅层120和所述第二外延层150并未塌下。
接着请参阅图9，采用炉管氧化的方法在所述埋氧通道7的内壁形成氧化层8，所述炉管氧化的温度在1000度以上，以形成致密的氧化层8，所述氧化层8的材料可以是氧化硅。可以理解的是，所述衬底的第二表面111和所述第二沟槽6的内壁等没有介质层保护的地方，均被氧化形成了氧化层。
请参阅图10，往所述衬底上加压，通过压入所述第二硅层120，所述弹簧结构5变形，使所述埋氧通道7被破坏掉，使所述埋氧通道7的上下内壁接触，进行上下内壁氧化层8的预粘结。对所述衬底进行热处理，即加热至1000度以上，使所述氧化层8牢牢粘接到一起，形成埋氧层9。
接下来，请参阅图11，将所述变形的弹簧结构5去除，以释放第二硅层120和所述第二外延层150的压力，结合图12，再形成多晶硅层113，所述多晶硅层113覆盖所述第二表面111并填充所述第二沟槽6，填充所述第二沟槽6的材料也可以是其他的半导体材料，发明不作限制。
最后请参阅图12，去除所述第二硅层120、所述边缘区域10的第一沟槽32、所述边缘区域10的第二外延层150及残留的部分锗硅层130，暴露出所述中央区域11第二外延层150的表面，以在后续的工艺中作为形成器件的表面。
综上，在本发明实施例提供的绝缘体上硅衬底的制造方法中，包括：在所述衬底的第一表面的边缘区域形成第一沟槽，所述第一沟槽贯穿所述锗硅层；在所述衬底的第一表面的边缘区域形成弹簧结构，所述弹簧结构贯穿所述锗硅层，通过去除所述锗硅层以形成埋氧通道；在所述埋氧通道的内壁形成氧化层；使所述弹簧结构变形，所述埋氧通道的内壁接触，埋氧通道内壁上的氧化层粘接在一起以形成埋氧层。本发明提供的绝缘体上硅衬底的制造方法可以仅使用一块硅片制造出绝缘体上硅衬底，制造的成本更低，并且，采用本发明制造的绝缘体上硅衬底的方法可以制造出性能更加优秀的双层的埋氧层，在所述衬底中形成两层锗硅层即可，不需要增加额外的成本和工艺。
上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。

Claims (12)

1.一种绝缘体上硅衬底的制造方法，其特征在于，包括：
提供衬底，所述衬底中形成有锗硅层，所述衬底包括中央区域和围绕所述中央区域的边缘区域；
所述衬底包括相对的第一表面和第二表面，在所述衬底的第一表面的边缘区域形成第一沟槽，所述第一沟槽贯穿所述锗硅层；
在所述衬底的第一表面的边缘区域形成弹簧结构，所述弹簧结构较所述第一沟槽更靠近所述中央区域；
去除所述锗硅层以形成埋氧通道；
在所述埋氧通道的内壁形成氧化层；
所述弹簧结构变形以使所述埋氧通道的内壁粘接在一起，形成埋氧层，具体包括：
对所述衬底进行加压，以使所述弹簧结构变形；
对所述衬底进行加热，以使所述埋氧通道的内壁粘接在一起。
2.如权利要求1所述的绝缘体上硅衬底的制造方法，其特征在于，在所述衬底的第一表面的边缘区域形成第一沟槽，所述第一沟槽贯穿所述锗硅层之前，所述绝缘体上硅衬底的制造方法还包括：
对所述锗硅层进行氢离子注入。
3.如权利要求1所述的绝缘体上硅衬底的制造方法，其特征在于，在所述衬底的第一表面的边缘区域形成第一沟槽，所述第一沟槽贯穿所述锗硅层之后，所述第一沟槽贯穿所述锗硅层之前，所述绝缘体上硅衬底的制造方法还包括：
形成钝化层，所述钝化层覆盖所述衬底的第一表面和所述第一沟槽的内壁。
4.如权利要求3所述的绝缘体上硅衬底的制造方法，其特征在于，所述钝化层包括氧化硅和氮化硅的复合结构层。
5.如权利要求1所述的绝缘体上硅衬底的制造方法，其特征在于，去除所述锗硅层以形成埋氧通道的步骤包括：
在所述衬底的第二表面的中央区域形成第二沟槽，所述第二沟槽贯穿所述锗硅层；
刻蚀去除所述锗硅层以形成埋氧通道。
6.如权利要求5所述的绝缘体上硅衬底的制造方法，其特征在于，采用具有高刻蚀比的刻蚀液去除所述锗硅层。
7.如权利要求5所述的绝缘体上硅衬底的制造方法，其特征在于，在所述埋氧通道的内壁形成氧化层的步骤包括：
采用炉管氧化的方法在所述埋氧通道的内壁以及所述第二沟槽的内壁形成氧化层。
8.如权利要求7所述的绝缘体上硅衬底的制造方法，其特征在于，所述弹簧结构变形以使所述埋氧通道的内壁粘接在一起，形成埋氧层之后，所述绝缘体上硅衬底的制造方法还包括：
去除所述变形的弹簧结构；
形成多晶硅层，所述多晶硅层覆盖所述衬底的第二表面并填充所述第二沟槽。
9.如权利要求8所述的绝缘体上硅衬底的制造方法，其特征在于，所述锗硅层的上下表面上均形成有外延层。
10.如权利要求9所述的绝缘体上硅衬底的制造方法，其特征在于，所述锗硅层的上表面较所述锗硅层的下表面更靠近所述衬底的第一表面。
11.如权利要求10所述的绝缘体上硅衬底的制造方法，其特征在于，形成多晶硅层，所述多晶硅层覆盖所述衬底的第二表面并填充所述第二沟槽之后，所述绝缘体上硅衬底的制造方法还包括：
去除所述衬底的一部分，以暴露出所述锗硅层的上表面上的外延层。
12.如权利要求1所述的绝缘体上硅衬底的制造方法，其特征在于，所述第一沟槽的数量与所述弹簧结构的数量相匹配。
CN201810209756.5A 2018-03-14 2018-03-14 绝缘体上硅衬底的制造方法 Active CN108428664B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810209756.5A CN108428664B (zh) 2018-03-14 2018-03-14 绝缘体上硅衬底的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810209756.5A CN108428664B (zh) 2018-03-14 2018-03-14 绝缘体上硅衬底的制造方法

Publications (2)

Publication Number Publication Date
CN108428664A CN108428664A (zh) 2018-08-21
CN108428664B true CN108428664B (zh) 2021-01-01

Family

ID=63158407

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810209756.5A Active CN108428664B (zh) 2018-03-14 2018-03-14 绝缘体上硅衬底的制造方法

Country Status (1)

Country Link
CN (1) CN108428664B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105405867A (zh) * 2014-09-08 2016-03-16 英飞凌科技股份有限公司 形成具有隐埋腔和介电支持结构的半导体衬底的方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7153753B2 (en) * 2003-08-05 2006-12-26 Micron Technology, Inc. Strained Si/SiGe/SOI islands and processes of making same
US6955988B2 (en) * 2003-12-04 2005-10-18 Analog Devices, Inc. Method of forming a cavity and SOI in a semiconductor substrate
US20070170528A1 (en) * 2006-01-20 2007-07-26 Aaron Partridge Wafer encapsulated microelectromechanical structure and method of manufacturing same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105405867A (zh) * 2014-09-08 2016-03-16 英飞凌科技股份有限公司 形成具有隐埋腔和介电支持结构的半导体衬底的方法

Also Published As

Publication number Publication date
CN108428664A (zh) 2018-08-21

Similar Documents

Publication Publication Date Title
JP3037934B2 (ja) 半導体材料薄膜の製造のための改良型スマート・カット・プロセス
CN109155278B (zh) 制造应变绝缘体上半导体衬底的方法
KR100605497B1 (ko) 에스오아이 기판들을 제조하는 방법들, 이를 사용하여반도체 소자들을 제조하는 방법들 및 그에 의해 제조된반도체 소자들
US11011409B2 (en) Devices with backside metal structures and methods of formation thereof
US10325804B2 (en) Method of wafer thinning and realizing backside metal structures
CN104576501B (zh) 一种半导体器件及其制造方法
US20050045984A1 (en) Method of manufacturing dielectric isolated silicon structure
JP4328708B2 (ja) Ｃｍｏｓデバイスの製造方法及びｃｍｏｓデバイスを備える構造
EP2562134B1 (en) Capacitive transducer and methods of manufacturing and operating the same
CN108428664B (zh) 绝缘体上硅衬底的制造方法
US9431286B1 (en) Deep trench with self-aligned sinker
JP4888385B2 (ja) 半導体装置及びその製造方法
US20180082910A1 (en) Low-cost soi finfet technology
US9608068B2 (en) Substrate with strained and relaxed silicon regions
CN104465487A (zh) 浅沟道隔离结构的制作方法
CN108063112B (zh) 一种局部化soi区域制造方法
KR20170103651A (ko) Soi 기판 및 그 제조방법
CN103367226A (zh) 半导体器件制造方法
KR101869641B1 (ko) Soi 기판 및 그 제조방법
US7923353B2 (en) Gettering method and a wafer using the same
KR20170103652A (ko) Soi 기판 및 그 제조방법
US7029991B2 (en) Method for making a SOI semiconductor substrate with thin active semiconductor layer
JP2009164216A (ja) 半導体装置の製造方法
CN103681447A (zh) Soi衬底制作方法及soi衬底
CN103219276A (zh) 对浅沟槽隔离区减少损害的半导体装置制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant