JP2013033820A - 金属パターンの製造方法 - Google Patents
金属パターンの製造方法 Download PDFInfo
- Publication number
- JP2013033820A JP2013033820A JP2011168555A JP2011168555A JP2013033820A JP 2013033820 A JP2013033820 A JP 2013033820A JP 2011168555 A JP2011168555 A JP 2011168555A JP 2011168555 A JP2011168555 A JP 2011168555A JP 2013033820 A JP2013033820 A JP 2013033820A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- film
- metal
- manufacturing
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
【課題】簡易なプロセスでパターン欠陥を抑制することが可能な金属パターンの製造方法を提供する。
【解決手段】アルミニウムを含む金属パターン20を製造する際に、真空雰囲気下にて、気相法により、基板上にアルミニウムを含む金属膜21を成膜する工程(1)と、金属膜21の表面に酸化処理により酸化膜22を形成する工程(2)と、酸化膜22上に金属パターンに対応したレジストパターン30を形成する工程(3)と、レジストパターン30をマスクとして、金属膜21をエッチングする工程(4)とを順次実施する。工程(1)と工程(2)との間において、少なくとも工程(2)の実施直前には、基板の雰囲気を真空雰囲気とする。
【選択図】図1E
【解決手段】アルミニウムを含む金属パターン20を製造する際に、真空雰囲気下にて、気相法により、基板上にアルミニウムを含む金属膜21を成膜する工程(1)と、金属膜21の表面に酸化処理により酸化膜22を形成する工程(2)と、酸化膜22上に金属パターンに対応したレジストパターン30を形成する工程(3)と、レジストパターン30をマスクとして、金属膜21をエッチングする工程(4)とを順次実施する。工程(1)と工程(2)との間において、少なくとも工程(2)の実施直前には、基板の雰囲気を真空雰囲気とする。
【選択図】図1E
Description
本発明は、金属パターンの製造方法に関するものである。
厚み3μm以上のアルミニウム(Al)配線の形成方法として、真空中でスパッタ法等の気相法により基板上にAlを成膜後、成膜室内に窒素を導入して大気圧雰囲気に戻した後、基板を大気中に取り出し、成膜したAl膜上にレジストパターンを形成し、リン酸、硝酸、及び酢酸の混合液等のエッチング液を用いてAl膜をウェットエッチングして、所望の配線パターンを形成する方法がある。
スパッタ法等により成膜されたAl膜の表面には、結晶粒界に微小な窪みあるいは微小な溝等の微小な凹部が形成されている。かかる微小な凹部の形成部分はレジストの密着性が良くなく、Al膜とレジストとの間に微小な隙間が形成される場合がある。
従来の方法では、成膜後にAl膜が窒素ガス及び大気(窒素、酸素、及び他の有機成分等を含む)に曝されるため、Al膜の表面にAlN膜が形成されたり、Al膜の表面が有機物で汚染されたりする。
従来の方法では、成膜後にAl膜が窒素ガス及び大気(窒素、酸素、及び他の有機成分等を含む)に曝されるため、Al膜の表面にAlN膜が形成されたり、Al膜の表面が有機物で汚染されたりする。
通常、レジストとの密着性を確保するために、レジスト形成前にAl膜の表面をHMDS(ヘキサメチルジシラザン)ガスで処理することがなされるが、Al膜の表面全体を均一にメチル基終端にすることができない場合がある。特に結晶粒界の上記微小な凹部において、HMDSガスによる処理が不均一となりやすく、その部分でAl膜とレジストとの密着性が低下する傾向がある。
Al膜とレジストとの密着性の低下により形成された隙間に、その後のウェットエッチング工程でエッチング液が侵入して、配線に「クワレ」あるいは「欠け」と呼ばれるパターン欠陥が生じる場合がある。かかるパターン欠陥が生じると、局所的に配線幅が細くなり、設計通りの配線パターンが得られない場合がある。
特許文献1には、金属配線パターン側壁に柱状の側壁保護膜が残渣物として残らないようにすることを目的として、下記の半導体装置の製造方法が開示されている(請求項1、図1(a)〜(f))。
Al膜又はAl合金膜からなる金属膜(6)上に配線用のレジストパターン(8)を形成する。それをマスクにして塩素を含むガスを用いてエッチング処理を行い、側壁に保護膜(10)を形成しつつ金属膜(6)を選択的に除去して金属配線パターン(6a)を形成する。次いで、プラズマ状態でない環境下で、所定温度条件下で、OH基を含む単一ガス雰囲気下又は混合ガス雰囲気下に一定時間放置し、その後、保護膜(10)の剥離処理を行う。
Al膜又はAl合金膜からなる金属膜(6)上に配線用のレジストパターン(8)を形成する。それをマスクにして塩素を含むガスを用いてエッチング処理を行い、側壁に保護膜(10)を形成しつつ金属膜(6)を選択的に除去して金属配線パターン(6a)を形成する。次いで、プラズマ状態でない環境下で、所定温度条件下で、OH基を含む単一ガス雰囲気下又は混合ガス雰囲気下に一定時間放置し、その後、保護膜(10)の剥離処理を行う。
特許文献2には、初期の等方エッチングで電極にピンホールが発生する事故を防止した半導体装置の製造方法を提供することを目的として、下記の半導体装置の製造方法が開示されている(請求項1、図1(A)〜(C))。
電極配線(29)となる第1のAl層(21)を堆積し、その表面に意図的に第1の酸化物層(22)を形成する。第1の酸化物層(22)の上に再び第2のAl層(23)を薄い膜厚で形成する。第2のAl層(23)の表面には、このウェハの製造工程を進める上で不可避的に第2の酸化物層(24)が形成される。第2の酸化物層(24)の上にレジストマスク(25)を形成し、第1のAl層(21)の膜厚の半分程度まで等方エッチングを行い側壁にテーパ(28)を形成する。続いて残りの膜厚を異方性エッチングして、電極配線(29)を形成する。
電極配線(29)となる第1のAl層(21)を堆積し、その表面に意図的に第1の酸化物層(22)を形成する。第1の酸化物層(22)の上に再び第2のAl層(23)を薄い膜厚で形成する。第2のAl層(23)の表面には、このウェハの製造工程を進める上で不可避的に第2の酸化物層(24)が形成される。第2の酸化物層(24)の上にレジストマスク(25)を形成し、第1のAl層(21)の膜厚の半分程度まで等方エッチングを行い側壁にテーパ(28)を形成する。続いて残りの膜厚を異方性エッチングして、電極配線(29)を形成する。
特許文献1に記載の方法では、エッチング時に側壁に保護膜(10)を形成し、その後保護膜(10)を剥離するため、工程数が多く、複雑である。
特許文献2に記載の方法では、第1のAl層、第1の酸化物層、第2のAl層を積層し、等方性エッチングと異方性エッチングを実施するため、工程数が多く、複雑である。
特許文献2に記載の方法では、第1のAl層、第1の酸化物層、第2のAl層を積層し、等方性エッチングと異方性エッチングを実施するため、工程数が多く、複雑である。
本発明は上記事情に鑑みてなされたものであり、簡易なプロセスでパターン欠陥を抑制することが可能な金属パターンの製造方法を提供することを目的とするものである。
本発明の金属パターンの製造方法は、
アルミニウムを含む金属パターンの製造方法であって、
真空雰囲気下にて、気相法により、基板上にアルミニウムを含む金属膜を成膜する工程(1)と、
前記金属膜の表面に酸化処理により酸化膜を形成する工程(2)と、
前記酸化膜上に前記金属パターンに対応したレジストパターンを形成する工程(3)と、
前記レジストパターンをマスクとして、前記金属膜をエッチングする工程(4)とを有し、
工程(1)と工程(2)との間において、少なくとも工程(2)の実施直前には、前記基板の雰囲気を真空雰囲気とするものである。
アルミニウムを含む金属パターンの製造方法であって、
真空雰囲気下にて、気相法により、基板上にアルミニウムを含む金属膜を成膜する工程(1)と、
前記金属膜の表面に酸化処理により酸化膜を形成する工程(2)と、
前記酸化膜上に前記金属パターンに対応したレジストパターンを形成する工程(3)と、
前記レジストパターンをマスクとして、前記金属膜をエッチングする工程(4)とを有し、
工程(1)と工程(2)との間において、少なくとも工程(2)の実施直前には、前記基板の雰囲気を真空雰囲気とするものである。
本明細書において、「真空雰囲気」とは、スパッタ法等の気相成膜において好適とされる真空雰囲気であり、5×10-1Pa以下と定義する。
本発明によれば、簡易なプロセスでパターン欠陥を抑制することが可能な金属パターンの製造方法を提供することができる。
図面を参照して、本発明に係る一実施形態のアルミニウム(Al)を含む金属パターンの製造方法について説明する。図1A〜図1Gは本実施形態の金属パターンの製造方法の工程図である。各図は要部断面図である。また、各図は模式図である。
本実施形態では、金属配線パターンを有する半導体装置の製造への適用例について、説明する。
はじめに、図1Aに示すように、必要に応じてトランジスタ等の半導体素子が形成されたウェーハ等の基板11に、公知方法により所定パターンの層間絶縁膜12を形成し、その上に基板全面にバリアメタル膜13を形成する。
次いで、図1Bに示すように、真空雰囲気下にて、気相法により、基板全面にアルミニウム(Al)を含む金属膜21を成膜する(工程(1))。
金属膜21は、不可避不純物を含んでいてもよいAl膜でもよいし、Al合金膜でもよい。
気相法としては特に制限なく、スパッタ法等が挙げられる。
例えば、成膜装置のロードロック室内に基板11を載置し、雰囲気を真空雰囲気とした後、真空雰囲気を維持したまま基板11を成膜室(第1の処理室)に移動させ、成膜室内でAlを含むターゲットを用いてスパッタ成膜を行うことができる。
金属膜21の膜厚は特に制限されず、例えば3μm以上が好ましい。
金属膜21は、不可避不純物を含んでいてもよいAl膜でもよいし、Al合金膜でもよい。
気相法としては特に制限なく、スパッタ法等が挙げられる。
例えば、成膜装置のロードロック室内に基板11を載置し、雰囲気を真空雰囲気とした後、真空雰囲気を維持したまま基板11を成膜室(第1の処理室)に移動させ、成膜室内でAlを含むターゲットを用いてスパッタ成膜を行うことができる。
金属膜21の膜厚は特に制限されず、例えば3μm以上が好ましい。
スパッタ法等により成膜された金属膜21の表面には、結晶粒界等に微小な窪みあるいは微小な溝等の微小な凹部21aが形成されたものとなっている。
次いで、図1Cに示すように、金属膜21の表面に酸化処理により酸化膜22を形成する(工程(2))。
工程(1)と工程(2)との間において、少なくとも工程(2)の実施直前には、基板11の雰囲気を真空雰囲気とする。
工程(1)と工程(2)との間において、少なくとも工程(2)の実施直前には、基板11の雰囲気を真空雰囲気とする。
一態様としては、成膜室(第1の処理室)内で工程(1)を実施した後、真空雰囲気を維持したまま、成膜室から酸化処理室(第2の処理室)に基板11を搬送し、酸化処理室内で工程(2)を実施することができる。
他態様としては、成膜室(第1の処理室)内で工程(1)を実施し、真空雰囲気を維持したまま基板11をロードロック室に移動させ、ロードロック室内に窒素を導入して大気圧とした後、基板11を成膜室内から大気雰囲気中に取り出し、酸化処理室(第2の処理室)に基板11を設置し、酸化処理室内を真空雰囲気にした後、第2の処理室内で工程(2)を実施することができる。
この態様においては、工程(2)の実施前に酸化処理室内を真空雰囲気にすることで、基板11の表面は清浄化され、大気に曝されたことで付着した汚染物が除去され、清浄化された表面に酸化膜22が形成される。
この態様においては、工程(2)の実施前に酸化処理室内を真空雰囲気にすることで、基板11の表面は清浄化され、大気に曝されたことで付着した汚染物が除去され、清浄化された表面に酸化膜22が形成される。
金属膜21の酸化処理方法としては特に制限なく、金属膜21の表面を酸素ガス又は酸素ガスプラズマで処理する方法が挙げられる。
次いで、レジストとの密着性を確保するために、表面に酸化膜22が形成された金属膜21の表面をHMDS(ヘキサメチルジシラザン)ガスで処理する。
その後、図1Dに示すように、酸化膜22上に金属パターン20に対応したレジストパターン30を形成する(工程(3))。
レジストパターン30は公知方法により形成でき、レジスト塗布、パターン露光、現像、及びレジストベークを順次実施して、形成される。
その後、図1Dに示すように、酸化膜22上に金属パターン20に対応したレジストパターン30を形成する(工程(3))。
レジストパターン30は公知方法により形成でき、レジスト塗布、パターン露光、現像、及びレジストベークを順次実施して、形成される。
次いで、図1Eに示すように、レジストパターン30をマスクとして、金属膜21をエッチングする(工程(4))。これによって、金属配線パターン(金属パターン)20が形成される。
エッチング方法は特に制限なく、例えば、リン酸、硝酸、及び酢酸の混合液等のエッチング液を用いたウェットエッチングが好ましい。
エッチング方法は特に制限なく、例えば、リン酸、硝酸、及び酢酸の混合液等のエッチング液を用いたウェットエッチングが好ましい。
次いで、図1Fに示すように、レジストパターン30をマスクとして、バリアメタル膜13をエッチングする。
エッチング方法は特に制限なく、例えばドライエッチングが好ましい。
エッチング方法は特に制限なく、例えばドライエッチングが好ましい。
最後に、図1Gに示すように、レジストパターン30をアッシング等により除去し、金属配線パターン(金属パターン)20を有する半導体装置1が得られる。
本実施形態の方法では、レジストパターン30の形成前にAlを含む金属膜21の表面を酸化膜22で覆うようにしているので、Alを含む金属膜21と窒素との反応を防止することができる。また、少なくとも酸化処理の直前に基板11の雰囲気を真空雰囲気としているので、金属膜21の表面が清浄化され、清浄化された金属膜21の表面に清浄な酸化膜22を形成することができる。
窒素との反応が防止され、かつ、表面に清浄な酸化膜22が形成された金属膜21の表面をHMDSガスで処理すると、微小な凹部21aの形成部分も含め基板全面に渡ってAl金属の末端が良好にメチル基置換される。そのため、微小な凹部21aの形成部分も含め基板全面に渡って、金属膜21とレジストパターン30との密着性が良好となる。その結果、金属膜21のエッチング時にクワレあるいは欠け等のパターン欠陥が発生することが抑制される。
したがって、本実施形態では、パターン欠陥の発生が抑制され、局所的な細線化が抑制され、所望の線幅を有する金属配線パターン20を安定的に製造することができる。
したがって、本実施形態では、パターン欠陥の発生が抑制され、局所的な細線化が抑制され、所望の線幅を有する金属配線パターン20を安定的に製造することができる。
本実施形態の方法では、「背景技術」の項で挙げた特許文献1、2の方法に比して、工程数が少なく、工程が簡易である。
以上説明したように、本実施形態によれば、簡易なプロセスでパターン欠陥を抑制することが可能な金属パターン20の製造方法を提供することができる。
本発明に係る実施例及び比較例について説明する。
(実施例1)
3枚のウェーハについて、図1A〜図1Gに示したプロセスで、Al配線パターンを形成した。
層間絶縁膜とバリアメタル膜を形成したウェーハに対して、真空雰囲気下、成膜室(第1の処理室)内でスパッタ法により工程(1)を実施し、厚み5μmのAl膜を成膜した。成膜条件は、ウェーハ温度450℃、圧力3×10−1Pa、放電電力12kWとした。次いで、真空雰囲気を維持したまま、成膜室から酸化処理室にウェーハを搬送し、酸化処理室内で工程(2)を実施した。工程(2)は酸素ガスプラズマ処理により実施した。酸素ガスプラズマ条件は、酸素ガス流量0.8l/分、圧力67Pa、高周波電力2kW、処理時間15秒とした。次いで、HMDSガス処理、及びレジストパターンの形成を実施した後、リン酸、硝酸、及び酢酸の混合液を用いてAl膜をウェットエッチングした。その後、バリアメタル膜のドライエッチング、及びレジストパターンのアッシング除去を実施して、Al配線パターンを形成した。
3枚のウェーハについて、図1A〜図1Gに示したプロセスで、Al配線パターンを形成した。
層間絶縁膜とバリアメタル膜を形成したウェーハに対して、真空雰囲気下、成膜室(第1の処理室)内でスパッタ法により工程(1)を実施し、厚み5μmのAl膜を成膜した。成膜条件は、ウェーハ温度450℃、圧力3×10−1Pa、放電電力12kWとした。次いで、真空雰囲気を維持したまま、成膜室から酸化処理室にウェーハを搬送し、酸化処理室内で工程(2)を実施した。工程(2)は酸素ガスプラズマ処理により実施した。酸素ガスプラズマ条件は、酸素ガス流量0.8l/分、圧力67Pa、高周波電力2kW、処理時間15秒とした。次いで、HMDSガス処理、及びレジストパターンの形成を実施した後、リン酸、硝酸、及び酢酸の混合液を用いてAl膜をウェットエッチングした。その後、バリアメタル膜のドライエッチング、及びレジストパターンのアッシング除去を実施して、Al配線パターンを形成した。
(比較例1)
3枚のウェーハについて、従来の方法で、Al配線パターンを形成した。
層間絶縁膜とバリアメタル膜を形成したウェーハに対して実施例1と同様にAl膜を成膜した後、成膜室内に窒素を導入して大気圧雰囲気に戻し、ウェーハを大気中に取り出し、HMDSガス処理、及びレジストパターンの形成を実施した以外は、実施例1と同様にして、Al配線パターンを形成した。
3枚のウェーハについて、従来の方法で、Al配線パターンを形成した。
層間絶縁膜とバリアメタル膜を形成したウェーハに対して実施例1と同様にAl膜を成膜した後、成膜室内に窒素を導入して大気圧雰囲気に戻し、ウェーハを大気中に取り出し、HMDSガス処理、及びレジストパターンの形成を実施した以外は、実施例1と同様にして、Al配線パターンを形成した。
(評価)
実施例1及び比較例1の各ウェーハの表面を光学顕微鏡で観察し、配線パターンにくびれ幅1μm以上のクワレあるいは欠けが発生した個数を測定した。測定は、観測画像においてくびれ幅1μm以上のクワレあるいは欠けを検出可能な自動検出機による光学検査にて実施した。測定結果を図2に示す。比較例1のパターン欠陥発生数は平均944個であったのに対して、実施例1のパターン欠陥発生数は平均301個であった。図2に示すように、本発明の方法によれば、クワレあるいは欠けの発生が抑制されることが明らかとなった。
実施例1及び比較例1の各ウェーハの表面を光学顕微鏡で観察し、配線パターンにくびれ幅1μm以上のクワレあるいは欠けが発生した個数を測定した。測定は、観測画像においてくびれ幅1μm以上のクワレあるいは欠けを検出可能な自動検出機による光学検査にて実施した。測定結果を図2に示す。比較例1のパターン欠陥発生数は平均944個であったのに対して、実施例1のパターン欠陥発生数は平均301個であった。図2に示すように、本発明の方法によれば、クワレあるいは欠けの発生が抑制されることが明らかとなった。
本発明の金属パターンの製造方法は、半導体装置の金属配線パターン等に好ましく適用できる。
1 半導体装置
11 基板
12 層間絶縁膜
13 バリアメタル膜
20 金属パターン
21 金属膜
21a 微小な凹部
22 酸化膜
30 レジストパターン
11 基板
12 層間絶縁膜
13 バリアメタル膜
20 金属パターン
21 金属膜
21a 微小な凹部
22 酸化膜
30 レジストパターン
Claims (4)
- アルミニウムを含む金属パターンの製造方法であって、
真空雰囲気下にて、気相法により、基板上にアルミニウムを含む金属膜を成膜する工程(1)と、
前記金属膜の表面に酸化処理により酸化膜を形成する工程(2)と、
前記酸化膜上に前記金属パターンに対応したレジストパターンを形成する工程(3)と、
前記レジストパターンをマスクとして、前記金属膜をエッチングする工程(4)とを有し、
工程(1)と工程(2)との間において、少なくとも工程(2)の実施直前には、前記基板の雰囲気を真空雰囲気とする金属パターンの製造方法。 - 第1の処理室内で工程(1)を実施し、
真空雰囲気を維持したまま、前記第1の処理室から第2の処理室に前記基板を搬送し、
当該第2の処理室内で工程(2)を実施する請求項1に記載の金属パターンの製造方法。 - 第1の処理室内で工程(1)を実施し、
前記基板を前記第1の処理室内から大気雰囲気下に取り出し、
前記基板を第2の処理室に設置し、
前記第2の処理室内を真空雰囲気にした後、
当該第2の処理室内で工程(2)を実施する請求項1に記載の金属パターンの製造方法。 - 前記金属パターンが金属配線パターンを含む請求項1〜3のいずれかに記載の金属パターンの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011168555A JP2013033820A (ja) | 2011-08-01 | 2011-08-01 | 金属パターンの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011168555A JP2013033820A (ja) | 2011-08-01 | 2011-08-01 | 金属パターンの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013033820A true JP2013033820A (ja) | 2013-02-14 |
Family
ID=47789468
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011168555A Withdrawn JP2013033820A (ja) | 2011-08-01 | 2011-08-01 | 金属パターンの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013033820A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020077821A (ja) * | 2018-11-09 | 2020-05-21 | トヨタ自動車株式会社 | 半導体装置の製造方法 |
-
2011
- 2011-08-01 JP JP2011168555A patent/JP2013033820A/ja not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020077821A (ja) * | 2018-11-09 | 2020-05-21 | トヨタ自動車株式会社 | 半導体装置の製造方法 |
JP7056521B2 (ja) | 2018-11-09 | 2022-04-19 | 株式会社デンソー | 半導体装置の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9960031B2 (en) | Plasma processing apparatus and plasma processing method | |
US7276447B1 (en) | Plasma dielectric etch process including ex-situ backside polymer removal for low-dielectric constant material | |
US8987139B2 (en) | Method of patterning a low-k dielectric film | |
JP2002319571A (ja) | エッチング槽の前処理方法及び半導体装置の製造方法 | |
US9780037B2 (en) | Method of processing target object | |
TWI404140B (zh) | 乾蝕刻方法 | |
JPH07201834A (ja) | ドライエッチング方法 | |
US8664122B2 (en) | Method of fabricating a semiconductor device | |
JPH10178014A (ja) | 半導体装置の製造方法 | |
JP2013033820A (ja) | 金属パターンの製造方法 | |
TW538435B (en) | Method of making semiconductor device | |
US8541307B2 (en) | Treatment method for reducing particles in dual damascene silicon nitride process | |
JP5642427B2 (ja) | プラズマ処理方法 | |
CN109300781B (zh) | Ono膜层的制造方法 | |
US20060137711A1 (en) | Single-wafer cleaning procedure | |
JP2011077085A (ja) | 半導体装置の製造方法 | |
US7435681B2 (en) | Methods of etching stacks having metal layers and hard mask layers | |
JP2006294909A (ja) | 半導体装置の製造方法 | |
KR100802307B1 (ko) | 금속막 식각 방법 | |
US20040018743A1 (en) | Method for removing photoresist after metal layer etching in a semiconductor device | |
US20050014369A1 (en) | Method for reducing foreign material concentrations in etch chambers | |
WO2011081512A2 (en) | Cleaning method for removing post via etch residue | |
US8846528B2 (en) | Method of modifying a low k dielectric layer having etched features and the resulting product | |
JP6007754B2 (ja) | 配線構造の製造方法 | |
US20170291199A1 (en) | Fluorine reduction with scope with controlled oxidation |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20141007 |