KR100289740B1 - 금속층 식각에 사용된 포토레지스트 마스크 제거 방법 - Google Patents

금속층 식각에 사용된 포토레지스트 마스크 제거 방법 Download PDF

Info

Publication number
KR100289740B1
KR100289740B1 KR1019990016007A KR19990016007A KR100289740B1 KR 100289740 B1 KR100289740 B1 KR 100289740B1 KR 1019990016007 A KR1019990016007 A KR 1019990016007A KR 19990016007 A KR19990016007 A KR 19990016007A KR 100289740 B1 KR100289740 B1 KR 100289740B1
Authority
KR
South Korea
Prior art keywords
ashing
chamber
gas
etching
photoresist mask
Prior art date
Application number
KR1019990016007A
Other languages
English (en)
Other versions
KR20000073004A (ko
Inventor
김태룡
김재필
원종식
임가순
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019990016007A priority Critical patent/KR100289740B1/ko
Priority to US09/475,188 priority patent/US6329294B1/en
Publication of KR20000073004A publication Critical patent/KR20000073004A/ko
Application granted granted Critical
Publication of KR100289740B1 publication Critical patent/KR100289740B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02071—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a delineation, e.g. RIE, of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

금속층 식각시 부산물로서 발생된 폴리머를 효과적으로 제거할 수 있는 포토레지스트 마스크 제거 방법에 관하여 개시한다. 본 발명에서는 식각 챔버 내에서 금속층을 건식 식각한 후 반도체 기판상에 남아 있는 포토레지스트 마스크를 제거하기 위하여, 상기 반도체 기판을 상기 식각 챔버로부터 애싱 챔버(ashing chamber)로 진공 차단 없이 반송한다. 상기 애싱 챔버로의 RF 전원 공급이 차단된 상태에서 진공으로 유지되는 상기 애싱 챔버 내로 N2가스를 공급하여 소정의 온도로 가열된 반도체 기판상에 N2가스를 블로잉(blowing)하여 전처리 단계를 행한다. 상기 애싱 챔버 내에서 애싱에 의하여 상기 포토레지스트 마스크를 제거한다.

Description

금속층 식각에 사용된 포토레지스트 마스크 제거 방법{Method for removal of photoresist mask used for etching metal layers}
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 웨이퍼상에서 금속층 식각에 사용된 포토레지스트 마스크를 제거하는 방법에 관한 것이다.
고집적 반도체 소자를 제조하기 위하여 요구되는 디자인 룰(design rule)이 타이트(tight)해짐에 따라, 양산시 높은 스루풋(throughput)을 얻기 위하여, 웨이퍼상에서 포토리소그래피 공정 및 건식 식각 공정에 의하여 금속 패턴을 형성할 때 식각 설비로서 고밀도 플라즈마(high density plasma; 이하, 'HDP'라 함) 설비를 사용하고 있다.
HDP 식각 설비는 MDP(medium density plasma) 식각 설비에 비하여 낮은 압력 및 높은 RF 전원을 사용함으로써 플라즈마 밀도를 높이고 식각 효율을 증가시킬 수 있는 식각 설비이다. HDP 식각 설비를 사용하여 금속층을 식각할 때에는 식각 부산물로서 하드 폴리머(hard polymer)가 다량 발생된다. 이와 같은 하드 폴리머는 특히 웨이퍼의 에지(edge) 부위에서 다량 발생된다.
예를 들어 1013/mm3정도의 플라즈마 밀도를 가지는 HDP에서는 기본적으로 1011/mm3이하의 플라즈마 밀도를 가지는 MDP 식각 설비에 비하여 이온 밀도 또는 전자 밀도가 크다. 따라서, 식각 대상층에도 MDP 식각 설비에 비하여 강한 에너지가 전달된다. 이와 같이 높은 에너지가 전달되는 상태에서 생성되는 식각 부산물인 폴리머는 금속층 패턴의 측벽 및 상기 금속층 패턴의 위에 남아 있는 포토레지스트 마스크의 측벽에서 높은 결합 에너지로 결합되고, 그 결합 에너지보다 작은 에너지에서는 분해될 수 없는 하드 폴리머를 형성하게 된다.
통상적으로 금속층 식각 후 금속층 패턴 위에 남아 있는 포토레지스트 마스크 및 기타 식각 부산물을 제거하기 위하여 산소 분위기 또는 산소함유가스 분위기하에서 애싱(ashing) 공정을 행한다. 따라서, 애싱 공정에 도입하기 위한 안정화 단계에서 애싱 챔버 내부가 산소 분위기로 존재하게 된다.
종래에는 이와 같은 산소 분위기에서의 애싱 공정을 금속층 식각 공정에 이어서 곧바로 행하였다.
금속층 식각, 특히 알루미늄 배선 형성을 위한 식각시에는 BCl3, SiCl4, Cl2등의 염소계 가스가 사용된다. 따라서, 식각 공정 직후에 웨이퍼 표면에는 식각 부산물, 예를 들면 C, Ti, Al, Si, AlxCly, AlxCy, TixCly, TixCy등과 같은 부산물들이 잔존한다. 이 때, 종래 방법에서와 같이 식각 공정 직후 산소 분위기에서의 애싱 공정을 바로 행하는 경우에는, 애싱 챔버 내에서 웨이퍼상에 잔존하는 상기한 바와 같은 식각 부산물들이 애싱을 위한 안정화 단계에서 산소 분위기에 노출되어 산화된다. 이와 같이 산화된 식각 부산물들은 CO, COx, AlxOy, AlxClyOz, AlxCyOz, TixOy, TixClyOz등의 형태로 존재하게 되고, 애싱 및 스트립 공정시 제거가 불가능한 하드 폴리머를 형성하게 된다.
도 1a 내지 도 1c는 포토레지스트 마스크를 이용하여 금속층을 건식 식각한 후 종래의 방법에 따라서 애싱 및 스트립 공정을 거쳐서 상기 포토레지스트 마스크를 제거한 경우를 설명하기 위한 단면도들이다.
도 1a 내지 도 1b를 참조하면, 반도체 기판(10)상의 금속층(12), 예를 들면 알루미늄층을 포토레지스트 마스크(14)를 사용하여 HDP 식각 설비 내에서 건식 식각하면, 얻어진 금속층 패턴(12a)의 측벽 및 그 위에 남아 있는 포토레지스트 마스크(14a)의 측벽에 식각 부산물에 의하여 형성되는 하드 폴리머(20)가 부착된다. 또한, 상기 하드 폴리머(20)의 주위에는 폴리머를 형성하는 소스로 작용하는 식각 부산물들, 예를 들면 C, Ti, Al, Si, AlxCly, AlxCy, TixCly, TixCy등으로 이루어지는 물질들(30)(이하, 단지 '폴리머 소스(30)'라 함)이 상기 하드 폴리머(20)에 물리적으로 흡착된 상태로 잔존하게 된다.
반도체 기판(10)상에 상기 하드 폴리머(20) 및 폴리머 소스(30)가 존재하는 상태에서 웨이퍼를 애싱 챔버로 이동시킨 후 상기한 종래의 방법에 따라서 애싱 및 스트립 공정을 거치는 경우에는, 상기 포토레지스트 마스크(14a)의 애싱을 위한 전단계인 안정화 단계에서 이미 상기 하드 폴리머(20) 및 그 주위에 물리적 흡착 상태로 남아 있는 폴리머 소스(30)가 애싱 챔버 내에서 산소 분위기에 노출되어 CO, COx, AlxOy, AlxClyOz, AlxCyOz, TixOy, TixClyOz등의 형태로 산화된다. 상기와 같은 형태를 가지는 산화물중에서 특히 AlxClyOz, AlxCyOz및 TixOy는 그 기화점이 각각 192℃, 2100℃ 및 579℃ 정도로 상당히 높은 편이다. 따라서, 상기 금속층 패턴(12a)의 측벽 및 포토레지스트 마스크(14a)의 측벽에 부착되어 있는 상기 하드 폴리머(20)는 통상의 애싱 및 스트립 방법으로는 제거하기 어려운 보다 심각한 상태의 하드 폴리머로 된다.
그 결과, 애싱 및 스트립 공정 후에, 상기 금속층 패턴(12a)의 측벽에 부착되어 있던 하드 폴리머(20)는 상기 포토레지스트 마스크(14a)의 제거와 동시에 제거되는 반면, 상기 포토레지스트 마스크(14a)의 측벽에 부착되어 있던 하드 폴리머(20)는 제거되지 않고 도 1c에 도시한 바와 같이 상기 금속층 패턴(12a) 위에 넘어져 있는 상태로 남아 있게 된다.
여기서, 상기 금속층 패턴(12a)의 측벽에 부착되어 있던 하드 폴리머(20)만 제거되고 상기 포토레지스트 마스크(14a)의 측벽에 부착되어 있던 하드 폴리머(20)만 남아 있는 이유는 다음과 같다. 금속층, 예를 들면 알루미늄층을 식각할 때 발생되는 폴리머는 AlxCly, AlxCy, TixCy등의 형태이다. 이와 같은 형태의 폴리머들은 알루미늄에 부착되기도 하지만 알루미늄보다는 포토레지스트에 대하여 더 큰 친화력을 가진다. 따라서, AlxCy, TixCy 등과 같은 하드 폴리머는 포토레지스트 마스크(14a)의 표면에 더 많이 부착된다. 따라서, 식각 초기 단계부터 지속적으로 형성된 폴리머인 상기 포토레지스트 마스크(14a) 측벽에 부착되어 있는 하드 폴리머(20)는 애싱시 잘 제거되지 않는다.
상기한 바와 같이, 종래의 방법에 의하여 금속층 식각에 사용된 포토레지스트 마스크를 제거하는 경우에는 금속층 패턴상에 하드 폴리머가 잔류하게 된다. 그 결과, 금속층에서의 표면 저항이 증가하고, 그 위에 형성되는 층간절연막의 오염이 심각해지는 등 소자의 품질 저하가 초래되어 양산에 적용하기 어렵다.
본 발명의 목적은 상기한 종래 기술에서의 문제점을 해결하고자 하는 것으로, 금속층 식각시 부산물로서 발생된 폴리머를 효과적으로 제거할 수 있는 포토레지스트 마스크 제거 방법을 제공하는 것이다.
도 1a 내지 도 1c는 종래 기술에 의한 포토레지스트 마스크 제거 방법을 설명하기 위한 단면도들이다.
도 2a 내지 도 2c는 본 발명의 바람직한 실시예에 따른 포토레지스트 마스크 제거 방법을 설명하기 위한 단면도들이다.
도 3은 본 발명의 제1 실시예에 따른 포토레지스트 마스크 제거 방법에 적용되는 가스 펄싱 방법을 설명하기 위한 타이밍도이다.
도 4는 본 발명의 제2 실시예에 따른 포토레지스트 마스크 제거 방법에 적용되는 가스 펄싱 방법을 설명하기 위한 타이밍도이다.
도 5a는 종래 기술에 의하여 포토레지스트 마스크를 제거한 경우의 AES(Auger Electron Spectroscopy) 분석 결과를 나타낸다.
도 5b는 본 발명에 의하여 포토레지스트 마스크를 제거한 경우의 AES 분석 결과를 나타낸다.
〈도면의 주요 부분에 대한 부호의 설명>
100: 반도체 기판, 112: 금속층 패턴, 114: 포토레지스트 마스크, 120: 하드 폴리머층, 120a: 소프트 폴리머층, 130: 폴리머 소스
상기 목적을 달성하기 위하여, 본 발명에서는 식각 챔버 내에서 금속층을 건식 식각한 후 반도체 기판상에 남아 있는 포토레지스트 마스크를 제거하기 위하여, 상기 반도체 기판을 상기 식각 챔버로부터 애싱 챔버(ashing chamber)로 진공 차단 없이 반송한다. 상기 애싱 챔버로의 RF 전원 공급이 차단된 상태에서 진공으로 유지되는 상기 애싱 챔버 내로 N2가스를 공급하여 소정의 온도로 가열된 반도체 기판상에 N2가스를 블로잉(blowing)하는 전처리 단계를 행한다. 상기 애싱 챔버 내에서 애싱에 의하여 상기 포토레지스트 마스크를 제거한다.
상기 전처리 단계에서 상기 소정의 온도는 150 ∼ 800℃이다.
상기 전처리 단계에서 상기 애싱 챔버는 5 ∼ 9토르(torr)의 압력으로 유지된다.
상기 전처리 단계는 5 ∼ 60초 동안 행한다.
상기 전처리 단계에서 N2가스는 500 ∼ 1500sccm의 유량으로 공급된다.
상기 금속층은 알루미늄층 및 텅스텐층으로 이루어지는 군에서 선택되는 어느 하나의 층으로 구성된다.
상기 애싱 단계는 상기 전처리 단계와 동일 온도 조건하에서 행해진다.
상기 전처리 단계는 상기 애싱 단계에서보다 높은 압력 조건하에서 행해진다.
상기 애싱 단계에서는, 먼저 상기 애싱 챔버로의 RF 전원 공급이 차단된 상태에서 상기 애싱 챔버 내로 H2O 가스를 공급하는 제1 안정화 단계를 행한다. 상기 애싱 챔버로 RF 전원이 공급되는 상태에서 상기 애싱 챔버 내로 H2O 가스를 공급하는 패시베이션 단계를 행한다. 상기 애싱 챔버로의 RF 전원 공급이 차단된 상태에서 상기 애싱 챔버 내로 N2가스 및 O2가스를 공급하는 제2 안정화 단계를 행한다. 상기 애싱 챔버로 RF 전원이 공급되는 상태에서 상기 애싱 챔버내로 N2가스 및 O2가스를 공급하는 메인 에싱 단계를 행한다.
또는, 상기 애싱 단계로서, 상기 애싱 챔버로의 RF 전원 공급이 차단된 상태에서 상기 애싱 챔버 내로 N2가스 및 O2가스를 공급하는 안정화 단계와, 상기 애싱 챔버로 RF 전원이 공급되는 상태에서 상기 애싱 챔버내로 N2가스 및 O2가스를 공급하는 메인 에싱 단계를 행할 수 있다.
본 발명에 의하면, 금속층 식각 후 애싱 공정 전에 N2블로잉 전처리 단계를 거침으로써 애싱 공정시 포토레지스트 마스크 제거와 동시에 폴리머층이 용이하게 제거된다. 따라서, 식각 공정에 의하여 형성된 금속층 패턴 주위에는 잔류하는 폴리머가 존재하지 않게 되고, 따라서 소자의 품질 저하를 방지할 수 있다.
다음에, 본 발명의 바람직한 실시예에 대하여 첨부 도면을 참조하여 상세히 설명한다.
도 2a 내지 도 2c는 본 발명의 바람직한 실시예에 따른 포토레지스트 마스크 제거 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다.
제1 실시예에서는 금속층의 식각 공정 및 후속의 포토레지스트 마스크의 제거 공정을 행하기 위하여, HDP 식각 챔버와 애싱 챔버가 동일한 진공 공간 내에 병존하고, 웨이퍼가 식각 챔버로부터 애싱 챔버로 진공 차단 없이 이동 가능하며, 따라서 특정한 웨이퍼에 대하여 식각 챔버 내에서 금속층 식각을 행한 후, 진공을 유지한 상태에서 인시튜(in-situ)로 애싱 챔버 내에서 포토레지스트 마스크의 제거 공정을 행할 수 있는 클러스터 타입(cluster type)의 반도체 제조 설비를 사용한다.
도 2a를 참조하면, 상기 설명한 바와 같은 클러스터 타입의 반도체 제조 설비의 식각 챔버 내에서 포토레지스트 마스크(114)를 식각 마스크로 사용하여 반도체 기판(100)상의 금속층 예를 들면 알루미늄층을 HDP를 이용한 식각 방법으로 식각하여, 금속층 패턴(112)을 형성한다. 그 결과, 상기 금속층 패턴(112)의 측벽 및 상기 금속층 패턴(112)을 덮고 있는 포토레지스트 마스크(114)의 측벽에는 식각 부산물에 의하여 형성된 하드 폴리머층(120)이 부착되고, 상기 하드 폴리머층(120) 주위에는 폴리머를 형성하는 소스(source)로서 작용하는 식각 부산물들, 예를 들면 C, Ti, Al, Si, AlxCly, AlxCy, TixCly, TixCy등으로 이루어지는 물질들(130)(이하, 단지 '폴리머 소스(130)라 함)이 물리적 흡착 상태로 잔존하게 된다.
도 2b를 참조하면, 도 2a의 결과물을 상기 식각 챔버로부터 로드락(load lock)을 경유하여 진공을 유지한 상태로 애싱 챔버 내로 반송한다.
그 후, 애싱 챔버 내에서 애싱 공정을 행하기 전 전처리 공정으로서 다음과 같은 공정을 행한다. 즉, 상기 애싱 챔버 내부를 비교적 고온 및 고압, 예를 들면 275℃의 온도 및 9토르(torr)의 압력으로 유지한 상태에서 상기 애싱 챔버 내에 N2가스만을 1000sccm의 유량으로 공급하여 N2블로잉(blowing) 공정을 행한다. 이 때, 상기 애싱 챔버 내부로의 RF 전원 공급은 차단한다. 그 결과, 애싱 공정을 행하기 전에, 애싱 챔버 내의 N2분위기에 의하여 상기 하드 폴리머층(120) 및 물리적으로 흡착되어 있는 폴리머 소스(130)가 산화되는 것을 방지할 수 있게 된다. 또한, 애싱 공정 전에 RF 전원 공급이 차단된 상태에서 N2가스 유체가 공급되므로 물리적 흡착 상태로 존재하는 폴리머 소스(130)가 화학적 반응을 통하지 않고 N2유체 흐름에 의하여 물리적 방법으로 애싱 챔버로부터 배출됨으로써 제거된다. 이와 같이, N2블로잉 공정을 거친 후 상기 금속층 패턴(112)의 측벽 및 상기 포토레지스트 마스크(114)의 측벽에는 통상의 애싱 공정으로도 용이하게 제거될 수 있는 소프트 폴리머층(120a)이 잔존하게 된다.
도 3은 본 발명의 제1 실시예에 따른 포토레지스트 마스크 제거 방법에 적용되는 가스 펄싱 방법을 설명하기 위한 타이밍도로서, 도 2b를 참조하여 설명한 N2블로잉 전처리 공정이 도 3에 단계 (I)로서 표시되어 있다.
도 2c를 참조하면, 상기 애싱 챔버 내에서 진공을 그대로 유지한 상태로 애싱 공정을 행하여 상기 포토레지스트 마스크(114) 및 소프트 폴리머층(120a)을 동시에 제거한다.
상기 애싱 공정에 대하여 도 3을 참조하여 보다 구체적으로 설명하면 다음과 같다.
먼저, 도 3에서 단계 (II)로 표시한 바와 같이, 애싱 챔버 내부를 275℃의 온도 및 3토르의 압력으로 유지한 상태에서 상기 애싱 챔버 내부로 H2O 가스를 750sccm으로 공급하면서 상기 포토레지스트 마스크(114) 및 소프트 폴리머층(120a)을 포함하는 반도체 기판(100)에 대하여 제1 안정화 단계를 거친다. 상기 제1 안정화 단계는 RF 전원을 공급하지 않는 상태에서 20초 동안 행한다.
이어서, 도 3에서 단계 (III)으로 표시한 바와 같이, 애싱 챔버 내부를 275℃의 온도 및 3토르의 압력으로 유지한 상태에서 1000W의 RF 전원을 인가하면서 상기 애싱 챔버 내부로 750sccm의 H2O 가스를 공급함으로써 패시베이션(passivation) 단계를 거친다. 상기 패시베이션 단계는 금속층 식각에 사용된 염소계 가스에서 발생된 Cl에 의하여 야기되는 코로젼(corrosion)을 방지하기 위하여 행한다. 이 단계에서는 H2O 플라즈마에 의해 애싱 처리와 코로젼 방지 처리가 동시에 이루어진다. 상기 패시베이션 단계는 30초간 행한다. 실험 결과, 이 단계 (III)에서의 애싱 속도(ashing rate)는 약 14,000Å/분 이었다.
이어서, 도 3에서 단계 (IV)로 표시한 바와 같이, 애싱 챔버 내부를 275℃의 온도 및 2토르의 압력으로 유지한 상태에서 상기 애싱 챔버 내부로 400sccm의 N2가스 및 3600sccm의 O2가스를 공급하여 제2 안정화 단계를 행한다. 상기 제2 안정화 단계는 RF 전원을 공급하지 않는 상태에서 20초 동안 행한다.
그 후, 도 3에서 단계 (V)로 표시한 바와 같이, 애싱 챔버 내부를 275℃의 온도 및 2토르의 압력으로 유지한 상태에서 상기 애싱 챔버 내부로 400sccm의 N2가스 및 3600sccm의 O2가스를 공급하여 메인 애싱(main ashing) 단계를 행한다. 상기 메인 애싱 단계는 1000W의 RF 전원을 인가하면서 60초 동안 행한다. 실험 결과, 이 단계 (V)에서의 애싱 속도는 약 45,300Å/분 이었다.
상기한 단계 (II) 내지 (V)의 애싱 공정을 거친 결과, 상기 포토레지스트 마스크(114) 및 소프트 폴리머층(120a)이 완전히 제거되고, 도 2c와 같은 결과물을 얻을 수 있다.
상기한 제1 실시예에서 설명한 N2블로잉 전처리 공정 및 애싱 공정에서의 구체적인 공정 조건은 단지 예시에 불과한 것으로, 식각 대상인 금속층의 종류 및 사용되는 설비에 따라서 온도, 압력, 유량, RF 전원, 애싱 공정 조건 등이 달라질 수 있다. 본 발명에서 가장 중요한 특징은 금속층 식각 후 애싱을 행하기 전에 진공 차단없이 N2블로잉 전처리 공정을 행한다는 것이다.
도 4는 본 발명의 제2 실시예에 따른 포토레지스트 마스크 제거 방법에 적용되는 가스 펄싱 방법을 설명하기 위한 타이밍도이다.
제2 실시예에서도 제1 실시예에서와 마찬가지로 상기 설명한 바와 같은 클러스터 타입(cluster type)의 반도체 제조 설비를 사용한다.
도 2 및 도 4를 참조하면, 식각 챔버에서 금속층, 예를 들면 텅스텐층을 식각한 후 얻어진 금속층 패턴(112) 위에 남아 있는 및 포토레지스트 마스크(114) 및 하드 폴리머층(120)을 제거하기 위하여, 웨이퍼를 상기 식각 챔버로부터 로드락을 경유하여 진공을 유지한 상태로 애싱 챔버 내로 반송한다.
그 후, 도 4의 단계 (I)로서 나타낸 바와 같이, 애싱 공정을 행하기 전에 상기 하드 폴리머층(120) 주위에 물리적 흡착 상태로 있는 폴리머 소스(130)들을 물리적으로 제거하기 위하여, 상기 애싱 챔버 내에서 N2블로잉에 의한 전처리 공정을 거친다.
N2블로잉 전처리 공정을 위하여, RF 전원 공급이 차단된 상태에서 애싱 챔버 내부를 비교적 고온 및 고압, 예를 들면 250℃의 온도 및 8.5토르(torr)의 압력으로 유지한 상태에서 상기 애싱 챔버 내에 N2가스만을 950sccm의 유량으로 공급하여 N2블로잉 공정을 20초간 행한다. 그 결과, 애싱 공정을 행하기 전에, 애싱 챔버 내의 N2분위기에 의하여 상기 하드 폴리머층(120) 및 물리적으로 흡착되어 있는 폴리머 소스(130)가 N2유체 흐름에 의하여 물리적 방법으로 애싱 챔버로부터 배출되어 제거되고, 상기 금속층 패턴(112)의 측벽 및 상기 포토레지스트 마스크(114)의 측벽에는 통상의 애싱 공정으로도 용이하게 제거될 수 있는 소프트 폴리머층(120a)(도 2b)이 잔존하게 된다.
그 후, 도 4의 단계 (II)로서 나타낸 바와 같이, 애싱 챔버 내부를 250℃의 온도 및 2토르의 압력으로 유지한 상태에서 상기 애싱 챔버 내부로 350sccm의 N2가스 및 3500sccm의 O2가스를 공급하면서 상기 포토레지스트 마스크(114) 및 소프트 폴리머층(120a)을 포함하는 반도체 기판(100)에 대하여 애싱 공정을 위한 안정화 단계를 거친다. 상기 안정화 단계는 RF 전원을 공급하지 않는 상태에서 20초 동안 행한다.
이어서, 도 4의 단계 (III)으로서 나타낸 바와 같이, 메인 애싱 단계로서 애싱 챔버 내부를 250℃의 온도 및 2토르의 압력으로 유지한 상태에서 1300W의 RF 전원을 인가하면서 상기 애싱 챔버 내부로 350sccm의 N2가스 및 3500sccm의 O2가스를 공급한다. 상기 메인 애싱 단계는 180초 동안 행한다.
상기한 단계 (II) 및 (III)의 애싱 공정을 거친 후, 상기 포토레지스트 마스크(114) 및 소프트 폴리머층(120a)이 완전히 제거되고, 도 2c와 같은 결과물을 얻을 수 있다.
본 발명에 따른 방법에 의하여 포토레지스트 마스크를 제거한 경우의 하드 폴리머 제거 효과를 다음과 같이 평가하였다.
먼저, 금속층으로서 알루미늄층을 식각하여 알루미늄층 패턴을 형성한 후, 그 위에 남아 있는 포토레지스트 마스크, 하드 폴리머 및 그 주변에 물리적으로 흡착되어 있는 폴리머 소스를 제거하기 위하여, 도 1a 내지 도 1c를 참조하여 설명한 바와 같은 종래의 방법과 도 2a 내지 도 2c 및 도 3을 참조하여 설명한 바와 같은 본 발명에 따른 방법에 의하여 각각 포토레지스트 마스크를 제거하였다. 그 후, 각각의 경우에 대하여 알루미늄층 패턴 상면의 노출된 표면의 특정된 지점에서 AES(Auger Electron Spectroscopy)를 사용하여 표면 성분을 분석하였다.
도 5a는 종래의 방법에 의하여 포토레지스트 마스크를 제거한 경우의 AES 분석 결과를 나타내고, 도 5b는 본 발명의 방법에 의하여 포토레지스트 마스크를 제거한 경우의 AES 분석 결과를 나타낸다. 도 5a 및 도 5b에 있어서, 종축은 AES 분석중 1초 동안의 불순물의 검출 횟수, 즉 'C/S(counter per second)'이다.
종래 방법을 적용한 경우에는 도 5a에 나타낸 바와 같이 알루미늄층 패턴 표면에서 탄소가 다량 검출되었으며, 산소 성분도 상당량 존재하는 것으로 나타났다.
반면, 본 발명에 따라서, 알루미늄층 식각 후 애싱 공정 전에 N2블로잉 공정을 행한 경우에는 도 5b에 나타낸 바와 같이, 포토레지스트 마스크가 제거되고 난 후 알루미늄층 패턴 표면에서 탄소가 검출되지 않았으며, 산소 성분도 종래의 경우에 비하여 현저히 낮은 함량으로 검출되었다. 또한, 도 5b의 결과에서 N+Ti의 펄스 및 Ti의 펄스가 도 5a의 경우보다 더 강하게 검출된 것은 종래의 경우에 비하여 알루미늄층 패턴 표면 위에 잔존하는 산소 성분 및 폴리머의 양이 적다는 것을 의미하는 것으로 해석할 수 있다.
도 5a 및 도 5b의 결과로부터 알 수 있는 바와 같이, 본 발명의 방법에 따라서 금속층 식각 후 애싱 공정 전에 N2가스만을 사용하여 블로잉 공정을 행하면 N2가스 분위기에서 폴리머 소스로 작용하는 입자들, 예를 들면 C, Al, Ti, AlxCly, AlxCy등의 입자들이 고압하에서 N2가스와 함께 애싱 챔버 밖으로 배출될 뿐 만 아니라 N2가스 분위기에서 산화가 억제되어 하드 폴리머를 소프트 폴리머로 변화시키는 효과를 얻을 수 있다.
따라서, 금속층 식각 후 애싱 공정 전에 N2블로잉 전처리 공정을 행함으로써 후속의 애싱 및 스트립 공정시 식각 부산물인 폴리머층이 포토레지스트 마스크와 함께 용이하게 제거될 수 있다.
상기한 바와 같이, 본 발명에 의하면 금속층 식각후 산소 함유 가스를 사용하는 공정으로 개시되는 애싱 공정을 바로 행하지 않고, 애싱 공정 전에 N2블로잉 전처리 공정을 행함으로써 식각 부산물인 폴리머와, 폴리머 소스로 작용하는 입자들의 산화를 억제하는 동시에 물리적으로 흡착되어 있는 폴리머 소스를 챔버 밖으로 배출시킴으로써 금속층 패턴 및 포토레지스트 마스크 주위에 남아 있는 폴리머층을 소프트화한다. 따라서, 후속의 애싱 공정에 의한 포토레지스트 마스크 제거와 동시에 폴리머층이 용이하게 제거된다. 그 결과, 금속층 패턴 주위에는 잔류하는 폴리머가 존재하지 않게 되고, 따라서 소자의 품질 저하를 방지할 수 있다.
이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형이 가능하다.

Claims (10)

  1. 식각 챔버 내에서 금속층을 건식 식각한 후 반도체 기판상에 남아 있는 포토레지스트 마스크를 제거하는 방법에 있어서,
    상기 반도체 기판을 상기 식각 챔버로부터 애싱 챔버(ashing chamber)로 진공 차단 없이 반송하는 단계와,
    상기 애싱 챔버로의 RF 전원 공급이 차단된 상태에서 진공으로 유지되는 상기 애싱 챔버 내로 N2가스를 공급하여 소정의 온도로 가열된 반도체 기판상에 N2가스를 블로잉(blowing)하는 전처리 단계와,
    상기 애싱 챔버 내에서 애싱에 의하여 상기 포토레지스트 마스크를 제거하는 단계를 포함하는 것을 특징으로 하는 포토레지스트 마스크 제거 방법.
  2. 제1항에 있어서, 상기 전처리 단계에서 상기 소정의 온도는 150 ∼ 800℃인 것을 특징으로 하는 포토레지스트 마스크 제거 방법.
  3. 제1항에 있어서, 상기 전처리 단계에서 상기 애싱 챔버는 5 ∼ 9토르(torr)의 압력으로 유지되는 것을 특징으로 하는 포토레지스트 마스크 제거 방법.
  4. 제1항에 있어서, 상기 전처리 단계는 5 ∼ 60초 동안 행하는 것을 특징으로 하는 포토레지스트 마스크 제거 방법.
  5. 제1항에 있어서, 상기 전처리 단계에서 N2가스는 500 ∼ 1500sccm의 유량으로 공급되는 것을 특징으로 하는 포토레지스트 마스크 제거 방법.
  6. 제1항에 있어서, 상기 금속층은 알루미늄층 및 텅스텐층으로 이루어지는 군에서 선택되는 어느 하나의 층으로 구성된 것을 특징으로 하는 포토레지스트 마스크 제거 방법.
  7. 제1항에 있어서, 상기 애싱 단계는 상기 전처리 단계와 동일 온도 조건하에서 행해지는 것을 특징으로 하는 포토레지스트 마스크 제거 방법.
  8. 제1항에 있어서, 상기 전처리 단계는 상기 애싱 단계에서보다 높은 압력 조건하에서 행해지는 것을 특징으로 하는 포토레지스트 마스크 제거 방법.
  9. 제1항에 있어서, 상기 애싱 단계는
    상기 애싱 챔버로의 RF 전원 공급이 차단된 상태에서 상기 애싱 챔버 내로 H2O 가스를 공급하는 제1 안정화 단계와,
    상기 애싱 챔버로 RF 전원이 공급되는 상태에서 상기 애싱 챔버 내로 H2O 가스를 공급하는 패시베이션 단계와,
    상기 애싱 챔버로의 RF 전원 공급이 차단된 상태에서 상기 애싱 챔버 내로 N2가스 및 O2가스를 공급하는 제2 안정화 단계와,
    상기 애싱 챔버로 RF 전원이 공급되는 상태에서 상기 애싱 챔버내로 N2가스 및 O2가스를 공급하는 메인 에싱 단계를 포함하는 것을 특징으로 하는 포토레지스트 마스크 제거 방법.
  10. 제1항에 있어서, 상기 애싱 단계는
    상기 애싱 챔버로의 RF 전원 공급이 차단된 상태에서 상기 애싱 챔버 내로 N2가스 및 O2가스를 공급하는 안정화 단계와,
    상기 애싱 챔버로 RF 전원이 공급되는 상태에서 상기 애싱 챔버내로 N2가스 및 O2가스를 공급하는 메인 에싱 단계를 포함하는 것을 특징으로 하는 포토레지스트 마스크 제거 방법.
KR1019990016007A 1999-05-04 1999-05-04 금속층 식각에 사용된 포토레지스트 마스크 제거 방법 KR100289740B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019990016007A KR100289740B1 (ko) 1999-05-04 1999-05-04 금속층 식각에 사용된 포토레지스트 마스크 제거 방법
US09/475,188 US6329294B1 (en) 1999-05-04 1999-12-30 Method for removing photoresist mask used for etching of metal layer and other etching by-products

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990016007A KR100289740B1 (ko) 1999-05-04 1999-05-04 금속층 식각에 사용된 포토레지스트 마스크 제거 방법

Publications (2)

Publication Number Publication Date
KR20000073004A KR20000073004A (ko) 2000-12-05
KR100289740B1 true KR100289740B1 (ko) 2001-05-15

Family

ID=19583740

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990016007A KR100289740B1 (ko) 1999-05-04 1999-05-04 금속층 식각에 사용된 포토레지스트 마스크 제거 방법

Country Status (2)

Country Link
US (1) US6329294B1 (ko)
KR (1) KR100289740B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100709439B1 (ko) * 2000-12-26 2007-04-18 주식회사 하이닉스반도체 반도체소자의 캐패시터 형성방법
US7413993B2 (en) * 2004-11-22 2008-08-19 Infineon Technologies Ag Process for removing a residue from a metal structure on a semiconductor substrate
KR100721243B1 (ko) * 2005-12-29 2007-05-22 동부일렉트로닉스 주식회사 반도체 소자의 금속 배선 형성 방법
KR100794514B1 (ko) * 2006-07-31 2008-01-16 피에스케이 주식회사 기판 에싱 방법
CN114678249A (zh) * 2020-12-24 2022-06-28 中国科学院微电子研究所 一种刻蚀装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4812201A (en) 1986-07-25 1989-03-14 Tokyo Electron Limited Method of ashing layers, and apparatus for ashing layers
US4845053A (en) 1988-01-25 1989-07-04 John Zajac Flame ashing process for stripping photoresist
US5545289A (en) * 1994-02-03 1996-08-13 Applied Materials, Inc. Passivating, stripping and corrosion inhibition of semiconductor substrates

Also Published As

Publication number Publication date
KR20000073004A (ko) 2000-12-05
US6329294B1 (en) 2001-12-11

Similar Documents

Publication Publication Date Title
JP3259380B2 (ja) 半導体装置の製造方法
US6680164B2 (en) Solvent free photoresist strip and residue removal processing for post etching of low-k films
JPH0982687A (ja) 半導体装置の製造方法
KR20080093392A (ko) 제어된 임계 치수 수축의 에칭 처리
JPH07153746A (ja) ドライエッチング室のクリーニング方法
US7947605B2 (en) Post ion implant photoresist strip using a pattern fill and method
KR100743873B1 (ko) 플라즈마 처리 챔버 내에서의 에칭을 개선하기 위한 기술
EP0933802B1 (en) Process for the production of semiconductor device
JP3876983B2 (ja) 高分子残渣の前洗浄方法
US20050003310A1 (en) Etching process including plasma pretreatment for generating fluorine-free carbon-containing polymer on a photoresist pattern
KR100595090B1 (ko) 포토레지스트 마스크를 사용한 개선된 엣칭방법
JPH06177092A (ja) 半導体装置の製造方法
US20050158667A1 (en) Solvent free photoresist strip and residue removal processing for post etching of low-k films
JP3318801B2 (ja) ドライエッチング方法
US6218084B1 (en) Method for removing photoresist layer
US6566269B1 (en) Removal of post etch residuals on wafer surface
KR100289740B1 (ko) 금속층 식각에 사용된 포토레지스트 마스크 제거 방법
CN116830243A (zh) 用于极紫外（euv）抗蚀剂图案化显影的方法
US6277759B1 (en) Plasma etching methods
US5968278A (en) High aspect ratio contact
JP5233097B2 (ja) 基板処理方法、基板処理装置及び記憶媒体
KR100464579B1 (ko) 반도체 장치 제조 방법
US7055532B2 (en) Method to remove fluorine residue from bond pads
KR20000071322A (ko) 반도체 장치 제조 방법
JPH05217965A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130131

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20140129

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20150202

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee