DE102018219926A1 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung Download PDF

Info

Publication number
DE102018219926A1
DE102018219926A1 DE102018219926.4A DE102018219926A DE102018219926A1 DE 102018219926 A1 DE102018219926 A1 DE 102018219926A1 DE 102018219926 A DE102018219926 A DE 102018219926A DE 102018219926 A1 DE102018219926 A1 DE 102018219926A1
Authority
DE
Germany
Prior art keywords
conductor layer
external connection
semiconductor device
connection terminal
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102018219926.4A
Other languages
English (en)
Inventor
Akinori Sakakibara
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Publication of DE102018219926A1 publication Critical patent/DE102018219926A1/de
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32153—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/32155—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. being an insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1425—Converter
    • H01L2924/14252—Voltage converter
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Eine Halbleitervorrichtung enthält ein Halbleiterelement, ein isoliertes Substrat, auf dem das Halbleiterelement angeordnet ist, und einen Extern-Verbindungsanschluss, der mit dem Halbleiterelement über das isolierte Substrat elektrisch verbunden ist. Das isolierte Substrat enthält eine Isolierschicht, eine Innenleiterschicht, die auf einer Seite der Isolierschicht angeordnet und mit der Halbleitervorrichtung elektrisch verbunden ist, und eine Außenleiterschicht, die auf der anderen Seite der Isolierschicht angeordnet ist. Der Extern-Verbindungsanschluss enthält entlang einer Längsrichtung des Extern-Verbindungsanschlusses einen dünnen Abschnitt und einen dicken Abschnitt, der dicker als der dünne Abschnitt ist, und der Extern-Verbindungsanschluss ist an dem dünnen Abschnitt mit der Innenleiterschicht des isolierten Substrats verbunden.

Description

  • Technisches Gebiet
  • Die Erfindung betrifft eine Halbleitervorrichtung.
  • Stand der Technik
  • Eine Halbleitervorrichtung ist in der WO 2013 / 005 474 A beschrieben. Die Halbleitervorrichtung enthält ein Halbleiterelement, ein isoliertes Substrat, auf dem das Halbleiterelement angeordnet ist, und Extern-Verbindungsanschlüsse, die über das isolierte Substrat mit dem Halbleiterelement verbunden sind. Das isolierte Substrat enthält eine Isolierschicht, eine Innenleiterschicht, die auf einer Seite der Isolierschicht angeordnet und mit dem Halbleiterelement elektrisch verbunden ist, und eine Außenleiterschicht, die auf der anderen Seite der Isolierschicht angeordnet ist. Ein Ende des Extern-Verbindungsanschlusses ist mit der Innenleiterschicht des isolierten Substrats verbunden.
  • Zusammenfassung
  • Wenn sich die Temperatur der Halbleitervorrichtung erhöht, dehnen sich jeweils die Innenleiterschicht des isolierten Substrats und der Extern-Verbindungsanschluss thermisch aus. Während dieser Zeit wird eine thermische Ausdehnung der Innenleiterschicht in dem isolierten Substrat durch die benachbarte Isolierschicht unterdrückt oder verringert und ist somit kleiner als die thermische Ausdehnung des Extern-Verbindungsanschlusses. Demzufolge tritt sehr wahrscheinlich eine relativ hohe Spannungsbelastung in einem Verbindungsabschnitt zwischen der Innenleiterschicht und dem Extern-Verbindungsanschluss aufgrund einer Differenz zwischen deren thermischen Ausdehnungen auf, was die Haltbarkeit der Halbleitervorrichtung verringern kann. Die hier beschriebene Technik kann mindestens teilweise derartige Probleme lösen.
  • Eine Halbleitervorrichtung kann ein Halbleiterelement, ein isoliertes Substrat, auf dem das Halbleiterelement angeordnet ist, und einen Extern-Verbindungsanschluss aufweisen, der mit dem Halbleiterelement über das isolierte Substrat elektrisch verbunden ist. Das isolierte Substrat kann eine Isolierschicht, eine Innenleiterschicht, die auf einer Seite der Isolierschicht angeordnet und mit der Halbleitervorrichtung elektrisch verbunden ist, und eine Außenleiterschicht aufweisen, die auf der anderen Seite der Isolierschicht angeordnet ist. Der Extern-Verbindungsanschluss kann entlang einer Längsrichtung des Extern-Verbindungsanschlusses einen dünnen Abschnitt und einen dicken Abschnitt aufweisen, der dicker als der dünne Abschnitt ist, und der Extern-Verbindungsanschluss kann an dem dünnen Abschnitt mit der Innenleiterschicht des isolierten Substrats verbunden sein.
  • In der oben beschriebenen Halbleitervorrichtung enthält der Extern-Verbindungsanschluss einen dünnen Abschnitt mit einer kleinen Dicke und ist an dem dünnen Abschnitt mit der Innenleiterschicht des isolierten Substrats verbunden. Da eine thermische Spannung, die in dem Extern-Verbindungsanschluss erzeugt werden würde, in dem dünnen Abschnitt mit der kleinen Dicke unterdrückt wird, wird eine Spannungsbelastung, die in dem Verbindungsabschnitt zwischen dem Extern-Verbindungsanschluss und der Innenleiterschicht auftritt, verringert. Der Extern-Verbindungsanschluss enthält außerdem einen dicken Abschnitt mit einer großen Dicke, so dass der Extern-Verbindungsanschluss in diesem Dickenabschnitt seine Festigkeit beibehalten kann, die zur Verbindung mit einer externen Komponente benötigt wird.
  • Figurenliste
    • 1 zeigt eine Draufsicht auf eine Halbleitervorrichtung 10 gemäß einer ersten Ausführungsform.
    • 2 zeigt eine Querschnittsansicht entlang der Linie II-II in 1.
    • 3 zeigt eine Querschnittsansicht entlang der Linie III-III in 1.
    • 4 zeigt eine vergrößerte Ansicht eines Verbindungsabschnitts zwischen einem ersten Hauptanschluss 40 und einer Innenleiterschicht 34 eines unteren isolierten Substrats 30. Hier gibt der Pfeil Va in der Zeichnung eine Richtung senkrecht zu dem unteren isolierten Substrat 30 an, und eine Ebene Ha gibt eine Ebene parallel zu dem unteren isolierten Substrat 30 an.
    • 5 zeigt eine vergrößerte Ansicht eines Verbindungsabschnitts zwischen einem zweiten Hauptanschluss 50 und einer Innenleiterschicht 24 eines oberen isolierten Substrats 20. Hier gibt der Pfeil Vb in der Zeichnung eine Richtung senkrecht zu dem oberen isolierten Substrat 20 an, und eine Ebene Hb gibt eine Ebene parallel zu dem oberen isolierten Substrat 20 an.
    • 6 zeigt eine vergrößerte Ansicht eines Verbindungsabschnitts zwischen einem Signalanschluss 60 und der Innenleiterschicht 24 des oberen isolierten Substrats 20.
    • 7 zeigt eine Variante des ersten Hauptanschlusses 40. Bei dieser Variante sind ein Teil des dicken Abschnitts 44 des ersten Hauptanschlusses 40 und mindestens ein Teil der Isolierschicht 32 des unteren isolierten Substrats 30 in der gemeinsamen Ebene Ha angeordnet, die parallel zu dem unteren isolierten Substrat 30 ist.
    • 8 zeigt eine andere Variante des ersten Hauptanschlusses 40. Bei dieser Variante ändert sich die Dicke des dicken Abschnitts 44 des ersten Hauptanschlusses 40 entlang einer Längsrichtung des ersten Hauptanschlusses 40.
    • 9 zeigt eine andere Variante des ersten Hauptanschlusses 40. Bei dieser Variante steht der dicke Abschnitt 44 in Bezug auf den dünnen Abschnitt 42 in Richtung des oberen isolierten Substrats 20 vor.
  • Detaillierte Beschreibung
  • Gemäß einer Ausführungsform der vorliegenden Erfindung sind mindestens ein Teil eines dicken Abschnitts eines Extern-Verbindungsanschlusses und mindestens ein Teil einer Innenleiterschicht eines isolierten Substrats in einer gemeinsamen Ebene angeordnet, die parallel zu dem isolierten Substrat ist. Mit dieser Konfiguration kann die Dicke des dicken Abschnitts erhöht werden, während die gesamte Dicke der Halbleitervorrichtung verringert wird. Hier meint der Ausdruck Dicke der Halbleitervorrichtung eine Größe der Halbleitervorrichtung in einer Richtung senkrecht zu dem isolierten Substrat.
  • Gemäß einer Ausführungsform der vorliegenden Erfindung sind ein Teil eines dicken Abschnitts des Extern-Verbindungsanschlusses und mindestens ein Teil einer Isolierschicht des isolierten Substrats in einer gemeinsamen Ebene angeordnet, die parallel zu dem isolierten Substrat ist. Mit dieser Konfiguration kann die Dicke der Halbleitervorrichtung weiter verringert werden.
  • Gemäß einer Ausführungsform der vorliegenden Erfindung ist eine Dicke des dünnen Abschnitts des Extern-Verbindungsanschlusses kleiner als eine Dicke der Innenleiterschicht des isolierten Substrats. Wie es oben erwähnt ist, wird die thermische Ausdehnung der Innenleiterschicht durch die benachbarte Isolierschicht beschränkt. Dadurch wird, wenn die Dicke des dünnen Abschnitts des Extern-Verbindungsanschlusses kleiner als die Dicke der Innenleiterschicht ist, eine Spannungsbelastung, die in dem Verbindungsabschnitt zwischen dem Extern-Verbindungsanschluss und der Innenleiterschicht auftritt, effektiv verringert.
  • Gemäß einer Ausführungsform der vorliegenden Erfindung enthält die Halbleitervorrichtung außerdem ein Einkapselungsmittel, das das Halbleiterelement einkapselt. In diesem Fall kann der dünne Abschnitt des Extern-Verbindungsanschlusses innerhalb des Einkapselungsmittels angeordnet sein, und der dicke Abschnitt des Extern-Verbindungsanschlusses kann sich von dem dünnen Abschnitt zur Außenseite des Einkapselungsmittels erstrecken. Mit dieser Konfiguration kann das Halbleiterelement durch das Einkapselungsmittel geschützt werden.
  • In der oben genannten Ausführungsform kann die Außenleiterschicht des isolierten Substrats auf einer Oberfläche des Einkapselungsmittels freiliegen. Mit dieser Konfiguration wird Wärme, die in dem Halbleiterelement erzeugt wird, effektiv über das isolierte Substrat an die Außenseite abgegeben. D.h., das isolierte Substrat kann auch als Wärmesenke dienen.
  • In der oben genannten Ausführungsform kann die Halbleitervorrichtung außerdem ein zweites isoliertes Substrat enthalten, das dem isolierten Substrat, auf dem das Halbleiterelement angeordnet ist, gegenüberliegt. In diesem Fall kann das zweite isolierte Substrat eine zweite Isolierschicht, eine zweite Innenleiterschicht, die auf einer Seite der zweiten Isolierschicht angeordnet und mit dem Halbleiterelement elektrisch verbunden ist, und eine zweite Außenleiterschicht enthalten, die auf der anderen Seite der zweiten Isolierschicht angeordnet ist. Außerdem kann die zweite Außenleiterschicht des zweiten isolierten Substrats auf einer Oberfläche des Einkapselungsmittels freiliegen. Mit dieser Konfiguration wird Wärme, die in dem Halbleiterelement erzeugt wird, über das zweite isolierte Substrat effektiv zur Außenseite abgegeben. D.h., das Halbleiterelement kann von seinen beiden Oberflächen durch das erste isolierte Substrat und das zweite isolierte Substrat gekühlt werden.
  • In der oben genannten Ausführungsform kann die Halbleitervorrichtung außerdem einen zweiten Extern-Verbindungsanschluss enthalten, der mit dem Halbleiterelement über das zweite isolierte Substrat elektrisch verbunden ist. In diesem Fall kann der zweite Extern-Verbindungsanschluss entlang einer Längsrichtung des zweiten Extern-Verbindungsanschlusses einen dünnen Abschnitt und einen dicken Abschnitt enthalten, der dicker als der dünne Abschnitt ist, und der zweite externe Verbindunganschluss kann an dem dünnen Abschnitt mit der zweiten Innenleiterschicht des zweiten isolierten Substrats verbunden sein. Mit dieser Konfiguration kann ähnlich wie bei dem oben genannten Extern-Verbindungsanschluss eine Spannungsbelastung verringert werden, die in dem Verbindungsabschnitt zwischen dem zweiten Extern-Verbindungsanschluss und der zweiten Innenleiterschicht auftritt. Außerdem kann der zweite Extern-Verbindungsanschluss die Festigkeit beibehalten, die zur Verbindung mit einer externen Komponente benötigt wird.
  • In der oben genannten Ausführungsform sind mindestens ein Teil des dicken Abschnitts des zweiten Extern-Verbindungsanschlusses und mindestens ein Teil der zweiten Innenleiterschicht des zweiten isolierten Substrats in einer gemeinsamen Ebene angeordnet, die parallel zu dem zweiten isolierten Substrat ist. Mit dieser Konfiguration kann die Dicke des dicken Abschnitts erhöht werden, während die gesamte Dicke der Halbleitervorrichtung verringert werden kann.
  • In der oben genannten Ausführungsform sind ein Teil des dicken Abschnitts des zweiten Extern-Verbindungsanschlusses und mindestens ein Teil der zweiten Isolierschicht des zweiten isolierten Substrats in einer gemeinsamen Ebene angeordnet, die parallel zu dem zweiten isolierten Substrat ist. Mit dieser Konfiguration kann die Dicke der Halbleitervorrichtung weiter verringert werden.
  • In der oben genannten Ausführungsform kann eine Dicke des dünnen Abschnitts des zweiten Extern-Verbindungsanschlusses kleiner als eine Dicke der zweiten Innenleiterschicht des zweiten isolierten Substrats sein. Eine thermische Ausdehnung der zweiten Innenleiterschicht wird durch die benachbarte zweite Isolierschicht beschränkt. Dadurch wird, wenn die Dicke des dünnen Abschnitts des zweiten Extern-Verbindungsanschlusses kleiner als die Dicke der zweiten Innenleiterschicht ist, eine Spannungsbelastung, die in dem Verbindungsabschnitt zwischen dem zweiten Extern-Verbindungsanschluss und der zweiten Innenleiterschicht auftritt, effektiv verringert.
  • In der oben genannten Ausführungsform kann der dünne Abschnitt des zweiten Extern-Verbindungsanschlusses innerhalb des Einkapselungsmittels angeordnet sein, und der dicke Abschnitt des zweiten Extern-Verbindungsanschlusses kann sich von dem dünnen Abschnitt zur Außenseite des Einkapselungsmittels erstrecken.
  • Im Folgenden werden repräsentative, nicht beschränkende Beispiele der vorliegenden Erfindung genauer mit Bezug auf die zugehörigen Zeichnungen beschrieben. Diese detaillierte Beschreibung dient nur dazu, dem Fachmann eine Lehre hinsichtlich weiterer Details zum Praktizieren bevorzugter Aspekte der Lehren zu geben, und dient nicht dazu, den Bereich der Erfindung zu beschränken. Außerdem kann jedes der zusätzlichen Merkmale und Lehren, die unten offenbart sind, separat oder in Verbindung mit weiteren Merkmalen und Lehren verwendet werden, um verbesserte Halbleitervorrichtungen ebenso wie Verfahren zur Verwendung und zur Herstellung derselben zu schaffen.
  • Außerdem müssen Kombinationen von Merkmalen und Schritten, die in der folgenden detaillierten Beschreibung offenbart sind, nicht notwendig sein, um die Erfindung im weitesten Sinne zu erzielen, sondern dienen lediglich dazu, repräsentative Beispiele der Erfindung speziell zu beschreiben. Außerdem können verschiedene Merkmale der oben beschriebenen und unten beschriebenen repräsentativen Bespiele ebenso wie der verschiedenen unabhängigen und abhängigen Ansprüche in einer Art kombiniert werden, die nicht speziell und explizit genannt ist, um zusätzliche nützliche Ausführungsformen der vorliegenden Lehren zu schaffen.
  • Sämtliche Merkmale, die in der Beschreibung und/oder in den Ansprüchen offenbart sind, sind separat und unabhängig voneinander zum Zwecke der ursprünglichen Offenbarung ebenso wie zum Zwecke einer Beschränkung des beanspruchten Gegenstands unabhängig von den Kompositionen der Merkmale in den Ausführungsformen und/oder Ansprüchen offenbart. Außerdem offenbaren sämtliche Wertebereiche oder Angaben von Gruppen von Einrichtungen jeden möglichen Zwischenwert oder jede mögliche Zwischeneinrichtung zum Zwecke der ursprünglichen Offenbarung ebenso wie zum Zwecke der Beschränkung des beanspruchten Gegenstands.
  • Ausführungsformen
  • Im Folgenden wird eine Halbleitervorrichtung 10 einer Ausführungsform mit Bezug auf die Zeichnungen beschrieben. Die Halbleitervorrichtung 10 kann beispielsweise in Leistungswandlungsschaltungen bzw. -schaltkreisen wie beispielsweise einem Wandler und einem Inverter in Elektrofahrzeugen verwendet werden. Der Ausdruck „Elektrofahrzeug“, wie er hier verwendet wird, meint im weiten Sinne Fahrzeuge, die Elektromotoren zum Antreiben von Rädern aufweisen. Beispiele für das Elektrofahrzeug beinhalten ein Elektrofahrzeug, das mit externer elektrischer Energie geladen wird, ein Hybridfahrzeug, das einen Verbrennungsmotor zusätzlich zu dem Elektromotor aufweist, ein Brennstoffzellenfahrzeug, das eine Brennstoffzelle als Energiequelle verwendet, und Ähnliches.
  • Wie es in den 1 bis 3 gezeigt ist, enthält die Halbleitervorrichtung 10 ein Halbleiterelement 12 und ein Einkapselungsmittel 14, das das Halbleiterelement 12 einkapselt. Das Halbleiterelement 12 ist ein sogenanntes Leistungshalbleiterelement für eine Leistungsschaltung. Spezielle Typen und Strukturen des Halbleiterelements 12 sind nicht besonders beschränkt. Es kann beispielsweise ein Metalloxidhalbleiterfeldeffekttransistor (MOSFET), ein Bipolartransistor mit isoliertem Gate (IGBT) und Ähnliches als Halbleiterelement 12 verwendet werden. Das Halbleitermaterial, das für das Halbleiterelement 12 verwendet wird, ist nicht besonders beschränkt, und es kann beispielsweise Silizium (Si), Siliziumcarbid (SiC) oder ein Nitridhalbleiter wie beispielsweise Galliumnitrid (GaN) verwendet werden. Das Halbleiterelement 12 enthält eine obere Elektrode 12a, eine untere Elektrode 12b und mehrere Signalanschlussflächen 12c. Die obere Elektrode 12a und die untere Elektrode 12b sind Elektroden für eine elektrische Leistung bzw. Energieversorgung, und die Signalanschlussflächen 12c sind Elektroden für Signale. Die obere Elektrode 12a und die Signalanschlussflächen 12c sind auf einer oberen Fläche des Halbleiterelements 12 angeordnet, wohingegen die untere Elektrode 12b auf einer unteren Fläche des Halbleiterelements 12 angeordnet ist.
  • Das Einkapselungsmittel 14 kann beispielsweise aus einem wärmehärtenden Harz wie beispielsweise einem Epoxidharz oder anderen Isolatoren ausgebildet sein, ist jedoch nicht darauf beschränkt. Das Einkapselungsmittel 14 wird beispielsweise auch als Formharz oder Packung bzw. Gehäuse bezeichnet. Die Halbleitervorrichtung 10 ist nicht auf eine Halbleitervorrichtung beschränkt, die ein einzelnes Halbleiterelement 12 enthält, sondern kann mehrere Halbleiterelemente enthalten. Sogar in diesem Fall können die Halbleiterelemente durch ein einzelnes Einkapselungsmittel 14 eingekapselt sein. Die Halbleiterelemente können innerhalb des Einkapselungsmittels 14 in Serie, parallel oder in Kombination in Serie und parallel geschaltet sein.
  • Die Halbleitervorrichtung 10 enthält außerdem ein oberes isoliertes Substrat 20 und ein unteres isoliertes Substrat 30. Das obere isolierte Substrat 20 und das untere isolierte Substrat 30 liegen einander gegenüber, wobei das Halbleiterelement 12 zwischen diesen angeordnet ist. Das obere isolierte Substrat 20 enthält eine Isolierschicht 22, eine Innenleiterschicht 24, die auf einer Seite der Isolierschicht 22 angeordnet ist, und eine Außenleiterschicht 26, die auf der anderen Seite der Isolierschicht 22 angeordnet ist. Die Innenleiterschicht 24 und die Außenleiterschicht 26 sind durch die Isolierschicht 22 gegeneinander isoliert. Die Innenleiterschicht 24 des oberen isolierten Substrats 20 ist mit dem Halbleiterelement 12 innerhalb des Einkapselungsmittels 14 verbunden und ist mit dem Halbleiterelement 12 elektrisch verbunden. Die Innenleiterschicht 24 der vorliegenden Ausführungsform ist beispielsweise in mehrere Teile unterteilt, die an die obere Elektrode 12a des Halbleiterelements 12 oder irgendeine der Signalanschlussflächen 12c gelötet sind. Daher ist eine Lötschicht 28 zwischen der Innenleiterschicht 24 und der oberen Elektrode 12a und der Signalanschlussfläche 12c ausgebildet. Man beachte, dass eine Verbindungsstruktur zwischen dem oberen isolierten Substrat 20 und dem Halbleiterelement 12 nicht auf ein Löten beschränkt ist.
  • Das obere isolierte Substrat 20 ist mit dem Halbleiterelement 12 nicht nur elektrisch verbunden, sondern mit dem Halbleiterelement 12 auch thermisch verbunden. Die Außenleiterschicht 26 auf dem oberen isolierten Substrat 20 liegt auf der Oberfläche des Einkapselungsmittels 14 frei, so dass Wärme des Halbleiterelements 12 zur Außenseite des Einkapselungsmittels 14 abgegeben werden kann. Somit bildet das obere isolierte Substrat 20 nicht nur einen Teil einer Schaltung in der Halbleitervorrichtung 10, sondern kann auch als Wärmesenke dienen.
  • Das obere isolierte Substrat 20 der vorliegenden Ausführungsform verwendet ein direkt gebondetes Kupfer-Substrat (DBC-Substrat). Die Isolierschicht 22 ist aus Keramik, beispielsweise Aluminiumoxid, Siliziumnitrid, Aluminiumnitrid oder Ähnlichem, ausgebildet, und die Innenleiterschicht 24 und die Außenleiterschicht 26 sind jeweils aus Kupfer ausgebildet. Man beachte, dass das obere isolierte Substrat 20 nicht auf ein DBC-Substrat beschränkt ist, sondern ein direkt gebondetes Aluminium-Substrat (DBA-Substrat) sein kann, das Aluminium aufweist, das mit beiden Oberflächen der Isolierschicht 22 verbunden ist. Eine spezielle Konfiguration des oberen isolierten Substrats 20 ist nicht besonders beschränkt. Die Isolierschicht 22 kann beispielweise aus einer Keramik oder alternativ anderen Isolatoren ausgebildet sein, ist jedoch nicht darauf beschränkt. Die Innenleiterschicht 24 und die Außenleiterschicht 26 können ebenfalls aus Kupfer oder Aluminium oder alternativ einem anderen Metall ausgebildet sein, sind jedoch nicht darauf beschränkt. Außerdem ist eine Verbindungsstruktur zwischen der Isolierschicht 22 und den jeweiligen Leiterschichten 24 und 26 nicht besonders beschränkt.
  • Das untere isolierte Substrat 30 enthält eine Isolierschicht 32, eine Innenleiterschicht 34, die auf einer Seite der Isolierschicht 32 angeordnet ist, und eine Außenleiterschicht 36, die auf der anderen Seite der Isolierschicht 32 angeordnet ist. Die Innenleiterschicht 34 und die Außenleiterschicht 36 sind durch die Isolierschicht 32 gegeneinander isoliert. Die Innenleiterschicht 34 des unteren isolierten Substrats 30 ist mit dem Halbleiterelement 12 physisch verbunden und ist mit dem Halbleiterelement 12 elektrisch verbunden. Die Innenleiterschicht 34 der vorliegenden Ausführungsform ist beispielsweise an die untere Elektrode 12b des Halbleiterelements 12 gelötet, und es ist eine Lötschicht 38 zwischen der Innenleiterschicht 34 und der unteren Elektrode 12b ausgebildet. Man beachte, dass eine Verbindungsstruktur zwischen dem unteren isolierten Substrat 30 und dem Halbleiterelement 12 nicht auf ein Löten beschränkt ist.
  • Außerdem ist das untere isolierte Substrat 30 nicht nur elektrisch mit dem Halbleiterelement 12 verbunden, sondern auch thermisch mit dem Halbleiterelement 12 verbunden. Die Außenleiterschicht 36 des unteren isolierten Substrats 30 liegt auf der Oberfläche des Einkapselungsmittels 14 frei, so dass Wärme des Halbleiterelements 12 zur Außenseite des Einkapselungsmittels 14 abgegeben werden kann. Somit bildet das untere isolierte Substrat 30 nicht nur einen Teil einer Schaltung in der Halbleitervorrichtung 10, sondern kann auch als eine Wärmesenke dienen. D.h., die Halbleitervorrichtung 10 der vorliegenden Ausführungsform weist eine doppelseitige Kühlstruktur auf, bei der Wärmesenken auf beiden Seiten des Halbleiterelements 12 angeordnet sind.
  • Das untere isolierte Substrat 30 der vorliegenden Ausführungsform verwendet ebenfalls ein direkt gebondetes Kupfer-Substrat. Man beachte, dass ähnlich wie das oben genannte obere isolierte Substrat 20 ein spezieller Typ und eine spezielle Konfiguration des unteren isolierten Substrats 30 nicht besonders beschränkt sind. Die Isolierschicht 32 des unteren isolierten Substrats 30 kann aus Keramik oder einem anderen Isoliermaterial ausgebildet sein. Die Leiterschichten 34 und 36 des unteren isolierten Substrats 30 können jeweils aus Kupfer, Aluminium oder anderen Leitern ausgebildet sein. Außerdem ist eine Verbindungsstruktur zwischen der Isolierschicht 32 und den jeweiligen Leiterschichten 34 und 36 nicht besonders beschränkt.
  • Die Halbleitervorrichtung 10 enthält außerdem mehrere Extern-Verbindungsanschlüsse 40, 50 und 60. Die Extern-Verbindungsanschlüsse 40, 50 und 60 enthalten beispielsweise einen ersten Hauptanschluss 40, einen zweiten Hauptanschluss 50 und mehrere Signalanschlüsse 60. Jeder der externen Verbindungsanschlüsse 40, 50 und 60 ist aus einem Leiter wie beispielsweise Kupfer, Aluminium oder Ähnlichem ausgebildet. Jeder der Extern-Verbindungsanschlüsse 40, 50 und 60 erstreckt sich von der Innenseite des Einkapselungsmittels 14 zur Außenseite und wird bzw. ist dann mit einer externen Schaltung verbunden. Innerhalb des Einkapselungsmittels 14 ist jeder der Extern-Verbindungsanschlüsse 40, 50 und 60 mit dem Halbleiterelement 12 über entweder das obere isolierte Substrat 20 oder das untere isolierte Substrat 30 elektrisch verbunden. Wie es in 2 gezeigt ist, ist der erste Hauptanschluss 40 beispielsweise mit der Innenleiterschicht 34 des unteren isolierten Substrats 30 innerhalb des Einkapselungsmittels 14 verbunden. Somit ist der erste Hauptanschluss 40 mit der unteren Elektrode 12b des Halbleiterelements 12 über die Innenleiterschicht 34 des unteren isolierten Substrats 30 elektrisch verbunden. Man beachte, dass der erste Hauptanschluss 40 mit der Innenleiterschicht 34 mittels Löten verbunden wird und eine Lötschicht 48 zwischen dem ersten Hauptanschluss 40 und der Innenleiterschicht 34 ausgebildet ist. Ein Verbindungsmittel zwischen dem ersten Hauptanschluss 40 und der Innenleiterschicht 34 ist jedoch nicht auf ein Löten beschränkt. Der erste Hauptanschluss 40 und die Innenleiterschicht 34 können beispielsweise unter Verwendung eines Verbindungsmaterials wie beispielsweise einer Metallpaste oder durch Schweißen miteinander verbunden werden.
  • Wie es in 3 gezeigt ist, ist der zweite Hauptanschluss 50 mit der Innenleiterschicht 24 des oberen isolierten Substrats 20 innerhalb des Einkapselungsmittels 14 verbunden. Somit ist der zweite Hauptanschluss 50 mit der oberen Elektrode 12a des Halbleiterelements 12 über die Innenleiterschicht 24 des oberen isolierten Substrats 20 elektrisch verbunden. Man beachte, dass der zweite Hauptanschluss 50 mit der Innenleiterschicht 24 mittels Löten verbunden wird und eine Lötschicht 58 zwischen dem zweiten Hauptanschluss 50 und der Innenleiterschicht 24 ausgebildet ist. Man beachte, dass ein Verbindungsmittel zwischen dem zweiten Hauptanschluss 50 und der Innenleiterschicht 24 nicht auf ein Löten beschränkt ist. Der zweite Hauptanschluss 50 und die Innenleiterschicht 24 können beispielsweise unter Verwendung eines Verbindungsmaterials wie beispielsweise einer Metallpaste oder mittels Schweißen miteinander verbunden werden.
  • Wie es in den 2 und 3 gezeigt ist, ist jeder der Signalanschlüsse 60 mit der Innenleiterschicht 24 des oberen isolierten Substrats 20 innerhalb des Einkapselungsmittels 14 verbunden. Somit ist jeder der Signalschlüsse 60 elektrisch mit der Signalanschlussfläche 12c des Halbleiterelements 12 über die Innenleiterschicht 24 des oberen isolierten Substrats 20 verbunden. Man beachte, dass der Signalanschluss 60 mit der Innenleiterschicht 24 mittels Löten verbunden wird und eine Lötschicht 68 zwischen dem Signalanschluss 60 und der Innenleiterschicht 24 ausgebildet ist. Ein Verbindungsmittel zwischen dem Signalanschluss 60 und der Innenleiterschicht 24 ist jedoch nicht auf Löten beschränkt. Der Signalanschluss 60 und die Innenleiterschicht 24 können beispielsweise unter Verwendung eines Verbindungsmaterials wie beispielsweise einer Metallpaste oder durch Schweißen miteinander verbunden werden.
  • In der oben genannten Halbleitervorrichtung 10 dehnen sich die Innenleiterschichten 24 und 34 der isolierten Substrate 20 und 30 und jeder der externen Verbindunganschlüsse 40, 50 und 60 jeweils thermisch aus, wenn sich deren Temperatur erhöht. Zu diesem Zeitpunkt wird die thermische Ausdehnung der Innenleiterschichten 24 und 34 der isolierten Substrate 20 und 30 durch die benachbarten Isolierschichten 22 und 32 jeweils unterdrückt und wird dadurch kleiner als die thermische Ausdehnung der externen Verbindungsanschlüsse 40, 50 und 60. Demzufolge tritt wahrscheinlich eine relativ hohe Spannungsbelastung in einem Verbindungsabschnitt zwischen den Innenleiterschichten 24 und 34 und den externen Verbindungsanschlüssen 40, 50 und 60 aufgrund einer Differenz zwischen deren thermischen Ausdehnungen auf. Als Ergebnis kann sich die Festigkeit der Halbleitervorrichtung 10 verringern.
  • In Bezug auf das oben genannte Problem enthält der erste Hauptanschluss 40 entlang seiner Längsrichtung einen dünnen Abschnitt 42 und einen dicken Abschnitt 44, der dicker als der dünne Abschnitt 42 ist, wie es in 4 gezeigt ist. Der erste Hauptanschluss 40 ist an dem dünnen Abschnitt 42 mit der Innenleiterschicht 34 des unteren isolierten Substrats 30 verbunden. Man beachte, dass der dünne Abschnitt 42 des ersten Hauptanschlusses 40 innerhalb des Einkapselungsmittels 14 angeordnet ist und der dicke Abschnitt 44 des ersten Hauptanschlusses 40 sich von dem dünnen Abschnitt 42 zur Außenseite des Einkapselungsmittels 14 erstreckt (siehe 2). Der hier verwendete Ausdruck „Dicke des ersten Hauptanschlusses 40“ meint eine Dicke des ersten Hauptanschlusses 40 in der Richtung Va senkrecht zu dem unteren isolierten Substrat 30, mit dem der erste Hauptanschluss 40 verbunden ist.
  • Wie es oben beschrieben ist, enthält der erste Hauptanschluss 40 den dünnen Abschnitt 42 mit einer kleinen Dicke und ist an dem dünnen Abschnitt 42 mit der Innenleiterschicht 34 des unteren isolierten Substrats 30 verbunden. In dem dünnen Abschnitt 42 mit der kleinen Dicke wird eine thermische Spannung, die in dem ersten Hauptanschluss 40 erzeugt werden würde, unterdrückt, wodurch eine Spannungsbelastung, die in dem Verbindungsabschnitt zwischen dem ersten Hauptanschluss 40 und der Innenleiterschicht 34 auftritt, verringert wird. Außerdem enthält der erste Hauptanschluss 40 den dicken Abschnitt 44 mit einer großen Dicke, so dass der erste Hauptanschluss 40 in dem dicken Abschnitt 44 seine Festigkeit aufrechterhalten kann, die zur Verbindung mit einer externen Komponente benötigt wird.
  • Wie es in 4 gezeigt ist, sind in der Halbleitervorrichtung 10 der vorliegenden Ausführungsform mindestens ein Teil des dicken Abschnitts 44 des ersten Hauptanschlusses 40 und mindestens ein Teil der Innenleiterschicht 34 des unteren isolierten Substrats 30 in der gemeinsamen Ebene Ha angeordnet, die parallel zu dem unteren isolierten Substrat 30 ist. Mit dieser Konfiguration kann die Dicke des dicken Abschnitts 44 erhöht werden, während die gesamte Dicke der Halbleitervorrichtung 10 verringert werden kann. Hier meint der Ausdruck „Dicke der Halbleitervorrichtung 10“ eine Größe der Halbleitervorrichtung 10 in der Richtung Va senkrecht zu dem unteren isolierten Substrat 30. In dem Beispiel, das in 4 gezeigt ist, ist eine Grenze 46 zwischen dem dünnen Abschnitt 42 und dem dicken Abschnitt 44 in einem Bereich angeordnet, der aus Sicht entlang der Richtung Va zu der Isolierschicht 32 des unteren isolierten Substrats 30 zeigt. Alternativ kann die Grenze 46 außerhalb des Bereichs angeordnet sein, die entlang der Richtung Va zu der Isolierschicht 32 des unteren isolierten Substrats 30 zeigt.
  • In der Halbleitervorrichtung 10 der vorliegenden Ausführungsform ist die Dicke des dünnen Abschnitts 42 in dem ersten Hauptanschluss 40 kleiner als eine Dicke der Innenleiterschicht 34 des unteren isolierten Substrats 30. Wie es oben beschrieben wurde, wird die thermische Ausdehnung der Innenleiterschicht 34 durch die benachbarte Isolierschicht 32 beschränkt. Dadurch kann die Spannungsbelastung, die in dem Verbindungsabschnitt zwischen dem ersten Hauptanschluss 40 und der Innenleiterschicht 34 auftritt, effektiv verringert werden, wenn die Dicke des dünnen Abschnitts 42 des ersten Hauptanschlusses 40 kleiner als die Dicke der Innenleiterschicht 34 ist.
  • Wie es in 5 gezeigt ist, enthält der zweite Hauptanschluss 50 entlang seiner Längsrichtung ebenfalls einen dünnen Abschnitt 52 und einen dicken Abschnitt 54, der dicker als der dünne Abschnitt 52 ist. Der zweite Hauptanschluss 50 ist an dem dünnen Abschnitt 52 mit der Innenleiterschicht 24 des oberen isolierten Substrats 20 verbunden. Man beachte, dass der dünne Abschnitt 52 des zweiten Hauptanschlusses 50 innerhalb des Einkapselungsmittels 14 angeordnet ist und der dicke Abschnitt 54 des zweiten Hauptanschlusses 50 sich von dem dünnen Abschnitt 52 zur Außenseite des Einkapselungsmittels 14 erstreckt (siehe 3). Der hier verwendete Ausdruck „Dicke des zweiten Hauptanschlusses 50“ meint die Größe des zweiten Hauptanschlusses 50 in der Richtung Vb senkrecht zu dem oberen isolierten Substrat 20, mit dem der zweite Hauptanschluss 50 verbunden ist. Man beachte, dass in dem Beispiel, das in 5 gezeigt ist, eine Grenze 56 zwischen dem dünnen Abschnitt 52 und dem dicken Abschnitt 54 in einem Bereich angeordnet ist, der zu dem oberen isolierten Substrat 20 zeigt. Alternativ kann die Grenze 56 außerhalb des Bereichs angeordnet sein, der zu dem oberen isolierten Substrat 20 zeigt.
  • Wie es oben beschrieben wurde, enthält der zweite Hauptanschluss 50 den dünnen Abschnitt 52 mit einer kleinen Dicke und ist an dem dünnen Abschnitt 52 mit der Innenleiterschicht 24 des oberen isolierten Substrats 20 verbunden. In dem dünnen Abschnitt 52 mit der kleinen Dicke wird eine thermische Spannung, die in dem zweiten Hauptanschluss 50 erzeugt werden würde, unterdrückt, wodurch eine Spannungsbelastung, die in dem Verbindungsabschnitt zwischen dem zweiten Hauptanschluss 50 und der Innenleiterschicht 24 auftritt, verringert wird. Außerdem enthält der zweite Hauptanschluss 50 den dicken Abschnitt 54 mit einer großen Dicke, so dass der zweite Hauptanschluss 50 in dem dicken Abschnitt 54 eine Festigkeit aufrechterhalten kann, die zur Verbindung mit einer externen Komponente benötigt wird.
  • Wie es in 5 gezeigt ist, sind in der Halbleitervorrichtung 10 der vorliegenden Ausführungsform mindestens ein Teil des dicken Abschnitts 54 des zweiten Hauptanschlusses 50 und mindestens ein Teil der Innenleiterschicht 24 des oberen isolierten Substrats 20 in der gemeinsamen Ebene Hb angeordnet, die parallel zu dem oberen isolierten Substrat 20 ist. Mit dieser Konfiguration kann die Dicke des dicken Abschnitts 54 erhöht werden, während die gesamte Dicke der Halbleitervorrichtung 10 verringert wird.
  • In der Halbleitervorrichtung 10 der vorliegenden Ausführungsform ist eine Dicke des dünnen Abschnitts 52 des zweiten Hauptanschlusses 50 kleiner als eine Dicke der Innenleiterschicht 24 des oberen isolierten Substrats 20. Wie es oben beschrieben wurde, wird die thermische Ausdehnung der Innenleiterschicht 24 durch die benachbarte Isolierschicht 22 beschränkt. Dadurch kann eine Spannungsbelastung, die in dem Verbindungsabschnitt zwischen dem zweiten Hauptanschluss 50 und der Innenleiterschicht 24 auftritt, effektiv verringert werden, wenn die Dicke des dünnen Abschnitts 52 des zweiten Hauptanschlusses 50 kleiner als die Dicke der Innenleiterschicht 24 ist.
  • Wie es in 6 gezeigt ist, enthält auf ähnliche Weise jeder der Signalanschlüsse 60 entlang seiner Längsrichtung einen dünnen Abschnitt 62 und einen dicken Abschnitt 64, der dicker als der dünne Abschnitt 62 ist. Der Signalanschluss 60 ist an dem dünnen Abschnitt 62 mit der Innenleiterschicht 24 des oberen isolierten Substrats 20 verbunden. Man beachte, dass der dünne Abschnitt 62 des Signalanschlusses 60 innerhalb des Einkapselungsmittels 14 angeordnet ist und der dicke Abschnitt 64 des Signalanschlusses 60 sich von dem dünnen Abschnitt 62 zur Außenseite des Einkapselungsmittels 14 erstreckt (siehe 2 und 3). Der hier verwendete Ausdruck „Dicke des Signalanschlusses 60“ meint die Größe des Signalanschlusses 60 in der Richtung Vb senkrecht zu dem oberen isolierten Substrat 20, mit dem der Signalanschluss 60 verbunden ist. In dem Beispiel, das in 6 gezeigt ist, ist eine Grenze 66 zwischen dem dünnen Abschnitt 62 und dem dicken Abschnitt 64 in einem Bereich angeordnet, der entlang der Richtung Vb zu der Isolierschicht 22 des oberen isolierten Substrats 20 zeigt. Alternativ kann die Grenze 66 außerhalb des Bereichs angeordnet sein, der entlang der Richtung Vb zu der Isolierschicht 22 des oberen isolierten Substrats 20 zeigt.
  • Wie es oben beschrieben wurde, enthält der Signalanschluss 60 außerdem den dünnen Abschnitt 62 mit einer kleinen Dicke und ist an dem dünnen Abschnitt 62 mit der Innenleiterschicht 24 des oberen isolierten Substrats 20 verbunden. In dem dünnen Abschnitt 62 mit der kleinen Dicke wird eine thermische Spannung, die in dem Signalanschluss 60 erzeugt werden würde, unterdrückt, wodurch eine Spannungsbelastung, die in dem Verbindungsabschnitt zwischen dem Signalanschluss 60 und der Innenleiterschicht 24 auftritt, verringert wird. Außerdem enthält jeder Signalanschluss 60 den dicken Abschnitt 64 mit einer großen Dicke, so dass der Signalanschluss 60 in dem dicken Abschnitt 64 eine Festigkeit aufrechterhalten kann, die zur Verbindung mit einer externen Komponente benötigt wird.
  • Wie es in 6 gezeigt ist, sind in der Halbleitervorrichtung 10 der vorliegenden Ausführungsform mindestens ein Teil des dicken Abschnitts 64 des Signalanschlusses 60 und mindestens ein Teil der Innenleiterschicht 24 des oberen isolierten Substrats 20 in der gemeinsamen Ebene Hb angeordnet, die parallel zu dem oberen isolierten Substrat 20 ist. Mit dieser Konfiguration kann die Dicke des dicken Abschnitts 64 erhöht werden, während die gesamte Dicke der Halbleitervorrichtung 10 verringert werden kann.
  • In der Halbleitervorrichtung 10 der vorliegenden Ausführungsform ist die Dicke des dünnen Abschnitts 62 des Signalanschlusses 60 kleiner als die Dicke der Innenleiterschicht 24 des oberen isolierten Substrats 20. Wie es oben beschrieben wurde, wird die thermische Ausdehnung der Innenleiterschicht 24 durch die benachbarte Isolierschicht 22 beschränkt. Dadurch kann die Spannungsbelastung, die in dem Verbindungsabschnitt zwischen dem Signalanschluss 60 und der Innenleiterschicht 24 auftritt, effektiv verringert werden, wenn die Dicke des dünnen Abschnitts 62 des Signalanschlusses 60 kleiner als die Dicke der Innenleiterschicht 24 ist.
  • Die Strukturen der externen Verbindungsanschlüsse 40, 50 und 60 können verschiedentlich modifiziert werden. In dem ersten Hauptanschluss 40, der in 4 gezeigt ist, ist beispielsweise die Grenze 46 zwischen dem dünnen Abschnitt 42 und dem dicken Abschnitt 44 innerhalb eines Bereichs angeordnet, der entlang der Richtung Va zu der Isolierschicht 32 des unteren isolierten Substrats 30 zeigt. Wie es in 7 gezeigt ist, kann im Gegensatz dazu gemäß einer Variante des ersten Hauptanschlusses 40 die Grenze 46 zwischen dem dünnen Abschnitt 42 und dem dicken Abschnitt 44 außerhalb des Bereichs angeordnet sein, der entlang der Richtung Va zu der Isolierschicht 32 des unteren isolierten Substrats 30 zeigt. In diesem Fall können ein Teil des dicken Abschnitts 44 des ersten Hauptanschlusses 40 und mindestens ein Teil der Isolierschicht 32 des unteren isolierten Substrats 30 in der gemeinsamen Ebene Ha angeordnet sein, die parallel zu dem unteren isolierten Substrat 30 ist. Mit dieser Konfiguration kann die Dicke der Halbleitervorrichtung 10 weiter verringert werden. Alternativ kann der dicke Abschnitt 44 des ersten Hauptanschlusses 40 dicker ausgebildet werden. Die Konfiguration dieser Variante ist nicht auf die Anwendung für den ersten Hauptanschluss 40 beschränkt, sondern kann auch für andere Extern-Verbindungsanschlüsse wie beispielsweise den zweiten Hauptanschluss 50 und die Signalanschlüsse 60 auf dieselbe Weise verwendet werden.
  • Wie es in 8 gezeigt ist, kann alternativ gemäß einer anderen Variante des ersten Hauptanschlusses 40 die Dicke des dicken Abschnitts 44 entlang dessen Längsrichtung stufenweise (oder kontinuierlich) geändert werden. Auf diese Weise kann sich beispielsweise die Dicke des dicken Abschnitts 44 entlang eines Profils des benachbarten unteren isolierten Substrats 30 ändern. Mit dieser Konfiguration kann beispielsweise die Festigkeit des ersten Hauptanschlusses 40 verbessert werden. Die Konfiguration dieser Variante ist nicht auf die Anwendung für den ersten Hauptanschluss 40 beschränkt, sondern kann auch für andere Extern-Verbindungsanschlüsse wie beispielsweise den zweiten Hauptanschluss 50 und die Signalanschlüsse 60 auf dieselbe Weise verwendet werden.
  • Wie es in 9 gezeigt ist, kann alternativ gemäß einer anderen Variante des ersten Hauptanschlusses 40 eine Richtung, in der der dicke Abschnitt 44 in Bezug auf den dünnen Abschnitt 42 vorsteht, keine Richtung in Richtung des unteren isolierten Substrats 30 sein, mit dem der erste Hauptanschluss 40 verbunden ist, sondern kann eine Richtung in Richtung des oberen isolierten Substrats 20 sein, das dem unteren isolierten Substrat 30 gegenüberliegt. In diesem Fall sind mindestens ein Teil des dicken Abschnitts 44 des ersten Hauptanschlusses 40 und mindestens ein Teil der Innenleiterschicht 24 des oberen isolierten Substrats 20 in der gemeinsamen Ebene Hb angeordnet, die parallel zu dem oberen isolierten Substrat 20 ist. Mit dieser Konfiguration kann die Dicke des dicken Abschnitts 44 erhöht werden, während die gesamte Dicke der Halbleitervorrichtung 10 verringert werden kann. Die Konfiguration dieser Variante ist nicht auf die Anwendung für den ersten Hauptanschluss 40 beschränkt, sondern kann auch auf dieselbe Weise für andere Extern-Verbindungsanschlüsse wie beispielsweise den zweiten Hauptanschluss 50 und die Signalanschlüsse 60 verwendet werden.
  • In der Variante, die in 9 gezeigt ist, ist die Grenze 46 zwischen dem dünnen Abschnitt 42 und dem dicken Abschnitt 44 innerhalb eines Bereichs angeordnet, der entlang der Richtung der Vb zu der Isolierschicht 22 des oberen isolierten Substrats 20 zeigt. Im Gegensatz dazu kann gemäß einem anderen modifizierten Beispiel die Grenze 46 zwischen dem dünnen Abschnitt 42 und dem dicken Abschnitt 44 außerhalb des Bereichs angeordnet sein, der entlang der Richtung Vb der Isolierschicht 22 zu dem oberen isolierten Substrat 20 zeigt. In diesem Fall können ein Teil des dicken Abschnitts 44 des ersten Hauptanschlusses 40 und mindestens ein Teil der Isolierschicht 22 des oberen isolierten Substrats 20 in der gemeinsamen Ebene Hb angeordnet sein, die parallel zu dem oberen isolierten Substrat 20 ist. Mit dieser Konfiguration kann die Dicke der Halbleitervorrichtung 10 weiter verringert werden.
  • Die hier beschriebene Halbleitervorrichtung 10 enthält zwei isolierte Substrate 20 und 30, die einander gegenüberliegen. Gemäß anderen Ausführungsformen kann die Halbleitervorrichtung 10 jedoch ein einzelnes isoliertes Substrat oder drei oder mehr isolierte Substrate enthalten. Gemäß einer weiteren Ausführungsform kann die Halbleitervorrichtung 10 einen einzelnen Extern-Verbindungsanschluss anstelle der Mehrzahl der externen Verbindungsanschlüsse 40, 50 und 60 enthalten. Sogar wenn die Halbleitervorrichtung 10 die Mehrzahl der externen Verbindunganschlüsse 40, 50 und 60 enthält, ist es alternativ ausreichend, wenn mindestens einer der externen Verbindungsanschlüsse 40, 50 und 60 den dünnen Abschnitt 42 und den dicken Abschnitt 44 enthält.

Claims (12)

  1. Halbleitervorrichtung (10), die aufweist: ein Halbleiterelement (12); ein isoliertes Substrat (30), auf dem das Halbleiterelement (12) angeordnet ist; und einen Extern-Verbindungsanschluss (40), der mit dem Halbleiterelement (12) über das isolierte Substrat (30) elektrisch verbunden ist; wobei das isolierte Substrat (30) eine Isolierschicht (32), eine Innenleiterschicht (34), die auf einer Seite der Isolierschicht (32) angeordnet und mit dem Halbleiterelement (12) elektrisch verbunden ist, und eine Außenleiterschicht (36) aufweist, die auf der anderen Seite der Isolierschicht (32) angeordnet ist, der Extern-Verbindungsanschluss (40) entlang einer Längsrichtung des Extern-Verbindungsanschlusses (40) einen dünnen Abschnitt (42) und einen dicken Abschnitt (44) aufweist, der dicker als der dünne Abschnitt (42) ist, und der Extern-Verbindungsanschluss (40) an dem dünnen Abschnitt (42) mit der Innenleiterschicht (34) des isolierten Substrats (40) verbunden ist.
  2. Halbleitervorrichtung (10) nach Anspruch 1, wobei mindestens ein Teil des dicken Abschnitts (44) des Extern-Verbindungsanschlusses (40) und mindestens ein Teil der Innenleiterschicht (34) des isolierten Substrats (30) in einer gemeinsamen Ebene (Ha) angeordnet sind, die parallel zu dem isolierten Substrat (30) ist.
  3. Halbleitervorrichtung (10) nach Anspruch 2, wobei ein Teil des dicken Abschnitts (44) des Extern-Verbindungsanschlusses (40) und mindestens ein Teil der Isolierschicht (32) des isolierten Substrats (30) in einer gemeinsamen Ebene (Ha) angeordnet sind, die parallel zu dem Isoliersubstrat (30) ist.
  4. Halbleitervorrichtung (10) nach einem der Ansprüche 1 bis 3, wobei eine Dicke des dünnen Abschnitts (42) des Extern-Verbindungsanschlusses (40) kleiner als eine Dicke der Innenleiterschicht (34) des isolierten Substrats (30) ist.
  5. Halbleitervorrichtung (10) nach einem der Ansprüche 1 bis 4, die außerdem ein Einkapselungsmittel (14) aufweist, das das Halbleiterelement (12) einkapselt, wobei der dünne Abschnitt (42) des Extern-Verbindungsanschlusses (40) innerhalb des Einkapselungsmittels (14) angeordnet ist, und der dicke Abschnitt (44) des Extern-Verbindungsanschlusses (40) sich von dem dünnen Abschnitt (42) zur Außenseite des Einkapselungsmittels (14) erstreckt.
  6. Halbleitervorrichtung (10) nach Anspruch 5, wobei die Außenleiterschicht (36) des isolierten Substrats (30) auf einer Oberfläche des Einkapselungsmittels (14) freiliegt.
  7. Halbleitervorrichtung (10) nach Anspruch 6, die außerdem ein zweites isoliertes Substrat (20) aufweist, das dem isolierten Substrat (30) gegenüberliegt, wobei die Halbleitervorrichtung (12) dazwischen angeordnet ist, wobei das zweite isolierte Substrat (20) eine zweite Isolierschicht (22), eine zweite Innenleiterschicht (24), die auf einer Seite der zweiten Isolierschicht (22) angeordnet und mit dem Halbleiterelement (12) elektrisch verbunden ist, und eine zweite Außenleiterschicht (26) aufweist, die auf der anderen Seite der zweiten Isolierschicht (22) angeordnet ist, und die zweite Außenleiterschicht (26) des zweiten isolierten Substrats (20) auf einer Oberfläche des Einkapselungsmittels (14) freiliegt.
  8. Halbleitervorrichtung (10) nach Anspruch 7, die außerdem einen zweiten Extern-Verbindungsanschluss (50) aufweist, der mit dem Halbleiterelement (12) über das zweite isolierte Substrat (20) elektrisch verbunden ist, wobei der zweite Extern-Verbindungsanschluss (50) entlang einer Längsrichtung des zweiten Extern-Verbindungsanschlusses (50) einen dünnen Abschnitt (52) und einen dicken Abschnitt (54) aufweist, der dicker als der dünne Abschnitt (52) ist, und der zweite Extern-Verbindungsanschluss (50) an dem dünnen Abschnitt (52) mit der zweiten Innenleiterschicht (24) des zweiten isolierten Substrats (20) verbunden ist.
  9. Halbleitervorrichtung (10) nach Anspruch 8, wobei mindestens ein Teil des dicken Abschnitts (54) des zweiten Extern-Verbindungsanschlusses (50) und mindestens ein Teil der zweiten Innenleiterschicht (24) des zweiten isolierten Substrats (20) in einer gemeinsamen Ebene (Hb) angeordnet sind, die parallel zu dem zweiten isolierten Substrat (20) ist.
  10. Halbleitervorrichtung (10) nach Anspruch 9, wobei ein Teil des dicken Abschnitts (54) des zweiten Extern-Verbindungsanschlusses (50) und mindestens ein Teil der zweiten Isolierschicht (22) des zweiten isolierten Substrats (20) in einer gemeinsamen Ebene (Hb) angeordnet sind, die parallel zu dem zweiten isolierten Substrat (20) ist.
  11. Halbleitervorrichtung (10) nach einem der Ansprüche 8 bis 10, wobei eine Dicke des dicken Abschnitts (52) des zweiten Extern-Verbindungsanschlusses (50) kleiner als eine Dicke der zweiten Innenleiterschicht (22) des zweiten isolierten Substrats (20) ist.
  12. Halbleitervorrichtung (10) nach einem der Ansprüche 8 bis 11, wobei der dünne Abschnitt (52) des zweiten Extern-Verbindungsanschlusses (50) innerhalb des Einkapselungsmittels (14) angeordnet ist, und der dicke Abschnitt (54) des zweiten Extern-Verbindungsanschlusses (50) sich von dem dünnen Abschnitt (52) zur Außenseite des Einkapselungsmittels (14) erstreckt.
DE102018219926.4A 2017-11-29 2018-11-21 Halbleitervorrichtung Ceased DE102018219926A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017228992A JP2019102519A (ja) 2017-11-29 2017-11-29 半導体装置
JP2017-228992 2017-11-29

Publications (1)

Publication Number Publication Date
DE102018219926A1 true DE102018219926A1 (de) 2019-05-29

Family

ID=66442186

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102018219926.4A Ceased DE102018219926A1 (de) 2017-11-29 2018-11-21 Halbleitervorrichtung

Country Status (4)

Country Link
US (1) US10566295B2 (de)
JP (1) JP2019102519A (de)
CN (1) CN109841592A (de)
DE (1) DE102018219926A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102021006157A1 (de) 2020-12-18 2022-06-23 Semiconductor Components Industries, Llc Mehrfachsubstratgehäusesysteme und verwandte verfahren

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7163828B2 (ja) * 2019-03-05 2022-11-01 株式会社デンソー 半導体モジュールとそれを備えた半導体装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004134703A (ja) 2002-10-15 2004-04-30 Toshiba Corp 端子付き回路基板
JP2007335632A (ja) * 2006-06-15 2007-12-27 Toyota Industries Corp 半導体装置
DE112009005537B3 (de) 2008-04-09 2022-05-12 Fuji Electric Co., Ltd. Verfahren zum Herstellen einer Halbleitervorrichtung
JP2012146760A (ja) 2011-01-11 2012-08-02 Calsonic Kansei Corp パワー半導体モジュール
JP5607829B2 (ja) * 2011-07-04 2014-10-15 本田技研工業株式会社 半導体装置
US9697409B2 (en) * 2013-09-10 2017-07-04 Apple Inc. Biometric sensor stack structure
CN105794094B (zh) * 2013-12-04 2018-09-28 三菱电机株式会社 半导体装置
WO2016108261A1 (ja) * 2014-12-29 2016-07-07 三菱電機株式会社 パワーモジュール
JP6301857B2 (ja) * 2015-02-24 2018-03-28 株式会社東芝 半導体モジュール
JP6790684B2 (ja) * 2016-09-30 2020-11-25 富士電機株式会社 半導体装置
JP7024269B2 (ja) * 2017-09-12 2022-02-24 富士電機株式会社 半導体装置、半導体装置の積層体、及び、半導体装置の積層体の搬送方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102021006157A1 (de) 2020-12-18 2022-06-23 Semiconductor Components Industries, Llc Mehrfachsubstratgehäusesysteme und verwandte verfahren

Also Published As

Publication number Publication date
US20190164913A1 (en) 2019-05-30
JP2019102519A (ja) 2019-06-24
US10566295B2 (en) 2020-02-18
CN109841592A (zh) 2019-06-04

Similar Documents

Publication Publication Date Title
DE102018124171A1 (de) Halbleitervorrichtung
DE102012206596B4 (de) Halbleitervorrichtung
DE212018000087U1 (de) Halbleitervorrichtung
DE112014005694B4 (de) Halbleitermodul
DE102009043441B4 (de) Halbleitermodul
DE112014002061T5 (de) Halbleitermodul
DE212020000492U1 (de) Halbleiterbauteil
DE102013221954A1 (de) Halbleitereinheit
DE102017216981A1 (de) Halbleitermodul
DE212018000072U1 (de) Elektronische Komponente und Halbleitervorrichtung
DE102016215894A1 (de) Leistungshalbleitervorrichtung
DE102019109275A1 (de) Halbleitervorrichtung
DE102019112935A1 (de) Halbleitermodul
DE102019201284A1 (de) Halbleitervorrichtung, Halbleiterbaugruppe, Halbleitermodul und Halbleiterschaltungsvorrichtung
DE112020006374T5 (de) Leistungsmodul mit verbesserten elektrischen und thermischen Charakteristiken
DE102020104225A1 (de) Halbleitermodul und Leistungswandler unter Verwendung desselben
DE102018219926A1 (de) Halbleitervorrichtung
DE102015223300B4 (de) Halbleitervorrichtung
DE102012204159A1 (de) Leistungshalbleitermodul und Verfahren zur Herstellung desselben
DE102019135373A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE102017209119A1 (de) Halbleitermodul und Leistungswandler
DE102011003234A1 (de) Nicht-direkt verbundene Halbleitervorrichtung mit isoliertem Kupfer und lateraler weiter Bandlücke
DE102020110159A1 (de) Halbleitermodul
DE102019124087B4 (de) Halbleitervorrichtung
DE102019134674A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R081 Change of applicant/patentee

Owner name: DENSO CORPORATION, KARIYA-CITY, JP

Free format text: FORMER OWNER: TOYOTA JIDOSHA KABUSHIKI KAISHA, TOYOTA-SHI, AICHI-KEN, JP

R082 Change of representative

Representative=s name: WINTER, BRANDL, FUERNISS, HUEBNER, ROESS, KAIS, DE

Representative=s name: WINTER, BRANDL - PARTNERSCHAFT MBB, PATENTANWA, DE

R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final