CN109075132B - 功率模块用基板、功率模块及功率模块用基板的制造方法 - Google Patents

功率模块用基板、功率模块及功率模块用基板的制造方法 Download PDF

Info

Publication number
CN109075132B
CN109075132B CN201780023054.1A CN201780023054A CN109075132B CN 109075132 B CN109075132 B CN 109075132B CN 201780023054 A CN201780023054 A CN 201780023054A CN 109075132 B CN109075132 B CN 109075132B
Authority
CN
China
Prior art keywords
power module
layer
substrate
metal
plating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780023054.1A
Other languages
English (en)
Other versions
CN109075132A (zh
Inventor
末次健儿
竹尾明
落合建壮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Publication of CN109075132A publication Critical patent/CN109075132A/zh
Application granted granted Critical
Publication of CN109075132B publication Critical patent/CN109075132B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85439—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

功率模块用基板(10)等具备：具有上表面及下表面的绝缘基板(1)；具有上表面及下表面且下表面与绝缘基板(1)的上表面对置地接合的金属板(2)；以及局部地覆盖金属板(2)的上表面的中央部的第一电镀层(3)，第一电镀层(3)至少具有银层，银层中的银的粒径为金属板(2)的上面部分中的金属的粒径以上的大小。

Description

功率模块用基板、功率模块及功率模块用基板的制造方法
技术领域
本公开涉及具有金属板的功率模块用基板、功率模块及功率模块用基板的制造方法。
背景技术
以往，作为在搭载有IGBT(Insulated Gate Bipolar Transistor)等电子部件的功率模块等电子装置中使用的电路基板，例如使用了在由陶瓷烧结体等构成的绝缘基板的上表面接合了由铜等金属材料构成的金属板的功率模块用基板。
电路基板的金属板形成有用于将电子部件与外部电路电连接的电路。搭载于电路基板的电子部件与金属板电连接，电子部件被模制树脂覆盖，从而制作电子装置。这样的电子装置经由金属板将电子部件与外部电路相互电连接。
最近，在电子部件向金属板等的接合中提出有使用银颗粒的烧结体的技术。另外，为了抑制在金属板表面形成氧化膜，还提出了在搭载电子部件的金属板的上表面设置银层的技术(例如参照专利文献1)。
在先技术文献
专利文献
专利文献1：日本特开2006-202938号公报
发明内容
本公开的一个方式的功率模块用基板具备：绝缘基板，其具有上表面及下表面；金属板，其具有上表面及下表面，该金属板的下表面与所述绝缘基板的所述上表面对置地接合；以及第一电镀层，其局部地覆盖所述金属板的上表面的中央部。另外，所述第一电镀层至少具有银层，该银层中的银的粒径为所述金属板的上面部分中的金属的粒径以上的大小。
本公开的一个方式的功率模块具有：上述结构的功率模块用基板；电子部件，其搭载在该功率模块用基板的所述第一电镀层上；以及树脂层，其从所述金属板的上表面上的未由所述第一电镀层覆盖的部分覆盖到所述电子部件。
本公开的一个方式的功率模块用基板的制造方法包括：第一工序，在该第一工序中，准备具有上表面的绝缘母基板和具有下表面的金属母板，通过钎焊膏层将所述绝缘母基板的上表面与所述金属母板的下表面接合；第二工序，在该第二工序中，在所述金属母板的露出表面上局部地形成抗镀剂；第三工序，在该第三工序中，在所述金属母板的露出表面上的未形成所述抗镀剂的部分形成电镀层；以及第四工序，在该第四工序中，将所述金属母板中的未形成所述电镀层的部分的至少一部分去除。
附图说明
图1的(a)是示出本公开的实施方式的功率模块用基板的俯视图，图1的(b)是图1的(a)的B-B线处的剖视图。
图2的(a)是将图1的(b)的E部分的一例放大示出的剖视图，图2的(b)是将图1的(b)的E部分的另一例放大示出的剖视图。
图3的(a)是示出本公开的实施方式的功率模块的俯视图，图3的(b)是图3的(a)的]3-]3线处的剖视图。
图4的(a)是将图1所示的功率模块用基板的一例中的主要部分放大示出的俯视图，图4的(b)及图4的(c)是示出图4的(a)的B-B线处的剖面的一例的剖视图。
图5是示出本公开的另一实施方式的功率模块用基板及功率模块的剖视图。
图6是将图5的F部分的一例放大示出的剖视图。
图7是将本公开的实施方式的功率模块用基板及功率模块所包含的绝缘基板的一例中的上面部分放大示出的剖视图。
图8的(a)是示出在通过本公开的实施方式的制造方法来制作功率模块用基板的工序中包含的多件同时加工功率模块用基板的俯视图，图8的(b)是图8的(a)的B-B线处的剖视图，图8的(c)是图8的(a)的仰视图。
图9的(a)～图9的(c)分别是按照工序的顺序示出本公开的实施方式中的功率模块用基板的制造方法的剖视图。
图10的(a)～图10的(c)分别是按照工序的顺序示出本公开的实施方式中的功率模块用基板的制造方法的剖视图。
具体实施方式
在以往的电路基板等中，例如车载用等的苛刻的温度条件下的可靠性的提高成为问题。即，针对发动机室等车内的温度变化所引起的热应力的反复，需要提高树脂层与电路基板的接合可靠性。另外，还需要提高相对于银层的金属板等进行接合的接合可靠性。本公开的功率模块用基板能够提高这样的树脂层与电路基板的接合强度，并且，能够防止从银层的金属板剥落。因此，能够提供在提高由树脂层进行的电子部件的密封等的可靠性这方面有效的功率模块用基板。
参照附图对本公开的实施方式的功率模块用基板、功率模块及功率模块用基板的制造方法进行说明。需要说明的是，为了方便起见，在以下的说明中对上下进行了区别，实际上在使用功率模块用基板及功率模块等时不限定上下。
(功率模块用基板及功率模块)
首先，对单片(一件)功率模块用基板及包含该单片功率模块用基板的功率模块进行说明。
图1的(a)是示出本公开的实施方式的功率模块用基板的俯视图，图1的(b)是图1的(a)的B-B线处的剖视图。另外，图2的(a)及图2的(b)分别是将图1的(b)的E部分的一例放大示出的剖视图。另外，图3的(a)是示出本公开的实施方式的功率模块的俯视图，图3的(b)是图3的(a)的B-B线处的剖视图。需要说明的是，在图3的(a)中省略了树脂层12。
实施方式的功率模块用基板10具有：绝缘基板1；设置于绝缘基板1的上表面的金属板2；以及局部地覆盖金属板2的上表面的第一电镀层3。第一电镀层3至少具有银层3a。第一电镀层3还可以包含在银层3a与金属板2的上表面之间配置的镍层3b。在图2的(b)的例子中，还在银层3a与镍层3b之间配置有钯层3c。在该功率模块用基板10上搭载电子部件11，电子部件11由树脂层12覆盖，从而基本上构成实施方式的功率模块20。
实施方式的功率模块用基板10例如在绝缘基板1的上表面还具有端子板4。端子板4作为与用于将电子部件11和外部电路(未图示)电连接的接合线13等连接件连接的端子而发挥功能。
实施方式的功率模块用基板10在金属板2的上表面的中央部局部地设置有第一电镀层3。第一电镀层3至少具有银层3a。第一电镀层3也可以如上述那样在银层3a的下侧配置有其他的金属层。换言之，第一电镀层3设置为至少最表层是银层3a。
金属板2例如由铜或铜合金等金属材料形成。如上所述，由于配置有包含银层3a的第一电镀层3，因此，能够抑制金属板2的上表面的搭载电子部件11的部分的氧化等。另外，容易在金属板2上(直接在第一电镀层3的银层3a上)接合并搭载电子部件11，对提高电连接可靠性来说也是有利的。
这里，通过将金属板2及端子板4的表面粗糙度形成得比第一电镀层3的表面粗糙度小，从而能够提高接合线13等连接件与金属板2及端子板4的接合可靠性，能够提高第一电镀层3与连接件的接合强度。
需要说明的是，也能够使用与金属板2同样的材料并通过同样的方法来形成端子板4。端子板4的露出表面也可以由银层等镀层(未图示)覆盖。
金属板2及端子板4例如通过包含钛等活性金属材料的钎料等而接合、即钎焊于绝缘基板1。钎料也可以不包含活性金属材料。在该情况下，预先在绝缘基板1的上表面的规定部位设置钎焊用的基底金属层(未图示)即可。基底金属层能够以包含选自例如银、铜、铟、锌、锡、钛、锆、铪、铌、钼、锇、铼及钨等的金属在内的金属材料的金属化层的形式形成于绝缘基板1的上表面的规定位置。关于利用钎料等接合金属板2等的接合方法的详细情况，之后作为制造方法进行叙述。
例如如图3所示，所搭载的电子部件11通过以从金属板2的上表面上的未设置第一电镀层3的部分覆盖到电子部件11的方式设置树脂层12而被密封。由此，能够使树脂层12与金属板2的上表面接合而不是与非活性的银层3a接合。因此，能够利用树脂层12有效地提高电子部件11的密封可靠性。
绝缘基板1是用于固定并支承金属板2的基体部分。另外，绝缘基板1也能够在将功率模块20与散热片等外部的散热用构件30热连接时作为用于使金属板2及端子板4与散热用构件30相互电绝缘的绝缘构件而发挥功能。
第一电镀层3的银层3a如前述那样具有在金属板2上接合并搭载电子部件11时使电子部件11的接合变得容易且使连接可靠性提高的功能。
第一电镀层3的银层3a是将多个银颗粒(银的结晶颗粒)(未图示)结合而形成的多晶体。另外，金属板2是将多个铜等金属颗粒(金属的结晶颗粒)(未图示)结合而形成的多晶体。银层3a中的银(的颗粒)的粒径为金属板2的上面部分处的金属(的颗粒)的粒径以上的大小。该情况下的粒径例如是多个颗粒的算术平均粒径。换言之，形成银层3a的银颗粒的平均粒径等于或大于金属板2中的直接与银层3a相接的部分及其附近的金属颗粒的平均粒径。
由于银的粒径比较大，因此，构成金属板2的铜等金属难以向银层3a扩散，能够防止因该金属与银的金属间化合物的生成而引起的银层3a从金属板2的剥离。更详细而言，由于银层3a的银的粒径比较大，因而银层3a的每单位面积的各颗粒间的晶界密度变低。晶界容易成为金属成分扩散的路径，因此，从金属板2扩散出的金属成分难以从晶界向银层3a内的颗粒内扩散。另外，由于银层3a的银的粒径大于金属板2的金属的粒径，因此，能够减小从银层3a侧俯视观察时的金属板2的金属的晶界与银层3a的晶界重叠的区域，因此，金属板2的成分难以从金属板2的晶界经由银层3a的晶界而扩散。因此，能够抑制金属成分向银层3a扩散。
关于上述那样的效果，是银的粒径越大则越好，但考虑到形成银层3a的作业的容易度(即功率模块用基板10的生产率等)及经济性等，例如银的平均粒径为40～200μm这种程度的范围即可。
举出一例，例如在金属板2由铜构成且金属板2的上面部分处的铜的粒径为40～130μm这种程度的情况下，银层3a的银的粒径例如能够设定为50～200μm这种程度。
另外，为了有效地获得上述那样的效果，可以使银层3a中的银的粒径相对于金属板2的上面部分处的铜等金属的粒径而言增大10～100μm这种程度。
银层3a的粒径例如能够通过调整电镀时的电压的大小、电流密度或镀敷液的添加剂的种类、添加量等条件、或者在电镀后调整银层3a的加热处理条件等，从而调整到所希望的范围。
需要说明的是，上述例子中的金属板2的上面部分是指，金属板2的上表面及从上表面起算深度为10μm左右的部分。该上面部分距银层3a的距离比较小，因此，是所含有的金属成分向银层3a中扩散的可能性比较高的部分。
关于银层3a中的银的粒径及金属板2的上面部分处的金属的粒径，例如能够通过在利用金属显微镜的表面观察中测定金属颗粒的粒径而检测。该情况下的粒径是通过通常被称为切片法的方法算出的粒径。在切片法中，在取样剖面上画上直线，对由该直线横穿的金属颗粒的个数进行计数。然后，将直线的长度除以计数出的金属颗粒数而得到的长度设为粒径。即，该情况下的粒径是由直线横穿的金属颗粒的平均大小的量。需要说明的是，关于俯视观察时的与银层3a的下表面相接的金属板2的粒径，可以在形成银层3a之前预先进行测定，也可以在形成银层3a之后，通过机械方法等剥离银层3a而进行测定。
另外，第一电镀层3也可以如上述那样包含镍层3b，还可以包含在金属板2的上表面依次覆着的镍层3b及钯层3c。
镍层3b具有提高第一电镀层3相对于金属板2的接合强度的功能。镍层3b具有相对于铜等被镀材料(金属板2)的紧贴强度高的性质。因此，利用镍层3b将第一电镀层3牢固地覆着在金属板2的上表面上。
另外，在实施方式的功率模块用基板10中，在镍层3b与银层3a之间配置有钯层3c。钯层3c具有抑制镍层3b的镍成分向银层3a扩散的功能。
另外，钯层3c还具有使例如经由焊料(未图示)在第一电镀层3上搭载电子部件11时的焊料浸润性提高的功能。在该情况下，例如即便银层3a的一部分溶解在焊料中，焊料也容易向钯层3c浸润。因此，能够提高焊料的浸润性。
在第一电镀层3为银层3a的情况下，即，在第一电镀层3仅由银层3a构成的情况下，能够减少镀敷、蚀刻、热处理的工序数。另外，能够抑制去除被覆材料时的由去除剂导致的绝缘基板1及第一电镀层3的机械强度的降低。另外，能够通过削减工序数而降低功率模块用基板10的成本。
另外，在第一电镀层3包含银层3a及紧挨银层3a在下侧配置的镍层3b的情况下，即，在第一电镀层3仅由在金属板2的上表面依次覆着的镍层3b及银层3a构成的情况下，能够抑制铜等金属从金属板2向第一电镀层3的扩散。因此，能够抑制第一电镀层3的银层3a的厚度，能够降低功率模块用基板10的成本。
关于银层3a，能够通过在例如以氰化银为主成分的青色系的银电镀液中，对覆着了镍层3b及钯层3c的金属板2以规定的电流密度及时间实施电镀而形成。所形成的银层3a例如是含有99.99质量％以上的银的所谓的纯银层。也可以如前述的例子那样使银层3a直接覆着在金属板2的上表面上。
关于镍层3b，能够通过在例如以硫酸镍等为主成分的瓦特浴等镀镍液中，对金属板2以规定的电流密度及时间实施电镀而形成。所形成的镍层3b成为例如以镍为主成分且包含钴等金属成分的金属层。
关于钯层3c，能够通过在例如以钯的氨络合物等为主成分的镀钯液中，对覆着了镍层3b的金属板2以规定的电流密度及时间实施电镀而形成。所形成的钯层3c例如是含有99.99质量％以上的钯的所谓的纯钯层。
当第一电镀层3包含镍层3b及钯层3c等时，银层3a的银的粒径也可以大于镍层3b中含有的镍颗粒(未图示)及钯层3c中含有的钯颗粒(未图示)各自的颗粒的粒径。上述镍的粒径及钯的粒径是与前述的银层3a中的银的粒径同样的平均粒径，能够通过同样的方法进行测定。
在该情况下，能够利用银层3a的比较大的银颗粒来抑制镍及钯等金属成分向银层3a的扩散。
镍层3b的镍颗粒及钯层3c中的钯颗粒的粒径也能够与银层3a中的银的粒径同样地，通过调整镀敷时的电压、电流、镀敷液添加剂的种类、添加量、以及镀敷后的热处理等各种条件，从而调整到规定的范围。
在以上的镀敷工序中，例如，若利用由树脂材料等构成的被覆材料预先覆盖金属板2的上表面的中央部以外的部分，则能够将第一电镀层3仅设置在金属板2的上表面的中央部。在该情况下，将被覆材料在镀敷工序后通过机械或化学方法去除。机械去除是利用夹具等将树脂材料剥离的方法，化学去除是利用有机溶剂或有机酸等去除剂进行去除的方法。之后叙述包括使用被覆材料来形成第一电镀层3等工序在内的功率模块用基板10的制造方法的详细情况。
需要说明的是，在第一电镀层3包含镍层3b的情况下，例如如图2的(b)所示，也可以在第一电镀层3的侧面露出镍层3b的端面。换言之，第一电镀层3的露出面的整面无需为银层3a，也可以在一部分存在银以外的金属。作为银以外的金属，举出钯、镍及钴等。
若在第一电镀层3的侧面露出镍层3b的端面，则露出了镍层3b的表面相比银层3a而言具有活性，因此，能够提高树脂层12相对于第一电镀层3的接合强度。
另外，在实施方式的功率模块用基板10及功率模块20中，例如可以如图4的(a)所示，在俯视观察下，第一电镀层3的外周为具有凹凸的形状。图4的(a)是将图1所示的功率模块用基板的变形例中的主要部分放大示出的俯视图，图4的(b)是图4的(a)的B-B线处的剖视图，图4的(c)是图4的(a)的B-B线处的剖视图的另一例。在图4中，针对与图1同样的部位标注同样的标号。
图4中所示的第一电镀层3的上表面为银层3a的上表面。另外，若在银层3a的下侧还配置有钯层3c及镍层3b，则这些钯层3c及镍层3b也同样地在外周具有凹凸部分。在包含有这样的凹凸部分的情况下，能够使因第一电镀层3与金属板2的热膨胀差而引起的应力沿着平面方向的凹凸形状有效地分散。因此，降低了应力沿着第一电镀层3的外周呈直线状地集中的可能性，缓和了向第一电镀层3的外周部施加的应力。由此，第一电镀层3相对于金属板2进行接合的接合可靠性有效地提高。
需要说明的是，这样的凹凸部分无需设置在第一电镀层3的外周的整周范围内，例如可以仅设置在俯视观察下为矩形形状时的金属板2的外周的边部分，也可以仅设置在角部分及其附近。即，考虑到在金属板2与第一电镀层3之间可能产生的应力的大小及经济性(成本)等，适当设定凹凸部分的范围即可。
在第一电镀层3具有镍层3b的情况下，也可以在上述的凹凸部分处，使镍3bb露出到银层3a上。即，在俯视观察下，在第一电镀层3的外周的凹凸部分的至少一部分也可以存在镍3bb。在该情况下，在第一电镀层3的上表面侧，也能够利用表面比较具有活性的镍3bb来提高树脂层12的接合强度。由此，能够有效地提高利用树脂层12进行的电子部件11的密封的可靠性。
这样的镍3bb例如是上述的镍层3b中包含的镍成分的一部分，通过镍成分的扩散等而设置。
另外，金属板2例如也可以如图4所示的例子那样在其上表面上的沿着第一电镀层3的外周的部分具有凹陷2a。在图4所示的例子中为槽状的凹陷。
在该情况下，在电子部件11被树脂层12覆盖而密封时，树脂层12的一部分进入凹陷2a内，能够增大金属板2与树脂层12的接合面积。另外，该凹陷2a的内侧面为从金属板2的上表面向下侧进入的形状，因此，也能够将金属板2与树脂层12的接合界面形成为相对于产生热应力等应力的方向朝多个方向分散的形状。因此，与仅增大接合面积的效果相比，能够有效地提高金属板2与树脂层12的接合强度及可靠性。
关于这样的凹陷2a，例如能够通过在上述那样的镀敷工序后，在去除被覆材料时将金属板2的上表面的沿着第一电镀层3的外周的部分也去除若干而设置。例如，作为化学地去除(溶解)被覆材料的去除剂，使用具有将以铜为主成分的金属板2的上表面的一部分溶解的作用的氯化铁等的水溶液即可。
另外，在该情况下，凹陷2a的内侧面也可以随着从凹陷2a的开口朝向底部而向内侧倾斜或弯曲。换言之，在金属板2的纵剖视下，凹陷2a也可以为图4的(b)所示的例子那样的所谓的倒三角形状、或者为图4的(c)所示的例子那样的将直径部分设为上侧的半圆状。
这样，在凹陷2a的内侧面倾斜或弯曲的情况下，树脂层12的一部分容易从凹陷2a的开口进入凹陷2a内。另外，也容易在凹陷2a中填充树脂层12的一部分，即，也容易增大凹陷2a内的树脂层12相对于金属板2的接合面积。因此，能够有效地获得上述那样的树脂层12与金属板2的接合强度及可靠性的提高。
如上述那样，关于内侧面倾斜或弯曲的凹陷2a，例如在利用前述的去除剂呈槽状地形成凹陷2a时，可以通过适当调整其成分的浓度、液温或去除时间等(即铜的溶解的速度或时间等)而形成。
另外，凹陷2a的内侧面的表面粗糙度也可以大于金属板2的上表面的表面粗糙度。在该情况下，凹陷2a的内侧面的与树脂层12的一部分的接合通过比较粗的内侧面中的锚固效果而有效地提高。因此，能够有效地提高树脂层12与金属板2的接合强度及可靠性。
内侧面的表面粗糙度大于金属板2的上表面的表面粗糙度的凹陷2a例如能够通过机械或化学地使凹陷2a的内侧面粗糙化而形成。
凹陷2a的内侧面及金属板2的上表面的表面粗糙度例如是算术平均粗糙度，能够通过使用了原子力显微镜的测定方法等方法进行测定。
图5是示出本公开的另一实施方式的功率模块用基板10及功率模块20的剖视图。在图5中，针对与图1同样的部位标注同样的标号。在图5所示的例子中，功率模块用基板10及功率模块20还具有散热板5，该散热板5具有上表面及下表面，且上表面与绝缘基板1的下表面对置地接合。另外，还具有覆盖散热板5的下表面的第二电镀层6。该第二电镀层6的外周的至少一部分与散热板5的下表面的外周分离。
散热板5具有在由电子部件11产生的热经由金属板2及绝缘基板1传递到绝缘基板1的下表面时使该热向外部散出的功能。由此，作为功率模块20的散热性提高，电子部件11的长期的工作可靠性提高。另外，若使用具有这样的散热板5的功率模块用基板10，则能够容易地制作上述结构的功率模块20。
散热板5例如能够使用与金属板2同样的材料并通过同样的方法进行制作。另外，散热板5能够通过与金属板2同样的接合方法(钎焊等)接合于绝缘基板1。
图5所示的功率模块20通过在包含散热板5及第二电镀层6这一结构的功率模块用基板10上搭载电子部件11而形成。第二电镀层6也可以以镍层为主成分。在该方式的功率模块20中，以从散热板5的下表面的外周覆盖到电子部件11的方式设置有树脂层12。由此，提高了电子部件11的密封的可靠性。为了提高功率模块20相对于散热用构件30的热连接，散热板5的中央部未被树脂层12覆盖。需要说明的是，考虑到例如生产率及经济性等，树脂层12也可以如图3所示的例子那样仅设置在绝缘基板1的上表面侧。
在俯视观察下，散热板5的大小例如设定为与金属板2的大小相同或者比金属板2大，且比绝缘基板1小。在该情况下，若散热板5是与金属板2相同的大小，则在将金属板2与散热板5接合到绝缘基板1时降低了绝缘基板1的上下的热应力的差异，因此，有利于抑制功率模块用基板10的翘曲。另外，若散热板5比金属板2大，则能够使在使用功率模块20时产生的热沿散热板5的水平方向有效地扩散，有利于提高散热性。
另外，通过使散热板5小于绝缘基板1，能够提高散热板5与金属板2之间的电绝缘性。
另外，在金属板2的成分中含有氧的情况下，金属板2中的含有量较少的话有利于提高接合线13与金属板2的接合强度。
另外，该方式的功率模块用基板10及功率模块20还具有覆盖散热板5的下表面的第二电镀层6。该第二电镀层6的外周的至少一部分与散热板5的下表面的外周分离。换言之，散热板5的下表面的外周部的至少一部未由第二电镀层6覆盖而露出。散热板5的下表面的外周部也可以在整周范围内未由第二电镀层6覆盖而露出。或者，例如也可以为，俯视观察下的第二电镀层6的外周为凹凸形状，散热板5的下表面具有：第二电镀层6的外周延伸至散热板5的下表面的外周而使散热板5的下表面被第二电镀层6覆盖的部分；以及第二电镀层6的外周未延伸至散热板5的下表面的外周而使散热板5的下表面露出的部分。
这样，在散热板5的下表面的外周露出时，通过使树脂层12绕至该散热板5的下表面的外周来进行接合，由此树脂层12相对于功率模块用基板10的接合强度有效地提高。因此，能够提供有效地提高了电子部件11的密封的可靠性的功率模块20。另外，若使用具有这样的散热板5及第二电镀层6的功率模块用基板10，则能够容易地制作上述结构的功率模块20。
关于第二电镀层6，在以与散热板5的下表面的外周分离的方式覆着于散热板5时，例如与前述的第一电镀层3的情况同样地，可举出利用被覆材料遮挡不进行电镀的部分来进行电镀的方法。该情况下的电镀也能够使用与第一电镀层3同样的镀敷液并通过同样的方法来进行。
需要说明的是，第二电镀层6是包含95质量％以上的镍的以镍为主成分的电镀层。第二电镀层6除了镍层以外也可以包含从锡、铂、锌、银及钯等中选择的至少一种成分。以下，将包含95质量％以上的镍的电镀层仅称为镍层。
第二电镀层6例如由镍层(作为镍层未标注标号)构成。换言之，在该实施方式中，散热板5的下表面的中央部仅由镍层覆盖。
这样，在第二电镀层6由镍层构成的情况下，能够通过抑制金属板2的氧化而提高焊料浸润性。另外，由于不包含银层，因此，还能够抑制功率模块用基板10的成本。
若为第二电镀层6由镍层构成的情况，则能够利用第二电镀层6覆盖至散热板5的下表面及侧面。虽然活性比较高的镍层与树脂层12的接合强度高，但铜等散热板5的表面与树脂层12的接合强度更高，因此，当如上述那样采用散热板5的下表面的外周露出的结构时，树脂层12相对于功率模块用基板10的接合强度更高。
需要说明的是，功率模块用基板10及功率模块100不局限于上述实施方式所记载的各例，能够在本公开的主旨的范围内进行各种变更。
例如，如图6所示的例子那样，金属板2及散热板5的外侧面也可以是在上下方向上呈凹状弯曲的面。在该情况下，金属的体积在金属板2及散热板5的外周部比较小，能够降低因绝缘基板1与金属板2及散热板5的热膨胀率之差而引起的热应力。即，对于提高金属板2及散热板5相对于绝缘基板1进行接合的接合可靠性来说是有效的。即便金属板2及散热板5中的至少一方的外侧面为如上述那样弯曲而成的面，也能够获得这样的热应力的降低效果。需要说明的是，图6是将图5的F部分的一例放大示出的剖视图。在图6中，针对与图5同样的部位标注同样的标号。
另外，例如可以如图7所示的例子那样，在接近金属板2及第一电镀层3的外周的位置处，绝缘基板1的上表面具有凹部1a。在包含这样的凹部1a的情况下，能够缓和金属板2的外周部分与绝缘基板1之间的热应力。因此，对于提高金属板2相对于绝缘基板1进行接合的接合可靠性来说是有效的。需要说明的是，图7是将本公开的实施方式的功率模块用基板10及功率模块20所含的绝缘基板1的一例中的上面部分放大示出的剖视图。在图7中，针对与图1同样的部位标注同样的标号。
需要说明的是，关于该凹部1a，也可以与金属板2的凹陷2a同样地，使内侧面随着从凹部1a的开口朝向底部而向内侧倾斜。由此，设置有凹部1a的部分处的绝缘基板1的变形变得容易，在绝缘基板1与金属板2的外周之间容易吸收热应力，利用树脂层12进行的电子部件11的密封的可靠性有效地提高。
(功率模块用基板的制造方法)
接着，参照图8～图10等对本公开的实施方式中的功率模块用基板10的制造方法进行说明。需要说明的是，进行将多件同时加工功率模块用基板110分割而制作功率模块用基板10的例子的说明，但功率模块用基板10也可以通过单件加工的方式来制作。
图8的(a)～的(c)是多件同时加工功率模块用基板110的例子，通过利用激光划线等对图中的虚线部分进行分割而形成功率模块用基板10。图8的(a)是该多件同时加工功率模块用基板110的俯视图，图8的(b)是图8的(a)的B-B线处的剖视图，图8的(c)是仰视图。图9及图10是用于依次说明本公开的实施方式中的功率模块用基板10的制造方法中的工序的剖视图，在图9所示的工序之后继续进行图10所示的工序。通过图9及图10所示的工序能够制作出图8所示的多件同时加工功率模块用基板110，对该多件同时加工功率模块用基板110如上述那样进行分割，从而能够制作出单片的功率模块用基板10。需要说明的是，为了容易识别，对不是剖视图的图8的(a)及图8的(c)也实施了阴影。
需要说明的是，对通过以下的制造方法制作的多件同时加工功率模块用基板110进行分割而得到的功率模块用基板10具有与上述实施方式的功率模块用基板10同样的结构。在以下的说明中，针对与和实施方式的功率模块用基板10相关的说明同样的事项，简化或省略说明。
首先，作为第一工序，如图9的(a)及图9的(b)所示，准备具有上表面的绝缘母基板101和具有下表面的金属母板102，对钎焊膏层115进行加热而将绝缘母基板101的上表面与金属母板102的下表面接合。图9、图10中示出多件同时加工基板(多件同时加工功率模块用基板110)的例子，但这里为了容易理解，以单件加工基板的制造方法来说明工序。上述单件加工基板相当于在多件同时加工功率模块用基板110中排列的、成为单片的功率模块用基板10的多个区域中的一个区域。即，仅取出多件同时加工基板中的一个区域来说明其制造方法。
绝缘母基板101例如能够由与上述实施方式的功率模块用基板10中的绝缘基板1同样的材料构成，并通过同样的方法制作。
钎焊膏层115例如能够使用Ag-Cu系的钎料等、具有与上述实施方式的功率模块用基板10中的钎料同样的钎料成分的钎料。在该情况下，能够通过将上述钎料的粉末与有机溶剂及膏剂等一起混炼来制作钎焊膏层115用的钎焊膏。
另外，钎焊膏层115也可以通过进一步添加钛、铪及锆中的至少一种活性金属材料的粉末来制作。关于钎焊膏层115的配置，能够通过丝网印刷等方法将钎焊膏层115用的钎焊膏印刷到绝缘母基板101的上表面的规定位置而进行。该钎焊膏层115的厚度例如设定为约5～100μm这种程度即可。
接着，在第二工序中，如图9的(c)所示的例子那样，在金属母板102的露出表面上局部地形成抗镀剂116。抗镀剂116例如由与上述实施方式的例子中记载的被覆材料同样的材料构成，能够使用市售的抗镀剂材料。例如，能够通过丝网印刷等将由树脂系的材料构成的抗镀剂墨液形成在金属母板102的露出表面上并使其热固化，由此来设置抗镀剂116。
接着，在第三工序中，如图10的(a)所示的例子那样，在金属母板102的露出表面上的未形成抗镀剂116的部分形成电镀层。该电镀层相当于上述实施方式的功率模块用基板10中的第一电镀层3，以下称为第一电镀层3。第一电镀层3例如能够通过与上述实施方式的功率模块用基板10相关的说明所记载的方法来形成。具体而言，能够使用市售的镀敷液来形成，在金属母板102的端部安装镀敷用电极并浸渍于镀敷液，以成为规定的厚度的方式以规定的电流值在规定的时间内析出被膜，由此能够仅在未形成抗镀剂116的部分形成第一电镀层3。在该情况下，通过依次使用多种镀敷液，从而能够形成银层3a、镍层3b、钯层3c等单独或者它们组合而成的第一电镀层3。
在形成第一电镀层3之后，通过与上述实施方式的功率模块用基板10的说明同样的方法来去除不需要的抗镀剂116。
接着，在第四工序中，如图10的(b)及图10的(c)所示的例子那样，对金属母板102中的未形成第一电镀层3的部分的至少一部分进行蚀刻而将其去除。利用氯化铁等蚀刻液将金属母板102的一部分区域去除，形成作为电路发挥功能的金属板2。
在该例中，首先，如图10的(b)所示，将抗蚀剂117配置在金属母板102的规定位置(不去除的部位)。例如在蚀刻液使用氯化铁时，通过丝网印刷等形成耐酸性的抗蚀剂墨液并使其热固化，由此能够设置抗蚀剂117。
然后，如图10的(c)所示，通过蚀刻等加工，对金属母板102的未形成第一电镀层3的部分的至少一部分进行蚀刻而将其去除。然后，对绝缘母基板101的不需要部分进行分割去除。绝缘母基板101的分割能够通过例如激光加工或切片加工等切断加工来进行。另外，也能够在通过这些加工而在绝缘母基板101的上表面等形成切缝之后，沿着该切缝机械地割断(断开)绝缘母基板101来进行。由此，能够制作例如图1所示那样的功率模块用基板10。
根据这样的制造方法，通过在金属母板102上形成抗镀剂116并进行电镀，由此容易确保较厚的第一电镀层3，并且，能够形成微细的镀敷形状。通过电镀，能够容易地进行所谓的厚镀，因此，能够提高要求耐热性的功率模块用基板10的长期散热可靠性。另外，通过反复形成抗镀剂116，能够容易地进行不同镀层(第一电镀层3、第二电镀层6)中的多色镀敷。由此，镀敷的自由度提高，能够形成与所要求的特性相应的第一电镀层3。例如，能够对各自有需求的部位赋予电镀：对要求引线接合性的部位赋予镀金及镀钯等；对要求芯片接合性的部位赋予镀银及镀金等；对作为功率模块用基板而要求模制树脂紧贴性等的部位赋予镀镍等。
需要说明的是，以单件加工的方式制作的情况下的制造方法具有上述的效果，但也可以以多件同时加工的方式进行制作。在该情况下，作为第一工序，如图9的(a)及图9的(b)所示，利用相互独立的多个钎焊膏层115将绝缘母基板101的上表面与金属母板102的下表面接合。接着，作为第二工序，如图9的(c)所示的例子那样，以位于由多个钎焊膏层115分别接合的多个接合区域彼此之间的方式形成抗镀剂116。进而，作为第三工序，如图10的(a)所示的例子那样，在金属母板102的露出表面上的未形成抗镀剂116的部分形成电镀层。然后，作为第四工序，如图10的(b)及图10的(c)所示的例子那样，对金属母板102中的接合区域彼此之间的部分进行蚀刻等而将其去除，将金属母板102分割成相互分离的多个金属板2。通过以上的工序而形成多件同时加工功率模块用基板110(多件同时加工的方式)。通过与上述同样地对多件同时加工功率模块用基板110进行分割，从而形成功率模块用基板10。多件同时加工功率模块用基板110仅通过确保一处镀敷电极就能够在多个金属电路板上形成厚的第一电镀层3，因此能够使高耐热、高可靠性的功率模块用基板10的生产率提高。
而且，通过上述制造方法的一工序(中途的工序)制作的多件同时加工功率模块用基板包括具有上表面的绝缘母基板101和具有下表面的金属板2，绝缘母基板101的上表面与金属板2的下表面由相互独立的多个钎焊膏层115接合，在多个金属板2的上表面局部地具有第一电镀层3。这样的多件同时加工功率模块用基板110以多件同时加工的方式容易形成厚的第一电镀层3，因此，成为高耐热、高可靠性的多件同时加工功率模块用基板110。另外，在通过上述方法制作的多件同时加工功率模块用基板110中，多件同时加工的各功率模块用基板10(区域)的配置的位置精度高，因此，在不分割的状态下也能够容易地在多件同时加工功率模块用基板110上安装电子部件1l。由此，还能够提高安装工序的生产率，有效地提高功率模块20的生产率。
在实施方式的功率模块用基板的制造方法及多件同时加工功率模块用基板110中，也与上述实施方式的功率模块用基板10同样地能够包含端子板4等。
在上述实施方式的功率模块用基板的制造方法及多件同时加工功率模块用基板110中，示出了在绝缘母基板101的与上表面相反侧的下表面也与上表面同样地接合了金属母板102或金属板2的例子。对于该下表面侧，也能够通过上述的制造方法来设置金属板2。
另外，对于绝缘母基板101的下表面侧，也可以与上述实施方式的功率模块用基板10的例子同样地将金属母板102设为散热板5。另外，例如也可以经由仅由镍层构成的第二电镀层6，将金属母板102(金属板2或散热板5)或其多个接合区域与绝缘母基板101接合。
附图标记说明
1…绝缘基板
1a…凹部
2…金属板
2a…凹陷
3…第一电镀层
3a…银层
3b…镍层
3bb…(凹凸部分的)镍
3c…钯层
4…端子板
5…散热板
6…第二电镀层(镍层)
10…功率模块用基板
11…电子部件
12…树脂层
13…接合线
20…功率模块
30…散热用构件
101…绝缘母基板
102…金属母板
110…多件同时加工功率模块用基板
115…钎焊膏层
116…抗镀剂
117…抗蚀剂

Claims (12)

1.一种功率模块用基板，其特征在于，具备：
绝缘基板，其具有上表面及下表面；
金属板，其具有上表面及下表面，该金属板的下表面与所述绝缘基板的所述上表面对置地接合；以及
第一电镀层，其局部地覆盖所述金属板的上表面的中央部，
该第一电镀层至少具有银层，该银层中的银的算术平均粒径为所述金属板的上面部分中的金属的算术平均粒径以上的大小，
在俯视观察下，所述第一电镀层的外周为具有凹凸的形状。
2.根据权利要求1所述的功率模块用基板，其中，
所述第一电镀层还包含在所述银层与所述金属板的上表面之间配置的镍层。
3.根据权利要求2所述的功率模块用基板，其中，
在所述第一电镀层的外周的凹凸部分的至少一部分存在有镍。
4.根据权利要求1至3中任一项所述的功率模块用基板，其中，
所述金属板在该金属板的上表面上的沿着所述第一电镀层的外周的部分具有凹陷。
5.根据权利要求4所述的功率模块用基板，其中，
所述凹陷的内侧面随着从该凹陷的开口朝向底部而向内侧倾斜或弯曲。
6.根据权利要求4所述的功率模块用基板，其中，
所述凹陷的内侧面的表面粗糙度大于所述金属板的上表面的表面粗糙度。
7.根据权利要求1至3中任一项所述的功率模块用基板，其中，
所述功率模块用基板还具备：
散热板，其具有上表面及下表面，所述散热板的上表面与所述绝缘基板的下表面对置地接合；以及
第二电镀层，其覆盖该散热板的下表面，
该第二电镀层的外周的至少一部分与所述散热板的下表面的外周分离。
8.根据权利要求7所述的功率模块用基板，其中，
所述第二电镀层以镍层为主成分。
9.一种功率模块，其特征在于，具备：
权利要求1至8中任一项所述的功率模块用基板；
电子部件，其搭载在该功率模块用基板的所述第一电镀层上；以及
树脂层，其从所述金属板的上表面上的未由所述第一电镀层覆盖的部分覆盖到所述电子部件。
10.一种功率模块，其特征在于，具备：
权利要求7或8所述的功率模块用基板；
电子部件，其搭载在该功率模块用基板的所述第一电镀层上；以及
树脂层，其从所述散热板的下表面的外周覆盖到所述电子部件。
11.一种功率模块用基板的制造方法，其特征在于，包括：
第一工序，在该第一工序中，准备具有上表面的绝缘母基板和具有下表面的金属母板，通过钎焊膏层将所述绝缘母基板的上表面与所述金属母板的下表面接合；
第二工序，在该第二工序中，在所述金属母板的露出表面上局部地形成抗镀剂；
第三工序，在该第三工序中，在所述金属母板的露出表面上的未形成所述抗镀剂的部分形成电镀层，所述电镀层至少具有银层，在俯视观察下，所述电镀层的外周为具有凹凸的形状；以及
第四工序，在该第四工序中，将所述金属母板中的未形成所述电镀层的部分的至少一部分去除，
所述银层中的银的算术平均粒径为所述金属母 板的上面部分中的金属的算术平均粒径以上的大小。
12.根据权利要求11所述的功率模块用基板的制造方法，其特征在于，
在所述第一工序中，将所述钎焊膏层设置为相互独立的多个钎焊膏层，
在所述第二工序中，将所述抗镀剂以位于由所述多个钎焊膏层分别接合的多个接合区域彼此之间的方式形成于所述金属母板的露出表面，
在所述第四工序中，对所述金属母板中的所述接合区域彼此之间的部分进行蚀刻而将该部分去除，将所述金属母板分割成相互分离的多个金属板。
CN201780023054.1A 2016-04-26 2017-04-25 功率模块用基板、功率模块及功率模块用基板的制造方法 Active CN109075132B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2016-088160 2016-04-26
JP2016088160 2016-04-26
JP2016185720 2016-09-23
JP2016-185720 2016-09-23
PCT/JP2017/016387 WO2017188254A1 (ja) 2016-04-26 2017-04-25 パワーモジュール用基板、パワーモジュールおよびパワーモジュール用基板の製造方法

Publications (2)

Publication Number Publication Date
CN109075132A CN109075132A (zh) 2018-12-21
CN109075132B true CN109075132B (zh) 2022-03-08

Family

ID=60159657

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780023054.1A Active CN109075132B (zh) 2016-04-26 2017-04-25 功率模块用基板、功率模块及功率模块用基板的制造方法

Country Status (5)

Country Link
US (1) US10763184B2 (zh)
EP (1) EP3451372B1 (zh)
JP (1) JP6694059B2 (zh)
CN (1) CN109075132B (zh)
WO (1) WO2017188254A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4324307A1 (en) * 2021-04-11 2024-02-21 Telefonaktiebolaget LM Ericsson (publ) Circuit board assembly and radio unit comprising the same
WO2023120185A1 (ja) * 2021-12-24 2023-06-29 ローム株式会社 半導体装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1674223A (zh) * 2004-03-25 2005-09-28 株式会社东芝 半导体器件及其制造方法
JP2013201330A (ja) * 2012-03-26 2013-10-03 Hitachi Ltd パワーモジュールの製造方法、及びパワーモジュール
JP2013232594A (ja) * 2012-05-01 2013-11-14 Dainippon Printing Co Ltd Ｌｅｄ用リードフレームまたは基板およびその製造方法、ならびに半導体装置およびその製造方法
WO2015087482A1 (ja) * 2013-12-09 2015-06-18 株式会社デンソー 金属部材およびその表面加工方法、半導体装置およびその製造方法、複合成形体
WO2015114987A1 (ja) * 2014-01-29 2015-08-06 Ｎｇｋエレクトロデバイス株式会社 パワーモジュール用基板とその製造方法とそのパワーモジュール用基板を用いたパワーモジュール

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006202938A (ja) 2005-01-20 2006-08-03 Kojiro Kobayashi 半導体装置及びその製造方法
JP2006240955A (ja) * 2005-03-07 2006-09-14 Denki Kagaku Kogyo Kk セラミック基板、セラミック回路基板及びそれを用いた電力制御部品。
TW201011936A (en) * 2008-09-05 2010-03-16 Advanced Optoelectronic Tech Light emitting device and fabrication thereof
US8716864B2 (en) * 2012-06-07 2014-05-06 Ixys Corporation Solderless die attach to a direct bonded aluminum substrate
WO2014006724A1 (ja) * 2012-07-05 2014-01-09 三菱電機株式会社 半導体装置
JP6115215B2 (ja) * 2013-03-15 2017-04-19 三菱マテリアル株式会社 パワーモジュール用基板の製造方法及びパワーモジュールの製造方法
JP6262968B2 (ja) * 2013-09-09 2018-01-17 Ｄｏｗａメタルテック株式会社 電子部品搭載基板およびその製造方法
CN105531817B (zh) * 2014-03-19 2019-10-18 富士电机株式会社 半导体模块单元以及半导体模块

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1674223A (zh) * 2004-03-25 2005-09-28 株式会社东芝 半导体器件及其制造方法
JP2013201330A (ja) * 2012-03-26 2013-10-03 Hitachi Ltd パワーモジュールの製造方法、及びパワーモジュール
JP2013232594A (ja) * 2012-05-01 2013-11-14 Dainippon Printing Co Ltd Ｌｅｄ用リードフレームまたは基板およびその製造方法、ならびに半導体装置およびその製造方法
WO2015087482A1 (ja) * 2013-12-09 2015-06-18 株式会社デンソー 金属部材およびその表面加工方法、半導体装置およびその製造方法、複合成形体
WO2015114987A1 (ja) * 2014-01-29 2015-08-06 Ｎｇｋエレクトロデバイス株式会社 パワーモジュール用基板とその製造方法とそのパワーモジュール用基板を用いたパワーモジュール

Also Published As

Publication number Publication date
CN109075132A (zh) 2018-12-21
US10763184B2 (en) 2020-09-01
EP3451372B1 (en) 2021-09-15
WO2017188254A1 (ja) 2017-11-02
JPWO2017188254A1 (ja) 2019-02-28
JP6694059B2 (ja) 2020-05-13
US20190181066A1 (en) 2019-06-13
EP3451372A4 (en) 2019-10-23
EP3451372A1 (en) 2019-03-06

Similar Documents

Publication Publication Date Title
WO2010052973A1 (ja) 半導体装置及びその製造方法
JP7483955B2 (ja) パワーモジュール用基板およびパワーモジュール
JP2019176034A (ja) 半導体装置および半導体装置の製造方法
JP2023126980A (ja) 電気めっきされたダイ取り付けを備える半導体デバイス
JP2009054690A (ja) リードフレーム構造体
CN109075132B (zh) 功率模块用基板、功率模块及功率模块用基板的制造方法
JP2021005670A (ja) 電子部品装置及び電子部品装置の製造方法
US10957635B2 (en) Multi-chip package with high thermal conductivity die attach
JP2005051084A (ja) 半導体チップおよびこれを用いた半導体装置
CN103887225A (zh) 基于铝合金引线框架的半导体器件及制备方法
JP2020053580A (ja) パワーモジュール用基板およびパワーモジュール
US20210013133A1 (en) Leadless packaged device with metal die attach
JP2011193007A (ja) 半導体チップおよびこれを用いた半導体装置
JP7170501B2 (ja) パワーモジュール用基板およびパワーモジュール
JP2012142488A (ja) 半導体装置
JP2000195888A (ja) 半導体装置
CN110429070B (zh) 可双面散热的功率元件
JP4775369B2 (ja) 半導体チップ、半導体装置および製造方法
JP4749165B2 (ja) 多数個取り配線基板
JPS61239651A (ja) 半導体装置
TW201426943A (zh) 基於鋁合金引線框架的半導體元件及製備方法
JP2008028348A (ja) 電子部品搭載用基材の製造方法と電子部品搭載用基材
JP2006245553A (ja) 半導体パッケージ及び半導体パッケージの製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant