KR20180078965A - 연성 회로 기판 및 이의 포함하는 전자 제품 제조 방법 - Google Patents

연성 회로 기판 및 이의 포함하는 전자 제품 제조 방법 Download PDF

Info

Publication number
KR20180078965A
KR20180078965A KR1020160184276A KR20160184276A KR20180078965A KR 20180078965 A KR20180078965 A KR 20180078965A KR 1020160184276 A KR1020160184276 A KR 1020160184276A KR 20160184276 A KR20160184276 A KR 20160184276A KR 20180078965 A KR20180078965 A KR 20180078965A
Authority
KR
South Korea
Prior art keywords
wiring
lower wiring
inner lead
lead region
circuit board
Prior art date
Application number
KR1020160184276A
Other languages
English (en)
Other versions
KR102009827B1 (ko
Inventor
이진한
Original Assignee
스템코 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스템코 주식회사 filed Critical 스템코 주식회사
Priority to KR1020160184276A priority Critical patent/KR102009827B1/ko
Publication of KR20180078965A publication Critical patent/KR20180078965A/ko
Application granted granted Critical
Publication of KR102009827B1 publication Critical patent/KR102009827B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/118—Printed elements for providing electric connections to or between printed circuits specially for flexible printed circuits, e.g. using folded portions
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/325—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor
    • H05K3/326—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor the printed circuit having integral resilient or deformable parts, e.g. tabs or parts of flexible circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Metallurgy (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

연성 회로 기판 및 이의 포함하는 전자 제품 제조 방법이 제공된다. 연성 회로 기판은, 소자가 실장되는 이너 리드 영역이 정의된 베이스 필름 및 상기 베이스 필름 상에 형성되고, 상기 이너 리드 영역의 내측으로부터 연장되고, 상기 이너 리드 영역의 폭 방향으로 차례로 배열되는 제1 내지 제n 배선(단, n은 2 이상의 자연수)을 포함하되, 상기 제1 내지 제n 배선은 상기 이너 리드 영역과 오버랩되고 상기 소자와 접속되는 접합부를 각각 포함하고, 상기 이너 리드 영역의 폭 방향 경계와 최인접하는 제1 배선의 접합부에 대하여, 상기 제2 내지 제n 배선의 접합부가 이루는 각도는, 상기 제n 배선으로 갈수록 증가한다.

Description

연성 회로 기판 및 이의 포함하는 전자 제품 제조 방법{FLEXIBLE PRINTED CIRCUIT BOARDS AND METHOD OF MANUFACTURING ELECTRONIC PRODUCT INCLUDING THE SAME}
본 발명은 연성 회로 기판 및 이를 포함하는 전자 제품의 제조 방법에 관한 것이다.
최근 전자 기기에 소형화 추세에 따라 연성 회로 기판을 이용한 칩 온 필름(Chip On Film: COF) 패키지 기술이 사용되고 있다. 연성 회로 기판 및 이를 이용한 COF 패키지 기술은 예를 들어, 액정 표시 장치(Liquid Crystal Display; LCD), 유기 발광 다이오드(Organic Light Emitting Diode) 디스플레이 장치 등과 같은 평판 표시 장치(Flat Panel Display; FPD)에 이용된다.
연성 회로 기판은 베이스 필름을 기재로서 포함하여, 전자 제품에 구부러지거나 접혀 조립될 수 있는 유연성을 제공할 수 있다. 한편, 소자를 실장하기 위한 공정, 또는 이에 동반되는 전처리 및 후처리 과정으로 인하여, 베이스 필름에 외부 환경적 요인으로 인한 팽창 또는 수축이 발생할 수 있다. 이러한 팽창 및 수축으로 인하여 연성 회로 기판의 형상 변화 또는 공차가 발생할 수 있고, 발생한 공차로 인하여 소자의 오정렬 및 작동불량이 야기될 수 있다.
본 발명이 해결하고자 하는 기술적 과제는 이너 리드 내 배선 패턴이 서로 다른 연장 방향을 가져 베이스 필름에 발생할 수 있는 변형에도 불구하고 조립 신뢰성을 확보할 수 있는 연성 회로 기판을 제공하는 것이다.
본 발명이 이너 리드 내 배선 패턴이 서로 다른 연장 방향을 갖는 연성 회로 기판에, 측정된 연성 회로 기판의 변형 수치에 기초하여 소자의 실장 위치를 결정 후 소자 실장하여 베이스 필름에 발생할 수 있는 변형에도 불구하고 조립 신뢰성을 확보할 수 있는 전자 제품의 조립 방법을 제공하는 것이다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 연성 회로 기판은 소자가 실장되는 이너 리드 영역이 정의된 베이스 필름, 및 상기 베이스 필름 상에 형성되고, 상기 이너 리드 영역의 내측으로부터 연장되고, 상기 이너 리드 영역의 폭 방향으로 차례로 배열되는 제1 내지 제n 하부 배선(단, n은 2 이상의 자연수)을 포함하되, 상기 제1 내지 제n 하부 배선은 상기 이너 리드 영역과 오버랩되고 상기 소자와 접속되는 접합부를 각각 포함하고, 상기 이너 리드 영역의 폭 방향 경계와 최인접하는 제1 하부 배선의 접합부에 대하여, 상기 제2 내지 제n 하부 배선의 접합부가 이루는 각도는, 상기 제n 하부 배선으로 갈수록 증가한다.
본 발명의 몇몇 실시예에서, 상기 제1 내지 제n 하부 배선 중 서로 다른 한 쌍의 최인접한 하부 배선의 접합부가 이루는 각도가 서로 동일한 것을 포함할 수 있다.
본 발명의 몇몇 실시예에서, 상기 제2 내지 제n 하부 배선 중 제k 하부 배선(1<k<n, k는 자연수)과 상기 제1 하부 배선이 이루는 각도 θk는, [수학식 1]으로 계산되고,
[수학식 1]
Figure pat00001
여기서 Pnθ은 상기 제n 하부 배선과 상기 제1 하부 배선의 접합부가 이루는 각도일 수 있다.
본 발명의 몇몇 실시예에서, 상기 각도 θk는 상기 [수학식 1]에 의해 산출된 값의 10% 이하의 범위에서 조정될 수 있다.
본 발명의 몇몇 실시예에서, 상기 제1 하부 배선은 상기 이너 리드 영역 내에 위치하는 임의의 하부 배선, 또는 배선이 형성되지 않은 베이스 필름의 임의의 기준 위치이고, 상기 제2 내지 제n 하부 배선의 접합부의 위치는 상기 임의의 하부 배선 또는 기준 위치에 대하여 상기 제n 하부 배선으로 갈수록 증가할 수 있다.
본 발명의 몇몇 실시예에서, 상기 제1 내지 제n 개의 하부 배선 중 최인접한 하부 배선의 접합부의 간격은, 상기 제n 하부 배선으로 갈수록 증가할 수 있다.
본 발명의 몇몇 실시예에서, 상기 제2 내지 제n 하부 배선 중 제k 하부 배선(1<k<n, k는 자연수)과 상기 제1 하부 배선이 이루는 각도 Pkθ는, [수학식 2]으로 계산되고,
[수학식 2]
Figure pat00002
여기서 Pnθ은 상기 제n 하부 배선과 상기 제1 하부 배선의 접합부가 이루는 각도이고, Pkd는 상기 제k 하부 배선의 접합부와 상기 제1 하부 배선의 접합부 사이의 거리이고, Pnd는 상기 제n 하부 배선의 접합부와 상기 제1 하부 배선의 접합부 사이의 거리일 수 있다.
본 발명의 몇몇 실시예에서, 상기 각도 θk는 상기 [수학식 2]에 의해 산출된 값의 10% 이하의 범위에서 조정될 수 있다.
본 발명의 몇몇 실시예에서, 상기 제n 하부 배선이 상기 제1 하부 배선과 이루는 각도는 10도 내지 30도일 수 있다.
본 발명의 몇몇 실시예에서, 상기 제1 내지 제 n개의 하부 배선이 연장되는 상기 이너 리드의 일측과 대향하는 타측에, 상기 이너 리드 영역의 내측으로부터 연장되고, 상기 이너 리드 영역의 폭 방향으로 차례로 배열되는 제1 내지 제m 상부 배선(단, m은 2 이상의 자연수)를 더 포함할 수 있다.
본 발명의 몇몇 실시예에서, 상기 제1 내지 제m 상부 배선은 상기 이너 리드 영역과 오버랩되고 상기 소자와 접속되는 접합부를 각각 포함하고, 상기 이너 리드 영역의 폭 방향 경계와 최인접하는 제1 상부 배선의 접합부에 대하여, 상기 제2 내지 제m 상부 배선의 접합부가 이루는 각도는, 상기 제m 상부 배선으로 갈수록 증가할 수 있다.
본 발명의 몇몇 실시예에서, 상기 하부 배선 또는 상부 배선은 대향하는 배선의 형성 영역보다 좁은 영역으로 형성되고, 상기 좁은 영역에 형성된 배선의 최외곽 배선은 대향하는 위치에 형성된 배선과 동일한 각도를 갖도록 배치될 수 있다.
본 발명의 몇몇 실시예에서, 상기 이너 리드 영역에 실장된 소자를 더 포함하고, 상기 소자의 접속단자는 그와 접합되는 배선의 각도와 동일한 각도를 가질 수 있다.
본 발명의 몇몇 실시예에서, 상기 제1 하부 배선은 상기 이너 리드 영역의 중간에 위치하고, 상기 제2 내지 제n 하부 배선은 상기 제1 하부 배선의 양측으로 배치될 수 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 전자 제품의 제조 방법은, 소자가 실장되는 이너 리드 영역이 정의된 연성 회로 기판을 제공하되, 상기 연성 회로 기판은 베이스 필름 상에 형성되고, 상기 이너 리드 영역의 내측으로부터 연장되고, 상기 이너 리드 영역의 폭 방향으로 차례로 배열되는 제1 내지 제n 배선(단, n은 2 이상의 자연수)을 포함하고, 상기 제1 내지 제n 배선은 상기 이너 리드 영역과 오버랩되고 상기 소자와 접속되는 접합부를 포함하고, 상기 이너 리드 영역의 폭 방향 경계와 최인접하는 제1 배선의 접합부와, 상기 제2 내지 제n 배선의 접합부가 이루는 각도는, 상기 제n 배선으로 갈수록 증가하고, 상기 연성 회로 기판의 변형 수치를 측정하고, 상기 연성 회로 기판의 변형 수치에 기초하여 상기 소자의 실장 위치를 결정하고, 상기 결정된 실장 위치에 따라 상기 소자를 상기 연성 회로 기판 상에 실장하는 것을 포함한다.
본 발명의 몇몇 실시예에서, 상기 소자의 실장 위치를 결정하는 것은, 상기 연성 회로 기판의 변형 수치에 기초하여 상기 이너 리드 영역의 길이 방향으로 상기 소자의 실장 위치를 이동하는 것을 포함할 수 있다.
본 발명의 실시예들에 따른 연성 회로 기판은, 이너 리드 영역으로부터 벌어지거나 모이도록 형성된 배선의 접합부 형상으로 인해, 환경적 요인으로부터 연성 회로 기판의 형상에 변형이 발생한 경우에도, 소자 실장의 신뢰성을 보장할 수 있다.
본 발명의 실시예들에 따른 전자 제품의 제조 방법은, 이너 리드 영역으로부터 벌어지거나 모이도록 형성된 배선의 접합부 형상을 포함하는 연성 회로 기판을 이용한다. 연성 회로 기판의 변형이 발생한 경우에 이를 측정하고, 변형 수치에 기초한 새로운 실장 위치를 결정함으로써 소자 실장의 신뢰성을 보장할 수 있다.
본 발명의 효과들은 이상에서 언급한 효과들로 제한되지 않으며, 언급되지 않은 또 다른 효과들은 청구범위의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 연성 회로 기판의 상면도이다.
도 2는 도 1의 A를 확대한 도면이다.
도 3은 본 발명의 일 실시예에 따른 연성 회로 기판에 실장되는 소자의 실장 위치 결정을 설명하기 위한 개략도이다.
도 4는 본 발명의 일 실시예에 따른 연성 회로 기판을 포함하는 전자 제품의 제조 방법을 설명하기 위한 순서도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 도면에서 표시된 구성요소의 크기 및 상대적인 크기는 설명의 명료성을 위해 과장된 것일 수 있다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭하며, "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.
소자(elements) 또는 층이 다른 소자 또는 층의 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 소자 또는 층의 바로 위뿐만 아니라 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 반면, 소자가 "직접 위(directly on)" 또는 "바로 위"로 지칭되는 것은 중간에 다른 소자 또는 층을 개재하지 않은 것을 나타낸다.
공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 "아래(below)" 또는 "아래(beneath)"로 기술된 소자는 다른 소자의 "위(above)"에 놓여질 수 있다. 따라서, 예시적인 용어인 "아래"는 아래와 위의 방향을 모두 포함할 수 있다. 소자는 다른 방향으로도 배향될 수 있고, 이에 따라 공간적으로 상대적인 용어들은 배향에 따라 해석될 수 있다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소 외에 하나 이상의 다른 구성요소의 존재 또는 추가를 배제하지 않는다.
비록 제1, 제2 등이 다양한 소자나 구성요소들을 서술하기 위해서 사용되나, 이들 소자나 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 소자나 구성요소를 다른 소자나 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 소자나 구성요소는 본 발명의 기술적 사상 내에서 제2 소자나 구성요소 일 수도 있음은 물론이다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.
도 1은 본 발명의 일 실시예에 따른 연성 회로 기판의 상면도이고, 도 2는 도 1의 A를 확대한 도면이다.
먼저 도 1을 참조하면, 본 발명의 일 실시예에 따른 연성 회로 기판은 이너 리드 영역(20)을 포함하는 기판(10), 기판(30) 상에 형성된 제1 내지 제8 하부 배선(30_1~30_8) 및 제1 내지 제8 상부 배선(40_1~40_8)을 포함한다.
베이스 필름(10)은 유연성이 있는 재질로 형성될 수 있으며, 연성 회로 기판(1)에 기재로서 포함되어 연성 회로 기판(1)이 벤딩되거나 접히도록 할 수 있다.
베이스 필름은(10)은 예를 들어, 폴리이미드 필름일 수 있다. 이와 달리, 베이스 필름(10)은 PET(Polyethylene Terephthalate) 필름, 폴리에틸렌 나프탈레이트 필름, 폴리카보네이트 필름 등의 절연 필름 또는 산화 알루미늄박 등의 금속 호일일 수도 있다. 본 발명의 실시예에 따른 연성 회로 기판에서, 베이스 필름(10)은 폴리이미드 필름인 것으로 설명한다.
베이스 필름(10) 상에는 이너 리드 영역(20)이 정의되어 있다. 이너 리드 영역(20)은 본 발명의 실시예에 따른 연성 회로 기판과 전기적으로 연결되기 위하여 베이스 필름(10) 상에 실장되는 반도체 소자가 위치하는 영역일 수 있다. 따라서 베이스 필름(10) 상에서, 이너 리드 영역(20)와 반도체 소자는 중첩될 수 있다.
베이스 필름(10) 상에, 복수의 하부 배선(30_1~30_8)과, 복수의 상부 배선(40_1~40_8)이 형성될 수 있다. 도 1을 이용하여 설명하는 본 발명의 일 실시예에 따른 연성 회로 기판에서, 베이스 필름(10) 상에 하부 배선 및 상부 배선이 각각 8개씩 배치되어 있는 것으로 도시되었다. 그러나 이는 설명을 위한 예시적인 도시에 불과하며, 상부 배선 또는 하부 배선은 베이스 필름(10) 상의 면적이 허락되는 이상 개수의 제한 없이 배치될 수 있다.
제1 내지 제8 하부 배선(30_1~30_8)은, 베이스 필름(10) 상에서, 이너 리드 영역(20)으로부터 연장된다. 제1 내지 제8 하부 배선(30_1~30_8)은, 이너 리드 영역(20)의 내부로부터 외부로 연장되면서, 이너 리드 영역(20)의 폭 방향(X)으로 나란히 배치될 수 있다.
본 발명의 몇몇 실시예에서, 베이스 필름(10) 상에 정의된 이너 리드 영역(20)은, 장변과 단변을 가질 수 있다.
즉, 본 발명의 몇몇 실시예에 따른 연성 회로 기판에 실장되는 반도체 소자는, 베이스 필름(10)의 폭 방향(X)으로 상대적으로 긴 길이를 장변을 갖고, 이와 인접하고 베이스 필름(10)의 길이 방향(Y)으로 비교적 짧은 길이를 갖는 단변을 가질 수 있다. 따라서 반도체 소자가 실장되어 오버랩되는 베이스 필름(10) 상의 이너 리드 영역(20) 또한 장변과 단변을 갖도록 정의될 수 있다.
한편, 도 1에 도시된 것과는 달리, 베이스 필름(10) 상에 실장되는 반도체 소자의 형태가 정사각형이고, 장변 및 단변의 구분없이 네 변이 동일한 길이를 갖도록 이너 리드 영역(20)이 베이스 필름(10) 상에 정의될 수도 있다.
제1 내지 제8 상부 배선(40_1~40_8)은, 베이스 필름(10) 상에서, 이너 리드 영역(20)으로부터 연장될 수 있다. 더욱 구체적으로, 제1 내지 제8 상부 배선(40_1~40_8)은 이너 리드 영역(20)으로부터 제1 내지 제8 하부 배선(30_1~30_8)과 대향되는 방향으로 연장될 수 있다.
따라서, 제1 내지 제8 하부 배선(30_1~30_8)은 이너 리드 영역(20)의 장변을 통해 연장되는 한편, 제1 내지 제8 상부 배선(40_1~40_8)은 이너 리드 영역(20)의 장변과 마주보는 또 하나의 장변을 통해 연장될 수 있다.
본 명세서에서, 베이스 필름(10) 상에는 제1 내지 제8 '하부' 배선(30_1~30_8)과 제1 내지 제8 '상부' 배선(40_1~40_8)이 각각 형성될 수 있다. 다만, '하부' 배선 상에 '상부' 배선이 형성되는 것은 아니며, 즉 '하부' 배선과 '상부' 배선은 적층 관계를 구성하지 않는다. '상부' 배선과 '하부' 배선은 베이스 필름(10)의 동일한 레벨 상에서, 각각 도 1의 상부 방향과, 하부 방향으로 연장된다.
상술한 것과 같이, 제1 내지 제8 하부 배선(30_1~30_8)은 이너 리드 영역(20)의 폭 방향(X)으로 차례로 배열될 수 있다. 한편, 제1 내지 제8 하부 배선(30_1~30_8)은 이너 리드 영역(20)과 오버랩되는 접합부(31_1~31~8)를 포함할 수 있다. 각각의 배선들의 접합부(31_1~31~8) 중 적어도 어느 하나 이상은 연성 회로 기판에 실장되는 회로 소자와 접촉함으로써 제1 내지 제8 하부 배선(30_1~30_8)과 회로 소자를 각각 전기적으로 연결시킬 수 있다.
제1 내지 제8 하부 배선(30_1~30_8)상에는, 외부의 환경적 요인으로부터 제1 내지 제8 하부 배선(30_1~30_8)을 보호하기 위해 보호층(미도시)이 형성될 수 있다. 하부 배선들(30_1~30_8) 상에 형성되는 보호층은 예를 들어, 솔더 레지스트와 같은 절연재를 포함할 수 있다.
제1 하부 배선의 접합부(31_1)에 대하여 제2 하부 배선의 접합부(31_2)는 제1 각(θ1)을 이룰 수 있다. 제1 하부 배선의 접합부(31_1)에 대하여 제3 하부 배선의 접합부(31_3)은 제2 각(θ2)을 이룰 수 있다. 이와 동일하게, 제1 하부 배선의 접합부(31_1)에 대하여, 제4 내지 제8 하부 배선의 접합부(31_4~31_8)는 각각 제3 내지 제7 각(θ3~θ7)을 이룰 수 있다.
도 1에서 제1 하부 배선(30_1) 및 이의 접합부(31_1)는 베이스 필름(10)의 폭 방향(X)과 직교하는 길이 방향(Y)으로 연장되는 것으로 도시되었다. 따라서 제2 내지 제8 하부 배선의 접합부(31_2~31_8)는 예를 들어, 베이스 필름(10)의 길이 방향(Y)과 제1 내지 제7 각(θ1~θ7)을 이룰 수 있다.
물론 이는 예시적인 것이며, 제1 하부 배선의 접합부(31_1)가 베이스 필름(10)의 길이 방향(Y)과 일정한 각도를 이루며 이너 리드 영역(20)으로부터 연장되는 경우에는, 제2 내지 제8 하부 배선의 접합부(31_2~31_8)가 제1 하부 배선의 접합부(31_1)와 이루는 각도는 베이스 필름(10)의 길이 방향(Y)과 이루는 각도와 다를 수도 있다.
제1 하부 배선의 접합부(31_1)와 다른 하부 배선의 접합부들이 이루는 제1 내지 제7 각(θ1~θ7)은 각각 서로 다를 수 있다. 더욱 구체적으로, 제1 각(θ1)으로부터 제7 각(θ7)으로 갈수록 크기가 증가할 수 있다.
한편, 본 발명의 몇몇 실시예에서, 제1 내지 제8 하부 배선의 접합부(31_1~31_8) 중, 서로 최인접한 두 개의 하부 배선의 접합부(예를 들어, 제3 하부 배선의 접합부(31_3)와 제4 하부 배선의 접합부(31_4)들이 이루는 각도는 서로 동일할 수 있다.
여기서, 서로 두 개의 하부 배선의 접합부가 '최인접하다'는 것은, 두 개의 하부 배선의 접합부 사이에 또 다른 하부 배선의 접합부가 개재되지 않는 것을 의미한다. 따라서, 제1 하부 배선의 접합부(31_1)는 제2 하부 배선의 접합부(31_2)와 최인접하지만, 제3 하부 배선의 접합부(31_3)는 최인접하지 않는다.
만약 제1 내지 제8 하부 배선의 접합부(31_1~31_8) 중 서로 최인접한 두 개의 하부 배선의 접합부(예를 들어, 제3 하부 배선의 접합부(31_3)과 제4 하부 배선의 접합부(31_4) 또는 제5 하부 배선의 접합부(31_5)와 제6 하부 배선의 접합부(31_6)) 사이의 거리가 모두 동일하다면, 제1 하부 배선의 접합부(31_1)와, 제k 하부 배선의 접합부(1<k<n, n, k는 2 이상의 자연수)가 이루는 각도 θk는 [수학식 1]과 같이 나타낼 수 있다.
[수학식 1]
Figure pat00003
여기서 Pnθ는 이너 리드 영역(20)에서 제1 하부 배선(30_1)을 기준으로 최외곽에 배치되는 제n 하부 배선과 제1 하부 배선의 접합부(31_1)가 이루는 각도를 의미한다.
예를 들어, 도 1과 같이 제1 내지 제8 하부 배선의 접합부(31_1~31_8)가 형성되고, 제8 하부 배선의 접합부(31_8)가 제1 하부 배선의 접합부(31_1)와 21도의 각도를 이루고 있는 경우, 제6 하부 배선의 접합부(31_6)가 제1 하부 배선의 접합부(31_1)가 이루는 각도 θ6는 15도일 수 있다.
본 발명의 몇몇 실시예에서, 상기 Pnθ은 10도 내지 30도일 수 있다. 즉, 이너 리드 영역(20)에서 제1 하부 배선(30_1)을 기준으로 최외곽에 배치되는 제n 하부 배선의 접합부가 제1 하부 배선의 접합부(31_1)와 이루는 각도는 10도 내지 30도일 수 있다.
본 발명의 몇몇 실시예에서, 각도 θk는 상기 [수학식 1]에 의해 산출된 값의 10% 이하의 범위에서 조정될 수 있다.
도 2를 참조하면, 도 1의 A, 즉 이너 리드 영역(20) 내부의 하부 배선들의 일부가 확대되어 도시된다.
제1 내지 제4 하부 배선들의 접합부(31_1~31_4)의 단부는 이너 리드 영역(20)의 폭 방향(X)으로 각각 제1 내지 제3 거리(D1~D3)로 이격될 수 있다. 본 발명의 몇몇 실시예에서, 제1 내지 제4 하부 배선(30_1~30_4) 사이의 폭 방향(X)으로의 간격이 동일하다면, 하부 배선들의 접합부(31_1~31_4) 사이의 간격(D1~D3)은 D1 > D2 > D3으로 점점 작아질 수 있다.
도 2에는 예시적으로, 하부 배선들의 접합부들의 단부로부터 연장된 가상의 선(L1~L4)이 도시된다. 본 발명의 몇몇 실시예에서, 하부 배선의 접합부(31_1~31_8)들은, 이들이 연장되어 형성하는 가상의 선이 한 점에서 모이도록 배치될 수 있다. 도 2의 가상선들(L1~L4)을 계속 연장하면, 한 점에서 모이도록 제1 내지 제4 하부 배선의 접합부(31_1~31_4)들이 형성될 수 있다. 따라서 제1 내지 제8 하부 배선의 접합부(31_1~31_8)는 각각의 연장선이 한 점으로부터 벌어지도록 연장되는 형상을 가질 수 있다.
한편, 본 발명의 다른 몇몇 실시예에서, 하부 배선들의 접합부들 사이의 간격은 제1 내지 제4 하부 배선(30_1~30_4) 사이의 제1 방향(X)으로의 간격에 따라 서로 같거나 다를 수 있다. 즉, 도 2를 예시로 설명하면, 제1 내지 제4 하부 배선들의 접합부(31_1~31_4)가 이너 리드 영역(20)의 폭 방향(X) 상의 거리는 서로 다를 수 있다.
이와 같이 각각의 하부 배선들의 접합부가 이너 리드 영역(20)의 폭 방향(X) 상의 서로 다른 간격으로 이격되는 경우, 제1 하부 배선의 접합부(31_1)와 제k 하부 배선의 접합부(1<k<n, n, k는 2 이상의 자연수)가 이루는 각도 θk는 각도는 다음의 [수학식 2]와 같이 정의될 수 있다.
[수학식 2]
Figure pat00004
여기서 Pnθ는 이너 리드 영역에서 제1 하부 배선을 기준으로 최외곽에 배치되는 제n 하부 배선과 제1 하부 배선의 접합부(31_1)가 이루는 각도이고, Pkd 및 Pnd는, 각각 제k 하부 배선의 접합부 및 제n 하부 배선의 접합부의 단부와, 제1 하부 배선의 접합부(31_1) 사이의 이너 리드 영역(20)의 폭 방향(X) 상의 간격이다.
즉, 본 발명의 다른 실시예에 따른 연성 회로 회로에서, 하부 배선들의 접합부들이 이너 리드 영역의 폭 방향(X)으로 이격된 거리가 서로 다른 경우, 하부 배선들의 접합부가 제1 하부 배선의 접합부(31_1)와 이루는 각도는, 이들 사이의 거리에 비례하여 형성될 수 있다.
연성 회로 기판은, 베이스 필름 상에 하부 배선 또는 상부 배선을 형성하는 공정, 배선 상에 보호층을 형성하는 공정을 거치면서, 예를 들어 열과 같은 외부 환경적 요소의 영향을 받을 수 있다. 베이스 필름은 외부 환경적 요소에 의해 팽창하거나 수축하여 베이스 필름 상에 형성된 배선들의 배치 상태, 예를 들어 배선 사이의 간격이 변화할 수 있다.
연성 회로 기판에 실장되는 소자의 외부로 형성된 단자는 이너 리드 영역의 배선과 접촉된 후 솔더링으로 고정된다. 만약 연성 기판 회로에 실장되는 소자의 단자간 간격에 맞도록 설계 및 형성된 배선 사이의 간격이 변형된다면, 실장되는 회로 소자와 배선 간에 접합 불량이 발생할 수 있다.
본 발명의 실시예에 따른 연성 회로 기판은, 베이스 필름 상에 형성된 하부 배선, 특히 이너 리드 영역(20) 내에 배치된 하부 배선들의 접합부(31_1~31_8)들이 벌어지는 형상을 갖도록 형성되어, 베이스 필름의 변형으로 인해 배선 사이의 간격의 변화가 발생하더라도 소자 실장의 신뢰성을 확보할 수 있다.
도 3은 본 발명의 일 실시예에 따른 연성 회로 기판에 실장되는 소자의 실장 위치 결정을 설명하기 위한 개략도이다.
도 3을 참조하면, 제1 내지 제4 하부 배선의 접합부(31_1~31_4)에 각각 제1 내지 제4 솔더링 위치(51~54)들이 배치되어 있다. 이하에서, 베이스 기판(10)에 실장되는 회로 소자들의 단자는 예를 들어, 각각 제1 내지 제3 솔더링 간격(SD1~SD3)을 갖도록 배치되는 것으로 설명한다.
그런데, 베이스 필름(10)의 형상 변형으로 인해, 예시적으로 제1 내지 제4 하부 배선의 접합부(31_1~31_4)의 이너 리드 영역(20)의 폭 방향(X) 상의 간격이 각각 제1 내지 제3 변형된 간격(D`1~D`3)을 갖게 되었다고 가정하자. 이로 인해, 제1 내지 제4 하부 배선의 접합부(31_1~31_4) 상의 제1 내지 제4 솔더링 위치(51~54) 사이의 간격 또한 변형된 솔더링 간격(SD'1~SD'3)을 갖도록 도시된다.
상술한 것과 같이, 베이스 기판(10)에 실장되는 회로 소자의 단자는 예를 들어, 각각 제1 내지 제3 솔더링 간격(SD1~SD3)을 갖도록 배치되므로 솔더링 위치(51~54)에 솔더링하는 경우 회로 소자의 단자와 제1 내지 제4 하부 배선의 접합부(31_1~31_4) 사이에 접촉 불량이 발생할 수 있다.
따라서, 베이스 필름(10)의 형상 변형 수치를 측정하여, 측정된 형상 변형 수치를 기초로 제1 내지 제3 솔더링 간격(SD1~SD3)을 갖는 새로운 솔더링 위치(61~64)가 결정된다.
새로운 솔더링 위치(61~64)는 제1 내지 제4 하부 배선의 접합부(31_1~31_4)를 따라 서로 다른 거리(K1~K4)만큼 이동하여 형성될 수 있다. 한편, 새로운 솔더링 위치(61~64)는 이너 리드 영역(20)의 길이 방향(Y)으로 동일한 좌표 상에 위치할 수 있다. 즉, 새로운 회로의 실장 위치는 이너 리드 영역(20)의 길이 방향(Y)으로 K1만큼 이동하도록 결정될 수 있다.
새로운 솔더링 위치(61~64)는, 회로 소자의 솔더링 간격과 동일한 제1 내지 제3 솔더링 간격(SD1~SD3)을 갖도록 배치되므로, 베이스 필름(10)에 변형이 발생한 경우에도 회로 소자와 제1 내지 제4 하부 배선의 접합부(31_1~31_4) 사이에 접합 불량의 발생 없이 솔더링이 수행될 수 있다.
다시 도 1을 참조하면, 제1 내지 제8 상부 배선(40_1~40_8)과 이의 접합부(41_1~41_8)는 제1 내지 제8 하부 배선(30_1~30_8) 및 이의 접합부(31_1~31_8)의 형상과 유사하도록 형성될 수 있다. 다만, 제1 내지 제8 하부 배선의 접합부(31_1~31_8)가 이너 리드 영역(20)으로부터 벌어지는 형상으로 배치된 것에 비하여, 제1 내지 제8 상부 배선의 접합부(41_1~41_8)는 이너 리드 영역(20)으로부터 연장되며 하나의 점으로 모이는 형상으로 배치될 수 있다.
구체적으로 제1 내지 제8 상부 배선(40_1~40_8)은 이너 리드 영역(20)의 폭 방향(X)으로 차례로 배열될 수 있다. 한편, 제1 내지 제8 상부 배선(40_1~40_8)은 이너 리드 영역(20)과 오버랩되는 접합부(41_1~41~8)를 포함할 수 있다. 각각의 배선들의 접합부(41_1~41~8)는 연성 회로 기판에 실장되는 회로 소자와 접촉함으로써 제1 내지 제8 상부 배선(40_1~40_8)과 회로 소자를 전기적으로 연결시킬 수 있다.
도 1에 도시된 것과 같이, 제1 상부 배선의 접합부(41_1)는 제1 하부 배선의 접합부(31_1)와 대향하도록 배치될 수 있다. 마찬가지로, 제2 내지 제7 상부 배선의 접합부(41_2~41~7)는 제2 내지 제7 하부 배선의 접합부(31_2~31_7)와 각각 대향하도록 배치될 수 있다.
제1 상부 배선의 접합부(41_1)는, 제2 내지 제8 상부 배선의 접합부(41_2~41_8)와 제1 내지 제7 각(θ1~θ7)을 이룰 수 있다. 즉, 제1 상부 배선의 접합부(41_1) 또는 제1 하부 배선의 접합부(31_1)가 서로 대향하는 상부 또는 하부 배선의 접합부들과 이루는 각도는 제1 내지 제7 각(θ1~θ7)으로 동일할 수 있다.
제1 내지 제8 상부 배선의 접합부(41_1~41_8) 중, 서로 최인접한 두 개의 상부 배선의 접합부(예를 들어, 제3 상부 배선의 접합부(41_3)와 제4 상부 배선의 접합부(41_4))들이 이루는 각도는 서로 동일할 수 있다.
본 발명의 몇몇 실시예에서, 상부 배선의 접합부(41_1~41_8)들은, 이들이 연장되어 형성하는 가상의 선이 한 점에서 모이도록 배치될 수 있다. 하부 배선의 접합부(31_1~31_8)와 상부 배선의 접합부(41_1~41_8)가 연장되어 형성되는 가상의 선은, 각각 서로 다른 두 점에서 모이도록 배치될 수 있다. 상기 두 점 상의 거리는 제1 하부 배선의 접합부(31_1)와 제1 상부 배선의 접합부(41_1)의 이너 리드 영역(20)의 길이 방향(Y) 상의 이격 거리만큼 이격될 수 있다.
본 발명의 몇몇 실시예에서, 제1 내지 제8 하부 배선의 접합부(31_1~31_8)는 연성 회로 기판에 실장되는 회로 소자의 출력 단자와 전기적으로 접속될 수 있다. 한편 제1 내지 제8 상부 배선의 접합부(41_1~41_8)는 연성 회로 기판에 실장되는 회로 소자의 입력 단자와 전기적으로 접속될 수 있다.
다만, 이러한 설명은 예시적인 것이며, 본 발명의 다른 몇몇 실시예에서는 제1 내지 제8 하부 배선의 접합부(31_1~31_8)가 회로 소자의 입력 단자와 접속되고, 제1 내지 제8 상부 배선의 접합부(41_1~41_8)가 회로 소자의 출력 단자와 접속되도록 구성될 수도 있다.
상술한 것과 같이, 제1 내지 제8 상부 배선의 접합부(41_1~41_8)는 제1 내지 제8 하부 배선의 접합부(31_1~31_8)의 배치 형태와 유사하도록 형성될 수 있다. 따라서 베이스 필름(10)에 발생한 변형에 기초하여 소자 실장 위치를 조정하는 경우에도, 회로 소자의 양측에 형성된 접속 단자와 하부 배선 및 하부 배선의 접합부 간의 접촉 불량의 발생을 방지할 수 있다.
본 실시예에서, 제1 하부 배선(30_1) 및 제1 상부 배선(40_1)을 기준으로 각각의 배선들의 접합부가 이루는 각도를 설명하였다. 그러나 필요에 따라서 배선이 아닌 베이스 필름(10)의 임의의 위치를 기준 위치로 하여, 하부 배선 및 상부 배선이 기준 위치를 중심으로 양측으로 배열될 수도 있다.
또한, 하부 배선 또는 상부 배선은 대향하는 상부 배선 또는 하부 배선의 배열 폭보다 좁은 폭으로 형성될 수 있으며, 이 때, 좁은 폭으로 배열된 배선의 최외곽에 위치하는 배선(예를 들어 하부 배선(30_8) 또는 상부 배선(40_8)은 그와 마주하는 배선의 각도와 동일한 각도를 갖도록 배치될 수 있다.
도 4은 본 발명의 일 실시예에 따른 연성 회로 기판을 포함하는 전자 제품의 제조 방법을 설명하기 위한 순서도이다.
도 1 및 도 4를 참조하면, 본 발명의 일 실시예에 따른 연성 회로 기판을 포함하는 전자 제품의 제조 방법은, 연성 회로 기판을 제공하고(S100), 연성 회로 기판의 변형 수치를 측정하고(S110), 변형 수치가 임계값을 초과하였는지 여부를 판단하고(S120), 변형 수치가 임계값을 초과한 경우에 연성 회로 기판의 변형 수치에 기초하여 소자의 실장 위치를 결정하고(S130), 소자를 실장 위치에 이동시킨 후 실장하는 것(S140)을 포함한다.
먼저, 소자가 실장되는 연성 회로 기판을 제공한다(S100). 상기 연성 회로 기판은, 도 1을 설명한 배선 패턴이 형성된 연성 회로 기판일 수 있다. 즉, 이너 리드 영역(20)과 오버랩되는 접합부를 포함하는 제1 내지 제n 하부 배선(예를 들어, 도 1의 30_1~30_8)을 포함하되, 제1 하부 배선의 접합부(31_1)와 제2 내지 제n 하부 배선의 접합부가 이루는 각도는 제n 하부 배선으로 갈수록 증가하는 연성 회로 기판일 수 있다.
연성 회로 기판에 소자를 실장하기에 앞서, 연성 회로 기판의 변형 수치를 측정한다(S110). 연성 회로 기판의 변형 수치를 측정하는 것은, 베이스 필름(10)의 폭 또는, 베이스 필름(10) 내 이너 리드 영역(20)의 폭을 측정하는 것을 포함할 수 있으며. 별도의 인식 마크를 이용하여 연성 회로 기판의 변형 정도를 측정할 수도 있다. 연성 회로 기판의 변형 수치는 변형 전 연성 회로 기판의 수치에 대한 배율로 나타낼 수 있다.
이후, 연성 회로 기판의 변형 수치가 미리 정한 임계값을 초과하였는지 여부를 판단한다(S120). 연성 회로 기판의 변형 수치가 미리 정한 임계값을 초과하는 경우에는, 변형 수치에 기초하여 소자의 실장 위치를 결정한다(S130).
소자의 실장 위치를 결정하는 것은, 도 3을 다시 참조하여 설명될 수 있다. 연성 회로 기판의 변형 수치에 따라, 제1 내지 제4 하부 배선의 접합부(31_1~31_4)는 이격 거리(D'1~D'3)만큼 서로 이격될 수 있다. 소자의 실장 위치는, 새로운 솔더링 위치들(61~64)이 소자의 단자 간격(SD1~SD3)을 갖도록 기존의 솔더링 위치들(51~54)로부터 이너 리드 영역(20)의 길이 방향(Y)으로 K1 만큼 이동될 수 있다. 즉, 소자의 실장 위치는 기존의 소자 실장 위치로부터 이너 리드 영역(20)의 길이 방향(Y)으로 K1만큼 이동한 것으로 결정될 수 있다. 이후 새로운 솔더링 위치(61~64)에 소자를 실장한다(S140).
연성 회로 기판의 변형 수치가 미리 정한 임계값을 초과하지 않은 경우에는 외부 요인으로 인한 연성 회로 기판의 변형 정도가 충분히 크지 않은 경우에 해당하므로, 원래의 솔더링 위치(51~54)에 소자를 실장한다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
10: 베이스 필름 20: 이너 리드 영역
30_1~30_8: 하부 배선 31_1~31_8: 하부 배선의 접합부
40_1~40_8: 상부 배선 41_1_41_8: 상부 배선의 접합부

Claims (16)

  1. 소자가 실장되는 이너 리드 영역이 정의된 베이스 필름; 및
    상기 베이스 필름 상에 형성되고, 상기 이너 리드 영역의 내측으로부터 연장되고, 상기 이너 리드 영역의 폭 방향으로 차례로 배열되는 제1 내지 제n 하부 배선(단, n은 2 이상의 자연수)을 포함하되,
    상기 제1 내지 제n 하부 배선은 상기 이너 리드 영역과 오버랩되고 상기 소자와 접속되는 접합부를 각각 포함하고,
    상기 이너 리드 영역의 폭 방향 경계와 최인접하는 제1 하부 배선의 접합부에 대하여, 상기 제2 내지 제n 하부 배선의 접합부가 이루는 각도는,
    상기 제n 하부 배선으로 갈수록 증가하는 연성 회로 기판.
  2. 제 1항에 있어서,
    상기 제1 내지 제n 하부 배선 중 서로 다른 한 쌍의 최인접한 하부 배선의 접합부가 이루는 각도가 서로 동일한 것을 포함하는 연성 회로 기판.
  3. 제2 항에 있어서,
    상기 제2 내지 제n 하부 배선 중 제k 하부 배선(1<k<n, k는 자연수)과 상기 제1 하부 배선이 이루는 각도 θk는, [수학식 1]으로 계산되고,
    [수학식 1]
    Figure pat00005

    여기서 Pnθ은 상기 제n 하부 배선과 상기 제1 하부 배선의 접합부가 이루는 각도인, 연성 회로 기판.
  4. 제 1항에 있어서,
    상기 각도 θk는 상기 [수학식 1]에 의해 산출된 값의 10% 이하의 범위에서 조정되는 연성 회로 기판.
  5. 제 1항에 있어서,
    상기 제1 하부 배선은 상기 이너 리드 영역 내에 위치하는 임의의 하부 배선, 또는 배선이 형성되지 않은 베이스 필름의 임의의 기준 위치이고,
    상기 제2 내지 제n 하부 배선의 접합부의 위치는 상기 임의의 하부 배선 또는 기준 위치에 대하여 상기 제n 하부 배선으로 갈수록 증가하는 연성 회로 기판.
  6. 제 1항에 있어서,
    상기 제1 내지 제n 개의 하부 배선 중 최인접한 하부 배선의 접합부의 간격은,
    상기 제n 하부 배선으로 갈수록 증가하는 연성 회로 기판.
  7. 제 6항에 있어서,
    상기 제2 내지 제n 하부 배선 중 제k 하부 배선(1<k<n, k는 자연수)과 상기 제1 하부 배선이 이루는 각도 Pkθ는, [수학식 2]으로 계산되고,
    [수학식 2]
    Figure pat00006

    여기서 Pnθ은 상기 제n 하부 배선과 상기 제1 하부 배선의 접합부가 이루는 각도이고, Pkd는 상기 제k 하부 배선의 접합부와 상기 제1 하부 배선의 접합부 사이의 거리이고, Pnd는 상기 제n 하부 배선의 접합부와 상기 제1 하부 배선의 접합부 사이의 거리인, 연성 회로 기판.
  8. 제 7항에 있어서,
    상기 각도 θk는 상기 [수학식 2]에 의해 산출된 값의 10% 이하의 범위에서 조정되는 연성 회로 기판.
  9. 제 1항에 있어서,
    상기 제n 하부 배선이 상기 제1 하부 배선과 이루는 각도는 10도 내지 30도인 연성 회로 기판.
  10. 제 1항에 있어서,
    상기 제1 내지 제 n개의 하부 배선이 연장되는 상기 이너 리드의 일측과 대향하는 타측에,
    상기 이너 리드 영역의 내측으로부터 연장되고, 상기 이너 리드 영역의 폭 방향으로 차례로 배열되는 제1 내지 제m 상부 배선(단, m은 2 이상의 자연수)를 더 포함하는 연성 회로 기판.
  11. 제 10항에 있어서,
    상기 제1 내지 제m 상부 배선은 상기 이너 리드 영역과 오버랩되고 상기 소자와 접속되는 접합부를 각각 포함하고,
    상기 이너 리드 영역의 폭 방향 경계와 최인접하는 제1 상부 배선의 접합부에 대하여, 상기 제2 내지 제m 상부 배선의 접합부가 이루는 각도는, 상기 제m 상부 배선으로 갈수록 증가하는 연성 회로 기판.
  12. 제 11항에 있어서,
    상기 하부 배선 또는 상부 배선은 대향하는 배선의 형성 영역보다 좁은 영역으로 형성되고, 상기 좁은 영역에 형성된 배선의 최외곽 배선은 대향하는 위치에 형성된 배선과 동일한 각도를 갖도록 배치되는 연성 회로 기판.
  13. 제 1항에 있어서,
    상기 이너 리드 영역에 실장된 소자를 더 포함하고,
    상기 소자의 접속단자는 그와 접합되는 배선의 각도와 동일한 각도를 가지는 연성 회로 기판.
  14. 제 1항에 있어서,
    상기 제1 하부 배선은 상기 이너 리드 영역의 중간에 위치하고,
    상기 제2 내지 제n 하부 배선은 상기 제1 하부 배선의 양측으로 배치되는 연성 회로 기판.
  15. 소자가 실장되는 이너 리드 영역이 정의된 연성 회로 기판을 제공하되,
    상기 연성 회로 기판은 베이스 필름 상에 형성되고, 상기 이너 리드 영역의 내측으로부터 연장되고, 상기 이너 리드 영역의 폭 방향으로 차례로 배열되는 제1 내지 제n 배선(단, n은 2 이상의 자연수)을 포함하고,
    상기 제1 내지 제n 배선은 상기 이너 리드 영역과 오버랩되고 상기 소자와 접속되는 접합부를 포함하고,
    상기 이너 리드 영역의 폭 방향 경계와 최인접하는 제1 배선의 접합부와, 상기 제2 내지 제n 배선의 접합부가 이루는 각도는, 상기 제n 배선으로 갈수록 증가하고,
    상기 연성 회로 기판의 변형 수치를 측정하고,
    상기 연성 회로 기판의 변형 수치에 기초하여 상기 소자의 실장 위치를 결정하고,
    상기 결정된 실장 위치에 따라 상기 소자를 상기 연성 회로 기판 상에 실장하는 것을 포함하는 전자 제품의 제조 방법.
  16. 제 15항에 있어서,
    상기 소자의 실장 위치를 결정하는 것은,
    상기 연성 회로 기판의 변형 수치에 기초하여 상기 이너 리드 영역의 길이 방향으로 상기 소자의 실장 위치를 이동하는 것을 포함하는 전자 제품의 제조 방법.
KR1020160184276A 2016-12-30 2016-12-30 연성 회로 기판 및 이의 포함하는 전자 제품 제조 방법 KR102009827B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160184276A KR102009827B1 (ko) 2016-12-30 2016-12-30 연성 회로 기판 및 이의 포함하는 전자 제품 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160184276A KR102009827B1 (ko) 2016-12-30 2016-12-30 연성 회로 기판 및 이의 포함하는 전자 제품 제조 방법

Publications (2)

Publication Number Publication Date
KR20180078965A true KR20180078965A (ko) 2018-07-10
KR102009827B1 KR102009827B1 (ko) 2019-08-12

Family

ID=62916281

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160184276A KR102009827B1 (ko) 2016-12-30 2016-12-30 연성 회로 기판 및 이의 포함하는 전자 제품 제조 방법

Country Status (1)

Country Link
KR (1) KR102009827B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210103595A (ko) 2020-02-13 2021-08-24 삼성디스플레이 주식회사 표시장치 및 필름 패키지

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0529527A (ja) * 1991-08-09 1993-02-05 Hitachi Ltd 半導体装置
JPH06333997A (ja) * 1993-05-20 1994-12-02 Toshiba Corp Ｔａｂフィルム及びそのｔａｂフィルムを用いた半導体装置
JP2001230363A (ja) * 2000-02-14 2001-08-24 Hitachi Ltd 半導体装置の製造方法
KR20110057650A (ko) * 2009-11-24 2011-06-01 스템코 주식회사 연성 회로 기판 및 그 제조 방법, 상기 연성 회로 기판을 포함하는 반도체 패키지 및 그 제조 방법
KR20130109438A (ko) * 2012-03-27 2013-10-08 스템코 주식회사 연성 회로 기판
JP2015153985A (ja) * 2014-02-18 2015-08-24 株式会社デンソー 半導体パッケージ

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0529527A (ja) * 1991-08-09 1993-02-05 Hitachi Ltd 半導体装置
JPH06333997A (ja) * 1993-05-20 1994-12-02 Toshiba Corp Ｔａｂフィルム及びそのｔａｂフィルムを用いた半導体装置
JP2001230363A (ja) * 2000-02-14 2001-08-24 Hitachi Ltd 半導体装置の製造方法
KR20110057650A (ko) * 2009-11-24 2011-06-01 스템코 주식회사 연성 회로 기판 및 그 제조 방법, 상기 연성 회로 기판을 포함하는 반도체 패키지 및 그 제조 방법
KR20130109438A (ko) * 2012-03-27 2013-10-08 스템코 주식회사 연성 회로 기판
JP2015153985A (ja) * 2014-02-18 2015-08-24 株式会社デンソー 半導体パッケージ

Also Published As

Publication number Publication date
KR102009827B1 (ko) 2019-08-12

Similar Documents

Publication Publication Date Title
US10937843B2 (en) Display panel and display apparatus
US20200344885A1 (en) Circuit structure
KR20130081506A (ko) Ｃｏｆ 패키지 및 이를 포함하는 반도체 장치
CN109979907B (zh) 电子产品
JP2023073414A (ja) フレキシブル回路基板
CN103338590B (zh) 软性电路板及其制造方法
CN111699759B (zh) 柔性电路板及包括其的电子装置
KR20180078965A (ko) 연성 회로 기판 및 이의 포함하는 전자 제품 제조 방법
US8872337B2 (en) Semiconductor package and display apparatus using the same
CN101673725B (zh) 可挠性电路板
US20180168045A1 (en) Electronic Module
US10347573B2 (en) Semiconductor device and wiring board design method
KR101753688B1 (ko) 연성 회로 기판
KR102059477B1 (ko) 연성 회로 기판
US20230309233A1 (en) Electronic device
CN113066799B (zh) 半导体器件及其制作方法
CN210609854U (zh) 检测pcb板周边环境温度的结构
TWI686911B (zh) 覆晶薄膜型半導體裝置
CN109219242B (zh) 可挠式电路板及电路总成
JP2009194058A (ja) 電気接続装置
KR102238823B1 (ko) 회로기판 및 반도체 패키지
KR20180117959A (ko) 연성 회로 기판 및 그 제조 방법
CN115995430A (zh) 膜上芯片封装件及包括膜上芯片封装件的显示装置
JP2006286901A (ja) フレキシブル配線基板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant