CN102947929A - 倒装芯片型半导体背面用膜 - Google Patents

倒装芯片型半导体背面用膜 Download PDF

Info

Publication number
CN102947929A
CN102947929A CN2011800303259A CN201180030325A CN102947929A CN 102947929 A CN102947929 A CN 102947929A CN 2011800303259 A CN2011800303259 A CN 2011800303259A CN 201180030325 A CN201180030325 A CN 201180030325A CN 102947929 A CN102947929 A CN 102947929A
Authority
CN
China
Prior art keywords
film
back surface
semiconductor back
semiconductor
flip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011800303259A
Other languages
English (en)
Other versions
CN102947929B (zh
Inventor
高本尚英
志贺豪士
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2010096290A external-priority patent/JP5550108B2/ja
Priority claimed from JP2010096291A external-priority patent/JP5813928B2/ja
Priority claimed from JP2010096294A external-priority patent/JP5479992B2/ja
Priority claimed from JP2010096286A external-priority patent/JP5479991B2/ja
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Publication of CN102947929A publication Critical patent/CN102947929A/zh
Application granted granted Critical
Publication of CN102947929B publication Critical patent/CN102947929B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/20—Adhesives in the form of films or foils characterised by their carriers
    • C09J7/22—Plastics; Metallised plastics
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/30—Adhesives in the form of films or foils characterised by the adhesive composition
    • C09J7/35—Heat-activated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2203/00—Applications of adhesives in processes or use of adhesives in the form of films or foils
    • C09J2203/326—Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/30—Additional features of adhesives in the form of films or foils characterized by the chemical, physicochemical or physical properties of the adhesive or the carrier
    • C09J2301/312—Additional features of adhesives in the form of films or foils characterized by the chemical, physicochemical or physical properties of the adhesive or the carrier parameters being the characterizing feature
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/40—Additional features of adhesives in the form of films or foils characterized by the presence of essential components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81909—Post-treatment of the bump connector or bonding area
    • H01L2224/8191—Cleaning, e.g. oxide removal step, desmearing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER

Abstract

公开的倒装芯片型半导体背面用膜要形成于已倒装芯片连接至物体的半导体元件的背面上，其特征在于热固化后的23℃下的拉伸贮能弹性模量为10GPa至50GPa。因为公开的倒装芯片型半导体背面用膜形成于已倒装芯片连接至物体的半导体元件的背面上，因此该膜用于保护半导体元件。另外，因为公开的倒装芯片型半导体背面用膜热固化后的23℃下的拉伸贮能弹性模量为10GPa以上，因此该膜在将半导体元件倒装芯片连接至物体时能够有效地抑制或防止半导体元件翘曲。

Description

倒装芯片型半导体背面用膜
技术领域
本发明涉及倒装芯片型半导体背面用膜和半导体背面用切割带集成膜。倒装芯片型半导体背面用膜用于保护半导体元件例如半导体芯片等的背面和提高其强度等的目的。另外，本发明涉及使用半导体背面用切割带集成膜制造半导体器件的方法和倒装芯片安装的半导体器件。
背景技术
近年来，日益要求半导体器件及其封装体的薄型化和小型化。因此，作为半导体器件及其封装体，已经广泛地利用其中将半导体元件例如半导体芯片等借助于倒装芯片接合而安装(倒装芯片连接)于基板上的倒装芯片型半导体器件。在此类倒装芯片连接中，将半导体芯片以该半导体芯片的电路面与基板的电极形成面相对的形式固定至基板。在此类半导体器件等中，可能存在半导体芯片的背面用保护膜保护以防止半导体芯片损坏等的情况。
然而，出于用前述保护膜保护半导体芯片的背面的目的，需要增加将保护膜粘贴至在切割步骤中获得的半导体芯片的背面的新步骤。结果，加工步骤数量增加，以致制造成本等增加。此外，近来朝向薄型化的趋势可能引起在半导体芯片的拾取步骤中损坏半导体芯片的问题。因此，直至拾取步骤，出于提高其机械强度的目的，需要补强半导体晶片或半导体芯片。特别地，可能存在由于半导体芯片的薄型化而导致在半导体芯片上产生翘曲的情况，要求抑制或防止这种情况。
现有技术文献
专利文献
专利文献1：JP-A-2008-166451
专利文献2：JP-A-2008-006386
专利文献3：JP-A-2007-261035
专利文献4：JP-A-2007-250970
专利文献5：JP-A-2007-158026
专利文献6：JP-A-2004-221169
专利文献7：JP-A-2004-214288
专利文献8：JP-A-2004-142430
专利文献9：JP-A-2004-072108
专利文献10：JP-A-2004-063551
发明内容
发明要解决的问题
然而，出于用前述保护膜保护半导体芯片的背面的目的，需要增加将保护膜粘贴至在切割步骤中获得的半导体芯片的背面的新步骤。结果，加工步骤数量增加，以致制造成本等增加。此外，近来朝向薄型化的趋势可能引起在半导体芯片的拾取步骤中损坏半导体芯片的问题。因此，直至拾取步骤，出于提高其机械强度的目的，需要补强半导体晶片或半导体芯片。特别地，可能存在由于半导体芯片的薄型化而导致在半导体芯片上产生翘曲的情况，要求抑制或防止这种情况。
鉴于前述问题，进行本发明，并且其目的在于提供各自能够抑制或防止已倒装芯片连接至被粘物的半导体元件上翘曲的产生的倒装芯片型半导体背面用膜和半导体背面用切割带集成膜。
另外，本发明的另一目的在于提供半导体器件的制造方法，其中能够将半导体元件倒装芯片连接至被粘物同时抑制翘曲的产生，结果是使得能够改进产率。
用于解决问题的方案
为了解决前述常规问题，本申请的发明人进行广泛而深入的研究。结果，已经发现了通过控制热固化后的23℃下的拉伸贮能弹性模量，能够降低已倒装芯片连接至被粘物的半导体元件上翘曲的产生，导致本发明的完成。
具体地，根据本发明的倒装芯片型半导体背面用膜是如下的倒装芯片型半导体背面用膜：其要形成于倒装芯片连接至被粘物的半导体元件背面上，其中热固化后的23℃下的拉伸贮能弹性模量为10GPa以上至不大于50GPa。
在倒装芯片安装中，通常不使用包封整个半导体封装体用的成型树脂，而是仅被粘物和半导体元件之间的凸块连接部分用称为底充胶(underfill)的包封树脂包封。因此，半导体元件的背面是裸露的。这里，例如，在包封树脂热固化时，可能存在其中应力由于固化收缩而施加至半导体元件，和在半导体元件上由于该应力而产生翘曲的情况。特别地，在厚度不大于300μm(此外，厚度不大于200μm)的薄半导体元件中，此类翘曲的产生变得显著。
按照根据本发明的倒装芯片型半导体背面用膜，当其要形成于已经倒装芯片连接至被粘物的半导体元件的背面上时，其履行保护半导体元件的功能。另外，由于根据本发明的倒装芯片型半导体背面用膜热固化后的23℃下的拉伸贮能弹性模量为10GPa以上，因此在如上所述热固化包封树脂时，即使包封树脂将要收缩，也能抑制或防止收缩。结果，能够有效地抑制或防止半导体元件的翘曲。另外，通过调整拉伸贮能弹性模量为不大于50GPa，可以抑制在再流(reflow)时的封装体(PKG：倒装芯片型半导体器件)的裂纹。此外，如在此处提及的半导体元件的背面是指在与其上形成电路的面(电路面)相对侧上的面(非电路面)。
倒装芯片型半导体背面用膜优选由至少热固性树脂组分形成。
此处，根据本发明优选实施方案的倒装芯片型半导体背面用膜(下文中也称作“第一实施方案”)至少包括由至少热固性树脂组分和具有25℃以上至不高于200℃的玻璃化转变温度的热塑性树脂组分形成的层。
根据本发明实施方案的倒装芯片型半导体背面用膜由至少热固性树脂组分和热塑性树脂组分形成，热塑性树脂组分的玻璃化转变温度为25℃以上，因此，当加热时热固化时，可以提高其机械强度。因此，即使将由于包封树脂固化收缩而引起的应力施加至半导体元件，热固化后的倒装芯片型半导体背面用膜也可以抵抗该应力，以及能够有效地抑制或防止半导体元件的翘曲。另一方面，通过调整玻璃化转变温度为不高于200℃，能够抑制再流时的封装体(PKG：倒装芯片型半导体器件)的裂纹。
玻璃化转变温度为25℃至200℃的热塑性树脂组分的共混比优选落入5重量%以上至不大于40重量%的范围内，相对于树脂组分的总量。通过将玻璃化转变温度为25℃至200℃的热塑性树脂的共混比调整为相对于构成倒装芯片型半导体背面用膜的树脂组分的总量为5重量%以上，可以使热固化时的机械强度有利。另一方面，通过将前述共混比调整至不大于40重量%，可以防止加热时不充分的热固化的发生。
玻璃化转变温度为25℃至200℃的热塑性树脂组分优选包括玻璃化转变温度为25℃以上至不高于200℃的丙烯酸类树脂。
此外，根据本发明另一优选实施方案的倒装芯片型半导体背面用膜(下文中也称作“第二实施方案”)至少包括由至少热固性树脂组分形成的且不包含热塑性树脂组分的层。
根据本发明实施方案的倒装芯片型半导体背面用膜至少包括由至少热固性树脂组分形成的且不包含热塑性树脂组分的层，因此，在如上所述包封树脂热固化时，即使包封树脂将要收缩，也能够抑制或防止收缩。结果，能够有效地抑制或防止半导体元件的翘曲。
热固性树脂组分优选为环氧树脂。
此外，在其中倒装芯片型半导体背面用膜至少包括由至少热固性树脂组分形成的且不包含热塑性树脂组分的层的实施方案中，所述热固性树脂组分优选包含相对于热固性树脂组分的总量为60重量%以上的量的液体环氧树脂。
倒装芯片型半导体背面用膜包括由至少热固性树脂组分形成的且不包含热塑性树脂组分的层，因此当加热时，其机械强度通过热固化而增加。因此，在如上所述包封树脂热固化时，即使包封树脂将要收缩，也能够抑制或防止收缩。此外，通过向热固性树脂组分中引入相对于热固性树脂组分的总量为60重量%以上的量的液体环氧树脂，可以抑制或防止热固化后倒装芯片型半导体背面用膜上裂纹的产生。此外，液体环氧树脂不仅包括当单独使用环氧树脂时，其在25℃下为液体的情况，而且还包括当组合使用其两种以上时，环氧树脂组分在25℃下为液体的情况。
优选将着色剂进一步添加至根据本发明的倒装芯片型半导体背面用膜。因此，可以使倒装芯片型半导体背面用膜着色，从而使其可以赋予优良的辨识性。
倒装芯片型半导体背面用膜的厚度优选落入2μm-500μm的范围内。通过调整厚度至2μm以上，可以改进膜的机械强度，由此确保有利的自支撑性。另一方面，通过调整厚度至不大于500μm，可以实现由已经倒装芯片安装至被粘物的半导体元件组成的半导体器件的薄型化。此外，倒装芯片型半导体背面用膜厚度的更优选范围为2至200μm。此外，在倒装芯片型半导体背面用膜至少包括由至少热固性树脂组分形成的且不包含热塑性树脂组分的层的情况下，倒装芯片型半导体背面用膜的厚度为5至500μm也是优选实施方案。
半导体元件的厚度优选落入20μm-300μm的范围内。
另外，根据本发明的半导体背面用切割带集成膜是包括以下的半导体背面用切割带集成膜：包括基材和层压于基材上的压敏粘合剂层的切割带；和层压于切割带上的前述倒装芯片型半导体背面用膜，其中将半导体背面用切割带集成膜层压于压敏粘合剂层上。
在具有前述构造的半导体背面用切割带集成膜中，切割带和倒装芯片型半导体背面用膜一体化地形成，因此，该膜也可进行切割半导体晶片以制作半导体元件的切割步骤和随后的拾取步骤。即，在切割步骤之前将切割带粘贴至半导体晶片的背面时，也能够粘贴半导体背面用膜，因此，不需要仅粘贴半导体背面用膜的步骤(半导体背面用膜的粘贴步骤)。结果，可以努力做到减少加工步骤的数量。此外，由于半导体背面用膜保护半导体晶片或通过切割形成的半导体元件的背面，可以减少或防止在切割步骤或随后步骤(拾取步骤等)中半导体元件的损坏(裂纹或碎片等)的产生。结果，可以努力做到改进倒装芯片型半导体器件的制造产率。
另外，根据本发明的半导体器件的制造方法是使用前述半导体背面用切割带集成膜制造半导体器件的方法，所述方法包括将半导体晶片粘贴至半导体背面用切割带集成膜中的倒装芯片型半导体背面用膜的步骤；将半导体晶片切割以形成半导体元件的步骤；将半导体元件与倒装芯片型半导体背面用膜一起从切割带的压敏粘合剂层剥离的步骤；和将半导体元件倒装芯片连接至被粘物的步骤。
在前述方法中，将半导体背面用切割带集成膜粘贴至半导体晶片的背面，因此，不需要仅粘贴半导体背面用膜的步骤(半导体背面用膜的粘贴步骤)。另外，在切割半导体晶片或拾取通过切割形成的半导体元件中，半导体晶片和半导体元件的背面通过半导体背面用膜保护，因此，能够防止损坏等的产生，结果，能够制造倒装芯片型半导体器件同时改进制造产率。
在倒装芯片连接步骤中，优选包括将包封树脂包封在倒装芯片接合至被粘物的半导体元件和被粘物之间的间隙、接着热固化包封树脂的步骤。
在热固化包封树脂时，可能存在其中应力由于固化收缩而施加至半导体元件，和翘曲由于该应力而在半导体元件上产生的情况。特别地，在厚度不大于300μm(此外，厚度不大于200μm)的薄半导体元件中，此类翘曲的产生变得显著。然而，在前述方法中，由于使用具有热固化后的23℃下的拉伸贮能弹性模量为10GPa以上的倒装芯片型半导体背面用膜，在包封树脂热固化时，即使包封树脂将要收缩，也可以抵抗其收缩力。因此，即使由于包封树脂的固化收缩引起的应力施加至半导体元件，半导体元件也基本上不弯曲或根本不弯曲，因此能够抑制或防止半导体元件的翘曲的产生。此外，在前述第一实施方案中，由于使用由至少热固性树脂组分和具有25℃至200℃的玻璃化转变温度的热塑性树脂组分形成的倒装芯片型半导体背面用膜，因此，当加热时热固化时，可以提高其机械强度。因此，即使由于包封树脂的固化收缩引起的应力施加至半导体元件，热固化后的倒装芯片型半导体背面用膜也能够抵抗该应力，以及能够有效地抑制或防止半导体元件的翘曲。此外，在前述第二实施方案中，由于使用由至少热固性树脂组分形成的且不包含热塑性树脂组分的倒装芯片型半导体背面用膜，因此，在包封树脂热固化时，通过热固化半导体背面用膜还能够改进半导体背面用膜的机械强度。结果，即使由于包封树脂的固化收缩引起的应力施加至半导体元件，倒装芯片型半导体背面用膜也能够抵抗该应力，以及能够有效地抑制或防止半导体元件的翘曲。此外，当倒装芯片型半导体背面用膜为热固性树脂组分中包含60重量%以上的液体环氧树脂的膜时，即使在热固化之后，也不产生裂纹，结果，可以制造具有优良的可靠性的半导体器件。
另外，根据本发明的半导体器件是通过如上所述半导体器件的制造方法而制造的半导体器件。
发明的效果
按照根据本发明的倒装芯片型半导体背面用膜，由于其要形成于已经倒装芯片连接至被粘物的半导体元件的背面上，其履行保护半导体元件的功能。另外，由于根据本发明的倒装芯片型半导体背面用膜具有热固化后的23℃下的拉伸贮能弹性模量为10GPa以上，因此能够有效地抑制或防止在半导体元件倒装芯片连接至被粘物时产生的半导体元件的翘曲。
另外，由于根据本发明第一实施方案的倒装芯片型半导体背面用膜由至少热固性树脂组分和具有25℃至200℃的玻璃化转变温度的热塑性树脂组分形成，因此当加热时热固化时，可以提高其机械强度。因此，即使由于包封树脂的固化收缩引起的应力施加至半导体元件，热固化后的倒装芯片型半导体背面用膜也能够抵抗该应力，以及能够有效地抑制或防止半导体元件的翘曲。
此外，由于根据本发明第二实施方案的倒装芯片型半导体背面用膜至少包括由至少热固性树脂组分形成的且不包含热塑性树脂组分的层，因此，即使包封树脂将要由于热固化而引起固化收缩，其也具有使得在热固化后抵抗该收缩的机械强度。结果，能够有效地抑制或防止在半导体芯片倒装芯片连接至被粘物时要产生的半导体元件的翘曲。此外，当热固性树脂组分包含相对于其总量为60重量%以上的液体环氧树脂时，即使在热固化后也能够抑制或防止裂纹的产生。
另外，按照根据本发明的半导体背面用切割带集成膜，切割带和倒装芯片型半导体背面用膜相互一体化地形成，因此，其也可以进行切割半导体晶片以制作半导体元件的切割步骤和随后的拾取步骤。结果，不需要仅粘贴半导体背面用膜的步骤(半导体背面用膜的粘贴步骤)。另外，在随后的切割步骤或拾取步骤中，将半导体背面用膜粘贴至半导体晶片的背面或通过切割形成的半导体元件的背面上，因此，能够有效地保护半导体晶片或半导体元件，和能够抑制或防止半导体元件损坏的产生。另外，在半导体元件倒装芯片连接至被粘物时，能够防止半导体元件翘曲的产生。
另外，根据本发明半导体器件的制造方法，将半导体背面用切割带集成膜粘贴至半导体晶片的背面上，因此，不需要仅粘贴半导体背面用膜的步骤。另外，在切割半导体晶片或拾取通过切割形成的半导体元件中，各半导体晶片和半导体元件的背面通过半导体背面用膜来保护，因此，能够防止损坏等的产生。另外，在半导体元件倒装芯片连接至被粘物时，能够防止半导体元件翘曲的产生。结果，能够制造倒装芯片型半导体器件同时改进制造产率。
附图说明
图1为示出根据本发明的半导体背面用切割带集成膜的实例的截面示意图。
图2(a)-2(d)为示出使用根据本发明半导体背面用切割带集成膜制造半导体器件的方法的实例的截面示意图。
附图标记说明
1：半导体背面用切割带集成膜
2：半导体背面用膜
3：切割带
31：基材
32：压敏粘合剂层
33：对应于半导体晶片粘贴部分的部分
4：半导体晶片
5：半导体芯片
51：在半导体芯片5的电路面侧形成的凸块(bump)
6：被粘物
61：粘合至被粘物6的连接垫(connecting pad)的连结用导电性材料
具体实施方式
通过参考图1描述本发明的实施方案，但不应被解释为本发明限于此。图1为示出根据本实施方案的半导体背面用切割带集成膜的实例的截面示意图。此外，在本说明书中，在附图中，省略对于描述不必要的部分，并且为了使描述容易的目的，一些部分放大或缩小地示出。
(半导体背面用切割带集成膜)
如图1所示，构造半导体背面用切割带集成膜1以包括以下的构造：具有设置在基材31上的压敏粘合剂层32的切割带3；和设置在压敏粘合剂层上的倒装芯片型半导体背面用膜2(下文中也称为"半导体背面用膜")。另外，如图1所示，虽然可以构造根据本发明的半导体背面用切割带集成膜以致半导体背面用膜2仅形成于对应于半导体晶片粘贴部分的部分33上，但是还可以构造为：在切割带3的压敏粘合剂层32上，半导体背面用膜形成于压敏粘合剂层32的整个表面上。此外，半导体背面用膜2的表面(要粘贴至晶片背面侧上的表面)在直至该膜粘贴至晶片背面时间内可用隔离膜等保护。
(倒装芯片型半导体背面用膜)
半导体背面用膜2具有膜形状。半导体背面用膜2在半导体背面用切割带集成膜作为产品的形式中通常处于未固化状态(包括半固化状态)，且在半导体背面用切割带集成膜粘贴至半导体晶片之后，半导体背面用膜2热固化(稍后描述细节)。
根据本实施方案的半导体背面用膜2具有其热固化后的23℃下的拉伸贮能弹性模量为10GPa以上至不大于50GPa这样的特性。当拉伸贮能弹性模量为10GPa以上时，即使已经倒装芯片连接至被粘物的半导体元件为薄型(例如，即使厚度不大于300μm，和进一步不大于200μm)，也能够有效地抑制或防止其翘曲。在倒装芯片连接中，在半导体元件倒装芯片接合至被粘物之后，仅被粘物和半导体元件之间的连接部分用包封材料(称为底充胶的包封树脂等)包封。另外，当包封材料热固化时，应力通过此时包封材料的固化收缩等施加至半导体元件。然而，在根据本实施方案的半导体背面用膜2中，拉伸贮能弹性模量为10GPa以上，因此，在热固化包封材料时，即使包封材料将要收缩，根据本实施方案的半导体背面用膜2也能够抵抗施加至半导体元件的应力。结果，能够抑制或防止半导体元件的翘曲的产生。此外，通过将拉伸贮能弹性模量调整至不大于50GPa，能够抑制再流时的封装体的裂纹。半导体背面用膜2在热固化后的23℃下的拉伸贮能弹性模量的下限值优选为12GPa以上(更优选14GPa以上)。此外，其上限值优选不大于40GPa(更优选不大于30GPa)。
这里，尽管半导体背面用膜2可以为单层或层压多层的层压膜，在半导体背面用膜2为层压膜的情况下，作为整个层压膜，拉伸贮能弹性模量在10GPa至50GPa的范围内是充分的。此外，半导体背面用膜2的拉伸贮能弹性模量可以通过树脂组分的种类及其含量或填料(填充材料)的种类及其(填充)量等来控制。
此外，关于半导体背面用膜2在热固化后的23℃下的拉伸贮能弹性模量E'，在没有层压至切割带3上的情况下制作半导体背面用膜，在165℃下加热时固化2小时，然后使用由RheometricsCo.,Ltd.制造的动态粘弹性测量设备“Solid Analyzer RS A2”在预定温度(23℃)下在氮气气氛中在以下条件下以拉伸模式测量：样品宽度10mm、样品长度22.5mm、样品厚度0.2mm、频率1Hz和升温速度为10℃/分钟；可以将测量的弹性模量看作拉伸贮能弹性模量E'的值。
半导体背面用膜2优选由至少热固性树脂组分形成。通过由至少热固性树脂组分形成半导体背面用膜2，半导体背面用膜能够有效地展示作为粘合剂层的功能。
除了环氧树脂和酚醛树脂之外，热固性树脂组分的实例还包括，氨基树脂、不饱和聚酯树脂、聚氨酯树脂、硅酮树脂和热固性聚酰亚胺树脂等。热固性树脂组分可以单独使用或以其两种以上的组合使用。作为热固性树脂组分，具有低含量的腐蚀半导体元件的离子性杂质等的环氧树脂是特别合适的。此外，酚醛树脂可以适合用作环氧树脂的固化剂。
环氧树脂没有特别限定，只要其通常用于粘合剂组合物即可。例如，可使用双官能环氧树脂或多官能环氧树脂如双酚A型环氧树脂、双酚F型环氧树脂、双酚S型环氧树脂、溴化双酚A型环氧树脂、氢化双酚A型环氧树脂、双酚AF型环氧树脂、联苯型环氧树脂、萘型环氧树脂、芴型环氧树脂、苯酚酚醛清漆(phenol novolak)型环氧树脂、邻甲酚酚醛清漆(o-cresol novolak)型环氧树脂、三羟基苯甲烷型环氧树脂和四羟苯基乙烷(tetraphenylolethane)型环氧树脂等，或环氧树脂如乙内酰脲型环氧树脂、三缩水甘油基异氰脲酸酯型环氧树脂或缩水甘油基胺型环氧树脂等。
作为环氧树脂，在以上示例的那些中，酚醛清漆型环氧树脂、联苯型环氧树脂、三羟基苯甲烷型环氧树脂和四羟苯基乙烷型环氧树脂是特别优选的。这是因为这些环氧树脂与作为固化剂的酚醛树脂的反应性高，且耐热性等优良。
另外，酚醛树脂起到环氧树脂的固化剂的作用，其实例包括酚醛清漆型酚醛树脂如苯酚酚醛清漆树脂、苯酚芳烷基树脂、甲酚酚醛清漆树脂、叔丁基苯酚酚醛清漆树脂和壬基苯酚酚醛清漆树脂等；甲阶型酚醛树脂；和聚氧苯乙烯(polyoxystyrenes)如聚对氧苯乙烯等；等等。酚醛树脂可单独使用或以两种以上的组合使用。在这些酚醛树脂中，苯酚酚醛清漆树脂和苯酚芳烷基树脂是特别优选的。这是因为可改进半导体器件的连接可靠性。
关于环氧树脂与酚醛树脂的共混比，例如，适当地共混树脂以致使得酚醛树脂中的羟基为0.5当量至2.0当量，基于每当量环氧树脂组分中的环氧基团。共混比更适合地为0.8当量至1.2当量。即，这是因为当共混比落在前述范围之外时，固化反应不能充分进行，环氧树脂固化产物的特性趋于劣化。
用于环氧树脂和酚醛树脂的热固化促进催化剂没有特别限定，其能够在已知的热固化促进催化剂中适当选择和使用。热固化促进催化剂可单独使用或以其两种以上的组合使用。作为热固化促进催化剂，例如，可使用胺类固化促进剂、磷类固化促进剂、咪唑类固化促进剂、硼类固化促进剂和磷-硼类固化促进剂等。
胺类固化促进剂没有特别限定，其实例包括一乙醇胺三氟硼酸盐(由Stella Chemifa Corporation制造)和双氰胺(由NacalaiTesque Inc.制造)等。
磷类固化促进剂没有特别限定，其实例包括三有机膦如三苯基膦、三丁基膦、三(对-甲基苯基)膦、三(壬基苯基)膦、二苯基甲苯基膦等；以及四苯基溴化鏻(商品名：TPP-PB)、甲基三苯基鏻(商品名：TPP-MB)、甲基三苯基氯化鏻(商品名：TPP-MC)、甲氧基甲基三苯基鏻(商品名：TPP-MOC)、苄基三苯基氯化鏻(商品名：TPP-ZC)等(均由Hokko Chemical IndustryCo.,Ltd.制造)。另外，三苯基膦类化合物优选为在环氧树脂中基本上不溶解的化合物。当该化合物在环氧树脂中不溶解时，可以抑制热固化过度进行。作为具有三苯基膦结构并且在环氧树脂中基本上不溶解的热固化催化剂，例如，可示例为甲基三苯基鏻(商品名：TPP-MB)等。此外，术语“不溶解”是指由三苯基膦类化合物组成的热固化催化剂在由环氧树脂组成的溶剂中不溶解，更具体地，在10-40℃范围内的温度下所述催化剂不以10重量%以上的量溶解于所述溶剂中。
咪唑类固化促进剂的实例包括2-甲基咪唑(商品名：2MZ)、2-十一烷基咪唑(商品名：C11-Z)、2-十七烷基咪唑(商品名：C17Z)、1,2-二甲基咪唑(商品名：1,2DMZ)、2-乙基-4-甲基咪唑(商品名：2E4MZ)、2-苯基咪唑(商品名：2PZ)、2-苯基-4-甲基咪唑(商品名：2P4MZ)、l-苄基-2-甲基咪唑(商品名：1B2MZ)、l-苄基-2-苯基咪唑(商品名：1B2PZ)、l-氰基乙基-2-甲基咪唑(商品名：2MZ-CN)、l-氰基乙基-2-十一烷基咪唑(商品名：C11Z-CN)、l-氰基乙基-2-苯基咪唑偏苯三酸酯(商品名：2PZCNS-PW)、2,4-二氨基-6-[2'-甲基咪唑基-(1')]-乙基-s-三嗪(商品名：2MZ-A)、2,4-二氨基-6-[2'-十一烷基咪唑基-(1')]-乙基-s-三嗪(商品名：C11Z-A)、2,4-二氨基-6-[2'-乙基-4'-甲基咪唑基-(1')]-乙基-s-三嗪(商品名：2E4MZ-A)、2,4-二氨基-6-[2'-甲基咪唑基-(1')]-乙基-s-三嗪异氰脲酸加合物(商品名：2MA-OK)、2-苯基-4,5-二羟基甲基咪唑(商品名：2PHZ-PW)、2-苯基-4-甲基-5-羟基甲基咪唑(商品名：2P4MHZ-PW)等(均由ShikokuChemicals Corporation制造)。
硼类固化促进剂没有特别限定，其实例包括三氯硼烷等。
磷/硼类固化促进剂没有特别限定，其实例包括四苯基鏻四苯基硼酸盐(商品名：TPP-K)、四苯基鏻四-p-三硼酸盐(商品名：TPP-MK)、苄基三苯基鏻四苯基硼酸盐(商品名：TPP-ZK)、三苯基膦三苯基硼烷(商品名：TPP-S)等(均由Hokko ChemicalIndustry Co.,Ltd.制造)。
热固化促进催化剂的共混比优选在0.01至10重量份的范围内、更优选在0.02至5重量份的范围内和特别优选在0.05至3重量份的范围内，基于100重量份热固性树脂。通过将热固化促进催化剂的共混比调整至基于100重量份热固性树脂为10重量份以上，可以使热固化后的23℃下的拉伸贮能弹性模量为10GPa以上。此外，在包封树脂热固化时，半导体背面用膜能够充分地热固化并且确保粘合和固定至半导体元件的背面。因此，其变得可以制造不剥离的倒装芯片型半导体器件。另一方面，通过将热固化促进催化剂的共混比调整至基于100重量份热固性树脂为不大于0.01重量份，能够防止固化抑制的产生。
此外，半导体背面用膜2也可以由至少热固性树脂组分和热塑性树脂组分形成。特别地，作为优选的实施方案(第一实施方案)，优选通过至少热固性树脂组分和玻璃化转变温度(Tg)为25℃至200℃的热塑性树脂组分形成半导体背面用膜2。当半导体背面用膜2由至少热固性树脂组分和玻璃化转变温度(Tg)为25℃至200℃的热塑性树脂组分形成时，即使已经倒装芯片连接至被粘物的半导体元件为薄型(例如，即使厚度不大于300μm，和进一步不大于200μm)，也能够有效地抑制或防止其翘曲。在倒装芯片连接中，在将半导体元件倒装芯片接合至被粘物后，仅被粘物和半导体元件之间的连接部分用包封材料(称为底充胶的包封树脂等)包封。另外，当包封材料热固化时，应力通过此时包封材料的固化收缩等施加至半导体元件。然而，当将根据本实施方案的半导体背面用膜2在加热时热固化时，其变得具有抵抗由于包封树脂的固化收缩引起的施加至半导体元件的应力的机械强度。结果，能够抑制或防止半导体元件的翘曲的产生。此外，Tg的下限值优选为26℃以上，更优选27℃以上，再更优选28℃以上。此外，Tg的上限优选不高于150℃，更优选其依次地更低如不高于120℃，不高于100℃，不高于80℃或不高于50℃。此外，热塑性树脂组分的玻璃化转变温度可以通过单体的种类及其比例或固化催化剂的种类等来控制。热塑性树脂组分的玻璃化转变温度可以通过热机械分析(TMA)的方法来测量。
这里，尽管根据本实施方案的半导体背面用膜可以为单层或层压多层的层压膜，在半导体背面用膜为层压膜的情况下，至少一层为如上所述由至少热固性树脂组分和玻璃化转变温度为25℃至200℃的热塑性树脂组分形成的层是充分的。
热塑性树脂组分的实例包括天然橡胶、丁基橡胶、异戊二烯橡胶、氯丁橡胶、乙烯-乙酸乙烯酯共聚物、乙烯-丙烯酸共聚物、乙烯-丙烯酸酯共聚物、聚丁二烯树脂、聚碳酸酯树脂、热塑性聚酰亚胺树脂、聚酰胺树脂如6-尼龙、6,6-尼龙等、苯氧基树脂、丙烯酸类树脂、饱和聚酯树脂如PET(聚对苯二甲酸乙二酯)、PBT(聚对苯二甲酸丁二醇酯)等、聚酰胺-酰亚胺树脂和氟树脂等。热塑性树脂组分可以单独使用或以其两种以上的组合使用。在这些热塑性树脂组分中，尤其优选包含少量离子性杂质、具有高耐热性和能够确保半导体元件可靠性的丙烯酸类树脂。此外，Tg为25℃至200℃的热塑性树脂组分的实例包括以上示例的其中玻璃化转变温度为25℃至200℃的热塑性树脂组分。此类Tg为25℃至200℃的热塑性树脂组分可以单独使用或以其两种以上组合使用。在这些Tg为25℃至200℃的热塑性树脂组分中，特别优选包含少量离子性杂质、具有高耐热性和能够确保半导体元件可靠性的Tg为25℃至200℃的丙烯酸类树脂。通过使用Tg为25℃以上的丙烯酸类树脂，即使使用丙烯酸类树脂，也能够提高半导体背面用膜的拉伸贮能弹性模量(在23℃下，热固化后)，从而使其可以控制拉伸贮能弹性模量为10GPa以上。当Tg高于200℃时，存在在再流时封装体产生裂纹的不利情况。此外，丙烯酸类树脂的Tg可以通过单体的种类及其比例或固化催化剂的种类等来控制。丙烯酸类树脂的Tg为通过热机械分析(TMA)测量的值。
丙烯酸类树脂没有特别限定，其实例包括由一种或两种以上具有碳数不大于30(优选碳数为4-18、更优选碳数为6-10和特别优选碳数为8或9)的直链或支链烷基的丙烯酸酯或甲基丙烯酸酯作为一种或多种组分组成的聚合物等。即，在本发明中所指的丙烯酸类树脂具有还包括甲基丙烯酸类树脂的宽泛含义。所述烷基的实例包括甲基、乙基、丙基、异丙基、正丁基、叔丁基、异丁基、戊基、异戊基、己基、庚基、2-乙基己基、辛基、异辛基、壬基、异壬基、癸基、异癸基、十一烷基、十二烷基(月桂基)、十三烷基、十四烷基、硬脂基和十八烷基等。
作为Tg为25℃至200℃的丙烯酸类树脂(丙烯酸类橡胶)，可采用由丙烯酸酯或甲基丙烯酸酯作为主要单体组成的丙烯酸类树脂。即，在本发明中所指的丙烯酸类树脂具有还包括甲基丙烯酸类树脂的宽泛含义。在丙烯酸类树脂中，虽然作为主要单体的丙烯酸酯或甲基丙烯酸酯可取决于其它单体的种类或其比例等而变化，其不特别限定，只要其能够将作为聚合物的丙烯酸类树脂的Tg调整为25℃至200℃即可。具体地，例如，具有碳数不大于30(例如，碳数为1-30)的直链或支链烷基的丙烯酸或甲基丙烯酸的烷基酯是适合的。所述烷基的实例包括甲基、乙基、丙基、异丙基、正丁基、叔丁基、异丁基、戊基、异戊基、己基、庚基、2-乙基己基、辛基、异辛基、壬基、异壬基、癸基、异癸基、十一烷基、十二烷基(月桂基)、十三烷基、十四烷基、硬脂基和十八烷基等。作为此类烷基，碳数为2至18的烷基是特别适合的。丙烯酸酯或甲基丙烯酸酯可单独使用或以其两种以上组合使用。
丙烯酸类树脂的Tg的下限值优选为26℃以上，更优选27℃以上，再更优选28℃以上。此外，Tg的上限值优选不高于150℃，更优选其依次地更低如不高于120℃，不高于100℃，不高于80℃或不高于50℃。丙烯酸类树脂的玻璃化转变温度可以通过热机械分析(TMA)的方法来测量。
在使用Tg为25℃至200℃的丙烯酸类树脂的情况下，丙烯酸类树脂的共混比优选为1至60重量%，更优选5至40重量%，相对于Tg为25℃至200℃的热塑性树脂组分的总量。
另外，用于形成丙烯酸类树脂的其它单体(除丙烯酸或甲基丙烯酸的烷基酯以外的单体)没有特别限定，其实例包括含羧基单体如丙烯酸、甲基丙烯酸、丙烯酸羧乙酯、丙烯酸羧戊酯、衣康酸、马来酸、富马酸和巴豆酸等；酸酐单体如马来酸酐和衣康酸酐等；含羟基单体如(甲基)丙烯酸2-羟乙酯、(甲基)丙烯酸2-羟丙酯、(甲基)丙烯酸4-羟丁酯、(甲基)丙烯酸6-羟己酯、(甲基)丙烯酸8-羟辛酯、(甲基)丙烯酸10-羟癸酯、(甲基)丙烯酸12-羟月桂酯和(4-羟甲基环己基)-甲基丙烯酸酯等；含磺酸基单体如苯乙烯磺酸、烯丙基磺酸、2-(甲基)丙烯酰氨基-2-甲基丙磺酸、(甲基)丙烯酰氨基丙磺酸、(甲基)丙烯酸磺丙酯和(甲基)丙烯酰氧基萘磺酸等；和含磷酸基团单体如2-羟乙基丙烯酰磷酸酯(2-hydroxyethylacryloyl phosphate)等；等等。此外，这里所指的(甲基)丙烯酸是指丙烯酸和/或甲基丙烯酸，本发明中所指的术语"(甲基)"在所有情况中均具有相同意思。
在Tg为25℃至200℃的丙烯酸类树脂中，作为主要单体的丙烯酸酯或甲基丙烯酸酯的比例可以例如适合地选自50重量%至100重量%和优选55重量%至95重量%(更优选60重量%至90重量%)的范围内，相对于单体的总量。
在使用Tg为25℃至200℃的热塑性树脂组分的情况下，Tg低于25℃的热塑性树脂组分或Tg高于200℃的热塑性树脂组分可以包括在热塑性树脂组分中。在该情况下，Tg为25℃至200℃的热塑性树脂组分的比例可以适合地选自50重量%以上(例如，50重量%至100重量%)，优选80重量%以上(例如，80重量%至100重量%)，更优选90重量%以上(例如，90重量%至100重量%)的范围，相对于热塑性树脂组分的总量。此外，如果组合使用Tg低于25℃的热塑性树脂组分，会存在晶片背面保护膜的弹性模量降低的情况。因此，Tg低于25℃的热塑性树脂组分的比例尽可能的小是适合的，根本不使用Tg低于25℃的热塑性树脂组分是特别适合的。此外，如果组合使用Tg高于200℃的热塑性树脂组分，会存在在再流时产生封装体的裂纹的不利情况。因此，Tg高于200℃的热塑性树脂组分的比例尽可能的小是适合的，根本不使用Tg高于200℃的热塑性树脂组分是特别适合的。从这些观点，特别优选Tg为25℃至200℃的热塑性树脂组分以100重量%的比例使用，相对于热塑性树脂组分的总量。
Tg为25℃至200℃的热塑性树脂组分的共混比优选在5重量%以上至不大于40重量%的范围内，相对于倒装芯片型半导体背面用膜的树脂组分的总量。通过将热塑性树脂组分的共混比调整至相对于树脂组分的总量为5重量%以上，可以使热固化时的机械强度有利。另一方面，通过将共混比调整至不大于40重量%，可以防止加热时不充分的热固化的发生。
此外，作为另一优选实施方案(第二实施方案)，半导体背面用膜2还可以至少包括由至少热固性树脂组分形成的且不包含热塑性树脂组分的层。根据此，通过使用热固性树脂组分而不使用热塑性树脂组分用于半导体背面用膜2的树脂组合物，即使已经倒装芯片连接至被粘物的半导体元件为薄型的(例如，即使厚度不大于300μm，和进一步不大于200μm)，也能够有效地抑制或防止其翘曲。在倒装芯片连接中，在半导体元件倒装芯片接合至被粘物之后，仅被粘物和半导体元件之间的连接部分用包封材料(称为底充胶的包封树脂等)包封。另外，当包封材料热固化时，应力通过此时包封材料的固化收缩等施加至半导体元件，并产生翘曲。然而，当半导体背面用膜仅由热固性树脂组分而不使用热塑性树脂组分形成时，在如上所述热固化包封树脂时，即使包封树脂将要收缩，根据本实施方案的半导体背面用膜2在加热时热固化并变得具有抵抗由于包封树脂的固化收缩引起的施加至半导体元件的应力的机械强度。结果，能够抑制或防止其收缩。结果，能够有效地抑制或防止半导体元件的翘曲。
这里，根据本实施方案的半导体背面用膜可以为单层或层压多层的层压膜。在半导体背面用膜为层压膜的情况下，至少一层为由至少热固性树脂组分形成的且不包含热塑性树脂组分的层是充分的。此外，热固性树脂组分和热塑性树脂组分的实例包括上述示例的那些。
此外，在本实施方案中，优选热固性树脂组分至少包含液体环氧树脂。所述液体环氧树脂不特别限定，只要其在25℃下展现流动性即可。具体地，例如，可使用选自以下并在25℃下展现流动性的那些：双官能环氧树脂或多官能环氧树脂如双酚A型环氧树脂、双酚F型环氧树脂、双酚S型环氧树脂、溴化双酚A型环氧树脂、氢化双酚A型环氧树脂、双酚AF型环氧树脂、联苯型环氧树脂、萘型环氧树脂、芴型环氧树脂、苯酚酚醛清漆型环氧树脂、邻甲酚酚醛清漆型环氧树脂、三羟基苯甲烷型环氧树脂和四羟苯基乙烷型环氧树脂等，或环氧树脂如乙内酰脲型环氧树脂、三缩水甘油基异氰脲酸酯型环氧树脂或缩水甘油基胺型环氧树脂等。这些液体环氧树脂可单独使用或以其两种以上组合使用。在组合使用两种以上这些液体环氧树脂的情况下，优选全部环氧树脂组分在25℃下为液态。此外，作为液体环氧树脂，在上述示例的那些中，酚醛清漆型环氧树脂、联苯型环氧树脂、三羟基苯甲烷型环氧树脂和四羟苯基乙烷型环氧树脂是特别优选的。这是因为这些液体环氧树脂与作为固化剂的酚醛树脂的反应性高，且耐热性等优良等。此外，本发明中所提及的术语“展现流动性”是指在25℃下的粘度为不大于100,000Pa·s。粘度为通过B型粘度计(温度：23℃)测量的值。
在热固性树脂组分中，除了液体环氧树脂之外，可组合使用通常用于粘合剂组合物的热固性树脂组分而没有特别限定。热固性树脂组分的实例除了上述列举的在常温(25℃)下然而为固体的环氧树脂和酚醛树脂之外还包括：热固性树脂组分如氨基树脂、不饱和聚酯树脂、聚氨酯树脂、硅酮树脂和热固性聚酰亚胺树脂等。这些热固性树脂组分可单独使用或以其两种以上组合使用。此外，酚醛树脂可适合地用作液体环氧树脂的固化剂。
液体环氧树脂的共混比优选60重量%以上，更优选60至90重量%，再更优选65至80重量%，相对于热固性树脂组分的总量。通过将液体环氧树脂的共混比调整至60重量%以上，可以防止热固化后半导体背面用膜2中裂纹的产生。
在液体环氧树脂和酚醛树脂包含于热固性树脂组分中的情况下，关于两种树脂的共混比，例如，所述树脂适合地以酚醛树脂中的羟基基于每当量液体环氧树脂组分中的环氧基团为0.5当量至2.0当量的方式共混。共混比更适合地为0.8当量至1.2当量。即，这是因为当两种树脂的共混比落在前述范围之外时，固化反应不能充分进行，环氧树脂固化产物的特性趋于劣化。
半导体背面用膜2可以由例如包含环氧树脂和酚醛树脂的树脂组合物、或包含环氧树脂、酚醛树脂和丙烯酸类树脂的树脂组合物形成。这些树脂具有少量离子性杂质和具有高耐热性，因此它们能够确保半导体元件的可靠性。在该情况下，虽然没有特别限定其共混比，例如在包含丙烯酸类树脂的情况下，环氧树脂和酚醛树脂的混合量可适合地在基于100重量份丙烯酸类树脂组分为10重量份至200重量份的范围内选择。
此外，半导体背面用膜2还可以例如由包含环氧树脂、酚醛树脂和Tg为25℃至200℃的热塑性树脂组分的树脂组合物形成，此外，其还可以由包含环氧树脂、酚醛树脂和Tg为25℃至200℃的丙烯酸类树脂的树脂组合物形成。这些树脂具有少量离子性杂质和具有高耐热性，因此它们能够确保半导体元件的可靠性。在该情况下，虽然没有特别限定其共混比，例如，环氧树脂和酚醛树脂的混合量可适合地在基于100重量份Tg为25℃至200℃的热塑性树脂组分(例如，Tg为25℃至200℃的丙烯酸类树脂组分)为10重量份至200重量份的范围内选择。
此外，半导体背面用膜2还可以例如由包含环氧树脂和酚醛树脂的热固性树脂组分形成。这些树脂具有少量离子性杂质和具有高耐热性，因此它们能够确保半导体元件的可靠性。在该情况下，虽然没有特别限定其共混比，例如，环氧树脂和酚醛树脂的混合量可适合地在基于100重量份全部树脂组分为10重量份至200重量份的范围内选择。此外，虽然在半导体背面用膜2由包含液体环氧树脂和酚醛树脂的热固性树脂组分形成的情况下的共混比没有特别限定，例如，液体环氧树脂和酚醛树脂的混合量可适合地在基于100重量份全部树脂组分为10重量份至200重量份的范围内选择。
半导体背面用膜2具有对于半导体晶片背面(非电路形成面)的粘合性(密着性)是重要的。即，半导体背面用膜2本身是粘合剂层是重要的。作为此类粘合剂层的半导体背面用膜2可以例如由包含环氧树脂作为热固性树脂组分的树脂组合物形成。为了将半导体背面用膜2预先交联至一定程度的目的，在制作时，优选添加能够与聚合物的分子链末端官能团等反应的多官能化合物作为交联剂。据此，可以努力做到提高在高温下的粘合特性并且改进耐热性。
半导体背面用膜对于半导体晶片的粘合力(23℃，剥离角：180°，剥离速率：300mm/min)优选为在0.5N/20mm至15N/20mm的范围内，更优选在0.7N/20mm至10N/20mm的范围内。通过调整粘合力至0.5N/20mm以上，半导体背面用膜以优良的密着性粘贴到半导体晶片或半导体元件，并可以防止浮起(lifting)等产生。另外，在半导体晶片切割时，能够防止芯片飞散的产生。另一方面，通过调整粘合力至不大于15N/20mm，半导体背面用膜能够容易地从切割带剥离。
交联剂没有特别限定，可以使用已知的交联剂。具体地，其实例除了异氰酸酯类交联剂、环氧类交联剂、三聚氰胺类交联剂和过氧化物类交联剂之外还包括，脲类交联剂、金属醇盐类交联剂、金属螯合物类交联剂、金属盐类交联剂、碳二亚胺类交联剂、噁唑啉类交联剂、氮丙啶类交联剂和胺类交联剂等。作为交联剂，异氰酸酯类交联剂和环氧类交联剂是适合的。另外，交联剂可以单独使用或以其两种以上的组合使用。
异氰酸酯类交联剂的实例包括低级脂肪族多异氰酸酯例如1,2-亚乙基二异氰酸酯、1,4-亚丁基二异氰酸酯和1,6-六亚甲基二异氰酸酯等；脂环族多异氰酸酯例如亚环戊基二异氰酸酯、亚环己基二异氰酸酯、异佛尔酮二异氰酸酯、氢化甲苯二异氰酸酯和氢化苯二甲撑二异氰酸酯等；芳香族多异氰酸酯例如2,4-甲苯二异氰酸酯、2,6-甲苯二异氰酸酯、4,4'-二苯甲烷二异氰酸酯和苯二甲撑二异氰酸酯等；等等。另外，也使用三羟甲基丙烷/甲苯二异氰酸酯三聚体加合物[商品名“COLONATE L”，由Nippon Polyurethane Industry Co.,Ltd.制造]、三羟甲基丙烷/六亚甲基二异氰酸酯三聚体加合物[商品名“COLONATE HL”，由Nippon Polyurethane Industry Co.,Ltd.制造]等。此外，环氧类交联剂的实例包括N,N,N',N'-四缩水甘油基-间苯二甲胺、二缩水甘油基苯胺、1,3-双(N,N-缩水甘油基氨甲基)环己烷、1,6-己二醇二缩水甘油醚、新戊二醇二缩水甘油醚、乙二醇二缩水甘油醚、丙二醇二缩水甘油醚、聚乙二醇二缩水甘油醚、聚丙二醇二缩水甘油醚、山梨糖醇多缩水甘油醚、甘油多缩水甘油醚、季戊四醇多缩水甘油醚、聚甘油多缩水甘油醚、脱水山梨糖醇多缩水甘油醚、三羟甲基丙烷多缩水甘油醚、己二酸二缩水甘油酯、邻苯二甲酸二缩水甘油酯、三缩水甘油基-三(2-羟乙基)异氰脲酸酯、间苯二酚二缩水甘油醚和双酚-S-二缩水甘油醚，以及还有在其分子中具有两个以上的环氧基团的环氧类树脂，等等。
此外，交联剂的使用量没有特别限定，可依赖于交联程度适当选择。具体地，交联剂的使用量基于100重量份聚合物组分(特别地，在分子链端具有官能团的聚合物)为通常不大于7重量份(例如0.05重量份至7重量份)是适合的。交联剂的使用量基于100重量份聚合物组分大于7重量份是不优选的，这是因为粘合力降低。此外，从改进内聚力的观点，交联剂的使用量基于100重量份聚合物组分优选为0.05重量份以上。
此外，本发明中，代替使用交联剂或与交联剂一起使用，也可以在用电子束或紫外光等照射时来进行交联处理。
优选将半导体背面用膜2着色。据此，能够展现优良的外观性，且变得能够使半导体器件具有增值的外观性。具体地，例如，作为半导体器件，可以通过使用不同的颜色将其产品分类。在将半导体背面用膜2着色的情况(该膜既不是无色的也不是透明的情况)下，通过着色显示的颜色没有特别限定，但例如优选暗色如黑色、蓝色或红色等，黑色是特别适合的。
在本实施方案中，暗色主要指具有不大于60(0至60)[优选不大于50(0至50)和更优选不大于40(0至40)]的在L*a*b*颜色空间中定义的L*的暗色。
此外，黑色主要是指具有不大于35(0至35)[优选不大于30(0至30)和更优选不大于25(0至25)]的在L*a*b*颜色空间中定义的L*的黑色系颜色。此外，在黑色中，在L*a*b*颜色空间中定义的各a*和b*可根据L*的值适当选择。例如，a*和b*两者均落入优选-10至10，更优选-5至5和特别优选-3至3(特别地0或约0)的范围内是适合的。
此外，在本实施方案中，在L*a*b*颜色空间中定义的L*、a*和b*可通过用色差计(商品名"CR-200"，由Minolta Camera Co.,Ltd制造；色差计)测量来确定。此外，L*a*b*颜色空间为在1976年由Commission Internationale de l'Eclairage(CIE)建议的颜色空间，是指称为CIE 1976(L*a*b*)颜色空间的颜色空间。此外，在日本工业标准(Japanese Industrial Standards)JIS Z8729中定义了L*a*b*颜色空间。
在半导体背面用膜2着色时，根据目标颜色，可使用着色剂(着色试剂)。作为此类着色剂，可适当使用各种暗色着色剂如黑色着色剂、蓝色着色剂和红色着色剂等，黑色着色剂是特别适合的。着色剂可为任意颜料或染料等。着色剂可单独使用或以其两种以上的组合使用。此外，作为染料，可以使用任何形式的染料，包括酸性染料、反应性染料、直接染料、分散染料和阳离子染料等。此外，同样关于颜料形式，颜料不特别限制，可在已知颜料中适当选择和使用。
特别地，当染料用作着色剂时，染料变为处于通过溶解于半导体背面用膜中而均匀地或基本均匀地分散的状态中，因此可容易地制造具有均匀的或基本均匀的着色浓度(color density)的半导体背面用膜(接着是，半导体背面用切割带集成膜)。因此，当染料用作着色剂时，可使得半导体背面用切割带集成膜中的半导体背面用膜具有均匀的或基本均匀的着色浓度且可在标识性和外观性方面得到提高。
黑色着色剂没有特别限制，例如，可适当选自无机黑色颜料和黑色染料。此外，黑色着色剂可为其中将青色着色剂(蓝-绿着色剂)、品红色着色剂(红-紫着色剂)和黄色着色剂(黄着色剂)混合的着色剂混合物。黑色着色剂可单独使用或以其两种以上的组合使用。当然，黑色着色剂可与除黑色之外颜色的着色剂组合使用。
具体地，黑色着色剂的实例包括炭黑(如炉黑、槽法炭黑、乙炔黑、热裂炭黑或灯黑等)、石墨、氧化铜、二氧化锰、偶氮系颜料(例如，偶氮甲碱偶氮黑等)、苯胺黑、苝黑、钛黑、花青黑、活性炭、铁素体(如非磁性铁素体或磁性铁素体等)、磁铁矿、氧化铬、氧化铁、二硫化钼、铬配合物、复合氧化物系黑色颜料和蒽醌系有机黑色颜料，等等。
本发明中，作为黑色着色剂，也可以利用黑色染料如C.I.溶剂黑3、C.I.溶剂黑7、C.I.溶剂黑22、C.I.溶剂黑27、C.I.溶剂黑29、C.I.溶剂黑34、C.I.溶剂黑43、C.I.溶剂黑70、C.I.直接黑17、C.I.直接黑19、C.I.直接黑22、C.I.直接黑32、C.I.直接黑38、C.I.直接黑51、C.I.直接黑71、C.I.酸性黑1、C.I.酸性黑2、C.I.酸性黑24、C.I.酸性黑26、C.I.酸性黑31、C.I.酸性黑48、C.I.酸性黑52、C.I.酸性黑107、C.I.酸性黑109、C.I.酸性黑110、C.I.酸性黑119、C.I.酸性黑154、C.I.分散黑1、C.I.分散黑3、C.I.分散黑10、C.I.分散黑24等；黑色颜料如C.I.分散黑1、C.I.分散黑7等；等等。
作为此类黑色着色剂，例如，商品名"Oil Black BY"、商品名"Oil Black BS"、商品名"Oil Black HBB"、商品名"Oil Black803"、商品名"Oil Black 860"、商品名"Oil Black 5970"、商品名"Oil Black 5906"和商品名"Oil Black 5905"(均由OrientChemical Industries Co.,Ltd.制造)，等等是商购可得的。
除了黑色着色剂之外的着色剂的实例包括青色着色剂、品红色着色剂和黄色着色剂。青色着色剂的实例包括青色染料如C.I.溶剂蓝25、C.I.溶剂蓝36、C.I.溶剂蓝60、C.I.溶剂蓝70、C.I.溶剂蓝93、C.I.溶剂蓝95；C.I.酸性蓝6和C.I.酸性蓝45等；青色颜料如C.I.颜料蓝1、C.I.颜料蓝2、C.I.颜料蓝3、C.I.颜料蓝15、C.I.颜料蓝15:1、C.I.颜料蓝15:2、C.I.颜料蓝15:3、C.I.颜料蓝15:4、C.I.颜料蓝15:5、C.I.颜料蓝15:6、C.I.颜料蓝16、C.I.颜料蓝17、C.I.颜料蓝17:1、C.I.颜料蓝18、C.I.颜料蓝22、C.I.颜料蓝25、C.I.颜料蓝56、C.I.颜料蓝60、C.I.颜料蓝63、C.I.颜料蓝65、C.I.颜料蓝66等；C.I.瓮蓝4、C.I.瓮蓝60；C.I.颜料绿7等；等等。
另外，在品红色着色剂中，品红色染料的实例包括C.I.溶剂红1、C.I.溶剂红3、C.I.溶剂红8、C.I.溶剂红23、C.I.溶剂红24、C.I.溶剂红25、C.I.溶剂红27、C.I.溶剂红30、C.I.溶剂红49、C.I.溶剂红52、C.I.溶剂红58、C.I.溶剂红63、C.I.溶剂红81、C.I.溶剂红82、C.I.溶剂红83、C.I.溶剂红84、C.I.溶剂红100、C.I.溶剂红109、C.I.溶剂红111、C.I.溶剂红121、C.I.溶剂红122、C.I.分散红9、C.I.溶剂紫8、C.I.溶剂紫13、C.I.溶剂紫14、C.I.溶剂紫21、C.I.溶剂紫27、C.I.分散紫1、C.I.碱性红1、C.I.碱性红2、C.I.碱性红9、C.I.碱性红12、C.I.碱性红13、C.I.碱性红14、C.I.碱性红15、C.I.碱性红17、C.I.碱性红18、C.I.碱性红22、C.I.碱性红23、C.I.碱性红24、C.I.碱性红27、C.I.碱性红29、C.I.碱性红32、C.I.碱性红34、C.I.碱性红35、C.I.碱性红36、C.I.碱性红37、C.I.碱性红38、C.I.碱性红39、C.I.碱性红40、C.I.碱性紫1、C.I.碱性紫3、C.I.碱性紫7、C.I.碱性紫10、C.I.碱性紫14、C.I.碱性紫15、C.I.碱性紫21、C.I.碱性紫25、C.I.碱性紫26、C.I.碱性紫27和C.I.碱性紫28等。
在品红色着色剂中，品红色颜料的实例包括C.I.颜料红1、C.I.颜料红2、C.I.颜料红3、C.I.颜料红4、C.I.颜料红5、C.I.颜料红6、C.I.颜料红7、C.I.颜料红8、C.I.颜料红9、C.I.颜料红10、C.I.颜料红11、C.I.颜料红12、C.I.颜料红13、C.I.颜料红14、C.I.颜料红15、C.I.颜料红16、C.I.颜料红17、C.I.颜料红18、C.I.颜料红19、C.I.颜料红21、C.I.颜料红22、C.I.颜料红23、C.I.颜料红30、C.I.颜料红31、C.I.颜料红32、C.I.颜料红37、C.I.颜料红38、C.I.颜料红39、C.I.颜料红40、C.I.颜料红41、C.I.颜料红42、C.I.颜料红48:1、C.I.颜料红48:2、C.I.颜料红48:3、C.I.颜料红48:4、C.I.颜料红49、C.I.颜料红49:1、C.I.颜料红50、C.I.颜料红51、C.I.颜料红52、C.I.颜料红52:2、C.I.颜料红53:1、C.I.颜料红54、C.I.颜料红55、C.I.颜料红56、C.I.颜料红57:1、C.I.颜料红58、C.I.颜料红60、C.I.颜料红60:1、C.I.颜料红63、C.I.颜料红63:1、C.I.颜料红63:2、C.I.颜料红64、C.I.颜料红64:1、C.I.颜料红67、C.I.颜料红68、C.I.颜料红81、C.I.颜料红83、C.I.颜料红87、C.I.颜料红88、C.I.颜料红89、C.I.颜料红90、C.I.颜料红92、C.I.颜料红101、C.I.颜料红104、C.I.颜料红105、C.I.颜料红106、C.I.颜料红108、C.I.颜料红112、C.I.颜料红114、C.I.颜料红122、C.I.颜料红123、C.I.颜料红139、C.I.颜料红144、C.I.颜料红146、C.I.颜料红147、C.I.颜料红149、C.I.颜料红150、C.I.颜料红151、C.I.颜料红163、C.I.颜料红166、C.I.颜料红168、C.I.颜料红170、C.I.颜料红171、C.I.颜料红172、C.I.颜料红175、C.I.颜料红176、C.I.颜料红177、C.I.颜料红178、C.I.颜料红179、C.I.颜料红184、C.I.颜料红185、C.I.颜料红187、C.I.颜料红190、C.I.颜料红193、C.I.颜料红202、C.I.颜料红206、C.I.颜料红207、C.I.颜料红209、C.I.颜料红219、C.I.颜料红222、C.I.颜料红224、C.I.颜料红238、C.I.颜料红245、C.I.颜料紫3、C.I.颜料紫9、C.I.颜料紫19、C.I.颜料紫23、C.I.颜料紫31、C.I.颜料紫32、C.I.颜料紫33、C.I.颜料紫36、C.I.颜料紫38、C.I.颜料紫43、C.I.颜料紫50、C.I.瓮红1、C.I.瓮红2、C.I.瓮红10、C.I.瓮红13、C.I.瓮红15、C.I.瓮红23、C.I.瓮红29和C.I.瓮红35，等等。
另外，黄色着色剂的实例包括黄色染料如C.I.溶剂黄19、C.I.溶剂黄44、C.I.溶剂黄77、C.I.溶剂黄79、C.I.溶剂黄81、C.I.溶剂黄82、C.I.溶剂黄93、C.I.溶剂黄98、C.I.溶剂黄103、C.I.溶剂黄104、C.I.溶剂黄112、C.I.溶剂黄162等；黄色颜料如C.I.颜料橙31、C.I.颜料橙43、C.I.颜料黄1、C.I.颜料黄2、C.I.颜料黄3、C.I.颜料黄4、C.I.颜料黄5、C.I.颜料黄6、C.I.颜料黄7、C.I.颜料黄10、C.I.颜料黄11、C.I.颜料黄12、C.I.颜料黄13、C.I.颜料黄14、C.I.颜料黄15、C.I.颜料黄16、C.I.颜料黄17、C.I.颜料黄23、C.I.颜料黄24、C.I.颜料黄34、C.I.颜料黄35、C.I.颜料黄37、C.I.颜料黄42、C.I.颜料黄53、C.I.颜料黄55,C.I.颜料黄65、C.I.颜料黄73、C.I.颜料黄74、C.I.颜料黄75、C.I.颜料黄81、C.I.颜料黄83、C.I.颜料黄93、C.I.颜料黄94、C.I.颜料黄95、C.I.颜料黄97、C.I.颜料黄98、C.I.颜料黄100、C.I.颜料黄101、C.I.颜料黄104、C.I.颜料黄108、C.I.颜料黄109、C.I.颜料黄110、C.I.颜料黄113、C.I.颜料黄114、C.I.颜料黄116、C.I.颜料黄117、C.I.颜料黄120、C.I.颜料黄128、C.I.颜料黄129、C.I.颜料黄133、C.I.颜料黄138、C.I.颜料黄139、C.I.颜料黄147、C.I.颜料黄150、C.I.颜料黄151、C.I.颜料黄153、C.I.颜料黄154、C.I.颜料黄155、C.I.颜料黄156、C.I.颜料黄167、C.I.颜料黄172、C.I.颜料黄173、C.I.颜料黄180、C.I.颜料黄185、C.I.颜料黄195、C.I.瓮黄1、C.I.瓮黄3、C.I.瓮黄20等；等等。
各种着色剂如青色着色剂、品红色着色剂和黄色着色剂等可分别单独使用或以其两种以上的组合使用。此外，在使用各种着色剂如青色着色剂、品红色着色剂和黄色着色剂等的两种以上的情况下，这些着色剂的混合比(或共混比)没有特别限定，可根据各着色剂的种类和目标颜色等适当选择。
在将半导体背面用膜2着色的情况下，其着色形式没有特别限定。半导体背面用膜可为例如添加有着色剂的单层膜状材料。此外，该膜可为至少将由至少热固性树脂形成的树脂层与着色剂层层压的层压膜。此外，在半导体背面用膜2为树脂层和着色剂层的层压膜的情况下，层压形式的半导体背面用膜2优选具有树脂层/着色剂层/树脂层的层压形式。在该情况下，在着色剂层两侧的两树脂层可为具有相同组成的树脂层或可为彼此具有不同组成的树脂层。
根据需要，半导体背面用膜2可优选共混有其它添加剂。其它添加剂的实例除了填料、阻燃剂、硅烷偶联剂和离子捕集剂之外，还包括增量剂、防老剂、抗氧化剂和表面活性剂等。
尽管填料可为无机填料或有机填料，但无机填料是合适的。通过共混填料如无机填料等，可以努力做到赋予半导体背面用膜以导电性或改进导热性，或者调整弹性模量等。此外，半导体背面用膜2可为导电性的或非导电性的。无机填料的实例包括由以下组成的各种无机粉末：二氧化硅，粘土，石膏，碳酸钙，硫酸钡，氧化铝，氧化铍，陶瓷如碳化硅和氮化硅等，金属或合金如铝、铜、银、金、镍、铬、铅、锡、锌、钯和焊料等，碳，等等。填料可以单独使用或以其两种以上的组合使用。特别地，填料适合为二氧化硅，尤其是熔凝硅石。此外，无机填料的平均粒径优选在0.1μm-80μm的范围内。无机填料的平均粒径可例如通过激光衍射型粒径分布测量设备来测量。
填料(特别地，无机填料)的共混量优选为不大于80重量份(0重量份-80重量份)，特别适合为0重量份-70重量份，基于100重量份有机树脂组分。
另外，阻燃剂的实例包括三氧化锑、五氧化锑和溴化环氧树脂等。阻燃剂可以单独使用或以其两种以上的组合使用。硅烷偶联剂的实例包括β-(3,4-环氧环己基)乙基三甲氧基硅烷、γ-环氧丙氧丙基三甲氧基硅烷和γ-环氧丙氧丙基甲基二乙氧基硅烷等。硅烷偶联剂可以单独使用或以其两种以上的组合使用。离子捕集剂的实例包括水滑石和氢氧化铋等。离子捕集剂可以单独使用或以其两种以上的组合使用。
半导体背面用膜2例如可利用以下的常规方法形成：将热固性树脂组分例如环氧树脂等和任选的热塑性树脂组分如丙烯酸类树脂等(例如，Tg为25℃至200℃的热塑性树脂，如Tg为25℃至200℃的丙烯酸类树脂等)以及任选的溶剂或其它添加剂等混合从而制备树脂组合物，接着将其成形为膜状层。具体地，作为半导体背面用膜的膜状层(粘合剂层)例如，能够通过以下方法形成：将前述树脂组合物涂布至切割带的压敏粘合剂层32上的方法；或者将前述树脂组合物涂布至适当的隔离膜(例如，剥离纸等)上以形成树脂层(或粘合剂层)，然后将其转移(转换)至压敏粘合剂层32上的方法等。此外，前述树脂组合物可为溶液或分散液。
此外，在半导体背面用膜2由包含热固性树脂组分如环氧树脂等的树脂组合物形成的情况下，在将半导体背面用膜2应用至半导体晶片之前的阶段，该膜处于热固性树脂组分未固化或部分固化的状态。在该情况下，在将该膜应用至半导体晶片之后(具体地，通常，在包封材料在倒装芯片接合步骤中固化时)，半导体背面用膜中的热固性树脂组分完全或基本完全固化。
以该方式，即使半导体背面用膜2包含热固性树脂组分，热固性树脂组分也处于未固化或部分固化的状态。因此半导体背面用膜2的凝胶分数没有特别限定，但例如其可在不大于50重量%(0重量%-50重量%)的范围内适当地选择。适合地，半导体背面用膜2的凝胶分数优选不大于30重量%(0重量%-30重量%)，和特别优选不大于10重量%(0重量%-10重量%)。关于半导体背面用膜2的凝胶分数的测量方法，测量可通过以下述测量方法来进行。
<凝胶分数测量方法>
从半导体背面用膜2中取样并精确称重约0.1g样品(样品重量)，将样品包裹在网型片(mesh-type sheet)中后，将它在室温下在约50ml甲苯中浸渍1周。此后，从甲苯中取出溶剂不溶性物质(网型片中的内容物)，并在130℃下干燥约2小时，将干燥后的溶剂不溶性物质称重(浸渍并干燥后的重量)，然后根据以下表达式(a)计算凝胶分数(重量%)。
凝胶分数(重量%)＝[(浸渍并干燥后的重量)/(样品重量)]×100            (a)
此外，半导体背面用膜2的凝胶分数能够通过树脂组分的种类及其含量、交联剂的种类及其含量以及除此以外的加热温度和加热时间等来控制。
在本发明中，在半导体背面用膜2为由包含热固性树脂组分如环氧树脂等的树脂组合物形成的膜状材料的情况下，可有效地展现对于半导体晶片的密着性。
此外，由于在半导体晶片的切割步骤中使用切割水，会存在半导体背面用膜2吸收水分从而具有常规状态以上的水分含量的情况。当在此类高水分含量状态下进行倒装芯片接合时，会存在水蒸气残留在半导体背面用膜2和半导体晶片或其加工体(半导体)之间的粘合界面处由此产生浮起的情况。结果，通过以将具有高透湿性的芯材料插入粘合剂层的方式构造半导体背面用膜2，水蒸气扩散，由此可以避免此类问题。从此类观点，其中将半导体背面用膜2形成于芯材料的一面或两面的多层结构可用作半导体背面用膜。芯材料的实例包括膜(例如，聚酰亚胺膜、聚酯膜、聚对苯二甲酸乙二酯膜、聚萘二甲酸乙二酯膜、聚碳酸酯膜等)、用玻璃纤维或塑料制无纺纤维增强的树脂基板、硅基板和玻璃基板等。
半导体背面用膜2的厚度(在层压膜的情况下为总厚度)没有特别限制，但例如可适当选自约2μm-500μm、优选2μm-200μm的范围。另外，厚度优选约4μm-160μm，更优选约6μm-100μm和特别优选约10μm-80μm。此外，在半导体背面用膜2至少包括由至少热固性树脂组分形成的且不包含热塑性树脂组分的层的情况下，将其厚度调整至5-500μm也是优选实施方案。
适合地，半导体背面用膜2在23℃下处于未固化状态时的拉伸贮能弹性模量优选为1GPa以上(例如，1GPa-50GPa)，更优选2GPa以上，和特别优选3GPa以上。当拉伸贮能弹性模量为1GPa以上时，在将半导体芯片与半导体背面用膜2一起从切割带的压敏粘合剂层32剥离之后将半导体背面用膜2放置在支承体上并进行输送等时，能够有效地抑制或防止半导体背面用膜粘贴至支承体。此外，支承体是指例如载带中的顶带或底带等。此外，如上所述，在半导体背面用膜2由包含热固性树脂组分的树脂组合物形成的情况下，热固性树脂组分通常处于未固化或部分固化的状态，因此半导体背面用膜在23℃下的拉伸贮能弹性模量通常为处于热固性树脂组分未固化或部分固化的状态的在23℃下的拉伸贮能弹性模量。
此处，半导体背面用膜2可为单层或层压多层的层压膜。在层压膜的情况下，整个层压膜的拉伸贮能弹性模量在1GPa以上(例如，10GPa-50GPa)的范围内是充分的。此外，半导体背面用膜处于未固化状态的拉伸贮能弹性模量(23℃下)可通过适当设定树脂组分(热塑性树脂或热固性树脂)的种类及其含量或填料如二氧化硅填料等的种类及其含量等来控制。此外，在半导体背面用膜为层压多层的层压膜的情况下(在半导体背面用膜具有层压层形式的情况下)，作为层压层形式，例如，可示例由晶片粘合层和激光标识层构成的层压层形式等。此外，在晶片粘合层和激光标识层之间，可设置其它层(中间层、遮光层、补强层、着色层、基材层、电磁波屏蔽层、导热层、压敏粘合剂层等)。此外，晶片粘合层为展现对晶片优良的密着性(粘合性)的层和与晶片背面接触的层。另一方面，激光标识层为展现优良的激光标识性的层和在半导体芯片背面上进行激光标识时利用的层。
此外，关于拉伸贮能弹性模量，制备不层压至切割带3上的处于未固化状态的半导体背面用膜2，然后使用由RheometricsCo.,Ltd.制造的动态粘弹性测量设备“Solid Analyzer RS A2”，于规定温度(23℃)下，在氮气气氛中，在样品宽度10mm、样品长度22.5mm、样品厚度0.2mm、频率1Hz和升温速率10℃/分钟的条件下，以拉伸模式测量，并将该测量的弹性模量作为拉伸贮能弹性模量的值。
优选地，半导体背面用膜2用隔离膜(剥离衬垫)保护(未示出)。隔离膜具有作为用于保护半导体背面用膜直至其实际使用的保护材料的功能。此外，隔离膜可以进一步用作在将半导体背面用膜2转移至切割带基材上的压敏粘合剂层32时的支承基材。当将半导体晶片粘贴至半导体背面用切割带集成膜1的半导体背面用膜上时，剥离隔离膜。作为隔离膜，也可使用聚乙烯、聚丙烯，和其表面用脱模剂例如氟类脱模剂或长链烷基丙烯酸酯类脱模剂等涂布的塑料膜(例如，聚对苯二甲酸乙二酯等)或纸等。此外，隔离膜可以通过常规已知的方法来形成。另外，隔离膜的厚度等没有特别限定。
在半导体背面用膜2不层压至切割带3上的情况中，半导体背面用膜2可以使用在其两面上均具有剥离层的一个隔离膜一起卷绕成卷形物形式；或者所述膜2由在其两面上均具有剥离层的隔离膜保护或可以由在其至少一个表面上具有剥离层的隔离膜保护。
(切割带)
构造切割带3以致压敏粘合剂层32形成于基材31上。以该方式，切割带3具有其中层压基材31和压敏粘合剂层32的构造是充分的。基材(支承基材)31能够用作压敏粘合剂层32等的支承母体。基材31优选具有放射线透过性。作为基材31，例如，可使用合适的薄材料，例如纸类基材如纸等；纤维类基材如织物、无纺布、毡和网等；金属类基材如金属箔和金属板等；塑料基材如塑料膜或片等；橡胶类基材如橡胶片等；发泡体(foamedbody)如发泡片等；及其层压体[特别地，塑料基材与其它基材的层压体，塑料膜(或片)彼此的层压体等]；等等。在本发明中，作为基材，可适合使用塑料类基材如塑料膜或片等。此类塑料材料的原料实例包括烯属树脂如聚乙烯(PE)、聚丙烯(PP)和乙烯-丙烯共聚物等；由乙烯作为单体组分组成的共聚物，如乙烯-乙酸乙烯酯共聚物(EVA)、离聚物树脂、乙烯-(甲基)丙烯酸共聚物，和乙烯-(甲基)丙烯酸酯(无规或交替)共聚物等；聚酯如聚对苯二甲酸乙二酯(PET)、聚萘二甲酸乙二酯(PEN)和聚对苯二甲酸丁二醇酯(PBT)等；丙烯酸类树脂；聚氯乙烯(PVC)；聚氨酯；聚碳酸酯；聚苯硫醚(PPS)；酰胺类树脂如聚酰胺(尼龙)和全芳族聚酰胺(whole aromatic polyamides)(芳族聚酰胺)等；聚醚醚酮(PEEK)；聚酰亚胺；聚醚酰亚胺；聚偏二氯乙烯；ABS(丙烯腈-丁二烯-苯乙烯共聚物)；纤维素类树脂；硅酮树脂；和氟化树脂；等等。
另外，基材31用材料的实例包括聚合物如前述树脂的交联材料等。塑料膜可在不拉伸的情况下使用或者需要时可在进行单轴或双轴拉伸处理后使用。根据通过拉伸处理等赋予热收缩性的树脂片，在切割后通过基材31的热收缩减小压敏粘合剂层32和半导体背面用膜2之间的粘合面积，因而能够努力做到使半导体芯片的回收容易。
为了提高与邻接层的密着性和保持性等，可对基材31的表面进行常规的表面处理，例如通过化学或物理处理的氧化处理如铬酸盐处理、臭氧暴露、火焰暴露、暴露于高压电击或电离辐射处理等，或用底漆剂(undercoating agent)的涂布处理等。
作为基材31，可适当选择和使用相同种类或不同种类的材料。需要时，可使用几种材料的共混物。此外，为了赋予基材31以抗静电能力，可在基材31上形成由金属、合金或其氧化物组成的厚度为约30至500埃的导电性物质的气相沉积层。基材31可为单层或两层以上的层压层。
基材31的厚度(在层压层的情况下为总厚度)没有特别限定，可依赖于强度、挠性或预期的用途等适当选择。例如，厚度通常为不大于约1000μm(例如约1μm至1000μm)，优选约10μm至500μm，更优选约20μm至300μm，和特别优选约30μm至200μm。然而，不应当认为基材31的厚度限于此。此外，在倒装芯片型半导体背面用膜至少包括由至少热固性树脂组分形成的且不包含热塑性树脂组分的层的情况下，将基材的厚度调整至约1μm至500μm、优选约3μm至300μm、更优选约5μm至250μm也是优选的实施方案。
此外，在不损害本发明的效果等的范围内，基材31可包含各种添加剂(着色剂、填料、增塑剂、防老剂、抗氧化剂、表面活性剂、阻燃剂等)。
压敏粘合剂层32由压敏粘合剂形成并具有压敏粘合性。此类压敏粘合剂没有特别限定，其可以适当地选自已知压敏粘合剂。具体地，作为压敏粘合剂，例如，具有上述特性的压敏粘合剂可在已知的压敏粘合剂中适当选择并使用，所述已知的压敏粘合剂例如丙烯酸类压敏粘合剂、橡胶类压敏粘合剂、乙烯基烷基醚类压敏粘合剂、硅酮类压敏粘合剂、聚酯类压敏粘合剂、聚酰胺类压敏粘合剂、聚氨酯类压敏粘合剂、氟类压敏粘合剂、苯乙烯-二烯嵌段共聚物类压敏粘合剂，和通过将具有不高于约200℃熔点的热熔融性树脂混入上述压敏粘合剂中制备的蠕变特性改进的压敏粘合剂(例如，参见JP-A-56-61468、JP-A-61-174857、JP-A-63-17981、JP-A-56-13040等)。另外，也可使用放射线固化性压敏粘合剂(或能量射线固化性压敏粘合剂)和热膨胀性压敏粘合剂作为该压敏粘合剂。压敏粘合剂可单独使用或以其两种以上的组合使用。
作为压敏粘合剂，可适当地使用丙烯酸类压敏粘合剂和橡胶类压敏粘合剂，并且特别适合的是丙烯酸类压敏粘合剂。丙烯酸类压敏粘合剂的实例包括含有使用一种或两种以上(甲基)丙烯酸烷基酯作为单体组分的丙烯酸类聚合物(均聚物或共聚物)作为基础聚合物的丙烯酸类压敏粘合剂。
丙烯酸类压敏粘合剂中的(甲基)丙烯酸烷基酯的实例包括，(甲基)丙烯酸烷基酯例如(甲基)丙烯酸甲酯、(甲基)丙烯酸乙酯、(甲基)丙烯酸丙酯、(甲基)丙烯酸异丙酯、(甲基)丙烯酸丁酯、(甲基)丙烯酸异丁酯、(甲基)丙烯酸仲丁酯、(甲基)丙烯酸叔丁酯、(甲基)丙烯酸戊酯、(甲基)丙烯酸己酯、(甲基)丙烯酸庚酯、(甲基)丙烯酸辛酯、(甲基)丙烯酸2-乙基己酯、(甲基)丙烯酸异辛酯、(甲基)丙烯酸壬酯、(甲基)丙烯酸异壬酯、(甲基)丙烯酸癸酯、(甲基)丙烯酸异癸酯、(甲基)丙烯酸十一烷基酯、(甲基)丙烯酸十二烷基酯、(甲基)丙烯酸十三烷基酯、(甲基)丙烯酸十四烷基酯、(甲基)丙烯酸十五烷基酯、(甲基)丙烯酸十六烷基酯、(甲基)丙烯酸十七烷基酯、(甲基)丙烯酸十八烷基酯、(甲基)丙烯酸十九烷基酯、(甲基)丙烯酸二十烷基酯等。作为(甲基)丙烯酸烷基酯，其烷基的碳数为4至18的(甲基)丙烯酸烷基酯是适合的。此外，(甲基)丙烯酸烷基酯的烷基可以是直链或支链的。
此外，为了改善内聚力、耐热性及交联性等的目的，如果需要，所述丙烯酸类聚合物可包含与(甲基)丙烯酸烷基酯可共聚合的其它单体组分(可共聚合单体组分)对应的单元。此类可共聚合单体组分的实例包括含羧基单体如(甲基)丙烯酸(丙烯酸和甲基丙烯酸)、丙烯酸羧乙酯、丙烯酸羧戊酯、衣康酸、马来酸、富马酸、巴豆酸等；含酸酐基团单体如马来酸酐、衣康酸酐等；含羟基单体如(甲基)丙烯酸羟乙酯、(甲基)丙烯酸羟丙酯、(甲基)丙烯酸羟丁酯、(甲基)丙烯酸羟己酯、(甲基)丙烯酸羟辛酯、(甲基)丙烯酸羟癸酯、(甲基)丙烯酸羟月桂酯、(4-羟甲基环己基)甲基甲基丙烯酸酯等；含磺酸基的单体例如苯乙烯磺酸、烯丙基磺酸、2-(甲基)丙烯酰胺-2-甲基丙磺酸、(甲基)丙烯酰胺丙磺酸、(甲基)丙烯酸磺丙酯、(甲基)丙烯酰氧基萘磺酸等；含磷酸基团的单体例如2-羟乙基丙烯酰磷酸酯(2-hydroethylacryloylphosphate)等；(N-取代的)酰胺类单体例如(甲基)丙烯酰胺、N,N-二甲基(甲基)丙烯酰胺、N-丁基(甲基)丙烯酰胺、N-羟甲基(甲基)丙烯酰胺、N-羟甲基丙烷(甲基)丙烯酰胺等；(甲基)丙烯酸氨基烷基酯类单体例如(甲基)丙烯酸氨基乙酯、(甲基)丙烯酸N,N-二甲氨基乙酯、(甲基)丙烯酸叔丁氨基乙酯等；(甲基)丙烯酸烷氧基烷基酯类单体例如(甲基)丙烯酸甲氧基乙酯、(甲基)丙烯酸乙氧基乙酯等；氰基丙烯酸酯单体例如丙烯腈、甲基丙烯腈等；含环氧基丙烯酸类单体如(甲基)丙烯酸缩水甘油酯等；苯乙烯类单体如苯乙烯、α-甲基苯乙烯等；乙烯基酯类单体例如乙酸乙烯酯和丙酸乙烯酯等；烯属单体如异戊二烯、丁二烯、异丁烯等；乙烯基醚类单体例如乙烯基醚等；含氮单体如N-乙烯基吡咯烷酮、甲基乙烯基吡咯烷酮、乙烯基吡啶、乙烯基哌啶酮、乙烯基嘧啶、乙烯基哌嗪、乙烯基吡嗪、乙烯基吡咯、乙烯基咪唑、乙烯基噁唑、乙烯基吗啉、N-乙烯基碳酰胺、N-乙烯基己内酰胺等；马来酰亚胺类单体如N-环己基马来酰亚胺、N-异丙基马来酰亚胺、N-月桂基马来酰亚胺、N-苯基马来酰亚胺等；衣康酰亚胺类单体如N-甲基衣康酰亚胺、N-乙基衣康酰亚胺、N-丁基衣康酰亚胺、N-辛基衣康酰亚胺、N-2-乙基己基衣康酰亚胺、N-环己基衣康酰亚胺、N-月桂基衣康酰亚胺等；琥珀酰亚胺类单体如N-(甲基)丙烯酰氧亚甲基琥珀酰亚胺、N-(甲基)丙烯酰基-6-氧六亚甲基琥珀酰亚胺、N-(甲基)丙烯酰基-8-氧八亚甲基琥珀酰亚胺等；二醇类丙烯酸酯单体如聚乙二醇(甲基)丙烯酸酯、聚丙二醇(甲基)丙烯酸酯、甲氧基乙二醇(甲基)丙烯酸酯(methoxyethylene glycol(meth)acrylate)、甲氧基聚丙二醇(甲基)丙烯酸酯(methoxypolypropylene glycol(meth)acrylate)等；具有杂环、卤原子或硅原子等的丙烯酸酯类单体，如(甲基)丙烯酸四氢糠酯、含氟(甲基)丙烯酸酯(fluoro(meth)acrylate)和含硅酮(甲基)丙烯酸酯(silicone(meth)acrylate)等；多官能单体如己二醇二(甲基)丙烯酸酯、(聚)乙二醇二(甲基)丙烯酸酯、(聚)丙二醇二(甲基)丙烯酸酯、新戊二醇二(甲基)丙烯酸酯、季戊四醇二(甲基)丙烯酸酯、三羟甲基丙烷三(甲基)丙烯酸酯、季戊四醇三(甲基)丙烯酸酯、二季戊四醇六(甲基)丙烯酸酯、丙烯酸环氧酯、聚酯丙烯酸酯、氨基甲酸酯丙烯酸酯、二乙烯基苯、二(甲基)丙烯酸丁酯、二(甲基)丙烯酸己酯等；等等。这些可共聚合单体组分可单独使用或以其两种以上组合使用。
在使用放射线固化性压敏粘合剂(或能量射线固化性压敏粘合剂)作为压敏粘合剂的情况下，放射线固化性压敏粘合剂(组合物)的实例包括由在聚合物侧链、主链或其主链末端中具有自由基反应性碳-碳双键的聚合物作为基础聚合物构成的内部型放射线固化性压敏粘合剂；具有共混于压敏粘合剂中的紫外线固化性单体组分或低聚物组分的放射线固化性压敏粘合剂；等等。另外，在使用热膨胀性压敏粘合剂作为压敏粘合剂的情况下，热膨胀性压敏粘合剂的实例包括含有压敏粘合剂和发泡剂(特别地，热膨胀性微球)的热膨胀性压敏粘合剂；等等。
本发明中，在不损害本发明的效果的范围内，压敏粘合剂层32可包含各种添加剂(例如，增粘剂、着色剂、增稠剂、增量剂、填料、增塑剂、防老剂、抗氧化剂、表面活性剂、交联剂等)。
交联剂可以用于调整用紫外线照射之前的压敏粘合力和调整用紫外线照射之后的压敏粘合力等的目的。通过使用交联剂，可以实现外部交联。交联剂没有特别限定，可以使用已知的交联剂。具体地，交联剂的实例除了异氰酸酯类交联剂、环氧类交联剂、三聚氰胺类交联剂和过氧化物类交联剂之外，还包括脲类交联剂、金属醇盐类交联剂、金属螯合物类交联剂、金属盐类交联剂、碳二亚胺类交联剂、噁唑啉类交联剂、氮丙啶类交联剂和胺类交联剂等，异氰酸酯类交联剂和环氧类交联剂是适合的。交联剂可以单独使用或以其两种以上的组合使用。此外，虽然交联剂的使用量没有特别限定，但是依赖于与要交联的基础聚合物(特别地，丙烯酸类聚合物)的平衡以及进一步依赖于压敏粘合剂的用途适当地确定。通常，交联剂以基于100重量份基础聚合物优选不大于约20重量份、更优选0.1重量份至10重量份的量共混。
异氰酸酯类交联剂的实例包括低级脂肪族多异氰酸酯例如1,2-亚乙基二异氰酸酯、1,4-亚丁基二异氰酸酯和1,6-六亚甲基二异氰酸酯等；脂环族多异氰酸酯例如亚环戊基二异氰酸酯、亚环己基二异氰酸酯、异佛尔酮二异氰酸酯、氢化甲苯二异氰酸酯和氢化苯二甲撑二异氰酸酯等；和芳香族多异氰酸酯例如2,4-甲苯二异氰酸酯、2,6-甲苯二异氰酸酯、4,4'-二苯甲烷二异氰酸酯和苯二甲撑二异氰酸酯等；等等。另外，也使用三羟甲基丙烷/甲苯二异氰酸酯三聚体加合物[商品名：“COLONATEL”，由Nippon Polyurethane Industry Co.,Ltd.制造]、三羟甲基丙烷/六亚甲基二异氰酸酯三聚体加合物[商品名：“COLONATEHL”，由Nippon Polyurethane Industry Co.,Ltd.制造]等。此外，环氧类交联剂的实例包括N,N,N',N'-四缩水甘油基-间苯二甲胺、二缩水甘油基苯胺、1,3-双(N,N-缩水甘油基氨甲基)环己烷、1,6-己二醇二缩水甘油醚、新戊二醇二缩水甘油醚、乙二醇二缩水甘油醚、丙二醇二缩水甘油醚、聚乙二醇二缩水甘油醚、聚丙二醇二缩水甘油醚、山梨糖醇多缩水甘油醚、甘油多缩水甘油醚、季戊四醇多缩水甘油醚、聚甘油多缩水甘油醚、脱水山梨糖醇多缩水甘油醚、三羟甲基丙烷多缩水甘油醚、己二酸二缩水甘油酯、邻苯二甲酸二缩水甘油酯、三缩水甘油基-三(2-羟乙基)异氰脲酸酯、间苯二酚二缩水甘油醚和双酚-S-二缩水甘油醚；以及还有在其分子中具有两个以上的环氧基团的环氧类树脂；等等。
此外，本发明中，代替使用交联剂或与交联剂一起使用，也可以在用电子束或紫外线照射时进行交联处理。
压敏粘合剂层32例如可通过利用包括混合压敏粘合剂和任选的溶剂及其它添加剂，然后将该混合物成形为片状层的通常方法来形成。具体地，压敏粘合剂层32例如可通过以下方法形成：将包含压敏粘合剂和任选的溶剂及其它添加剂的混合物涂布至基材31上的方法；涂布上述混合物至适当的隔离膜(剥离纸等)上以形成压敏粘合剂层32，然后将其转移(转换)至基材31上的方法；等等。
压敏粘合剂层32的厚度没有特别限定，例如，其可以为约5μm至300μm(优选5μm至200μm，更优选5μm至100μm，再更优选5μm至80μm，又更优选15μm至50μm，特别优选7μm至50μm)。当压敏粘合剂层32的厚度落入上述范围内时，则能够显示适当的压敏粘合力。此外，压敏粘合剂层32可为单层结构或多层结构。
切割带3的压敏粘合剂层32对倒装芯片型半导体背面用膜2的粘合力(23℃，剥离角：180度，剥离速率：300mm/min)优选在0.02N/20mm至10N/20mm的范围内，更优选在0.05N/20mm至5N/20mm的范围内。通过调整粘合力至0.02N/20mm以上，在切割半导体晶片时，可以防止芯片飞散的产生。另一方面，通过调整粘合力至不大于10N/20mm，在拾取半导体元件时，可以防止目标半导体元件的剥离变得困难或压敏粘合剂残留的事情的产生。
此外，本发明中，可使半导体背面用膜2或半导体背面用切割带集成膜1具有抗静电能力。据此，能够防止电路由于在其粘合时和剥离等时静电能的产生或由于半导体晶片等通过静电能的带电导致的短路。赋予抗静电能力可通过适当的方式如以下方法进行：添加抗静电剂或导电性物质至基材31、压敏粘合剂层32或半导体背面用膜2的方法，在基材31上设置由电荷转移配合物(complex)或金属膜等组成的导电层的方法等。作为这些体系，优选难以产生具有改变半导体晶片品质风险的杂质离子的体系。为了赋予导电性或改进导热性等的目的要共混的导电性物质(导电性填料)的实例包括银、铝、金、铜、镍或导电性合金等的球形、针形或薄片形金属粉末；金属氧化物如氧化铝等；无定形炭黑；和石墨；等等。然而，从不具有漏电性的观点，半导体背面用膜2优选是非导电性的。
另外，半导体背面用膜2或半导体背面用切割带集成膜1可以以卷绕成卷形物(roll)的形式形成或可以以将片材(膜)层压的状态形成。例如，在膜具有卷绕成卷形物的形式的情况下，根据需要，通过用隔离膜保护将半导体背面用膜2或半导体背面用切割带集成膜1卷绕成卷形物，由此可将该膜制作为处于卷绕成卷形物状态或形式的半导体背面用膜2或半导体背面用切割带集成膜1。此外，处于卷绕成卷形物状态或形式的半导体背面用切割带集成膜1可由基材31、在基材31的一个表面上形成的压敏粘合剂层32、在压敏粘合剂层32上形成的半导体背面用膜，和在基材31的另一表面上形成的可剥离处理层(后表面处理层)构成。
此外，半导体背面用切割带集成膜1的厚度(半导体背面用膜的厚度以及由基材31和压敏粘合剂层32组成的切割带的厚度的总厚度)可在例如8μm至1,500μm的范围内选择，该厚度优选20μm至850μm(更优选31μm至500μm，和特别优选47μm至330μm)。
以该方式，在半导体背面用切割带集成膜1中，通过控制半导体背面用膜2的厚度与切割带3的压敏粘合剂层32的厚度的比或半导体背面用膜2的厚度与切割带3的厚度(基材31和压敏粘合剂层32的总厚度)的比，能够改进切割步骤时的切割性和拾取步骤时的拾取性等，并且从半导体晶片的切割步骤至半导体芯片的倒装芯片接合步骤均能够有效利用半导体背面用切割带集成膜1。
(半导体背面用切割带集成膜的制造方法)
在参照半导体背面用切割带集成膜1作为实例的同时描述根据本实施方案的半导体背面用切割带集成膜的制造方法。首先，基材31可通过常规已知的成膜方法制作。目标成膜方法的实例包括压延成膜法、在有机溶剂中的流延法(casting method)、在密闭体系中的膨胀挤出法、T-模挤出法、共挤出法和干式层压法等。
接着，将压敏粘合剂组合物涂布至基材31上，然后干燥(任选地，在加热下进一步交联)以形成压敏粘合剂层32。施涂方法(coating system)的实例包括辊涂、丝网涂布(screen coating)和凹版涂布(gravure coating)等。此外，压敏粘合剂组合物可直接涂布至基材31上，以在基材31上形成压敏粘合剂层32；或可将压敏粘合剂组合物涂布至表面已进行剥离处理等的剥离纸上以形成压敏粘合剂层32，接着将目标压敏粘合剂层32转移至基材31上，从而在基材31上形成压敏粘合剂层32。以该方式，将压敏粘合剂层32形成于基材31上，从而制作切割带3。
另一方面，将用于形成半导体背面用膜2的形成材料涂布至剥离纸上以在干燥后具有规定的厚度，并在规定条件下进一步干燥(在需要热固化的情况等下，根据需要进行加热处理以干燥)，由此形成涂层。将该涂层转移至压敏粘合剂层32上，由此在压敏粘合剂层32上形成半导体背面用膜2。此外，半导体背面用膜2也能够通过以下步骤在压敏粘合剂层32上形成：在压敏粘合剂层32上直接涂布用于形成半导体背面用膜2的形成材料，接着在规定条件下干燥(在需要热固化的情况等下，根据需要，进行加热处理以干燥)。根据上述，能够获得根据本发明的半导体背面用切割带集成膜1。此外，在半导体背面用膜2形成时进行热固化的情况下，尽管重要的是进行热固化至该膜处于部分固化状态的程度，但优选不进行热固化。
此外，在半导体背面用膜2不与切割带3集成而作为单体(single body)的情况下，其可以与上述半导体背面用膜2的制作方法相同的方法制作。具体地，半导体背面用膜2可以通过在剥离纸上涂布半导体背面用膜2形成用形成材料以在干燥后具有规定的厚度并将其进一步在规定的条件下干燥(在需要热固化的情况等下，根据需要进行加热处理以干燥)，从而形成涂层来制作。
根据本发明的半导体背面用膜2或半导体背面用切割带集成膜1能够在包括倒装芯片连接步骤的半导体器件制造时适当使用。即，在制造倒装芯片安装的半导体器件时使用根据本发明的半导体背面用膜2或半导体背面用切割带集成膜1，因此以将半导体背面用膜2或半导体背面用切割带集成膜1粘贴至半导体芯片背面的状态或形式制造倒装芯片安装的半导体器件。结果，可将根据本发明的半导体背面用膜2或半导体背面用切割带集成膜1用于倒装芯片安装的半导体器件(处于通过倒装芯片接合法将半导体芯片固定于被粘物如基板等的状态或形式的半导体器件)。
(半导体晶片)
半导体晶片没有特别限制，只要其为已知或通常的半导体晶片即可，可在由各种原料制成的半导体晶片中适当地选择和使用。在本发明中，作为半导体晶片，可适当地使用硅晶片。
(半导体器件的制造方法)
下文中参考图2(a)-2(d)描述根据本实施方案的半导体器件的制造方法。图2(a)-2(d)各自为示出在使用半导体背面用切割带集成膜1的情况下制造半导体器件的方法的截面示意图。此外，在半导体背面用膜2不与切割带集成而作为单体的情况下，半导体器件可以通过与在其中使用在图2(a)至2(d)示出的半导体背面用切割带集成膜1的情况下的半导体器件的制造方法一致的方法来制造。在该情况下，在将切割带3预先粘贴至半导体背面用膜2的一个表面上后，可以将半导体背面用膜2粘贴至半导体晶片，或者在将半导体背面用膜2粘贴至半导体晶片之后，可以将切割带粘贴至半导体背面用膜上。
根据如上所述半导体器件的制造方法，半导体器件可使用半导体背面用切割带集成膜1制造。具体地，该方法至少包括以下步骤：将半导体晶片4粘贴至半导体背面用切割带集成膜1上的步骤；切割半导体晶片4的步骤；拾取通过切割获得的半导体元件5的步骤；和将半导体元件5倒装芯片连接至被粘物6的步骤。
[安装步骤]
首先，如图2(a)所示，将在半导体背面用切割带集成膜1的半导体背面用膜2上任意设置的隔离膜适当剥离，并将半导体晶片4粘贴至目标半导体背面用膜2上，接着通过粘合和保持将其固定(安装步骤)。此时，半导体背面用膜2处于未固化状态(包括半固化状态)。此外，将半导体背面用切割带集成膜1粘贴至半导体晶片4的背面。此处所指的半导体晶片4的背面是指与电路面相对侧上的面(也称为非电路面、非电极形成面等)。尽管粘贴方法没有特别限制，但优选通过压接的方法。压接通常在用加压装置如加压辊等加压的同时进行。
[切割步骤]
接着，如图2(b)所示，切割半导体晶片4。据此，将半导体晶片4切断成规定尺寸并个体化(形成为小片)，以制造半导体芯片5。例如，所述切割以常规方式从半导体晶片4的电路面侧进行。此外，本步骤中，例如，可采取形成到达半导体背面用切割带集成膜1的切口(slit)的称作完全切断的切断方法等。用于本步骤的切割设备没有特别限定，可使用常规已知的设备。此外，由于半导体晶片4通过具有半导体背面用膜的半导体背面用切割带集成膜1以优良的密着性粘合并固定，因此不仅可抑制芯片裂纹和芯片飞散，以及还可抑制半导体晶片4损坏。此外，当半导体背面用膜2由包含环氧树脂的树脂组合物形成时，即使该膜通过切割切断，也可抑制或防止在其切断面处产生粘合剂从半导体背面用膜的粘合剂层挤出。结果，可抑制或防止切断面彼此的再粘贴(粘连(blocking))，从而可更有利地进行以下要描述的拾取。
此外，在半导体背面用切割带集成膜1扩展(expand)的情况下，扩展可使用常规已知的扩展设备进行。所述扩展设备具有能够推动半导体背面用切割带集成膜1向下通过切割环的环形外环；和直径小于外环并支撑半导体背面用切割带集成膜的内环。由于该扩展步骤，可以防止相邻的半导体芯片在以下要描述的拾取步骤中彼此损坏。
[拾取步骤]
为了收集粘合并固定至半导体背面用切割带集成膜1的半导体芯片5，如图2(c)所示进行半导体芯片5的拾取，由此将半导体芯片5与半导体背面用膜2一起从切割带3剥离。拾取方法没有特别限定，可采用常规已知的各种方法。例如，可示例为用针状物从半导体背面用切割带集成膜1的基材31侧向上推动单个半导体芯片5，并用拾取设备拾取推起的半导体芯片5的方法；等等。此外，拾取的半导体芯片5的背面通过半导体背面用膜2保护。
[倒装芯片连接步骤]
如图2(d)所示，拾取的半导体芯片5通过倒装芯片接合法(倒装芯片安装法)固定于被粘物如基板等。具体地，以半导体芯片5的电路面(也可称为正面、电路图案形成面或电极形成面等)与被粘物6相对的形式，根据常规方式将半导体芯片5固定至被粘物6。例如，通过在彼此相互接触时使在半导体芯片5的电路面侧形成的凸块51压向粘贴至被粘物6的连接垫的连结用导电性材料(焊料等)61的同时熔融该导电性材料，确保半导体芯片5和被粘物6之间的电连接，由此能够将半导体芯片5固定于被粘物6上(倒装芯片接合步骤)。此时，在半导体芯片5和被粘物6之间形成间隙，并且其间隙距离通常为约30μm至300μm。此外，在将半导体芯片5倒装芯片接合至被粘物6之后，重要的是将半导体芯片5和被粘物6的相对面以及其间的间隙洗涤，并在目标间隙中填充包封材料(包封树脂等)，由此完成包封。
作为被粘物6，可使用各种基板如引线框和电路板(布线电路板等)等。尽管此类基板的材料没有特别限定，其实例包括陶瓷基板和塑料基板。塑料基板的实例包括环氧基板、双马来酰亚胺三嗪基板和聚酰亚胺基板等。
在倒装芯片接合步骤(倒装芯片连接步骤)中，凸块或导电性材料的材料没有特别限定。其实例包括焊料(合金)如锡-铅系金属材料、锡-银系金属材料、锡-银-铜系金属材料、锡-锌系金属材料和锡-锌-铋系金属材料等；以及金系金属材料；和铜系金属材料；等等。
此外，在倒装芯片接合步骤中，将导电性材料熔融以将半导体芯片5的电路面侧的凸块和在被粘物6表面上的导电性材料彼此连接。该导电性材料熔融时的温度通常为约260℃(例如，250℃至300℃)。通过用环氧树脂等形成半导体背面用膜，可使根据本发明的半导体背面用切割带集成膜具有能够承受在该倒装芯片接合步骤中的高温的耐热性。
在本步骤(倒装芯片接合步骤后)中，优选洗涤半导体芯片5和被粘物6之间的相对面(电极形成面)以及其间的间隙。用于目标洗涤的洗涤液没有特别限定，其实例包括有机洗涤液和水性洗涤液。在根据本发明的半导体背面用切割带集成膜中的半导体背面用膜具有对洗涤液的耐溶剂性，并且在这些洗涤液中基本不具有溶解性。因此，如上所述，可采用各种洗涤液作为该洗涤液，并可通过常规方法而无需特别的洗涤液实现该洗涤。
接着，进行包封步骤以包封倒装芯片接合的半导体芯片5和被粘物6之间的间隙。包封步骤使用包封树脂进行。此时，尽管包封条件不特别限制，但包封树脂的热固化通常在175℃下加热60秒至90秒时而进行。然而，不应认为本发明限于此，例如，固化可在165至185℃下进行几分钟。在该步骤的热处理中，不仅进行包封树脂的热固化，而且同时进行半导体背面用膜2的热固化。据此，可以增加半导体背面用膜2的机械强度。这里，随着热固化的进行，包封树脂在该步骤中由于热处理引起固化收缩。然而，即使由于包封树脂的固化收缩而将应力施加至半导体芯片5，由于半导体背面用膜的拉伸贮能弹性模量为10GPa以上，因此，该膜能够抵抗该应力，以致倒装芯片接合的半导体芯片能够以半导体元件基本上不产生翘曲或根本不产生翘曲的状态获得。另外，根据目标步骤，半导体背面用膜2能够完全或基本完全热固化并且能够以优良密着性粘贴至半导体元件的背面。另外，即使当根据本发明的半导体背面用膜2处于未固化状态时，该膜也可在包封步骤时与包封材料一起热固化，因此不需要新添加半导体背面用膜2的热固化步骤。
包封树脂没有特别限定，只要其为具有绝缘性的树脂(绝缘树脂)即可。尽管包封树脂可在已知包封材料如包封树脂等中适当选择和使用，但其更优选具有弹性的绝缘树脂。包封树脂的实例包括含环氧树脂的树脂组合物等。环氧树脂的实例包括以上示例的环氧树脂等。此外，由包含环氧树脂的树脂组合物组成的包封树脂除了环氧树脂之外还可包含除了环氧树脂之外的热固性树脂(酚醛树脂等)或热塑性树脂作为树脂组分。此外，也可利用酚醛树脂作为环氧树脂的固化剂，此类酚醛树脂的实例包括以上示例的酚醛树脂等。
根据使用半导体背面用切割带集成膜1或半导体背面用膜2制造的半导体器件(倒装芯片安装的半导体器件)，将半导体背面用膜粘贴至半导体芯片背面，因此，可以以优良的可见性实施各种标识。特别地，即使标识方法是激光标识法，标识也能够以优良的对比度实施，并可以以良好可见性观察通过激光标识实施的各种信息(文字信息和图形信息等)。此外，在进行激光标识时，可利用已知激光标识设备。此外，作为激光器，可以利用各种激光器如气体激光器、固态激光器和液体激光器等。具体地，气体激光器没有特别限定，可利用已知的气体激光器。这些中，二氧化碳激光器(CO2激光器)和准分子激光器(ArF激光器、KrF激光器、XeCl激光器、XeF激光器等)是合适的。另外，固态激光器没有特别限定，可利用已知的固态激光器。这些中，YAG激光器(Nd:YAG激光器等)和YVO4激光器是合适的。
由于使用根据本发明的半导体背面用切割带集成膜或半导体背面用膜制造的半导体器件为通过倒装芯片安装法安装的半导体器件，该器件与通过模片接合安装法安装的半导体器件相比具有薄型化和小型化的形状。因而，可适当采用该半导体器件作为各种电子器件或电子部件或者其材料或构件。具体地，利用根据本发明的倒装芯片安装的半导体器件的电子器件的实例包括所谓的“移动电话”和“PHS”，小型计算机[例如，所谓的“PDA”(个人手持终端)，所谓的“笔记本尺寸的个人计算机”，所谓的“Net Book(商标)”和所谓的“可穿戴计算机”等]，具有“移动电话”和彼此集成的计算机的小型电子器件，所谓的“DigitalCamera(商标)”，所谓的“数码摄像机”，小型电视机，小尺寸游戏机，小型数字音频播放机，所谓的“电子记事本”，所谓的“电子词典”，用于所谓的“电子书”的电子器件终端，移动电子器件(可携带电子器件)如小型数字型手表等，等等。当然，也可提及除了移动器件之外的电子器件(固定型电子器件等)(例如所谓的“桌面个人计算机”、薄型电视机、用于记录和复制的电子器件(硬盘录像机(hard disk recorders)、DVD播放机等)、投影仪和微型机等)。此外，电子部件或者电子器件或电子部件的材料或构件不特别限制，其实例包括用于所谓“CPU”的部件和用于各种记忆器件(所谓的“存储器”、硬盘等)的构件。
实施例
以下将通过参考下述实施例详细地描述本发明。然而，不应认为本发明限于以下实施例，除非偏离其主旨。此外，除非另外说明，所有在各实施例中的份基于重量标准。
(实施例1)
<倒装芯片型半导体背面用膜的制作>
基于100份主要由丙烯酸乙酯和甲基丙烯酸甲酯构成的丙烯酸酯类聚合物(商品名："PARACRON W-197CM"，由NegamiChemical Industrial Co.,Ltd.制造)，将900份环氧树脂(商品名："EPIKOTE 1004"，由JER Co.,Ltd.制造)、6,177份球形二氧化硅(商品名："SO-25R"，由Admatechs Company Limited制造)、4份染料(商品名："Oil Black BS"，由Orient Chemical IndustriesCo.,Ltd.制造)和90份固化促进催化剂(商品名："2PHZ-PW"，由Shikoku Chemicals Corporation制造)溶解于甲乙酮中，从而制备固成分浓度为23.6重量%的树脂组合物溶液。
将该树脂组合物溶液施涂至作为剥离衬垫(隔离膜)的已进行硅酮剥离处理的50μm厚的由聚对苯二甲酸乙二酯膜组成的剥离处理膜上，然后在130℃下干燥2分钟，从而制备具有厚度(平均厚度)80μm的倒装芯片型半导体背面用膜A。
<半导体背面用切割带集成膜的制作>
将前述倒装芯片型半导体背面用膜A使用手动辊粘贴至切割带(商品名："V-8-T"，由Nitto Denko Corporation制造；基材平均厚度：65μm；压敏粘合剂层的平均厚度：10μm)的压敏粘合剂层上，由此制作半导体背面用切割带集成膜。
(实施例2)
<倒装芯片型半导体背面用膜的制作>
基于100份主要由丙烯酸乙酯和甲基丙烯酸甲酯构成的丙烯酸酯类聚合物(商品名："PARACRON W-197CM"，由NegamiChemical Industrial Co.,Ltd.制造)，将900份环氧树脂(商品名："EPIKOTE 1004"，由JER Co.,Ltd.制造)、4,360份球形二氧化硅(商品名："SO-25R"，由Admatechs Company Limited制造)、4份染料(商品名："OIL GREEN 502"，由Orient ChemicalIndustries Co.,Ltd.制造)和90份固化促进催化剂(商品名："2PHZ-PW"，由Shikoku Chemicals Corporation制造)溶解于甲乙酮中，从而制备固成分浓度为23.6重量%的树脂组合物溶液。
将该树脂组合物溶液施涂至作为剥离衬垫(隔离膜)的已进行硅酮剥离处理的50μm厚的由聚对苯二甲酸乙二酯膜组成的剥离处理膜上，然后在130℃下干燥2分钟，从而制备具有厚度(平均厚度)80μm的倒装芯片型半导体背面用膜B。
<半导体背面用切割带集成膜的制作>
将前述倒装芯片型半导体背面用膜B使用手动辊粘贴至切割带(商品名："V-8-T"，由Nitto Denko Corporation制造；基材平均厚度：65μm；压敏粘合剂层的平均厚度：10μm)的压敏粘合剂层上，由此制作半导体背面用切割带集成膜。
(比较例1)
<倒装芯片型半导体背面用膜的制作>
基于100份主要由丙烯酸乙酯和甲基丙烯酸甲酯构成的丙烯酸酯类聚合物(商品名："PARACRON W-197CM"，由NegamiChemical Industrial Co.,Ltd.制造)，将75份环氧树脂(商品名："EPIKOTE 1004"，由JER Co.,Ltd.制造)、75份酚醛树脂(商品名："MIREX XLC-4L"，由Mitsui Chemicals,Inc.制造)、1,000份球形二氧化硅(商品名：“SO-25R”，由Admatechs Company Limited制造)和4份染料(商品名：“Oil Black BS”，由Orient ChemicalIndustries Co.,Ltd.制造)溶解于甲乙酮中，从而制备固成分浓度为23.6重量%的树脂组合物溶液。
将该树脂组合物溶液施涂至作为剥离衬垫(隔离膜)的已进行硅酮剥离处理的50μm厚的由聚对苯二甲酸乙二酯膜组成的剥离处理膜上，然后在130℃下干燥2分钟，从而制备具有厚度(平均厚度)80μm的倒装芯片型半导体背面用膜C。
<半导体背面用切割带集成膜的制作>
将前述倒装芯片型半导体背面用膜C使用手动辊粘贴至切割带(商品名："V-8-T"，由Nitto Denko Corporation制造；基材平均厚度：65μm；压敏粘合剂层的平均厚度：10μm)的压敏粘合剂层上，由此制作半导体背面用切割带集成膜。
(拉伸贮能弹性模量)
将在各个实施例和比较例中制作的各倒装芯片型半导体背面用膜通过在165℃条件下热处理2小时来热固化。接着，通过使用切割刀从各热固化后的倒装芯片型半导体背面用膜中切出长度为22.5mm、宽度为10mm和厚度为0.2mm的带状样品。此外，将利用由Rheometrics Co.,Ltd.制造的动态粘弹性测量设备“Solid Analyzer RS A2”在预定温度(23℃)下在氮气气氛中在频率为1Hz和升温速率为10℃/分钟的条件下测量的值指定为拉伸贮能弹性模量E’。
(半导体封装体的翘曲量)
半导体芯片翘曲的产生与否通过测量半导体芯片的翘曲量来评价。
即，首先，在将隔离膜从半导体背面用切割带集成膜剥离之后，在70℃下将半导体晶片(直径：8英寸，厚度：200μm；硅镜面晶片)通过辊压接合而粘贴在半导体背面用膜上。此外，进行半导体晶片的切割。以完全切断来进行切割从而具有10mm见方的芯片尺寸。此外，粘贴条件和切割条件如下。
[粘贴条件]
粘贴设备：商品名：“MA-3000III”，由Nitto Seiki Co.,Ltd.制造
粘贴速度：10mm/min
粘贴压力：0.15MPa
粘贴时的阶段温度：70℃
[切割条件]
切割设备：商品名：“DFD-6361”，由DISCO Corporation制造
切割环：“2-8-1”(由DISCO Corporation制造)
切割速度：30mm/sec
切割刀：
Zl：“203O-SE 27HCDD”，由DISCO Corporation制造
Z2：“203O-SE 27HCBB”，由DISCO Corporation制造
切割刀旋转数：
Zl：40,000r/min
Z2：45,000r/min
切割方式：阶梯切割(step cutting)
晶片芯片尺寸：10.0mm见方
接下来，通过用针状物从半导体背面用切割带集成膜的切割带侧向上推动，将通过切割获得的半导体芯片与倒装芯片型半导体背面用膜一起从压敏粘合剂层拾取。拾取条件如下。
[拾取条件]
拾取设备：商品名：“SPA-300”，由Shinkawa Co.,Ltd.制造
拾取针状物的数量：9个针状物
针状物的向上推动速度：20mm/s
针状物的向上推动距离：500μm
拾取时间：1秒
切割带扩展量：3mm
接着，将半导体芯片倒装芯片接合至BT基板[BT RESIN(双马来酰亚胺三嗪类树脂)，由Mitsubishi Gas Chemical Company,Inc.制造]上。此时，使半导体芯片的电路面与BT基板相对，由此使半导体芯片电路面上形成的凸块与粘合至BT基板的连接垫的连结用导电性材料(焊料)相接触，并且温度在加压的同时升高至260℃，从而使导电性材料熔融，接着冷却至室温。另外，将作为包封树脂的底充胶材料注入半导体芯片和BT基板之间的间隙。此时，底充胶(包封材料)的厚度为20μm。接着，将半导体封装体在165℃的条件下加热2小时，然后测量其翘曲量。
关于翘曲量的测量，首先，将半导体封装体放置在平板上以致BT基板朝下，并且测量BT基板从平板上浮起的高度即翘曲量(μm)。通过使用接触型表面粗糙度测试仪(DEKTAK8，由Veeco Instruments Inc.制造)在1.5mm/s的测量速度和1g的负荷的条件下进行测量。作为测量的结果，将当翘曲量不大于100μm的情况评价为"○"，和将当翘曲量超过100μm的情况评价为"×"。结果示于下表1中。
表1
Figure BDA00002615691300571
(结果)
正如从表1中注意到，证实：如在实施例1和2中所示，在热固化后的23℃下的拉伸贮能弹性模量为10GPa以上的半导体背面用膜中，所有半导体封装体的翘曲量均能够被抑制至不大于100μm。另一方面，如在比较例1中所示，在上述拉伸贮能弹性模量为8GPa的半导体背面用膜中，半导体封装体的翘曲量不能降低至不大于100μm。
(实施例3)
<倒装芯片型半导体背面用膜的制作>
基于100份主要由丙烯酸乙酯和甲基丙烯酸甲酯构成的丙烯酸酯类聚合物(商品名：SG-708MT，由Nagase ChemiteXCorporation制造，热塑性树脂组分，玻璃化转变温度：28℃)，将900份环氧树脂(商品名："EPIKOTE 1004"，由JER Co.,Ltd.制造)、6,177份球形二氧化硅(商品名：“SO-25R”，由AdmatechsCompany Limited制造)、4份染料(商品名：“OIL BLACK BS”，由Orient Chemical Industries Co.,Ltd.制造)和90份热固化促进催化剂(商品名："2PHZ-PW"，由Shikoku Chemicals Corporation制造)溶解于甲乙酮中，从而制备固成分浓度为23.6重量%的树脂组合物溶液。
将该树脂组合物溶液施涂至作为剥离衬垫(隔离膜)的已进行硅酮剥离处理的50μm厚的由聚对苯二甲酸乙二酯膜组成的剥离处理膜上，然后在130℃下干燥2分钟，从而制备具有厚度(平均厚度)30μm的倒装芯片型半导体背面用膜D。
<半导体背面用切割带集成膜的制作>
将前述倒装芯片型半导体背面用膜D使用手动辊粘贴至切割带(商品名："V-8-T"，由Nitto Denko Corporation制造；基材平均厚度：65μm；压敏粘合剂层的平均厚度：10μm)的压敏粘合剂层上，由此制作半导体背面用切割带集成膜。
(实施例4)
<倒装芯片型半导体背面用膜的制作>
基于100份主要由丙烯酸乙酯和甲基丙烯酸甲酯构成的丙烯酸酯类聚合物(商品名：SG-P26TEA，由Nagase ChemiteXCorporation制造，热塑性树脂组分，玻璃化转变温度：38℃)，将900份环氧树脂(商品名："EPIKOTE 1004"，由JER Co.,Ltd.制造)、6,177份球形二氧化硅(商品名："SO-25R"，由AdmatechsCompany Limited制造)、4份染料(商品名："OIL GREEN 502"，由Orient Chemical Industries Co.,Ltd.制造)和90份热固化促进催化剂(商品名："2PHZ-PW"，由Shikoku Chemicals Corporation制造)溶解于甲乙酮中，从而制备固成分浓度为23.6重量%的树脂组合物溶液。
将该树脂组合物溶液施涂至作为剥离衬垫(隔离膜)的已进行硅酮剥离处理的50μm厚的由聚对苯二甲酸乙二酯膜组成的剥离处理膜上，然后在130℃下干燥2分钟，从而制备具有厚度(平均厚度)30μm的倒装芯片型半导体背面用膜E。
<半导体背面用切割带集成膜的制作>
将前述倒装芯片型半导体背面用膜E使用手动辊粘贴至切割带(商品名："V-8-T"，由Nitto Denko Corporation制造；基材平均厚度：65μm；压敏粘合剂层的平均厚度：10μm)的压敏粘合剂层上，由此制作半导体背面用切割带集成膜。
(比较例2)
<倒装芯片型半导体背面用膜的制作>
基于100份主要由丙烯酸乙酯和甲基丙烯酸甲酯构成的丙烯酸酯类聚合物(商品名：SG-80H，由Nagase ChemiteXCorporation制造，热塑性树脂组分，玻璃化转变温度：11℃)，将900份环氧树脂(商品名："EPIKOTE 1004"，由JER Co.,Ltd.制造)、6,177份球形二氧化硅(商品名：“SO-25R”，由AdmatechsCompany Limited制造)和4份染料(商品名：“OIL BLACK BS”，由Orient Chemical Industries Co.,Ltd.制造)溶解于甲乙酮中，从而制备固成分浓度为23.6重量%的树脂组合物溶液。
将该树脂组合物溶液施涂至作为剥离衬垫(隔离膜)的已进行硅酮剥离处理的50μm厚的由聚对苯二甲酸乙二酯膜组成的剥离处理膜上，然后在130℃下干燥2分钟，从而制备具有厚度(平均厚度)30μm的倒装芯片型半导体背面用膜F。
<半导体背面用切割带集成膜的制作>
将前述倒装芯片型半导体背面用膜F使用手动辊粘贴至切割带(商品名："V-8-T"，由Nitto Denko Corporation制造；基材平均厚度：65μm；压敏粘合剂层的平均厚度：10μm)的压敏粘合剂层上，由此制作半导体背面用切割带集成膜。
(拉伸贮能弹性模量)
将在各个实施例和比较例中制作的各倒装芯片型半导体背面用膜通过在165℃条件下热处理2小时来热固化。接着，通过使用切割刀从各热固化后的倒装芯片型半导体背面用膜中切出长度为22.5mm、宽度为10mm和厚度为0.2mm的带状样品。此外，将利用由Rheometrics Co.,Ltd.制造的动态粘弹性测量设备“Solid Analyzer RS A2”在预定温度(23℃)下在氮气气氛中在频率为1Hz和升温速率为10℃/分钟的条件下测量的值指定为拉伸贮能弹性模量E’。
(半导体封装体的翘曲量)
半导体芯片翘曲的产生与否通过测量半导体芯片的翘曲量来评价。
即，首先，在将隔离膜从半导体背面用切割带集成膜剥离之后，在70℃下将半导体晶片(直径：8英寸，厚度：200μm；硅镜面晶片)通过辊压接合而粘贴在半导体背面用膜上。此外，进行半导体晶片的切割。以完全切断来进行切割从而具有10mm见方的芯片尺寸。此外，粘贴条件和切割条件如下。
[粘贴条件]
粘贴设备：商品名：“MA-3000III”，由Nitto Seiki Co.,Ltd.制造
粘贴速度：10mm/min
粘贴压力：0.15MPa
粘贴时的阶段温度：70℃
[切割条件]
切割设备：商品名：“DFD-6361”，由DISCO Corporation制造
切割环：“2-8-1”(由DISCO Corporation制造)
切割速度：30mm/sec
切割刀：
Zl：“203O-SE 27HCDD”，由DISCO Corporation制造
Z2：“203O-SE 27HCBB”，由DISCO Corporation制造
切割刀旋转数：
Zl：40,000r/min
Z2：45,000r/min
切割方式：阶梯切割
晶片芯片尺寸：10.0mm见方
接下来，通过用针状物从半导体背面用切割带集成膜的切割带侧向上推动，将通过切割获得的半导体芯片与倒装芯片型半导体背面用膜一起从压敏粘合剂层拾取。拾取条件如下。
[拾取条件]
拾取设备：商品名：“SPA-300”，由Shinkawa Co.,Ltd.制造
拾取针状物的数量：9个针状物
针状物的向上推动速度：20mm/s
针状物的向上推动距离：500μm
拾取时间：1秒
切割带扩展量：3mm
接着，将半导体芯片倒装芯片接合至BT基板[BT RESIN(双马来酰亚胺三嗪类树脂)，由Mitsubishi Gas Chemical Company,Inc.制造]上。此时，使半导体芯片的电路面与BT基板相对，由此使半导体芯片电路面上形成的凸块与粘合至BT基板的连接垫的连结用导电性材料(焊料)相接触，并且温度在加压的同时升高至260℃，从而使导电性材料熔融，接着冷却至室温。另外，将作为包封树脂的底充胶材料注入半导体芯片和BT基板之间的间隙。此时，底充胶(包封材料)的厚度为20μm。接着，将半导体封装体在165℃的条件下加热2小时，然后测量其翘曲量。
关于翘曲量的测量，首先，将半导体封装体放置在平板上以致BT基板朝下，并且测量BT基板从平板上浮起的高度即翘曲量(μm)。通过使用接触型表面粗糙度测试仪(DEKTAK8，由Veeco Instruments Inc.制造)在1.5mm/s的测量速度和1g的负荷的条件下进行测量。作为测量的结果，将当翘曲量不大于100μm的情况评价为"○"，和将当翘曲量超过100μm的情况评价为"×"。结果示于下表2中。
表2
(结果)
正如从表2中注意到，证实：如在实施例3和4中所示，在包含具有25℃以上的玻璃化转变温度的热塑性树脂组分作为构成组分的半导体背面用膜中，所有半导体封装体的翘曲量均能够被抑制至不大于100μm。另一方面，如在比较例2中所示，在包含具有低于25℃的前述玻璃化转变温度的热塑性树脂作为构成组分的半导体背面用膜中，半导体封装体的翘曲量不能降低至不大于100μm。
(实施例5)
<倒装芯片型半导体背面用膜的制作>
基于100份苯氧基树脂(商品名："EPIKOTE 4250"，由JERCo.,Ltd.制造)，将100份环氧树脂(商品名："EPIKOTE 834"，由JER Co.,Ltd.制造)、840份球形二氧化硅(商品名："SO-25R"，由Admatechs Company Limited制造)、4份染料(商品名："OILBLACK BS"，由Orient Chemical Industries Co.,Ltd.制造)和10份热固化促进催化剂(商品名："2PHZ-PW"，由ShikokuChemicals Corporation制造)溶解于甲乙酮中，从而制备固成分浓度为23.6重量%的树脂组合物溶液。
将该树脂组合物溶液施涂至作为剥离衬垫(隔离膜)的已进行硅酮剥离处理的50μm厚的由聚对苯二甲酸乙二酯膜组成的剥离处理膜上，然后在130℃下干燥2分钟，从而制备具有厚度(平均厚度)80μm的倒装芯片型半导体背面用膜G。
<半导体背面用切割带集成膜的制作>
将前述倒装芯片型半导体背面用膜G使用手动辊粘贴至切割带(商品名："V-8-T"，由Nitto Denko Corporation制造；基材平均厚度：65μm；压敏粘合剂层的平均厚度：10μm)的压敏粘合剂层上，由此制作半导体背面用切割带集成膜。
(实施例6)
<倒装芯片型半导体背面用膜的制作>
基于100份苯氧基树脂(商品名："EPIKOTE 4250"，由JERCo.,Ltd.制造)，将150份环氧树脂(商品名："EPIKOTE 834"，由JER Co.,Ltd.制造)、1,060份球形二氧化硅(商品名："SO-25R"，由Admatechs Company Limited制造)、4份染料(商品名："OIL BLACK BS"，由Orient Chemical Industries Co.,Ltd.制造)和15份热固化促进催化剂(商品名："2PHZ-PW"，由Shikoku Chemicals Corporation制造)溶解于甲乙酮中，从而制备固成分浓度为23.6重量%的树脂组合物溶液。
将该树脂组合物溶液施涂至作为剥离衬垫(隔离膜)的已进行硅酮剥离处理的50μm厚的由聚对苯二甲酸乙二酯膜组成的剥离处理膜上，然后在130℃下干燥2分钟，从而制备具有厚度(平均厚度)80μm的倒装芯片型半导体背面用膜H。
<半导体背面用切割带集成膜的制作>
将前述倒装芯片型半导体背面用膜H使用手动辊粘贴至切割带(商品名："V-8-T"，由Nitto Denko Corporation制造；基材平均厚度：65μm；压敏粘合剂层的平均厚度：10μm)的压敏粘合剂层上，由此制作半导体背面用切割带集成膜。
(比较例3)
<倒装芯片型半导体背面用膜的制作>
基于100份主要由丙烯酸乙酯和甲基丙烯酸甲酯构成的丙烯酸酯类聚合物(商品名："PARACRON W-197CM"，由NegamiChemical Industrial Co.,Ltd.制造)，将75份环氧树脂(商品名："EPIKOTE 1004"，由JER Co.,Ltd.制造)、75份酚醛树脂(商品名："MIREX XLC-4L"，由Mitsui Chemicals,Inc.制造)、1,000份球形二氧化硅(商品名：“SO-25R”，由Admatechs Company Limited制造)和4份染料(商品名：“OIL BLACK BS”，由Orient ChemicalIndustries Co.,Ltd.制造)溶解于甲乙酮中，从而制备固成分浓度为23.6重量%的树脂组合物溶液。
将该树脂组合物溶液施涂至作为剥离衬垫(隔离膜)的已进行硅酮剥离处理的50μm厚的由聚对苯二甲酸乙二酯膜组成的剥离处理膜上，然后在130℃下干燥2分钟，从而制备具有厚度(平均厚度)80μm的倒装芯片型半导体背面用膜I。
<半导体背面用切割带集成膜的制作>
将前述倒装芯片型半导体背面用膜I使用手动辊粘贴至切割带(商品名："V-8-T"，由Nitto Denko Corporation制造；基材平均厚度：65μm；压敏粘合剂层的平均厚度：10μm)的压敏粘合剂层上，由此制作半导体背面用切割带集成膜。
(拉伸贮能弹性模量)
将在各个实施例和比较例中制作的各倒装芯片型半导体背面用膜通过在165℃条件下热处理2小时来热固化。接着，通过使用切割刀从各热固化后的倒装芯片型半导体背面用膜中切出长度为22.5mm、宽度为10mm和厚度为0.2mm的带状样品。此外，将利用由Rheometrics Co.,Ltd.制造的动态粘弹性测量设备“Solid Analyzer RS A2”在预定温度(23℃)下在氮气气氛中在频率为1Hz和升温速率为10℃/分钟的条件下测量的值指定为拉伸贮能弹性模量E’。
(半导体封装体的翘曲量)
半导体芯片翘曲的产生与否通过测量半导体芯片的翘曲量来评价。
即，首先，在将隔离膜从半导体背面用切割带集成膜剥离之后，在70℃下将半导体晶片(直径：8英寸，厚度：200μm；硅镜面晶片)通过辊压接合而粘贴在半导体背面用膜上。此外，进行半导体晶片的切割。以完全切断来进行切割从而具有10mm见方的芯片尺寸。此外，粘贴条件和切割条件如下。
[粘贴条件]
粘贴设备：商品名：“MA-3000III”，由Nitto Seiki Co.,Ltd.制造
粘贴速度：10mm/min
粘贴压力：0.15MPa
粘贴时的阶段温度：70℃
[切割条件]
切割设备：商品名：“DFD-6361”，由DISCO Corporation制造
切割环：“2-8-1”(由DISCO Corporation制造)
切割速度：30mm/sec
切割刀：
Zl：“203O-SE 27HCDD”，由DISCO Corporation制造
Z2：“203O-SE 27HCBB”，由DISCO Corporation制造
切割刀旋转数：
Zl：40,000r/min
Z2：45,000r/min
切割方式：阶梯切割
晶片芯片尺寸：10.0mm见方
接下来，通过用针状物从半导体背面用切割带集成膜的切割带侧向上推动，将通过切割获得的半导体芯片与倒装芯片型半导体背面用膜一起从压敏粘合剂层拾取。拾取条件如下。
[拾取条件]
拾取设备：商品名：“SPA-300”，由Shinkawa Co.,Ltd.制造
拾取针状物的数量：9个针状物
针状物的向上推动速度：20mm/s
针状物的向上推动距离：500μm
拾取时间：1秒
切割带扩展量：3mm
接着，将半导体芯片倒装芯片接合至BT基板[BT RESIN(双马来酰亚胺三嗪类树脂)，由Mitsubishi Gas Chemical Company,Inc.制造]上。此时，使半导体芯片的电路面与BT基板相对，由此使半导体芯片电路面上形成的凸块与粘合至BT基板的连接垫的连结用导电性材料(焊料)相接触，并且温度在加压的同时升高至260℃，从而使导电性材料熔融，接着冷却至室温。另外，将作为包封树脂的底充胶材料注入半导体芯片和BT基板之间的间隙。此时，底充胶(包封材料)的厚度为20μm。接着，将半导体封装体在165℃的条件下加热2小时，然后测量其翘曲量。
关于翘曲量的测量，首先，将半导体封装体放置在平板上以致BT基板朝下，并且测量BT基板从平板上浮起的高度即翘曲量(μm)。通过使用接触型表面粗糙度测试仪(DEKTAK8，由Veeco Instruments Inc.制造)在1.5mm/s的测量速度和1g的负荷的条件下进行测量。作为测量的结果，将当翘曲量不大于100μm的情况评价为"○"，和将当翘曲量超过100μm的情况评价为"×"。结果示于下表3中。
表3
Figure BDA00002615691300671
*:热固性树脂的共混比为根据以下表达式计算的值:[(热固性树脂的共混量)/((热固性树脂的共混量)+(热塑性树脂的共混量))]×100
(结果)
正如从表3中注意到，证实：如在实施例5和6中所示，在其中树脂组合物仅由热固性树脂组成的倒装芯片型半导体背面用膜中，所有半导体封装体的翘曲量均能够被抑制至不大于100μm。另一方面，如在比较例3中所示，在将热固性树脂组分和热塑性树脂组分二者均用于树脂组合物的倒装芯片型半导体背面用膜中，半导体封装体的翘曲量不能降低至不大于100μm。
(实施例7)
<倒装芯片型半导体背面用膜的制作>
基于100份苯氧基树脂(商品名："EPIKOTE 4250"，由JERCo.,Ltd.制造)，将150份液体环氧树脂(商品名："EPIKOTE834"，由JER Co.,Ltd.制造)、693份球形二氧化硅(商品名："SO-25R"，由Admatechs Company Limited制造)、4份染料(商品名："OIL BLACK BS"，由Orient Chemical Industries Co.,Ltd.制造)和6.7份热固化促进催化剂(商品名："2PHZ-PW"，由Shikoku Chemicals Corporation制造)溶解于甲乙酮中，从而制备固成分浓度为23.6重量%的树脂组合物溶液。此外，作为通过Gardner Holdt法的测量结果，上述液体环氧树脂在25℃下的粘度为P。
将该树脂组合物溶液施涂至作为剥离衬垫(隔离膜)的已进行硅酮剥离处理的50μm厚的由聚对苯二甲酸乙二酯膜组成的剥离处理膜上，然后在130℃下干燥2分钟，从而制备具有厚度(平均厚度)80μm的倒装芯片型半导体背面用膜J。
<半导体背面用切割带集成膜的制作>
将前述倒装芯片型半导体背面用膜J使用手动辊粘贴至切割带(商品名："V-8-T"，由Nitto Denko Corporation制造；基材平均厚度：65μm；压敏粘合剂层的平均厚度：10μm)的压敏粘合剂层上，由此制作半导体背面用切割带集成膜。
(实施例8)
<倒装芯片型半导体背面用膜的制作>
基于100份苯氧基树脂(商品名："EPIKOTE 4250"，由JERCo.,Ltd.制造)，将400份液体环氧树脂(商品名："EPIKOTE834"，由JER Co.,Ltd.制造)、2,160份球形二氧化硅(商品名："SO-25R"，由Admatechs Company Limited制造)、4份染料(商品名："OIL BLACK BS"，由Orient Chemical Industries Co.,Ltd.制造)和40份热固化促进催化剂(商品名："2PHZ-PW"，由Shikoku Chemicals Corporation制造)溶解于甲乙酮中，从而制备固成分浓度为23.6重量%的树脂组合物溶液。
将该树脂组合物溶液施涂至作为剥离衬垫(隔离膜)的已进行硅酮剥离处理的50μm厚的由聚对苯二甲酸乙二酯膜组成的剥离处理膜上，然后在130℃下干燥2分钟，从而制备具有厚度(平均厚度)80μm的倒装芯片型半导体背面用膜K。
<半导体背面用切割带集成膜的制作>
将前述倒装芯片型半导体背面用膜K使用手动辊粘贴至切割带(商品名："V-8-T"，由Nitto Denko Corporation制造；基材平均厚度：65μm；压敏粘合剂层的平均厚度：10μm)的压敏粘合剂层上，由此制作半导体背面用切割带集成膜。
(拉伸贮能弹性模量)
将在各个实施例中制作的各倒装芯片型半导体背面用膜通过在165℃条件下热处理2小时来热固化。接着，通过使用切割刀从各热固化后的倒装芯片型半导体背面用膜中切出长度为22.5mm、宽度为10mm和厚度为0.2mm的带状样品。此外，将利用由Rheometrics Co.,Ltd.制造的动态粘弹性测量设备“SolidAnalyzer RS A2”在预定温度(23℃)下在氮气气氛中在频率为1Hz和升温速率为10℃/分钟的条件下测量的值指定为拉伸贮能弹性模量E’。
(半导体封装体的翘曲量和裂纹的有无)
半导体芯片翘曲的产生与否通过测量半导体芯片的翘曲量来评价。
即，首先，在将隔离膜从半导体背面用切割带集成膜剥离之后，在70℃下将半导体晶片(直径：8英寸，厚度：200μm；硅镜面晶片)通过辊压接合而粘贴在半导体背面用膜上。此外，进行半导体晶片的切割。以完全切断来进行切割从而具有10mm见方的芯片尺寸。此外，粘贴条件和切割条件如下。
[粘贴条件]
粘贴设备：商品名：“MA-3000III”，由Nitto Seiki Co.,Ltd.制造
粘贴速度：10mm/min
粘贴压力：0.15MPa
粘贴时的阶段温度：70℃
[切割条件]
切割设备：商品名：“DFD-6361”，由DISCO Corporation制造
切割环：“2-8-1”(由DISCO Corporation制造)
切割速度：30mm/sec
切割刀：
Zl：“203O-SE 27HCDD”，由DISCO Corporation制造
Z2：“203O-SE 27HCBB”，由DISCO Corporation制造
切割刀旋转数：
Zl：40,000r/min
Z2：45,000r/min
切割方式：阶梯切割
晶片芯片尺寸：10.0mm见方
接下来，通过用针状物从半导体背面用切割带集成膜的切割带侧向上推动，将通过切割获得的半导体芯片与倒装芯片型半导体背面用膜一起从压敏粘合剂层拾取。拾取条件如下。
[拾取条件]
拾取设备：商品名：“SPA-300”，由Shinkawa Co.,Ltd.制造
拾取针状物的数量：9个针状物
针状物的向上推动速度：20mm/s
针状物的向上推动距离：500μm
拾取时间：1秒
切割带扩展量：3mm
接着，将半导体芯片倒装芯片接合至BT基板[BT RESIN(双马来酰亚胺三嗪类树脂)，由Mitsubishi Gas Chemical Company,Inc.制造]上。此时，使半导体芯片的电路面与BT基板相对，由此使半导体芯片电路面上形成的凸块与粘合至BT基板的连接垫的连结用导电性材料(焊料)相接触，并且温度在加压的同时升高至260℃，从而使导电性材料熔融，接着冷却至室温。另外，将作为包封树脂的底充胶材料注入半导体芯片和BT基板之间的间隙。此时，底充胶(包封材料)的厚度为20μm。接着，将半导体封装体在165℃的条件下加热2小时，然后测量其翘曲量。
关于翘曲量的测量，首先，将半导体封装体放置在平板上以致BT基板朝下，并且测量BT基板从平板上浮起的高度即翘曲量(μm)。通过使用接触型表面粗糙度测试仪(DEKTAK8，由Veeco Instruments Inc.制造)在1.5mm/s的测量速度和1g的负荷的条件下进行测量。作为测量的结果，将当翘曲量不大于100μm的情况评价为"○"，和将当翘曲量超过100μm的情况评价为"×"。此外，目视确认在粘贴至半导体芯片背面上的倒装芯片型半导体背面用膜上是否产生裂纹。确认没有裂纹产生的情况评价为"○"，确认产生裂纹的情况评价为"×"。结果示于下表4中。
表4
Figure BDA00002615691300721
(结果)
正如从表4中注意到，证实：在其中树脂组合物仅包括热固性树脂组分而不包含热塑性树脂组分的倒装芯片型半导体背面用膜中，所有半导体封装体的翘曲量均能够被抑制至不大于100μm。此外，通过将热固性树脂组分中的液体环氧树脂的共混比调整至60重量%以上，还可以防止热固化后的倒装芯片型半导体背面用膜上裂纹的产生。另一方面，即使在实施例5中，虽然半导体封装体的翘曲量能够被降低至不大于100μm，但是证实在热固化后的倒装芯片型半导体背面用膜上产生裂纹
虽然已详细地并参考其具体实施方案描述本发明，但对于本领域熟练技术人员将显而易见，其中可进行各种变化和改进而不背离本发明的范围。
本申请基于2010年4月19日提交的日本专利申请2010-096286、2010年4月19日提交的日本专利申请2010-096290、2010年4月19日提交的日本专利申请2010-096291和2010年4月19日提交的日本专利申请2010-096294，在此将其全部内容引入以作参考。
产业上的可利用性
按照根据本发明的倒装芯片型半导体背面用膜，由于其形成于已经倒装芯片连接至被粘物的半导体元件的背面上，因此其履行保护半导体元件的功能。另外，由于根据本发明的倒装芯片型半导体背面用膜在热固化后的23℃下的拉伸贮能弹性模量为10GPa以上，因此，在将半导体元件倒装芯片连接至被粘物时产生的半导体元件的翘曲能够得到有效地抑制或防止。

Claims (15)

1.一种倒装芯片型半导体背面用膜，其要形成于倒装芯片连接至被粘物的半导体元件的背面上，
其中热固化后的23℃下的拉伸贮能弹性模量为10GPa以上至不大于50GPa。
2.根据权利要求1所述的倒装芯片型半导体背面用膜，其中所述倒装芯片型半导体背面用膜由至少热固性树脂组分形成。
3.根据权利要求2所述的倒装芯片型半导体背面用膜，其至少包括由至少热固性树脂组分和具有25℃以上至不高于200℃的玻璃化转变温度的热塑性树脂组分形成的层。
4.根据权利要求3所述的倒装芯片型半导体背面用膜，其中所述具有25℃以上至不高于200℃的玻璃化转变温度的热塑性树脂组分的共混比落入相对于树脂组分的总量为5重量%以上至不大于40重量%的范围内。
5.根据权利要求3或4所述的倒装芯片型半导体背面用膜，其中所述具有25℃以上至不高于200℃的玻璃化转变温度的热塑性树脂组分包括具有25℃以上至不高于200℃的玻璃化转变温度的丙烯酸类树脂。
6.根据权利要求2所述的倒装芯片型半导体背面用膜，其至少包括由至少热固性树脂组分形成的且不包含热塑性树脂组分的层。
7.根据权利要求2-6任一项所述的倒装芯片型半导体背面用膜，其中所述热固性树脂组分包括环氧树脂。
8.根据权利要求6所述的倒装芯片型半导体背面用膜，其中所述热固性树脂组分包含相对于所述热固性树脂组分的总量为60重量%以上的量的液体环氧树脂。
9.根据权利要求2-8任一项所述的倒装芯片型半导体背面用膜，其中进一步添加着色剂。
10.根据权利要求1-9任一项所述的倒装芯片型半导体背面用膜，其中所述倒装芯片型半导体背面用膜的厚度落入2μm-500μm的范围内。
11.根据权利要求1-10任一项所述的倒装芯片型半导体背面用膜，其中所述半导体元件的厚度落入20μm-300μm的范围内。
12.一种半导体背面用切割带集成膜，其包括：
切割带，所述切割带包括基材和层压于所述基材上的压敏粘合剂层；和
层压于所述切割带上的根据权利要求1-11任一项所述的倒装芯片型半导体背面用膜，
其中将所述倒装芯片型半导体背面用膜层压于所述压敏粘合剂层上。
13.一种使用根据权利要求12所述的半导体背面用切割带集成膜的半导体器件的制造方法，所述方法包括：
将半导体晶片粘贴至所述半导体背面用切割带集成膜中的倒装芯片型半导体背面用膜的步骤；
将所述半导体晶片切割以形成半导体元件的步骤；
将所述半导体元件与所述倒装芯片型半导体背面用膜一起从所述切割带的压敏粘合剂层剥离的步骤；和
将所述半导体元件倒装芯片连接至被粘物的步骤。
14.根据权利要求13所述的半导体器件的制造方法，其中所述倒装芯片连接步骤包括将包封树脂包封在倒装芯片接合至所述被粘物上的半导体元件和所述被粘物之间的间隙，接着热固化所述包封树脂的步骤。
15.一种倒装芯片型半导体器件，其通过根据权利要求13或14所述的半导体器件的制造方法来制造。
CN201180030325.9A 2010-04-19 2011-04-18 倒装芯片型半导体背面用膜 Active CN102947929B (zh)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
JP2010-096290 2010-04-19
JP2010096290A JP5550108B2 (ja) 2010-04-19 2010-04-19 フリップチップ型半導体裏面用フィルム
JP2010096291A JP5813928B2 (ja) 2010-04-19 2010-04-19 フリップチップ型半導体裏面用フィルム
JP2010-096291 2010-04-19
JP2010096294A JP5479992B2 (ja) 2010-04-19 2010-04-19 フリップチップ型半導体裏面用フィルム
JP2010-096286 2010-04-19
JP2010096286A JP5479991B2 (ja) 2010-04-19 2010-04-19 フリップチップ型半導体裏面用フィルム
JP2010-096294 2010-04-19
PCT/JP2011/059557 WO2011132647A1 (ja) 2010-04-19 2011-04-18 フリップチップ型半導体裏面用フィルム

Publications (2)

Publication Number Publication Date
CN102947929A true CN102947929A (zh) 2013-02-27
CN102947929B CN102947929B (zh) 2016-05-18

Family

ID=44834166

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180030325.9A Active CN102947929B (zh) 2010-04-19 2011-04-18 倒装芯片型半导体背面用膜

Country Status (5)

Country Link
US (1) US9911683B2 (zh)
KR (1) KR101555741B1 (zh)
CN (1) CN102947929B (zh)
TW (1) TWI530544B (zh)
WO (1) WO2011132647A1 (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102382586A (zh) * 2010-07-28 2012-03-21 日东电工株式会社 倒装芯片型半导体背面用膜
CN102947930A (zh) * 2010-04-20 2013-02-27 日东电工株式会社 倒装芯片型半导体背面用膜、半导体背面用切割带集成膜、半导体器件的生产方法和倒装芯片型半导体器件
CN105280572A (zh) * 2014-06-05 2016-01-27 东琳精密股份有限公司 薄型化芯片的封装结构及其制造方法
CN107428963A (zh) * 2015-03-12 2017-12-01 琳得科株式会社 保护膜形成用膜
CN108084912A (zh) * 2016-11-14 2018-05-29 日东电工株式会社 片材、带材和半导体装置的制造方法
US10106700B2 (en) 2014-03-24 2018-10-23 Lintec Corporation Protection membrane forming film, protection membrane forming utilization sheet, production method and inspection method for workpiece or processed product, workpiece determined as adequate product, and processed product determined as adequate product
CN109041575A (zh) * 2016-03-31 2018-12-18 古河电气工业株式会社 电子器件封装用带
CN111465638A (zh) * 2017-12-21 2020-07-28 松下知识产权经营株式会社 预浸料、基底、覆金属层压体、半导体封装体和印刷电路板

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102394174B1 (ko) * 2015-06-09 2022-05-04 주식회사 케이씨씨 반도체 소자용 봉지 필름
JP6660156B2 (ja) * 2015-11-13 2020-03-04 日東電工株式会社 積層体および合同体・半導体装置の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004214288A (ja) * 2002-12-27 2004-07-29 Lintec Corp チップ用保護膜形成用シート
CN1630070A (zh) * 2003-12-19 2005-06-22 日东电工株式会社 半导体装置制造用粘结膜
JP2008166451A (ja) * 2006-12-27 2008-07-17 Furukawa Electric Co Ltd:The チップ保護用フィルム

Family Cites Families (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
MY118036A (en) * 1996-01-22 2004-08-30 Lintec Corp Wafer dicing/bonding sheet and process for producing semiconductor device
TW340967B (en) * 1996-02-19 1998-09-21 Toray Industries An adhesive sheet for a semiconductor to connect with a substrate, and adhesive sticking tape for tab, an adhesive sticking tape for wire bonding connection, a substrate for connecting with a semiconductor and a semiconductor device
JP3669196B2 (ja) * 1998-07-27 2005-07-06 日東電工株式会社 紫外線硬化型粘着シート
US6603191B2 (en) * 2000-05-18 2003-08-05 Casio Computer Co., Ltd. Semiconductor device and method of manufacturing the same
JP3906962B2 (ja) * 2000-08-31 2007-04-18 リンテック株式会社 半導体装置の製造方法
JP2002088678A (ja) 2000-09-08 2002-03-27 Daicel Chem Ind Ltd 感熱性貼り紙
JP3544362B2 (ja) * 2001-03-21 2004-07-21 リンテック株式会社 半導体チップの製造方法
US20030091817A1 (en) * 2001-11-08 2003-05-15 Nitto Denko Corporation Pressure-sensitive adhesive members and processes for producing the same
US6734532B2 (en) * 2001-12-06 2004-05-11 Texas Instruments Incorporated Back side coating of semiconductor wafers
US6908784B1 (en) * 2002-03-06 2005-06-21 Micron Technology, Inc. Method for fabricating encapsulated semiconductor components
US7534498B2 (en) * 2002-06-03 2009-05-19 3M Innovative Properties Company Laminate body, method, and apparatus for manufacturing ultrathin substrate using the laminate body
JP2004063551A (ja) 2002-07-25 2004-02-26 Hitachi Chem Co Ltd 半導体素子表面保護用フィルム及び半導体素子ユニット
DE10235482B3 (de) 2002-08-02 2004-01-22 Süss Microtec Lithography Gmbh Vorrichtung zum Fixieren dünner und flexibler Substrate
JP4341343B2 (ja) 2002-10-04 2009-10-07 日立化成工業株式会社 表面保護フィルム及びその製造方法
JP2004140283A (ja) * 2002-10-21 2004-05-13 Nisshinbo Ind Inc ディスプレイ用薄型電磁波シールド積層体及びその製造方法
JP2004221169A (ja) 2003-01-10 2004-08-05 Hitachi Chem Co Ltd 半導体素子保護材、及び半導体装置
JP4171898B2 (ja) * 2003-04-25 2008-10-29 信越化学工業株式会社 ダイシング・ダイボンド用接着テープ
JP4283596B2 (ja) * 2003-05-29 2009-06-24 日東電工株式会社 チップ状ワークの固定方法
US20070134846A1 (en) * 2003-10-07 2007-06-14 Nagase & Co. Ltd. Electronic member fabricating method and ic chip with adhesive material
MY138566A (en) * 2004-03-15 2009-06-30 Hitachi Chemical Co Ltd Dicing/die bonding sheet
JP4443962B2 (ja) * 2004-03-17 2010-03-31 日東電工株式会社 ダイシング・ダイボンドフィルム
US6894400B1 (en) * 2004-05-25 2005-05-17 Agere Systems Inc. Robust electronic device packages
JP4642436B2 (ja) * 2004-11-12 2011-03-02 リンテック株式会社 マーキング方法および保護膜形成兼ダイシング用シート
JP4624813B2 (ja) * 2005-01-21 2011-02-02 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体製造装置
US7343060B2 (en) * 2005-03-04 2008-03-11 Fuji Xerox Co., Ltd. Light transmission and reception module, sub-mount, and method of manufacturing the sub-mount
JP4876451B2 (ja) * 2005-06-27 2012-02-15 日立化成工業株式会社 接着シート
JPWO2007018120A1 (ja) * 2005-08-05 2009-02-19 日立化成工業株式会社 接着フィルム及びこれを用いた半導体装置
JP4865312B2 (ja) 2005-12-05 2012-02-01 古河電気工業株式会社 チップ用保護膜形成用シート
TWI303870B (en) * 2005-12-30 2008-12-01 Advanced Semiconductor Eng Structure and mtehod for packaging a chip
JP2007250970A (ja) 2006-03-17 2007-09-27 Hitachi Chem Co Ltd 半導体素子裏面保護用フィルム及びそれを用いた半導体装置とその製造法
JP4846406B2 (ja) 2006-03-28 2011-12-28 リンテック株式会社 チップ用保護膜形成用シート
JP2008006386A (ja) 2006-06-29 2008-01-17 Furukawa Electric Co Ltd:The チップ用保護膜形成用シートによる保護膜形成方法。
US7476568B2 (en) * 2006-06-30 2009-01-13 Intel Corporation Wafer-level assembly of heat spreaders for dual IHS packages
KR101456673B1 (ko) * 2007-09-11 2014-11-03 삼성전자주식회사 테입 구조물 및 이를 이용한 웨이퍼 분리 방법 및 장치
KR20120007556A (ko) * 2007-10-09 2012-01-20 히다치 가세고교 가부시끼가이샤 접착 필름이 부착된 반도체칩의 제조 방법, 이 제조 방법에 사용되는 반도체용 접착 필름, 및 반도체 장치의 제조 방법
KR20100074296A (ko) * 2007-12-04 2010-07-01 히다치 가세고교 가부시끼가이샤 감광성 접착제
JP4851434B2 (ja) 2007-12-18 2012-01-11 古河電気工業株式会社 チップ保護用フィルム
JP4717085B2 (ja) * 2008-01-18 2011-07-06 日東電工株式会社 ダイシング・ダイボンドフィルム
WO2009114345A1 (en) * 2008-03-07 2009-09-17 3M Innovative Properties Company Dicing tape and die attach adhesive with patterned backing
EP2270112B1 (en) 2008-04-25 2014-08-13 LG Chem, Ltd. Epoxy-based composition, adhesive film, dicing die-bonding film and semiconductor device
JP5682308B2 (ja) * 2008-05-16 2015-03-11 住友ベークライト株式会社 半導体部品の製造方法
JP5430093B2 (ja) 2008-07-24 2014-02-26 デクセリアルズ株式会社 導電性粒子、異方性導電フィルム、及び接合体、並びに、接続方法
JP2010031183A (ja) 2008-07-30 2010-02-12 Furukawa Electric Co Ltd:The エネルギー線硬化型チップ保護用フィルム
CN102131883A (zh) * 2008-08-27 2011-07-20 日立化成工业株式会社 感光性粘接剂组合物、以及使用该组合物的膜状粘接剂、粘接片、粘接剂图形、带有粘接剂层的半导体晶片和半导体装置
JP4374395B1 (ja) 2008-10-16 2009-12-02 ナミックス株式会社 接着フィルム
JP4602450B2 (ja) * 2008-12-02 2010-12-22 日東電工株式会社 半導体装置製造用フィルム及びその製造方法
CN102318059A (zh) * 2009-02-12 2012-01-11 住友电木株式会社 带切割片的半导体保护膜形成用膜、使用该膜的半导体装置的制造方法及半导体装置
US8319339B2 (en) * 2009-07-10 2012-11-27 Stmicroelectronics (Tours) Sas Surface-mounted silicon chip
CN102668051A (zh) * 2009-10-19 2012-09-12 住友电木株式会社 电子装置的制造方法、电子装置以及制造电子装置的设备
US8287996B2 (en) * 2009-12-21 2012-10-16 Intel Corporation Coating for a microelectronic device, treatment comprising same, and method of managing a thermal profile of a microelectronic die
KR101191686B1 (ko) * 2009-12-24 2012-10-16 스미또모 베이크라이트 가부시키가이샤 도전 접속 재료, 전자 부품의 제조 방법, 도전 접속 재료가 부착된 전자 부재 및 전자 부품
WO2011087119A1 (ja) * 2010-01-18 2011-07-21 ローム株式会社 半導体装置およびその製造方法
JP4976522B2 (ja) * 2010-04-16 2012-07-18 日東電工株式会社 熱硬化型ダイボンドフィルム、ダイシング・ダイボンドフィルム、及び、半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004214288A (ja) * 2002-12-27 2004-07-29 Lintec Corp チップ用保護膜形成用シート
CN1630070A (zh) * 2003-12-19 2005-06-22 日东电工株式会社 半导体装置制造用粘结膜
JP2008166451A (ja) * 2006-12-27 2008-07-17 Furukawa Electric Co Ltd:The チップ保護用フィルム

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102947930A (zh) * 2010-04-20 2013-02-27 日东电工株式会社 倒装芯片型半导体背面用膜、半导体背面用切割带集成膜、半导体器件的生产方法和倒装芯片型半导体器件
US9196533B2 (en) 2010-04-20 2015-11-24 Nitto Denko Corporation Film for back surface of flip-chip semiconductor, dicing-tape-integrated film for back surface of semiconductor, process for producing semiconductor device, and flip-chip semiconductor device
CN102947930B (zh) * 2010-04-20 2016-08-10 日东电工株式会社 倒装芯片型半导体背面用膜、半导体背面用切割带集成膜、半导体器件的生产方法和倒装芯片型半导体器件
CN102382586B (zh) * 2010-07-28 2014-10-29 日东电工株式会社 倒装芯片型半导体背面用膜
CN102382586A (zh) * 2010-07-28 2012-03-21 日东电工株式会社 倒装芯片型半导体背面用膜
US10106700B2 (en) 2014-03-24 2018-10-23 Lintec Corporation Protection membrane forming film, protection membrane forming utilization sheet, production method and inspection method for workpiece or processed product, workpiece determined as adequate product, and processed product determined as adequate product
CN105280572A (zh) * 2014-06-05 2016-01-27 东琳精密股份有限公司 薄型化芯片的封装结构及其制造方法
CN107428963A (zh) * 2015-03-12 2017-12-01 琳得科株式会社 保护膜形成用膜
CN107428963B (zh) * 2015-03-12 2021-02-09 琳得科株式会社 保护膜形成用膜
CN109041575A (zh) * 2016-03-31 2018-12-18 古河电气工业株式会社 电子器件封装用带
CN109041575B (zh) * 2016-03-31 2021-02-12 古河电气工业株式会社 电子器件封装用带
CN108084912A (zh) * 2016-11-14 2018-05-29 日东电工株式会社 片材、带材和半导体装置的制造方法
CN111465638A (zh) * 2017-12-21 2020-07-28 松下知识产权经营株式会社 预浸料、基底、覆金属层压体、半导体封装体和印刷电路板
CN111465638B (zh) * 2017-12-21 2023-02-03 松下知识产权经营株式会社 预浸料、基底、覆金属层压体、半导体封装体和印刷电路板

Also Published As

Publication number Publication date
WO2011132647A1 (ja) 2011-10-27
KR20130056861A (ko) 2013-05-30
TWI530544B (zh) 2016-04-21
KR101555741B1 (ko) 2015-09-25
TW201207074A (en) 2012-02-16
US9911683B2 (en) 2018-03-06
US20130099394A1 (en) 2013-04-25
CN102947929B (zh) 2016-05-18

Similar Documents

Publication Publication Date Title
CN102376614B (zh) 倒装芯片型半导体背面用膜和半导体背面用切割带集成膜
CN102947930B (zh) 倒装芯片型半导体背面用膜、半导体背面用切割带集成膜、半导体器件的生产方法和倒装芯片型半导体器件
CN105428293B (zh) 半导体背面用切割带集成膜
CN101794724B (zh) 切割带集成晶片背面保护膜
CN102947929B (zh) 倒装芯片型半导体背面用膜
CN102876245B (zh) 半导体装置用粘接膜及切割带一体型半导体背面用膜
CN102344646B (zh) 倒装芯片型半导体背面用膜及其用途
CN105153954B (zh) 倒装芯片型半导体背面用膜及其用途
CN101901775B (zh) 半导体背面用切割带集成膜
CN104465515B (zh) 切割带集成晶片背面保护膜
CN106206396B (zh) 半导体器件生产用膜、半导体器件生产用膜的生产方法和半导体器件的生产方法
CN102382586B (zh) 倒装芯片型半导体背面用膜
CN102376616B (zh) 倒装芯片型半导体背面用膜、半导体背面用切割带集成膜、半导体器件的生产方法和倒装芯片型半导体器件
CN102347263B (zh) 半导体背面用切割带集成膜和生产半导体器件的方法
CN102146265B (zh) 半导体背面用切割带集成膜
CN101794722A (zh) 切割带集成晶片背面保护膜
CN105102566B (zh) 半导体装置的制造中使用的粘接片、切割带一体型粘接片、半导体装置、以及半导体装置的制造方法
CN102153961A (zh) 倒装芯片型半导体背面用膜
CN102376611B (zh) 半导体背面用膜、半导体背面用切割带集成膜、用于生产半导体器件的方法和半导体器件
CN102376615B (zh) 倒装芯片型半导体背面用膜、半导体背面用切割带集成膜、半导体器件的生产方法和倒装芯片型半导体器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant