CN102344646B - 倒装芯片型半导体背面用膜及其用途 - Google Patents

倒装芯片型半导体背面用膜及其用途 Download PDF

Info

Publication number
CN102344646B
CN102344646B CN201110184672.9A CN201110184672A CN102344646B CN 102344646 B CN102344646 B CN 102344646B CN 201110184672 A CN201110184672 A CN 201110184672A CN 102344646 B CN102344646 B CN 102344646B
Authority
CN
China
Prior art keywords
film
back surface
semiconductor back
semiconductor
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110184672.9A
Other languages
English (en)
Other versions
CN102344646A (zh
Inventor
高本尚英
志贺豪士
浅井文辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Publication of CN102344646A publication Critical patent/CN102344646A/zh
Application granted granted Critical
Publication of CN102344646B publication Critical patent/CN102344646B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K3/00—Use of inorganic substances as compounding ingredients
    • C08K3/18—Oxygen-containing compounds, e.g. metal carbonyls
    • C08K3/20—Oxides; Hydroxides
    • C08K3/22—Oxides; Hydroxides of metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J163/00—Adhesives based on epoxy resins; Adhesives based on derivatives of epoxy resins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K2201/00—Specific properties of additives
    • C08K2201/001—Conductive additives
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K2201/00—Specific properties of additives
    • C08K2201/002—Physical properties
    • C08K2201/005—Additives being defined by their particle size in general
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68336—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding involving stretching of the auxiliary support post dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81007—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting the bump connector during or after the bonding process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83022—Cleaning the bonding area, e.g. oxide removal step, desmearing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24355—Continuous and nonuniform or irregular surface on layer or component [e.g., roofing, etc.]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/28—Web or sheet containing structurally defined element or component and having an adhesive outermost layer
    • Y10T428/2848—Three or more layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Organic Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Medicinal Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Dicing (AREA)

Abstract

本发明涉及倒装芯片型半导体背面用膜及其用途。本发明涉及倒装芯片型半导体背面用膜，所述倒装芯片型半导体背面用膜要设置于要倒装芯片连接至被粘物上的半导体元件的背面上，所述膜包含树脂和导热性填料，其中导热性填料的含量为所述膜的至少50体积％，以及相对于所述膜的厚度，导热性填料的平均粒径为至多30％，并且相对于所述膜的厚度，导热性填料的最大粒径为至多80％。

Description

倒装芯片型半导体背面用膜及其用途
技术领域
本发明涉及倒装芯片型半导体背面用膜和半导体背面用切割带集成膜。倒装芯片型半导体背面用膜用于保护半导体元件如半导体芯片的背面和用于提高其强度。此外，本发明涉及使用半导体背面用切割带集成膜生产半导体器件的方法，和倒装芯片安装的半导体器件。
背景技术
近来，已日益需求薄型化和小型化的半导体器件及其封装。因此，作为半导体器件及其封装，已广泛利用其中半导体元件如半导体芯片借助于倒装芯片接合安装(倒装芯片连接)在基材上的倒装芯片型半导体器件。在此类倒装芯片连接中，半导体芯片以半导体芯片的电路面与基板的电极形成面相对的形式固定至基板。在此类半导体器件等中，可能存在半导体芯片的背面用保护膜保护以防止半导体芯片损坏等的情况(参见，专利文献1)。可以激光标识背面用膜以增加其产品识别能力(参见，专利文献2)。
[专利文献1]JP-A-2007-158026
[专利文献2]JP-A-2008-166451
随着半导体技术的发展，半导体器件性能得到日益改进。随着半导体器件处理速度的增加，由半导体器件产生的热量趋于增加。在半导体元件如半导体芯片的背面用背面膜覆盖的情况下，从半导体元件的背面侧释放的热延迟并且因此产生的热可能累积在半导体器件中以给予负荷至器件，从而由此缩短产品寿命。针对该背景，可以采取粗糙化背面用膜表面以增加其表面积由此促进热从背面膜释放的方法。然而，粗糙化背面膜表面可能产生另一问题，即膜的激光标识性可能恶化，以及其对半导体晶片等的粘合性也可能恶化。
发明内容
考虑到前述问题完成了本发明，其目的在于提供倒装芯片型半导体背面用膜，当设置于半导体元件的背面上时，可有效地将热从半导体元件释放至外部，同时保持其在其表面上的良好激光标识性及其对半导体晶片等的良好的粘合性，和提供包括倒装芯片型半导体背面用膜的半导体背面用切割带集成膜。
本发明的另一目的在于，提供用于生产半导体器件的方法，所述半导体器件由于激光标识导致产品识别能力高并且可有效地释放由其中半导体元件产生的热从而由此延长产品寿命。
为了解决前述问题，本发明人进行广泛深入地研究。结果，发明人已发现，当将特定的导热性填料混入倒装芯片型半导体背面用膜中时，则可增强膜释放来自半导体元件的热的能力，同时原样保持其良好的激光标识性及其良好的对半导体晶片的粘合性，并且已完成本发明。
即，本发明提供倒装芯片型半导体背面用膜，其要设置于要倒装芯片连接至被粘物上的半导体元件的背面上，所述膜包括树脂和导热性填料，其中导热性填料的含量为膜的至少50体积，以及相对于膜的厚度，导热性填料的平均粒径为至多30％，并且相对于膜的厚度，导热性填料的最大粒径为至多80％。
本发明的倒装芯片型半导体背面用膜要设置于倒装芯片连接至被粘物上的半导体元件背面上，由此实现其保护半导体元件的功能。倒装芯片型半导体背面用膜包含树脂和导热性填料，其中导热性填料的含量为至少50体积％；并且因此，膜自身的导热性高和膜显示优异的热辐射能力，结果，即使当膜设置于半导体元件背面上时，也可有效地将由半导体元件产生的热释放至外部。半导体元件背面意指与其上形成电路的表面相对的表面。
关于导热性填料的形态，当其粒径较大时，则所述类型的填料可增加倒装芯片型半导体背面用膜中具有良好导热性的区域的比率，因此增加整个倒装芯片型半导体背面用膜的导热性。然而，另一方面，当导热性填料的粒径太大时，则膜的导热性可能增加但是导热性填料的形状可能对膜表面具有一定影响，从而由此减损(detract)膜的表面平滑性。关于在本发明的倒装芯片型半导体背面用膜中的导热性填料的形态，相对于倒装芯片型半导体背面用膜的厚度，填料的平均粒径和最大粒径分别为至多30％和至多80％；并且因此在倒装芯片型半导体背面用膜中，导热性填料的导热性最大化和导热性填料的形状对膜的表面形状的影响最小化。采用在膜中具有如上形态的导热性填料使得可以限定膜中的导热性填料的含量为至少50体积％的高水平。当相对于膜的厚度的平均粒径和最大粒径分别为大于30％和大于80％时，则膜的表面粗糙度太高以及其激光标识性由此恶化及其对半导体晶片等的粘合性也恶化。本发明的膜中，导热性填料的含量及其平均粒径和最大粒径各自限定至落入预定范围内，并且因此在膜中，导热性填料相对致密地填充(pack)并且导热性填料颗粒的接触点大，并且因此，膜的导热性和甚至其热辐射性能可由此增加至高水平。此外，由于导热性填料致密地填充在膜中，因此导热性填料颗粒可在膜表面周围的区域一定程度地均质化以确保膜表面的平滑性。本说明书中，导热性填料的平均粒径和最大粒径意指用激光衍射粒度仪测量的值。
优选地，本发明的倒装芯片型半导体背面用膜的导热率为至少2W/mK。具有该水平的导热率，所述膜可有效地将从粘贴至其的半导体元件产生的热释放至外部。
优选地，倒装芯片型半导体背面用膜在与面向半导体背面的面相对的面上的表面粗糙度(Ra)为至多300nm。由于填料以具体限定量包含具有特定形态的导热性填料，因此膜的表面粗糙度(Ra)可为至多300nm，结果，膜的激光标识性可由此改进并且可防止其对半导体晶片等的粘合性降低。该说明书中，表面粗糙度(Ra)根据JIS B0601测量，其详细内容描述于以下给出的实施例中。
优选地，导热性填料的含量为50至80体积％，以及相对于膜的厚度，导热性填料的平均粒径为10至30％和其最大粒径为40至80％。具体限定导热性填料的含量和形态学，使得可以进一步增强本发明的倒装芯片型半导体背面用膜的热辐射能力和进一步增强膜的激光标识性及其优异的对半导体晶片等的粘合性。
本发明的倒装芯片型半导体背面用膜可以包含多种其平均粒径不同的导热性填料颗粒作为导热性填料。在具有不同平均粒径的导热性填料颗粒中，具有较小平均粒径的导热性填料颗粒可以填充在具有较大平均粒径的导热性填料颗粒之间，由此可扩大具有良好导热性的区域并由此可增加膜的导热性。关于平均粒径，可以采用两类具有不同平均粒径的填料，或者可以采用三类以上具有不同平均粒径的填料。在采用不同平均粒径的导热性填料颗粒的情况下，本发明中导热性填料的平均粒径意指不同平均粒径的导热性填料颗粒平均粒径的平均值；导热性填料的最大粒径意指在膜中包含的全部导热性填料颗粒的最大粒径。
本发明还提供半导体背面用切割带集成膜，其包括：切割带和层压在切割带上的上述倒装芯片型半导体背面用膜，其中切割带包括基材和层压在基材上的压敏粘合剂层，以及倒装芯片型半导体背面用膜层压在切割带的压敏粘合剂层上。
在具有上述构成的半导体背面用切割带集成膜中，由于切割带和倒装芯片型半导体背面用膜是集成的，因此该类切割带集成膜可用于包括切割半导体晶片以生产半导体元件的切割步骤和随后的拾取步骤的方法中。具体地，当在切割步骤前将切割带粘贴至半导体晶片背面时，还可同时将半导体背面用膜粘贴至其，并且因此，所述方法不需要单独粘贴半导体背面用膜至半导体晶片的步骤(半导体背面膜粘贴步骤)。结果，可以减少方法步骤数量。此外，所述方法中，由于半导体背面用膜保护半导体晶片背面和通过切割形成的半导体元件背面，因此可防止或者减少在切割步骤和随后的步骤(拾取步骤)中的半导体元件损坏。结果，可增加要生产的倒装芯片型半导体器件的产率。
本发明进一步提供通过使用上述半导体背面用切割带集成膜生产半导体器件的方法，所述方法包括以下步骤：将半导体晶片粘贴至半导体背面用切割带集成膜的倒装芯片型半导体背面用膜上，切割半导体晶片以形成半导体元件，将半导体元件与倒装芯片型半导体背面用膜一起从切割带的压敏粘合剂层剥离，和将半导体元件倒装芯片连接至被粘物上。
上述方法中，将半导体背面用切割带集成膜粘贴至半导体晶片背面，并且因此所述方法不需要单独粘贴半导体背面用膜的步骤(半导体背面膜粘贴步骤)。此外，在切割半导体晶片和拾取通过切割生产的半导体元件中，半导体晶片背面和半导体元件背面通过半导体背面用膜保护，并且可由此防止半导体晶片和元件损坏。结果，可增加倒装芯片型半导体器件生产中的产率。
此外，本发明提供根据生产半导体器件的上述方法生产的倒装芯片型半导体器件。
本发明的倒装芯片型半导体背面用膜要设置于倒装芯片连接至被粘物的半导体元件的背面上，由此实现其功能以保护半导体元件。此外，倒装芯片型半导体背面用膜包含树脂和导热性填料，其中导热性填料的含量为至少50体积％；并且因此，膜自身的导热性高和膜显示优异的热辐射能力，结果，即使当膜设置于半导体元件背面上时，其也可有效地将由半导体元件产生的热释放至外部。在本发明的倒装芯片型半导体背面用膜中，相对于倒装芯片型半导体背面用膜的厚度，填料的平均粒径和最大粒径分别为至多30％和至多80％；并且因此在倒装芯片型半导体背面用膜中，导热性填料的导热性最大化和导热性填料的形状对膜的表面形状的影响最小化。
在本发明的半导体背面用切割带集成膜中，切割带和倒装芯片型半导体背面用膜是集成的，并且因此，膜可用于包括切割半导体晶片以生产半导体元件的切割步骤和随后的拾取步骤的方法中。结果，所述方法不需要单独粘贴半导体背面用膜至半导体晶片的步骤(半导体背面膜的粘贴步骤)。此外，在随后的切割步骤和拾取步骤中，由于半导体晶片用膜粘贴至半导体晶片背面和通过切割生产的半导体元件背面，因此可有效地保护半导体晶片和半导体元件并且可防止损坏半导体元件。接合半导体元件至基板等后，倒装芯片型半导体背面用膜显示其功能以保护半导体元件背面和平稳地释放来自半导体元件的热；并且此外，由于膜的优异激光标识性，半导体元件可良好地与其它区别。此外，所述膜确保良好的对半导体晶片的粘合性。
根据本发明的半导体器件的生产方法，将半导体背面用切割带集成膜粘贴至半导体晶片背面，并且因此所述方法不需要单独粘贴半导体背面用膜的步骤。此外，在切割半导体晶片和拾取通过切割生产的半导体元件中，通过半导体背面用膜保护半导体晶片背面和半导体元件背面，并且可由此防止损坏半导体晶片和元件。具有上述优点，本发明生产方法的产率高以及所述方法可有效地生产具有优异的热辐射能力、优异的激光标识性和优异的对半导体晶片的粘合性的倒装芯片型半导体器件。
附图说明
图1为示出本发明的半导体背面用切割带集成膜的一个实施方案的横截面示意图。
图2A至2D为示出使用本发明的半导体背面用切割带集成膜生产半导体器件的方法的一个实施方案的横截面示意图。
附图标记说明
1：半导体背面用切割带集成膜
2：半导体背面用膜
3：切割带
31：基材
32：压敏粘合剂层
33：对应于半导体晶片粘贴部分的部分
4：半导体晶片
5：半导体芯片
51：在半导体芯片5的电路面侧上形成的凸块(bump)
6：被粘物
61：粘贴至被粘物6的连接垫(connecting pad)的连结用导电性材料
具体实施方式
参考图1描述本发明的实施方案，但是本发明不限于这些实施方案。图1为示出根据本实施方案的半导体背面用切割带集成膜的一个实施方案的横截面示意图。此外，在本说明书的图中，没有给出不需要描述的部分，为了容易描述，存在通过放大、缩小等示出的部分。
(半导体背面用切割带集成膜)
如图1中所示，半导体背面用切割带集成膜1(下文中有时也称作″切割带集成的半导体背面保护膜″、″具有切割带的半导体背面用膜″或者″具有切割带的半导体背面保护膜″)具有包括以下的构造：包括在基材31上形成的压敏粘合剂层32的切割带3，和在压敏粘合剂层32上形成的倒装芯片型半导体背面用膜2(下文中有时称作″半导体背面用膜″或者″半导体背面保护膜″)。还如图1所示，本发明的半导体背面用切割带集成膜可以设计为半导体背面用膜2仅在对应于半导体晶片粘贴部分的部分33上形成；然而，半导体背面用膜可以在压敏粘合剂层32的整个表面上形成，或者半导体背面用膜可以在比对应于半导体晶片粘贴部分的部分33大但是比压敏粘合剂层32的整个表面小的部分上形成。此外，半导体背面用膜2的表面(要粘贴至晶片背面的表面)可以用隔离膜等保护直至膜粘贴至晶片背面。
(倒装芯片型半导体背面用膜)
半导体背面用膜2具有膜形状。半导体背面用膜2在半导体背面用切割带集成膜的实施方案中作为产品通常处于未固化状态(包括半固化状态)下和在将半导体背面用切割带集成膜粘贴至半导体晶片后热固化(详细内容描述如下)。
本发明的倒装芯片型半导体背面用膜2包含导热性填料。导热性填料的导热性不特别限制，其可以是能够赋予导热性至半导体背面用膜2但是优选为至少12W/mK、更优选15至70W/mK、更进一步优选25至70W/mK中的任一种。当导热率为至少12W/mK时，则填料可以赋予至少1.5W/mK的导热率至半导体背面用膜2。然而，当导热性填料的导热率大于70W/mK时，则生产成本可能增加。
导热性填料不特别限制，其包括例如，绝缘材料如氧化铝、氧化锌、氧化镁、氮化硼、氢氧化镁、氮化铝和碳化硅。这些中的一种或多种在此处可以单独使用或以组合使用。首先，因为氧化铝具有高导电性、优异的在半导体背面用膜2中的分散性并且容易获得，所以是优选的。
导热性填料的含量为半导体背面用膜2的至少50体积％，优选50至80体积％，更优选55至75体积％。当导热性填料的含量在以上范围内时，则半导体背面用膜自身可以是高导热性的和膜可显示出优异的热辐射能力，结果，即使当膜设置于半导体元件背面上时，膜也可将通过半导体元件产生的热有效地释放至外部。当所述含量小于50体积％时，则半导体背面用膜2的导热性低和膜释放来自半导体元件的热的能力将不充分，由此热可能在半导体元件内部累积。另一方面，当含量为至多80体积％时，则可以防止半导体背面用膜2中的粘合剂组分含量的相对减少，和可由此确保半导体背面用膜2的润湿性及其对半导体晶片等的粘合性。
在半导体背面用膜2中，导热性填料的平均粒径为至多30％，优选10至30％，更优选15至25％，相对于倒装芯片型半导体背面用膜。导热性填料的最大粒径为至多80％，优选40至80％，更优选50至70％，相对于半导体背面用膜的厚度。当限定导热性填料的粒径至落入以上范围内时，则导热性填料的导热性可以最大化和导热性填料的形状对半导体背面用膜的表面形状的影响可以最小化。采用在膜中具有如上粒径的导热性填料，使得可以限定膜中的导热性填料含量至至少50体积％的高水平。当相对于膜的厚度，平均粒径和最大粒径分别为大于30％和大于80％时，则膜的表面粗糙度太高，其激光标识性由此恶化，和半导体背面用膜对半导体晶片等的粘合性也恶化。
导热性填料的平均粒径不特别限制，只要相对于半导体背面用膜的厚度其值为如上所述即可。具体地，在半导体背面用膜的厚度为10μm的情况下，填料的平均粒径优选为0.05至3μm，更优选0.1至2μm。导热性填料的最大粒径也不特别限制，只要相对于半导体背面用膜的厚度其值为如上所述即可。具体地，最大粒径优选为0.2至8μm，更优选0.5至7μm。当平均粒径和最大粒径不低于上述范围时，则可以防止半导体背面用膜2的导热性中的任何过度减少和膜的热辐射能力及耐热性可以由此增强。另一方面，当平均粒径和最大粒径不高于上述范围时，则可以防止膜的激光标识性和粘合性降低。平均粒径使用激光衍射粒度仪(LA-910，由HORIBA.Ltd.制造)测量。
导热性填料可以包括两种以上不同种类的其平均粒径不同的导热性填料。考虑到导热性填料的含量、半导体背面用膜的导热性和膜的表面平滑度易控制性，优选使用两种不同类型的其平均粒径不同的导热性填料。还在此情况下，填料的粒径不特别限制，只要相对于半导体背面用膜的厚度其值落入预定范围内即可。具体地，一种导热性填料A的平均粒径可以落入0.01至0.5μm，优选0.05至0.5μm；和另一种导热性填料B的平均粒径可以落入0.5至5μm，优选0.5至3μm。当平均粒径落入上述数值范围内时和当使用彼此不同的导热性填料时，可增加半导体背面用膜2中导热性填料的填充百分比。因此，填料可以赋予优异的热辐射能力至半导体背面用膜2。在使用两种不同类型的其平均粒径不同的导热性填料的情况下，上述导热性填料B的共混比以体积比计优选为30至90％，更优选40至60％，相对于导热性填料A和导热性填料B的总量。
导热性填料的颗粒形状不特别限制。例如，填料颗粒可以是球形、椭圆形、扁平状、针状、纤维状、片状、尖头状(spiky)或者螺线状(coil-like)颗粒。在那些形状中，由于可增强膜中导热性填料颗粒的分散性和填充能力，因此球形颗粒是优选的。本发明中，其颗粒形状不同的导热性填料可以混入膜中。
半导体背面用膜可以是单层膜或者其中层压多层的多层膜。在半导体背面用膜为多层膜的情况下，导热性填料的比例可以落入上述范围内，相对于整个多层膜的全部。
如上所述，由于在膜中混入导热性填料导致半导体背面用膜2的导热率为至少1.5W/mK，优选至少2W/mK，更优选至少4W/mK，更进一步优选至少5W/mK。具有如上水平上的导热性，膜可有效地将通过半导体元件产生的热释放至外部。
固化前半导体背面用膜2的表面粗糙度(Ra)不特别限制，只要膜可确保激光标识性和对半导体晶片等的粘合性即可。优选地，表面粗糙度为至多300nm，更优选至多250nm，更进一步优选至多200nm。当半导体背面用膜的表面粗糙度(Ra)为至多300nm时，半导体背面用膜可确保良好的粘合性和激光标识性。
除了上述导热性填料以外，该实施方案的半导体背面用膜2还包含树脂。优选地，半导体背面用膜2包含热固性树脂作为树脂和热固化促进催化剂，和更进一步优选包含热塑性树脂。通过包含热固性树脂，半导体背面用膜可有效地显示其作为粘合剂层的功能。
热塑性树脂的实例包括天然橡胶、丁基橡胶、异戊二烯橡胶、氯丁橡胶、乙烯-乙酸乙烯酯共聚物、乙烯-丙烯酸共聚物、乙烯-丙烯酸酯共聚物、聚丁二烯树脂、聚碳酸酯树脂、热塑性聚酰亚胺树脂、聚酰胺树脂如6-尼龙和6，6-尼龙、苯氧基树脂、丙烯酸类树脂、饱和聚酯树脂如PET(聚对苯二甲酸乙二酯)或PBT(聚对苯二甲酸丁二醇酯)、聚酰胺酰亚胺树脂或氟树脂。这些热塑性树脂可以单独使用或以其两种以上组合使用。在这些热塑性树脂中，特别优选包含少量离子性杂质、具有高耐热性和能够确保半导体元件可靠性的丙烯酸类树脂。
丙烯酸类树脂不特别限制，其实例包括包含一种或者两种以上具有直链或支链烷基的丙烯酸或者甲基丙烯酸的酯作为组分的聚合物，所述烷基具有30个以下碳原子、优选4至18个碳原子、更优选6至10个碳原子和特别是8或9个碳原子。即，本发明中，丙烯酸类树脂具有还包括甲基丙烯酸类树脂的宽泛含义。烷基的实例包括甲基、乙基、丙基、异丙基、正丁基、叔丁基、异丁基、戊基、异戊基、己基、庚基、2-乙基己基、辛基、异辛基、壬基、异壬基、癸基、异癸基、十一烷基、十二烷基(月桂基)、十三烷基、十四烷基、硬脂基和十八烷基。
此外，形成丙烯酸类树脂的其它单体(除了其中烷基为具有30个以下碳原子的烷基的丙烯酸或者甲基丙烯酸的烷基酯以外的单体)不特别限制，其实例包括含羧基单体如丙烯酸、甲基丙烯酸、丙烯酸羧乙酯、丙烯酸羧戊酯、衣康酸、马来酸、富马酸和巴豆酸；酸酐单体如马来酸酐和衣康酸酐；含羟基单体如(甲基)丙烯酸2-羟乙酯、(甲基)丙烯酸2-羟丙酯、(甲基)丙烯酸4-羟丁酯、(甲基)丙烯酸6-羟己酯、(甲基)丙烯酸8-羟辛酯、(甲基)丙烯酸10-羟癸酯、(甲基)丙烯酸12-羟月桂酯和(4-羟甲基环己基)-甲基丙烯酸酯；含磺酸基团单体如苯乙烯磺酸、烯丙基磺酸、2-(甲基)丙烯酰氨基-2-甲基丙磺酸、(甲基)丙烯酰氨基丙磺酸、(甲基)丙烯酸磺丙酯和(甲基)丙烯酰氧基萘磺酸；和含磷酸基团单体如2-羟乙基丙烯酰磷酸酯(2-hydroethylacryloylphosphate)。在这点上，(甲基)丙烯酸意指丙烯酸和/或甲基丙烯酸，(甲基)丙烯酸酯意指丙烯酸酯和/或甲基丙烯酸酯，(甲基)丙烯酰基意指丙烯酰基和/或甲基丙烯酰基等，这些将应用于全部说明书。
此外，除了环氧树脂和酚醛树脂以外，热固性树脂的实例还包括氨基树脂、不饱和聚酯树脂、聚氨酯树脂、硅酮树脂和热固性聚酰亚胺树脂。所述热固性树脂可以单独使用或以其两种以上组合使用。作为热固性树脂，仅包含少量腐蚀半导体元件的离子性杂质的环氧树脂是合适的。此外，酚醛树脂适合用作环氧树脂的固化剂。
环氧树脂不特别限制，例如，可以使用双官能环氧树脂或多官能环氧树脂如双酚A型环氧树脂、双酚F型环氧树脂、双酚S型环氧树脂、溴化双酚A型环氧树脂、氢化双酚A型环氧树脂、双酚AF型环氧树脂、联苯型环氧树脂、萘型环氧树脂、芴型环氧树脂、苯酚酚醛清漆(phenol novolak)型环氧树脂、邻甲酚酚醛清漆(o-cresol novolak)型环氧树脂、三羟基苯甲烷型环氧树脂和四羟苯基乙烷(tetraphenylolethane)型环氧树脂，或环氧树脂如乙内酰脲型环氧树脂、三缩水甘油基异氰脲酸酯型环氧树脂或缩水甘油基胺型环氧树脂。
作为环氧树脂，在以上示例的那些中，酚醛清漆(novolak)型环氧树脂、双酚型环氧树脂、三羟基苯甲烷型环氧树脂和四羟苯基乙烷型环氧树脂是优选的。这是因为这些环氧树脂与作为固化剂的酚醛树脂具有高反应性，且耐热性等优良。
此外，上述酚醛树脂起到环氧树脂的固化剂的作用，其实例包括酚醛清漆型酚醛树脂如苯酚酚醛清漆树脂、苯酚芳烷基树脂、甲酚酚醛清漆树脂、叔丁基苯酚酚醛清漆树脂和壬基苯酚酚醛清漆树脂；甲阶型酚醛树脂；和聚氧苯乙烯(polyoxystyrenes)如聚对氧苯乙烯。酚醛树脂可以单独使用或以两种以上组合使用。在这些酚醛树脂中，苯酚酚醛清漆树脂和苯酚芳烷基树脂是特别优选的。这是因为可改进半导体器件的连接可靠性。
环氧树脂与酚醛树脂的混合比优选使得例如酚醛树脂中的羟基变为0.5至2.0当量，基于每当量环氧树脂组分中的环氧基团。其更优选0.8至1.2当量。即，当混合比变为在该范围之外时，固化反应不能充分进行，环氧树脂固化产物的特性趋于劣化。
热固性树脂的含量优选为40重量％至90重量％，更优选50重量％至90重量％，甚至更优选60重量％至90重量％，相对于半导体背面用膜中的全部树脂组分。当其含量为至少40重量％时，则热固性收缩率可以容易地控制至至少2体积％。在倒装芯片安装中，不使用包封整个半导体封装体的模具树脂(mold resin)，但是通常，在被粘物和半导体元件之间的凸块连接部分单独用称作底部填充(underfill)材料的包封树脂包封。当半导体背面用膜以上述量包含树脂时，膜可在包封树脂的热固化期间完全热固化，以及膜可确实粘附和固定至半导体元件背面，从而给出其中膜不剥离的倒装芯片型半导体器件。另一方面，当其含量为至多90重量％时，则膜可以是挠性的。
热固化促进催化剂没有特别限制，可以合适地选自已知的热固化促进催化剂。一种或多种热固化促进催化剂可以在此处单独使用或以组合使用。作为热固化促进催化剂，例如，可使用胺类固化促进催化剂、磷类固化促进催化剂、咪唑类固化促进催化剂、硼类固化促进催化剂或磷-硼类固化促进催化剂。
半导体背面用膜特别合适地由包含环氧树脂和酚醛树脂的树脂组合物或者包含环氧树脂、酚醛树脂和丙烯酸类树脂的树脂组合物形成。由于这些树脂仅包含少量的离子性杂质并且具有高的耐热性，因此可确保半导体元件的可靠性。
重要的是半导体背面用膜2具有对半导体晶片背面(非电路形成面)的粘合性(紧密粘合性)。半导体背面用膜2可由例如包含环氧树脂作为热固性树脂组分的树脂组合物形成。在半导体背面用膜2预先固化至一定程度的情况下，制备时，优选添加能够与聚合物的分子链末端处的官能团等反应的多官能化合物作为交联剂。因此，可增强高温下的粘合特性并且可实现膜的耐热性改进。
半导体背面用膜对半导体晶片的粘合力(23℃，180度的剥离角，300mm/分钟的剥离速度)优选在0.5N/20mm至15N/20mm的范围内，更优选0.7N/20mm至10N/20mm。当粘合力为至少0.5N/20mm时，则膜可以以优异的粘合性粘附至半导体晶片和半导体元件以及没有膜鼓起(swelling)等粘合不良。此外，在半导体晶片切割中，可防止芯片飞散。另一方面，当粘合力为至多15N/20mm时，则其便于从切割带剥离。
交联剂不特别限制，可使用已知的交联剂。具体地，例如，不仅可提及异氰酸酯类交联剂、环氧类交联剂、三聚氰胺类交联剂和过氧化物类交联剂，还提及脲类交联剂、金属醇盐类交联剂、金属螯合物类交联剂、金属盐类交联剂、碳二亚胺类交联剂、噁唑啉类交联剂、氮丙啶类交联剂和胺类交联剂等。作为交联剂，异氰酸酯类交联剂或环氧类交联剂是合适的。交联剂可单独使用或以两种以上组合使用。
异氰酸酯类交联剂的实例包括低级脂肪族多异氰酸酯如1，2-亚乙基二异氰酸酯、1，4-亚丁基二异氰酸酯和1，6-六亚甲基二异氰酸酯；脂环族多异氰酸酯如亚环戊基二异氰酸酯、亚环己基二异氰酸酯、异佛尔酮二异氰酸酯、氢化甲苯二异氰酸酯和氢化苯二甲撑二异氰酸酯；和芳香族多异氰酸酯如2，4-甲苯二异氰酸酯、2，6-甲苯二异氰酸酯、4，4′-二苯甲烷二异氰酸酯和苯二甲撑二异氰酸酯。此外，也使用三羟甲基丙烷/甲苯二异氰酸酯三聚体加合物[商品名“COLONATE L”，由NipponPolyurethane Industry Co.，Ltd.制造]、三羟甲基丙烷/六亚甲基二异氰酸酯三聚体加合物[商品名“COLONATE HL”，由NipponPolyurethane Industry Co.，Ltd.制造]等。此外，环氧类交联剂的实例包括N，N，N′，N′-四缩水甘油基-间苯二甲胺、二缩水甘油基苯胺、1，3-双(N，N-缩水甘油基氨甲基)环己烷、1，6-己二醇二缩水甘油醚、新戊二醇二缩水甘油醚、乙二醇二缩水甘油醚、丙二醇二缩水甘油醚、聚乙二醇二缩水甘油醚、聚丙二醇二缩水甘油醚、山梨糖醇多缩水甘油醚、甘油多缩水甘油醚、季戊四醇多缩水甘油醚、聚甘油多缩水甘油醚、脱水山梨糖醇多缩水甘油醚、三羟甲基丙烷多缩水甘油醚、己二酸二缩水甘油酯、邻苯二甲酸二缩水甘油酯、三缩水甘油基-三(2-羟乙基)异氰脲酸酯、间苯二酚二缩水甘油醚和双酚-S-二缩水甘油醚，以及在分子中具有两个以上的环氧基团的环氧类树脂。
交联剂的使用量不特别限制，可取决于交联度适当选择。具体地，优选交联剂的使用量通常为7重量份以下(例如，0.05至7重量份)，基于100重量份的聚合物组分(特别是在分子链末端具有官能团的聚合物)。当交联剂的量基于100重量份的聚合物组分为大于7重量份时，粘合力降低，从而这种情况是不优选的。从改进内聚力的观点，交联剂的量优选为0.05重量份以上，基于100重量份的聚合物组分。
本发明中，代替使用交联剂或者与交联剂一起使用，也可以通过用电子束或UV光等照射进行交联处理。
优选将半导体背面用膜着色。因此，可显示优异的激光标识性和优异的外观性，和其变为可以制造具有增值外观性的半导体器件。如上，由于半导体背面用着色膜具有优异的标识性，因此通过利用任何各种标识方法如通过半导体背面膜的印刷法和激光标识法，可进行标识以将各种信息如文字信息和图形信息赋予至在半导体元件或者使用半导体元件的半导体器件的非电路侧上的面。特别地，通过控制着色的颜色，变为可以观察到通过具有优异可见度的标识赋予的信息(例如，文字信息和图形信息)。此外，当将半导体背面用膜着色时，切割带和半导体背面用膜可容易地彼此区别，从而可增强加工性等。此外，例如，作为半导体器件，可以通过利用不同颜色将其产品分类。在半导体背面用膜着色的情况(膜既不是无色又不透明的情况)下，通过着色显示的颜色不特别限制，但是，例如优选为暗色如黑色、蓝色或者红色，黑色是特别合适的。
在本实施方案中，暗色主要指具有60以下(0至60)、优选50以下(0至50)、更优选40以下(0至40)的在L*a*b*颜色空间中定义的L*的暗色。
此外，黑色主要是指具有35以下(0至35)、优选30以下(0至30)、更优选25以下(0至25)的在L*a*b*颜色空间中定义的L*的黑色系颜色。在这点上，在黑色中，在L*a*b*颜色空间中定义的各a*和b*可根据L*的值适当地选择。例如，a*和b*两者均在优选-10至10、更优选-5至5、特别优选-3至3(特别地0或约0)的范围内。
在本实施方案中，在L*a*b*颜色空间中定义的L*、a*和b*可通过用色差计(商品名“CR-200”，由Minolta Ltd制造；色差计)测量来确定。L*a*b*颜色空间为在1976年由CommissionInternationale de l’Eclairage(CIE)建议的颜色空间，是指称为CIE 1976(L*a*b*)颜色空间的颜色空间。此外，在日本工业标准(Japanese Industrial Standards)JIS Z8729中定义了L*a*b*颜色空间。
在半导体背面用膜着色时，根据目标颜色，可使用着色剂(着色试剂)。作为该着色剂，可合适地使用各种暗色着色剂如黑色着色剂、蓝色着色剂和红色着色剂，黑色着色剂是特别适合的。着色剂可为任意颜料和染料。着色剂可单独使用或以两种以上组合使用。在这点上，作为染料，可以使用任何形式的染料如酸性染料、反应性染料、直接染料、分散染料和阳离子染料。此外，同样关于颜料，其形式不特别限制，可在已知的颜料中适当选择和使用。
特别地，当染料作为着色剂使用时，染料变为通过在半导体背面用膜中溶解而均匀地或者几乎均匀地分散的状态，从而可容易地生产具有均匀的或者几乎均匀的着色浓度的半导体背面用膜(结果，半导体背面用切割带集成膜)。因此，当染料作为着色剂使用时，半导体背面用切割带集成膜中的半导体背面用膜可具有均匀的或者几乎均匀的着色浓度以及可增强标识性和外观性。
黑色着色剂不特别限制，例如，可合适地选自无机黑色颜料和黑色染料。此外，黑色着色剂可为其中将青色着色剂(蓝-绿着色剂)、品红色着色剂(红-紫着色剂)和黄色着色剂(黄着色剂)混合的着色剂混合物。黑色着色剂可单独或以两种以上的组合使用。当然，黑色着色剂可与除黑色之外其它颜色的着色剂组合使用。
黑色着色剂的具体实例包括炭黑(如炉黑、槽黑、乙炔黑、热裂炭黑或灯黑)、石墨、氧化铜、二氧化锰、偶氮型颜料(如偶氮甲碱偶氮黑)、苯胺黑、苝黑、钛黑、花青黑、活性炭、铁素体(如非磁性铁素体或磁性铁素体)、磁铁矿、氧化铬、氧化铁、二硫化钼、铬配合物、复合氧化物型黑色颜料和蒽醌型有机黑色颜料。
在本发明中，作为黑色着色剂、也可使用黑色染料如C.I.溶剂黑3、7、22、27、29、34、43、70，C.I.直接黑17、19、22、32、38、51、71，C.I.酸性黑1、2、24、26、31、48、52、107、109、110、119、154，和C.I.分散黑1、3、10、24；和黑色颜料如C.I.颜料黑1、7等。
作为此类黑色着色剂，例如，商品名″Oil Black BY″、商品名″Oil Black BS″、商品名″Oil Black HBB″、商品名″Oil Black803″、商品名″Oil Black 860″、商品名″Oil Black 5970″、商品名″Oil Black 5906″和商品名″Oil Black 5905″(由OrientChemical Industries Co.，Ltd.制造)等是商购可得的。
除了黑色着色剂以外的着色剂的实例包括青色着色剂、品红色着色剂和黄色着色剂。青色着色剂的实例包括青色染料如C.I.溶剂蓝25、36、60、70、93、95；C.I.酸性蓝6和45；着青色颜料如C.I.颜料蓝1、2、3、15、15:1、15:2、15:3、15:4、15:5、15:6、16、17、17:1、18、22、25、56、60、63、65、66；C.I.瓮蓝4、60；和C.I.颜料绿7。
此外，品红色着色剂中，品红色染料的实例包括C.I.溶剂红1、3、8、23、24、25、27、30、49、52、58、63、81、82、83、84、100、109、111、121、122；C.I.分散红9；C.I.溶剂紫8、13、14、21、27；C.I.分散紫1；C.I.碱性红1、2、9、12、13、14、15、17、18、22、23、24、27、29、32、34、35、36、37、38、39、40；C.I.碱性紫1、3、7、10、14、15、21、25、26、27和28。
品红色着色剂中，品红色颜料的实例包括C.I.颜料红1、2、3、4、5、6、7、8、9、10、11、12、13、14、15、16、17、18、19、21、22、23、30、31、32、37、38、39、40、41、42、48:1、48:2、48:3、48:4、49、49:1、50、51、52、52:2、53:1、54、55、56、57:1、58、60、60:1、63、63:1、63:2、64、64:1、67、68、81、83、87、88、89、90、92、101、104、105、106、108、112、114、122、123、139、144、146、147、149、150、151、163、166、168、170、171、172、175、176、177、178、179、184、185、187、190、193、202、206、207、209、219、222、224、238、245；C.I.颜料紫3、9、19、23、31、32、33、36、38、43、50；C.I.瓮红1、2、10、13、15、23、29和35。
此外，黄色着色剂的实例包括黄色染料如C.I.溶剂黄19、44、77、79、81、82、93、98、103、104、112和162；黄色颜料如C.I.颜料橙31、43；C.I.颜料黄1、2、3、4、5、6、7、10、11、12、13、14、15、16、17、23、24、34、35、37、42、53、55、65、73、74、75、81、83、93、94、95、97、98、100、101、104、108、109、110、113、114、116、117、120、128、129、133、138、139、147、150、151、153、154、155、156、167、172、173、180、185、195；C.I.瓮黄1、3和20。
各种着色剂如青色着色剂、品红色着色剂和黄色着色剂可以分别单独使用或者以两种以上组合使用。在这点上，在使用各种着色剂如青色着色剂、品红色着色剂和黄色着色剂zhong的两种以上的情况下，这些着色剂的混合比(或共混比)不特别限制，可根据各着色剂的种类和目标颜色等适当地选择。
在将半导体背面2用膜着色的情况下，着色形式不特别限制。半导体背面用膜可以是例如，添加有着色剂的单层膜状制品。此外，膜可以是至少层压至少由热固性树脂形成的树脂层和着色剂层的层压膜。在这点上，在半导体背面用膜2为树脂层和着色剂层的层压膜的情况下，以层压形式的半导体背面用膜2优选具有树脂层/着色剂层/树脂层的层压形式。在这种情况下，着色剂层两侧的两层树脂层可以是具有相同组成的树脂层或者可以是具有不同组成的树脂层。
向半导体背面用膜2中，根据需要可合适地共混其它添加剂。其它添加剂的实例除了其它填料(除导热性填料以外)、阻燃剂、硅烷偶联剂和离子捕集剂以外，还包括增量剂、防老剂、抗氧化剂和表面活性剂。
其它填料可以是无机填料和有机填料中的任一种，但是优选无机填料。向其中混入其它填料如无机填料可以赋予导电性至半导体背面用膜，从而增强膜的导热性和控制膜的弹性。半导体背面用膜2可以是导电性或者非导电性的。无机填料包括以下各种无机粉末：例如，陶瓷如二氧化硅、粘土、石膏、碳酸钙、硫酸钡、氧化铍；金属如铝、铜、银、金、镍、铬、铅、锡、锌、钯、焊料；其合金和其它碳。一种或多种此类填料可以在此处单独使用或以组合使用。作为填料，优选二氧化硅，更优选熔融二氧化硅。优选地，无机填料的平均粒径在0.1μm至80μm的范围内。无机填料的平均粒径用激光衍射粒度仪确定。
上述其它填料(特别地，无机填料)的共混量优选为80重量份以下(0重量份至80重量份)，更优选0重量份至70重量份，基于100重量份的有机树脂组分。
阻燃剂的实例包括三氧化锑、五氧化锑和溴化环氧树脂。阻燃剂可以单独使用或以两种以上组合使用。硅烷偶联剂的实例包括β-(3，4-环氧环己基)乙基三甲氧基硅烷、γ-环氧丙氧丙基三甲氧基硅烷和γ-环氧丙氧丙基甲基二乙氧基硅烷。硅烷偶联剂可单独使用或以两种以上的组合使用。离子捕集剂的实例包括水滑石和氢氧化铋。离子捕集剂可单独使用或以两种以上的组合使用。
半导体背面用膜2可例如通过利用常规使用的方法形成，所述常规使用的方法包括混合热固性树脂如环氧树脂、如果需要的热塑性树脂如丙烯酸类树脂以及任选的溶剂和其它添加剂以制备树脂组合物，随后将其成形为膜状层。具体地，作为半导体背面用膜的膜状层(粘合剂层)可例如通过以下方法形成：包括将树脂组合物施涂至切割带的压敏粘合剂层32上的方法；包括施涂树脂组合物至合适的隔离膜(如剥离纸)上以形成树脂层(或粘合剂层)和然后将其转移(转换)至压敏粘合剂层32上的方法等。在这点上，树脂组合物可以是溶液或者分散液。
此外，在半导体背面用膜2由包含热固性树脂如环氧树脂的树脂组合物形成的情况下，在将膜施加至半导体晶片前的阶段半导体背面用膜处于热固性树脂未固化或者部分固化的状态下。在这种情况下，将其施涂至半导体晶片后(具体地，通常在当包封材料在倒装芯片接合步骤中固化时)，半导体背面用膜中的热固性树脂完全或者几乎完全固化。
如上，由于即使当膜包含热固化树脂时，半导体背面用膜也处于热固性树脂未固化或者部分固化的状态下，因此半导体背面用膜的凝胶分数不特别限制，但是例如，适当地选自50重量％以下(0至50重量％)、优选30重量％以下(0至30重量％)和特别优选10重量％以下(0至10重量％)的范围。半导体背面用膜的凝胶分数可通过以下测量方法测量。
<凝胶分数测量方法>
从半导体背面用膜2中取样约0.1g样品，并精确称重(样品重量)，将样品包裹在网型片(mesh-type sheet)中后，将其在室温下在约50ml甲苯中浸渍1周。此后，从甲苯中取出溶剂不溶性物质(网型片中的内容物)，并在130℃下干燥约2小时，将干燥后的溶剂不溶性物质称重(浸渍并干燥后的重量)，然后根据下述表达式(a)计算凝胶分数(重量％)。
凝胶分数(重量％)＝[(浸渍并干燥后的重量)/(样品重量)]×100    (a)
半导体背面用膜的凝胶分数可通过树脂组分的种类和含量以及交联剂的种类和含量，以及除此之外的加热温度和加热时间等来控制。
在本发明中，在半导体背面用膜为由包含热固性树脂如环氧树脂的树脂组合物形成的膜状制品的情况下，可有效地显示对半导体晶片的紧密粘合性。
此外，由于在半导体晶片的切割步骤中使用切割水，因此在一些情况下半导体背面用膜吸湿从而具有常规状态以上的水分含量。当在仍然保持此类高水分含量的情况下进行倒装芯片接合时，在一些情况下水蒸汽残留在半导体背面用膜和半导体晶片或者其加工体(半导体)之间的粘合界面处和产生浮起(lifting)。因此，通过将半导体背面用膜构造为其中具有高透湿性的芯材料设置在其各表面上的构造，水蒸汽扩散，因此使其变得可以避免此类问题。从该观点，可以使用其中半导体背面用膜形成于芯材料的一个表面或者两个表面的多层结构作为半导体背面用膜。芯材料的实例包括膜(例如，聚酰亚胺膜、聚酯膜、聚对苯二甲酸乙二酯膜、聚萘二酸乙二酯膜和聚碳酸酯膜等)、用玻璃纤维或塑料无纺纤维增强的树脂基板、硅基板和玻璃基板。
半导体背面用膜2的厚度(在层压膜的情况下的总厚度)不特别限制，但是其可以为例如在约2μm至200μm的范围内合适地选择。此外，其厚度优选为约3μm至160μm，更优选约4μm至100μm，特别是约5μm至80μm。
23℃下处于未固化状态的半导体背面用膜2的拉伸贮能弹性模量优选为1GPa以上(例如，1GPa至50GPa)、更优选2GPa以上，特别地，3GPa以上是适合的。当拉伸贮能弹性模量为1GPa以上时，在当半导体芯片与半导体背面用膜2一起从切割带的压敏粘合剂层32剥离后，将半导体背面用膜2放置在支承体上和进行运输等时，可有效地抑制或者防止半导体背面用膜粘贴至支承体。在这点上，支承体为例如载带中的顶带(top tape)和底带(bottom tape)等。如上所述，在半导体背面用膜2由包含热固性树脂的树脂组合物形成的情况下，热固性树脂通常处于未固化或者部分固化状态下，从而半导体背面用膜在23℃下的拉伸贮能弹性模量为在热固性树脂未固化或者部分固化的状态下的在23℃下的拉伸贮能弹性模量。
此处，半导体背面用膜2可以为单层或者其中层压多层的层压膜。在层压膜的情况下，作为未固化状态下的整个层压膜的拉伸贮能弹性模量充分地为1GPa以上(例如，1GPa至50GPa)。未固化状态下的半导体背面用膜的拉伸贮能弹性模量(23℃)还可通过适当地设定树脂组分(热塑性树脂和/或热固性树脂)的种类和含量或者填料如二氧化硅填料的种类和含量而控制。在半导体背面用膜2为其中层压多层的层压膜的情况下(在半导体背面用膜具有层压层形式的情况下)，作为层压层形式，例如可示例由晶片粘合剂层和激光标识层组成的层压形式。此外，在晶片粘合剂层和激光标识层之间，可以设置其它层(中间层、遮光层、补强层、着色层、基材层、电磁波屏蔽层、导热层、压敏粘合剂层等)。在这点上，晶片粘合剂层为显示优异的对晶片的紧密粘合性(粘合性)的层和与晶片背面接触的层。另一方面，激光标识层为显示优异的激光标识性的层和在半导体芯片背面上激光标识时利用的层。
拉伸贮能弹性模量通过以下确定：制备未固化状态下的半导体背面用膜2而不层压至切割带3上，并使用由RheometricsCo.，Ltd.制造的动态粘弹性测量设备″Solid Analyzer RS A2″，在预定温度(23℃)下，在氮气气氛下，在样品宽度为10mm、样品长度为22.5mm、样品厚度为0.2mm、频率为1Hz和升温速率为10℃/分钟的条件下，以拉伸模式测量弹性模量，并将测量的弹性模量作为获得的拉伸贮能弹性模量的值。
优选地，半导体背面用膜2用其至少一个表面上的隔离膜(剥离衬垫)(图中未示出)保护。例如，在半导体背面用切割带集成膜1中，隔离膜可以设置在半导体背面用膜的至少一个表面上。另一方面，在不与切割带集成的半导体背面用膜中，隔离膜可以设置在半导体背面用膜的一个表面或者两个表面上。隔离膜具有作为用于保护半导体背面用膜直至将其实际使用的保护材料的功能。此外，在半导体背面用切割带集成膜1中，隔离膜可以进一步用作在将半导体背面用膜2转移至切割带基材的压敏粘合剂层32上时的支承基材。当半导体晶片粘贴至半导体背面用膜上时将隔离膜剥离。作为隔离膜，也可使用聚乙烯或者聚丙烯膜，和其表面用脱模剂如氟类脱模剂或者长链烷基丙烯酸酯类脱模剂涂布的塑料膜(如聚对苯二甲酸乙二酯)或纸等。隔离膜可通过常规已知的方法形成。此外，隔离膜的厚度等不特别限制。
在半导体背面用膜2不与切割带3层压的情况下，半导体背面用膜2可以与其两面上均具有剥离层的一个隔离膜一起卷绕成其中膜2用在其两表面上具有剥离层的隔离膜保护的卷形物(roll)；或者膜2可以用其至少一个表面上具有剥离层的隔离膜保护。
此外，半导体背面用膜2在可见光区域内的透光率(可见光透光率，波长：400至800nm)不特别限制，但是例如，优选在20％以下(0至20％)、更优选10％以下(0至10％)、特别优选5％以下(0至5％)的范围内。当半导体背面用膜2具有大于20％的可见光透光率时，存在透光率可能不利地影响半导体元件的顾虑。可见光透光率(％)可通过半导体背面用膜2的树脂组分的种类和含量、着色剂(如颜料或染料)的种类和含量以及无机填料的含量等控制。
半导体背面用膜2的可见光透光率(％)可如下确定。即，制备自身具有20μm厚度(平均厚度)的半导体背面用膜2。然后，半导体背面用膜2用具有400至800nm波长的可见光以规定强度[设备：可见光生成设备，由Shimadzu Corpoation制造[商品名″ABSORPTION SPECTRO PHOTOMETER″]]照射，并且测量透过的可见光的强度。此外，可见光透光率(％)可基于可见光通过半导体背面用膜2透射前后的强度变化而确定。在这点上，也可以从其厚度不是20μm的半导体背面用膜2的可见光透光率(％；波长：400至800nm)的值获得具有20μm厚度的半导体背面用膜2的可见光透光率(％；波长：400至800nm)。本发明中，可见光透光率(％)在具有20μm厚度的半导体背面用膜2的情况下确定，但是根据本发明的半导体背面用膜不限于具有20μm厚度的半导体背面用膜。
此外，作为半导体背面用膜2，具有较低吸湿率的半导体背面用膜是更优选的。具体地，吸湿率优选为1重量％以下，更优选0.8重量％以下。通过调整吸湿率至1重量％以下，可增强激光标识性。此外，例如，在再流步骤(reflow step)中可抑制或防止半导体背面用膜2和半导体元件之间的空隙的产生。吸湿率为由使半导体背面用膜2在温度85℃和湿度85％RH的气氛下放置168小时前后的重量变化计算的值。在半导体背面用膜2由包含热固性树脂的树脂组合物形成的情况下，吸湿率意指当使得热固化后的膜在温度85℃和湿度85％RH的气氛下放置168小时时获得的值。此外，吸湿率可例如通过改变无机填料的添加量调整。
此外，作为半导体背面用膜2，具有较小比率的挥发性物质的半导体背面用膜是更优选的。具体地，热处理后的半导体背面用膜2的重量减少的比率(重量减少率)优选为1重量％以下，更优选0.8重量％以下。用于热处理的条件为250℃的加热温度和1小时的加热时间。通过调整重量减少比率至1重量％以下，可增强激光标识性。此外，例如，在再流步骤中可抑制或者防止倒装芯片型半导体器件中的裂纹的产生。重量减少率可例如通过添加无铅焊料再流时能够减少裂纹产生的无机物质而调整。在半导体背面用膜2由包含热固性树脂组分的树脂组合物形成的情况下，重量减少率为当热固化后的半导体背面用膜在250℃温度和1小时加热时间的条件下加热时获得的值。
(切割带)
切割带3包括基材31和在基材31上形成的压敏粘合剂层32。因此，切割带3具有其中层压基材31和压敏粘合剂层32的构造是充分的。可使用基材(支承基材)作为用于压敏粘合剂层等的支承材料。基材31优选具有放射线透过性。作为基材31，例如，可使用合适的薄材料，例如纸类基材如纸；纤维类基材如织物、无纺布、毡和网；金属类基材如金属箔和金属板；塑料基材如塑料膜和片；橡胶类基材如橡胶片；发泡体(foamed body)如发泡片；及其层压体[特别地，塑料基材与其它基材的层压体，塑料膜(或片)彼此的层压体等]。在本发明中，作为基材，可适当使用塑料基材如塑料膜和片。此类塑料材料的原料实例包括烯烃类树脂如聚乙烯(PE)、聚丙烯(PP)和乙烯-丙烯共聚物；使用乙烯作为单体组分的共聚物，如乙烯-乙酸乙烯酯共聚物(EVA)、离聚物树脂、乙烯-(甲基)丙烯酸类共聚物，和乙烯-(甲基)丙烯酸酯(无规、交替)共聚物；聚酯如聚对苯二甲酸乙二酯(PET)、聚萘二甲酸乙二酯(PEN)和聚对苯二甲酸丁二醇酯(PBT)；丙烯酸类树脂；聚氯乙烯(PVC)；聚氨酯；聚碳酸酯；聚苯硫醚(PPS)；酰胺类树脂如聚酰胺(尼龙)和全芳族聚酰胺(whole aromaticpolyamides)(芳族聚酰胺)；聚醚醚酮(PEEK)；聚酰亚胺；聚醚酰亚胺；聚偏二氯乙烯；ABS(丙烯腈-丁二烯-苯乙烯共聚物)；纤维素类树脂；硅酮树脂；和氟化树脂。
此外，基材31的材料包括聚合物如前述树脂的交联材料。塑料膜可以在不拉伸的情况下使用，或者如果需要可以在进行单轴或者双轴拉伸处理后使用。根据通过拉伸处理等赋予热收缩性的树脂片材，压敏粘合剂层32和半导体背面用膜2之间的粘附面积通过切割后基材31的热收缩减少，因此可便于半导体芯片的回收。
可以在基材31的表面上实施常规使用的表面处理，例如化学或物理处理如铬酸盐处理、臭氧暴露、火焰暴露、暴露于高压电击或电离辐射处理，或用底漆剂(undercoating agent)处理例如稍后述及的压敏粘合剂物质的涂布，以增强与邻接层的紧密粘合性和保持性等。
作为基材31，可合适地选择和使用相同种类或者不同种类的材料，如果需要，可共混及使用几种材料。此外，为了向基材31赋予抗静电性，可在基材31上形成由金属、合金或其氧化物组成的具有约30至500埃厚度的导电性物质的气相沉积层。基材31可以为单层或者其两层以上的多层。
基材31的厚度(在层压层的情况下的总厚度)不特别限制，可取决于强度、挠性和预期的使用目的等合适地选择。例如，其厚度通常为1,000μm以下(例如，1μm至1,000μm)，优选10μm至500μm，进一步优选20μm至300μm，特别优选约30μm至200μm，但不限于此。
此外，在不损害本发明的优点等的范围内，基材31可以包含各种添加剂(着色剂、填料、增塑剂、防老剂、抗氧化剂、表面活性剂、阻燃剂等)。
(压敏粘合剂层)
压敏粘合剂层32由压敏粘合剂形成，并具有压敏粘合性。该压敏粘合剂不特别限制，可在已知的压敏粘合剂中合适地选择。具体地，作为压敏粘合剂，例如，具有上述特性的压敏粘合剂可在已知的压敏粘合剂中合适地选择并在本文中使用，所述已知的压敏粘合剂如丙烯酸类压敏粘合剂、橡胶类压敏粘合剂、乙烯基烷基醚类压敏粘合剂、硅酮类压敏粘合剂、聚酯类压敏粘合剂、聚酰胺类压敏粘合剂、聚氨酯类压敏粘合剂、氟类压敏粘合剂、苯乙烯-二烯嵌段共聚物类压敏粘合剂，和通过将具有不高于200℃熔点的热熔融性树脂混入上述压敏粘合剂中而制备的蠕变特性改进的压敏粘合剂(例如，参见JP-A-56-61468、JP-A-61-174857、JP-A-63-17981、JP-A-56-13040等，在此引入以作参考)。作为压敏粘合剂，此处也可使用照射固化型压敏粘合剂(或能量射线固化型压敏粘合剂)和热膨胀性压敏粘合剂。一种或多种此类压敏粘合剂可以在此处单独使用或以组合使用。
作为压敏粘合剂，本文中优选使用丙烯酸类压敏粘合剂和橡胶类压敏粘合剂，更优选丙烯酸类压敏粘合剂。丙烯酸类压敏粘合剂包括包含一种或多种(甲基)丙烯酸烷基酯作为单体组分的丙烯酸类聚合物(均聚物或共聚物)作为基础聚合物的丙烯酸类压敏粘合剂。
用于丙烯酸类压敏粘合剂的(甲基)丙烯酸烷基酯包括，例如(甲基)丙烯酸甲酯、(甲基)丙烯酸乙酯、(甲基)丙烯酸丙酯、(甲基)丙烯酸异丙酯、(甲基)丙烯酸丁酯、(甲基)丙烯酸异丁酯、(甲基)丙烯酸仲丁酯、(甲基)丙烯酸叔丁酯、(甲基)丙烯酸戊酯、(甲基)丙烯酸己酯、(甲基)丙烯酸庚酯、(甲基)丙烯酸辛酯、(甲基)丙烯酸2-乙基己酯、(甲基)丙烯酸异辛酯、(甲基)丙烯酸壬酯、(甲基)丙烯酸异壬酯、(甲基)丙烯酸癸酯、(甲基)丙烯酸异癸酯、(甲基)丙烯酸十一烷酯、(甲基)丙烯酸十二烷酯、(甲基)丙烯酸十三烷酯、(甲基)丙烯酸十四烷酯、(甲基)丙烯酸十五烷酯、(甲基)丙烯酸十六烷酯、(甲基)丙烯酸十七烷酯、(甲基)丙烯酸十八烷酯、(甲基)丙烯酸十九烷酯、(甲基)丙烯酸二十烷酯等。作为(甲基)丙烯酸烷基酯，具有4至18个碳原子的烷基的(甲基)丙烯酸烷基酯是优选的。在(甲基)丙烯酸烷基酯中，烷基可以是直链或支链的。
出于改进内聚力、耐热性及其交联性的目的，如果需要，丙烯酸类聚合物可以包含与上述(甲基)丙烯酸烷基酯可聚合的任何其它单体组分(可共聚合单体组分)对应的单元。可共聚合单体组分包括，例如含羧基单体如(甲基)丙烯酸(丙烯酸、甲基丙烯酸)、丙烯酸羧乙酯、丙烯酸羧戊酯、衣康酸、马来酸、富马酸、巴豆酸；含酸酐基团单体如马来酸酐、衣康酸酐；含羟基单体如(甲基)丙烯酸羟乙酯、(甲基)丙烯酸羟丙酯、(甲基)丙烯酸羟丁酯、(甲基)丙烯酸羟己酯、(甲基)丙烯酸羟辛酯、(甲基)丙烯酸羟癸酯、(甲基)丙烯酸羟月桂酯和甲基丙烯酸(4-羟甲基环己基)甲酯；含磺酸基单体如苯乙烯磺酸、烯丙基磺酸、2-(甲基)丙烯酰胺-2-甲基丙磺酸、(甲基)丙烯酰胺丙磺酸、(甲基)丙烯酸磺丙酯、(甲基)丙烯酰氧基萘磺酸；含磷酸基单体如2-羟乙基丙烯酰磷酸酯；(N-取代的)酰胺类单体如(甲基)丙烯酰胺、N，N-二甲基(甲基)丙烯酰胺、N-丁基(甲基)丙烯酰胺、N-羟甲基(甲基)丙烯酰胺、N-羟甲基丙烷(甲基)丙烯酰胺；(甲基)丙烯酸氨基烷基酯类单体如(甲基)丙烯酸氨基乙酯、(甲基)丙烯酸N，N-二甲氨基乙酯、(甲基)丙烯酸叔丁氨基乙酯；(甲基)丙烯酸烷氧基烷基酯类单体如(甲基)丙烯酸甲氧基乙酯、(甲基)丙烯酸乙氧基乙酯；氰基丙烯酸酯类单体如丙烯腈、甲基丙烯腈；含环氧基的丙烯酸类单体如(甲基)丙烯酸缩水甘油酯；苯乙烯类单体如苯乙烯、α-甲基苯乙烯；乙烯基酯类单体如乙酸乙烯酯、丙酸乙烯酯；烯烃类单体如异戊二烯、丁二烯、异丁烯；乙烯基醚类单体如乙烯基醚；含氮单体如N-乙烯基吡咯烷酮、甲基乙烯基吡咯烷酮、乙烯基吡啶、乙烯基哌啶酮、乙烯基嘧啶、乙烯基哌嗪、乙烯基吡嗪、乙烯基吡咯、乙烯基咪唑、乙烯基噁唑、乙烯基吗啉、N-乙烯基碳酰胺、N-乙烯基己内酰胺；马来酰亚胺类单体如N-环己基马来酰亚胺、N-异丙基马来酰亚胺、N-月桂基马来酰亚胺、N-苯基马来酰亚胺；衣康酰亚胺类单体如N-甲基衣康酰亚胺、N-乙基衣康酰亚胺、N-丁基衣康酰亚胺、N-辛基衣康酰亚胺、N-2-乙基己基衣康酰亚胺、N-环己基衣康酰亚胺、N-月桂基衣康酰亚胺；琥珀酰亚胺类单体如N-(甲基)丙烯酰氧亚甲基琥珀酰亚胺、N-(甲基)丙烯酰基-6-氧六亚甲基琥珀酰亚胺、N-(甲基)丙烯酰基-8-氧八亚甲基琥珀酰亚胺；二醇类丙烯酸酯单体如聚乙二醇(甲基)丙烯酸酯、聚丙二醇(甲基)丙烯酸酯、甲氧基乙二醇(甲基)丙烯酸酯(methoxyethylene glycol(meth)acrylate)、甲氧基聚丙二醇(甲基)丙烯酸酯(methoxypolypropylene glycol(meth)acrylate)；具有杂环、卤原子或硅原子等的丙烯酸酯类单体，如(甲基)丙烯酸四氢糠酯、含氟(甲基)丙烯酸酯(fluorine(meth)acrylate)、含硅酮(甲基)丙烯酸酯(silicone(meth)acrylate)；多官能单体如己二醇二(甲基)丙烯酸酯、(聚)乙二醇二(甲基)丙烯酸酯、(聚)丙二醇二(甲基)丙烯酸酯、新戊二醇二(甲基)丙烯酸酯、季戊四醇二(甲基)丙烯酸酯、三羟甲基丙烷三(甲基)丙烯酸酯、季戊四醇三(甲基)丙烯酸酯、二季戊四醇六(甲基)丙烯酸酯、环氧丙烯酸酯、聚酯丙烯酸酯、氨基甲酸酯丙烯酸酯、二乙烯基苯、二(甲基)丙烯酸丁酯、二(甲基)丙烯酸己酯，等等。一种或多种这些可共聚合单体组分可单独使用或以组合使用。
在本发明中可用的照射固化型压敏粘合剂(或能量射线固化型压敏粘合剂)(组合物)包括，例如包含在聚合物侧链、主链或主链末端中具有自由基反应性碳-碳双键的聚合物用作基础聚合物的内部照射固化型压敏粘合剂，以及通过将UV固化型单体组分或低聚物组分混入压敏粘合剂中而制备的照射固化型压敏粘合剂。在此处还可用的热膨胀性压敏粘合剂包括，例如包含压敏粘合剂和发泡剂(特别地，热膨胀性微球)的热膨胀性压敏粘合剂。
在本发明中，在不损害本发明优点的范围内，压敏粘合剂层32可以包含各种添加剂(例如，增粘剂、着色剂、增稠剂、增量剂、填料、增塑剂、防老剂、抗氧化剂、表面活性剂、交联剂等)。
交联剂不特别限制，可使用已知的交联剂。具体地，作为交联剂，不仅可以提及异氰酸酯类交联剂、环氧类交联剂、三聚氰胺类交联剂和过氧化物类交联剂，还可以提及脲类交联剂、金属醇盐类交联剂、金属螯合物类交联剂、金属盐类交联剂、碳二亚胺类交联剂、噁唑啉类交联剂、氮丙啶类交联剂和胺类交联剂等，异氰酸酯类交联剂和环氧类交联剂是合适的。交联剂可以单独使用或以两种以上组合使用。此外，交联剂的使用量不特别限制。
异氰酸酯类交联剂的实例包括低级脂肪族多异氰酸酯如1，2-亚乙基二异氰酸酯、1，4-亚丁基二异氰酸酯和1，6-六亚甲基二异氰酸酯；脂环族多异氰酸酯如亚环戊基二异氰酸酯、亚环己基二异氰酸酯、异佛尔酮二异氰酸酯、氢化甲苯二异氰酸酯和氢化苯二甲撑二异氰酸酯；以及芳香族多异氰酸酯如2，4-甲苯二异氰酸酯、2，6-甲苯二异氰酸酯、4，4′-二苯甲烷二异氰酸酯和苯二甲撑二异氰酸酯。此外，也使用三羟甲基丙烷/甲苯二异氰酸酯三聚体加合物[商品名“COLONATE L”，由NipponPolyurethane Industry Co.，Ltd.制造]和三羟甲基丙烷/六亚甲基二异氰酸酯三聚体加合物[商品名“COLONATE HL”，由NipponPolyurethane Industry Co.，Ltd.制造]等。此外，环氧类交联剂的实例包括N，N，N′，N′-四缩水甘油基-间苯二甲胺、二缩水甘油基苯胺、1，3-双(N，N-缩水甘油基氨甲基)环己烷、1，6-己二醇二缩水甘油醚、新戊二醇二缩水甘油醚、乙二醇二缩水甘油醚、丙二醇二缩水甘油醚、聚乙二醇二缩水甘油醚、聚丙二醇二缩水甘油醚、山梨糖醇多缩水甘油醚、甘油多缩水甘油醚、季戊四醇多缩水甘油醚、聚甘油多缩水甘油醚、脱水山梨糖醇多缩水甘油醚、三羟甲基丙烷多缩水甘油醚、己二酸二缩水甘油酯、邻苯二甲酸二缩水甘油酯、三缩水甘油基-三(2-羟乙基)异氰脲酸酯、间苯二酚二缩水甘油醚和双酚-S-二缩水甘油醚，以及在分子中具有两个以上环氧基团的环氧类树脂。
在本发明中，代替使用交联剂或与交联剂一起使用，压敏粘合剂层可以通过用电子射线或UV射线照射进行交联处理。
压敏粘合剂层32可以例如通过利用包括混合压敏粘合剂和任选的溶剂及其它添加剂，然后将该混合物成形为片状层的通常使用的方法形成。具体地，例如可以提及以下方法：包括将包含压敏粘合剂和任选的溶剂及其它添加剂的混合物施涂至基材31上的方法；包括施涂前述混合物至合适的隔离膜(如剥离纸)上以形成压敏粘合剂层32，然后将其转移(转换)至基材31上的方法，或类似方法。
压敏粘合剂层32的厚度没有特别限制，例如，为大约5μm至300μm(优选5μm至200μm，更优选5μm至100μm，甚至更优选7μm至50μm)。当压敏粘合剂层32的厚度在上述范围内时，则该层可以显示合适的压敏粘合力。压敏粘合剂层32可以是单层或多层。
切割带3的压敏粘合剂层32对倒装芯片型半导体背面用膜2的粘合力(23℃，180度的剥离角，300mm/分钟的剥离速度)优选在0.02N/20mm至10N/20mm，更优选0.05N/20mm至5N/20mm的范围内。当粘合力为至少0.02N/20mm时，则半导体芯片可以防止在切割半导体晶片中飞散。另一方面，当粘合力为至多10N/20mm时，则便于拾取它们时半导体芯片的剥离，和防止残留压敏粘合剂。
此外，本发明中，可以使得倒装芯片型半导体背面用膜2或半导体背面用切割带集成膜1具有抗静电功能。由于该构造，可防止电路由于在粘合时和在其剥离时静电能的产生或者由于半导体晶片等通过静电能的带电导致的击穿。赋予抗静电功能可通过合适的方式如以下方法进行：添加抗静电剂或导电性物质至基材31、压敏粘合剂层32和半导体背面用膜2的方法，或在基材31上设置由电荷转移配合物(complex)或金属膜等组成的导电层的方法。作为这些方法，优选难以产生具有改变半导体晶片品质风险的杂质离子的方法。为了赋予导电性和改进导热性等的目的而共混的导电性物质(导电性填料)的实例包括银、铝、金、铜、镍或导电性合金等的球形、针形、薄片形金属粉末；金属氧化物如氧化铝；无定形炭黑和石墨。然而，从不具有漏电性的观点，半导体背面用膜2优选非导电性的。
此外，倒装芯片型半导体背面用膜2或半导体背面用切割带集成膜1可以以卷绕成卷形物(roll)的形式形成或可以以将片材(膜)层压的形式形成。例如，在膜具有卷绕成卷形物的形式的情况下，根据需要，以通过隔离膜保护半导体背面用膜2或者半导体背面用膜2和切割带3的层压体的状态将膜卷绕成卷形物，由此可将膜制备为半导体背面用膜2或半导体背面用切割带集成膜1处于卷绕成卷形物状态或形式。在这点上，处于卷绕成卷形物状态或形式的半导体背面用切割带集成膜1可由基材31、在基材31的一个表面上形成的压敏粘合剂层32、在压敏粘合剂层32上形成的半导体背面用膜2，和在基材31的另一表面上形成的可剥离处理层(后表面处理层)构成。
此外，半导体背面用切割带集成膜1的厚度(半导体背面用膜的厚度以及包括基材31和压敏粘合剂层32的切割带的厚度的总厚度)可例如选自8μm-1,500μm的范围内，优选20μm-850μm，更优选31μm-500μm，特别优选47μm-330μm。
在这点上，在半导体背面用切割带集成膜1中，通过控制半导体背面用膜2的厚度与切割带3的压敏粘合剂层32的厚度的比率或者半导体背面用膜2的厚度与切割带的厚度(基材31和压敏粘合剂层32的总厚度)的比率，可改进切割步骤时的切割性、拾取步骤时的拾取性等并且从半导体晶片的切割步骤至半导体芯片的倒装芯片接合步骤可有效地利用半导体背面用切割带集成膜1。
(半导体背面用切割带集成膜的生产方法)
使用图1中所示的半导体背面用切割带集成膜1作为实例的同时，描述根据本实施方案的半导体背面用切割带集成膜的生产方法。首先，基材31可通过常规已知的成膜方法形成。成膜方法的实例包括压延成膜法、在有机溶剂中的流延法、在严格密闭体系中的膨胀挤出法、T-模挤出法、共挤出法和干法层压法。
接着，将压敏粘合剂组合物施涂至基材31上和在其上干燥(和任选地在加热下交联)，以形成压敏粘合剂层32。施涂系统包括辊涂、丝网涂布(screen coating)、凹版涂布(gravure coating)等。压敏粘合剂层组合物可直接施涂至基材31，以在基材31上形成压敏粘合剂层32；或可将压敏粘合剂组合物施涂至表面已进行润滑处理的剥离纸等以在其上形成压敏粘合剂层32，和可以将压敏粘合剂层32转移至基材31上。因此，形成具有在基材31上形成压敏粘合剂层32的切割带3。
另一方面，将用于形成半导体背面用膜2的形成材料施涂至剥离纸上以形成在干燥后具有预定厚度的涂层，然后在预定条件下将其干燥(任选地在需要热固化的情况下加热，和干燥)，以形成涂层。将该涂层转移至压敏粘合剂层32上，从而由此在压敏粘合剂层32上形成半导体背面用膜2。半导体背面用膜2也可通过以下形成于压敏粘合剂层32上：将用于形成半导体背面用膜2的形成材料直接施涂至压敏粘合剂层32上，然后在预定条件下将其干燥(任选地在需要热固化的情况下将其加热，和将其干燥)。根据如上工艺，可获得本发明的半导体背面用切割带集成膜1。在形成半导体背面用膜2时需要热固化的情况下，重要的是实施热固化至涂层能够部分固化但是优选地，涂层未热固化的程度。
本发明的半导体背面用切割带集成膜1可在包括倒装芯片连接步骤的半导体器件生产时适当地使用。即，在倒装芯片安装的半导体器件的生产时使用本发明的半导体背面用切割带集成膜1，因此以将半导体背面用切割带集成膜1的半导体背面用膜2粘贴至半导体芯片背面的条件或形式生产倒装芯片安装的半导体器件。因此，可将本发明的半导体背面用切割带集成膜1用于倒装芯片安装的半导体器件(处于通过倒装芯片接合法将半导体芯片固定于被粘物如基板的状态或形式的半导体器件)。
如在半导体背面用切割带集成膜1中，半导体背面用膜2也适用于倒装芯片安装的半导体器件(处于在倒装芯片接合法中将半导体芯片固定于被粘物如基板等的状态或者形式的半导体器件)。
(半导体晶片)
半导体晶片没有特别限制，只要其为已知的或通常使用的半导体晶片即可，并可在由各种材料制成的半导体晶片中合适地选择和使用。在本发明中，作为半导体晶片，可适合地使用硅晶片。
(半导体器件的生产方法)
将参考图2A至2D描述用于生产根据本发明的半导体器件的方法。图2A至2D是示出用于生产在使用半导体背面用切割带集成膜1的情况下的半导体器件的方法的横截面示意图。
根据本发明的半导体器件的生产方法，使用半导体背面用切割带集成膜1以生产半导体器件。具体地，所述方法包括以下步骤：将半导体晶片粘贴至半导体背面用切割带集成膜上的步骤，切割半导体晶片的步骤，拾取通过切割获得的半导体元件的步骤，和将半导体元件倒装芯片连接至被粘物上的步骤。
此外，当使用半导体背面用膜2时，半导体器件也可根据使用半导体背面用切割带集成膜1的半导体器件的生产方法而生产。例如，将半导体背面用膜2粘贴至切割带并与其集成以制备半导体背面用切割带集成膜，并且半导体器件可使用切割带集成膜生产。在这种情况下，使用半导体背面用膜2的半导体器件的生产方法包括以下步骤：使用上述半导体背面用切割带集成膜构成半导体器件的生产方法的步骤，和作为与其组合的，以半导体背面用膜可与切割带的压敏粘合剂层接触的方式粘贴半导体背面用膜和切割带的另外步骤。
可选择地，半导体背面用膜2可以通过直接粘贴至半导体晶片而不与切割带集成来使用。在这种情况下，使用半导体背面用膜2的半导体器件的生产方法包括以下步骤：将半导体背面用膜粘贴至半导体晶片的步骤随后以半导体背面用膜可与切割带的压敏粘合剂层接触的方式，将切割带粘贴至具有粘贴的半导体晶片的半导体背面用膜的步骤，代替在使用上述半导体背面用切割带集成膜的半导体器件的生产方法中将半导体晶片粘贴至半导体背面用切割带集成膜上的步骤。
在其另一应用实施方案中，半导体背面用膜2可以直接粘贴至通过将半导体晶片切割成单个化的半导体芯片而制备的半导体芯片。在这种情况下，使用半导体背面用膜2的半导体器件的生产方法包括：例如，至少将切割带粘贴至半导体晶片的步骤、切割半导体晶片的步骤、拾取通过切割获得的半导体元件的步骤、将半导体元件倒装芯片连接至被粘物上的步骤以及将半导体背面用膜粘贴至半导体元件的步骤。
(安装步骤)
首先，如图2A中所示，将任选地设置在半导体背面用切割带集成膜1的半导体背面用膜2上的隔离膜适当地剥离和将半导体晶片4粘贴至通过粘合和保持而固定的半导体背面用膜2上(安装步骤)。在这种情况下，半导体背面用膜2处于未固化状态(包括半固化状态)。此外，将半导体背面用切割带集成膜1粘贴至半导体晶片4的背面。半导体晶片4的背面意指与电路面相对的面(也称作非电路面、非电极形成面等)。粘贴方法不特别限制，但是通过压接(press bonding)的方法是优选的。通常在用加压装置如加压辊施压的同时进行压接。
(切割步骤)
接着，如图2B中所示，切割半导体晶片4。从而，将半导体晶片4切断成规定尺寸并单个化(成形为小片)，以生产半导体芯片5。例如，所述切割根据常规方法从半导体晶片4的电路面侧进行。另外，本步骤可采取例如形成达到半导体背面用切割带集成膜1的切口(slit)的称作完全切断的切断方法。本步骤中使用的切割设备不特别限制，可使用常规已知的设备。此外，由于半导体晶片4通过具有半导体背面用膜的半导体背面用切割带集成膜1粘合并固定，因此可抑制芯片破裂和芯片飞散，以及还可抑制半导体晶片4的破损。在这点上，当半导体背面用膜2由包含环氧树脂的树脂组合物形成时，即使当将其通过切割切断时，也可抑制或防止在切断面处产生粘合剂从半导体背面用膜的粘合剂层挤出。结果，可抑制或防止切开面自身的再附着(粘连(blocking))，从而可更加方便地进行以下要描述的拾取。
在半导体背面用切割带集成膜1扩展(expanding)的情况下，扩展可使用常规已知的扩展设备进行。所述扩展设备具有能够推动半导体背面用切割带集成膜1向下通过切割环的环形外环，和直径小于外环并支撑半导体背面用切割带集成膜的内环。由于该扩展步骤，可以防止相邻的半导体芯片在以下要描述的拾取步骤中通过彼此接触而损坏。
(拾取步骤)
为了收集粘合并固定至半导体背面用切割带集成膜1的半导体芯片5，如图2C所示进行半导体芯片5的拾取，以将半导体芯片5与半导体背面用膜2一起从切割带3剥离。拾取方法没有特别限制，可采用常规已知的各种方法。例如，可提及包括用针状物从半导体背面用切割带集成膜1的基材31侧向上推动各半导体芯片5，并用拾取设备拾取推起的半导体芯片5的方法。在这点上，拾取的半导体芯片5的背面用半导体背面用膜2保护。
(倒装芯片连接步骤)
如图2D中所示，将拾取的半导体芯片5通过倒装芯片接合法(倒装芯片安装法)固定至被粘物6如基板。具体地，以半导体芯片5的电路面(也称为正面、电路图案形成面、电极形成面等)与被粘物6相对的形式，根据常规方式将半导体芯片5固定至被粘物6。例如，使在半导体芯片5的电路面侧处形成的凸块51与粘贴至被粘物6的连接垫的连结用导电性材料61(如焊料)接触，并在加压下熔融导电性材料61，由此可确保半导体芯片5和被粘物6之间的电连接，并可将半导体芯片5固定至被粘物6(倒装芯片接合步骤)。在这种情况下，在半导体芯片5和被粘物6之间形成间隙，并且间隙之间的距离通常为约30μm至300μm。在这点上，在将半导体芯片5倒装芯片接合(倒装芯片连接)至被粘物6后，重要的是将半导体芯片5和被粘物6的相对面以及间隙洗涤，然后将包封材料(如包封树脂)填充入该间隙中，以进行包封。
作为被粘物6，可使用各种基板如引线框和电路板(如布线电路板)。基板的材料没有特别限制，可提及陶瓷基板和塑料基板。塑料基板的实例包括环氧基板、双马来酰亚胺三嗪基板和聚酰亚胺基板。
在倒装芯片接合步骤中，凸块的材料和导电性材料不特别限制，其实例包括焊料(合金)如锡-铅系金属材料、锡-银系金属材料、锡-银-铜系金属材料、锡-锌系金属材料、锡-锌-铋系金属材料、金系金属材料和铜系金属材料。
此外，在倒装芯片接合步骤中，将导电性材料熔融以连接半导体芯片5的电路面侧处的凸块和在被粘物6表面上的导电性材料。导电性材料熔融时的温度通常为约260℃(例如，250℃至300℃)。通过用环氧树脂等形成半导体背面用膜，可使本发明的半导体背面用切割带集成膜具有能够承受在倒装芯片接合步骤中的高温的耐热性。
本步骤中，优选洗涤半导体芯片5和被粘物6之间的相对面(电极形成面)以及间隙。洗涤时使用的洗涤液不特别限制，其实例包括有机洗涤液和水性洗涤液。在本发明的半导体背面用切割带集成膜中的半导体背面用膜具有对洗涤液的耐溶剂性，并且对这些洗涤液基本不具有溶解性。因此，如上所述，可采用各种洗涤液作为该洗涤液，并可通过任何常规方法而无需任何特别的洗涤液实现该洗涤。
接着，进行用于包封倒装芯片接合的半导体芯片5和被粘物6之间的间隙的包封步骤。包封步骤使用包封树脂进行。在这种情况下的包封条件不特别限制，但是包封树脂的固化通常在175℃下进行60秒至90秒。然而，在本发明中，而不限于此，例如，可以在165至185℃的温度下进行固化几分钟。通过该步骤中的热处理，不仅包封树脂而且半导体背面用膜2也同时热固化。因此，包封树脂和半导体背面用膜2两者随着热固化的进程而固化和收缩。结果，由于包封树脂的固化收缩导致给予半导体芯片5的应力可通过半导体背面用膜2的固化收缩而消除或者松弛。此外，在所述步骤中，半导体背面用膜2可完全或几乎完全热固化并且可以以优异的紧密粘合性粘贴至半导体元件的背面。此外，即使当根据本发明的半导体背面用膜2处于未固化状态时，所述膜在包封步骤中也可与包封材料一起热固化，从而不需要新增添用于半导体背面用膜2的热固化的步骤。
包封树脂不特别限制，只要该材料为具有绝缘性的树脂(绝缘树脂)即可，可在已知的包封材料如包封树脂中适当选择和使用。包封树脂优选具有弹性的绝缘树脂。包封树脂的实例包括含环氧树脂的树脂组合物。作为环氧树脂，可提及以上示例的环氧树脂。此外，由包含环氧树脂的树脂组合物组成的包封树脂可以包含除了环氧树脂之外的热固性树脂(如酚醛树脂)或除了环氧树脂之外的热塑性树脂。此外，可利用酚醛树脂作为环氧树脂用固化剂，作为该酚醛树脂，可提及以上示例的酚醛树脂。
根据使用半导体背面用切割带集成膜1或半导体背面用膜2制造的半导体器件(倒装芯片安装的半导体器件)，将半导体背面用膜粘贴至半导体芯片的背面，并且因此，可以以优异的可见度实施激光标识。特别地，即使当标识法为激光标识法时，激光标识也可以以优异的对比度实施，并可以观察通过具有良好可见度的激光标识实施的各种信息(例如文字信息和图形信息)。在激光标识时，可利用已知的激光标识设备。此外，作为激光器，可以利用各种激光器如气体激光器、固态激光器和液体激光器。具体地，作为气体激光器，可利用任何已知的气体激光器而没有特别限制，但二氧化碳激光器(CO2激光器)和准分子激光器(ArF激光器、KrF激光器、XeCl激光器、XeF激光器等)是合适的。作为固态激光器，可利用任何已知的固态激光器而没有特别限制，但YAG激光器(如Nd:YAG激光器)和YVO4激光器是合适的。
由于使用本发明的半导体背面用切割带集成膜1或半导体背面用膜2生产的半导体器件为通过倒装芯片安装法安装的半导体器件，因此与通过模片接合安装法安装的半导体器件相比，该器件具有薄型化和小型化的形状。因而，可合适地采用半导体器件作为各种电子器件和电子部件或其材料和构件。具体地，作为利用本发明的倒装芯片安装的半导体器件的电子器件，可提及所谓的“移动电话”和“PHS”，小型计算机[例如，所谓的“PDA”(手持终端)，所谓的“笔记本尺寸的个人计算机”，所谓的“Net Book(商标)”和所谓的“可穿戴计算机”等]，具有“移动电话”和计算机集成形式的小型电子器件，所谓的“DigitalCamera(商标)”，所谓的“数码摄像机”，小型电视机，小尺寸游戏机，小型数字音频播放机，所谓的“电子记事本”，所谓的“电子词典”，用于所谓的“电子书”的电子器件终端和移动电子器件(可携带电子器件)如小型数字型手表等。不必说，也可提及除了移动器件之外的电子器件(固定型电子器件等)，例如所谓的“桌面个人计算机”、薄型电视机、用于记录和复制的电子器件(硬盘录像机(hard disk recorders)、DVD播放机等)、投影仪和微型机等。此外，电子部件或用于电子器件和电子部件的材料和构件不特别限制，其实例包括用于所谓“CPU”的部件和用于各种记忆器件(所谓的“存储器”、硬盘等)的构件。
实施例
以下将详细地说明性描述本发明的优选实施例。然而，除非超过其宗旨，本发明不限于以下实施例。此外，除非另外说明，在各实施例中的份为重量基准。
实施例1
基于100份环氧树脂(商品名″HP4032D″，由DIC Co.，Ltd.制造)，将40份苯氧基树脂(商品名″EP4250″，由JER Co.，Ltd.制造)、129份酚醛树脂(商品名″MEH-8320″，由Meiwa ChemicalCo.，Ltd.制造)、1521份氧化铝填料(商品名″ALMEK30WT％-N40″，由CIK Nanoteo Co.Ltd.制造，具有0.35μm的平均粒径、3.0μm的最大粒径和40W/mK的导热率)、14份染料(商品名″OIL BLACK BS″，由Orient ChemicalIndustries Co.，Ltd.制造)和1份固化催化剂(商品名″2PHZ-PW″，由Shikoku Chemical Co.，Ltd.制造)溶解在甲乙酮中，以制备具有23.6重量％的固体浓度的树脂组合物溶液(其可以称作″树脂组合物溶液A″)。
将如上制备的树脂组合物溶液A施涂至作为隔离衬垫(隔离膜)的已经进行硅酮脱模处理的由具有50μm厚度的聚对苯二甲酸乙二酯膜组成的可剥离处理膜上，然后在130℃下干燥2分钟，以制备具有10μm厚度的倒装芯片型半导体背面用膜(其可以称作″半导体背面用膜A″)。
实施例2
基于100份环氧树脂(商品名″HP4032D″，由DIC Co.，Ltd.制造)，将40份苯氧基树脂(商品名″EP4250″，由JER Co.，Ltd.制造)、129份酚醛树脂(商品名″MEH-8320″，由Meiwa ChemicalCo.，Ltd.制造)、676份氧化铝填料(商品名″ALMEK30WT％-N40″，由CIK Nanotec Co.Ltd.制造，具有0.35μm的平均粒径、3.0μm的最大粒径和40W/mK的导热率)、14份染料(商品名″OIL BLACK BS″，由Orient ChemicalIndustries Co.，Ltd.制造)和1份固化催化剂(商品名″2PHZ-PW″，由Shikoku Chemical Co.，Ltd.制造)溶解在甲乙酮中，以制备具有23.6重量％固体浓度的树脂组合物溶液(其可以称作″树脂组合物溶液B″)。
将如上制备的树脂组合物溶液B施涂至作为隔离衬垫(隔离膜)的已经进行硅酮脱模处理的由具有50μm厚度的聚对苯二甲酸乙二酯膜组成的可剥离处理膜上，然后在130℃下干燥2分钟，以制备具有10μm厚度的倒装芯片型半导体背面用膜(其可以称作″半导体背面用膜B″)。
比较例1
基于100份环氧树脂(商品名″HP4032D″，由DIC Co.，Ltd.制造)，将40份苯氧基树脂(商品名″EP4250″，由JER Co.，Ltd.制造)、129份酚醛树脂(商品名″MEH-8320″，由Meiwa ChemicalCo.，Ltd.制造)、294份氧化铝填料(商品名″ALMEK30WT％-N40″，由CIK Nanotec Co.Ltd.制造，具有0.35μm的平均粒径、3.0μm的最大粒径和40W/mK的导热率)、14份染料(商品名″OIL BLACK BS″，由Orient ChemicalIndustries Co.，Ltd.制造)和1份固化催化剂(商品名″2PHZ-PW″，由Shikoku Chemical Co.，Ltd.制造)溶解在甲乙酮中，以制备具有23.6重量％固体浓度的树脂组合物溶液(其可以称作″树脂组合物溶液C″)。
将如上制备的树脂组合物溶液C施涂至作为隔离衬垫(隔离膜)的已经进行硅酮脱模处理的由具有50μm厚度的聚对苯二甲酸乙二酯膜组成的可剥离处理膜上，然后在130℃下干燥2分钟，以制备具有10μm厚度的倒装芯片型半导体背面用膜(其可以称作″半导体背面用膜C″)。
比较例2
基于100份环氧树脂(商品名″HP4032D″，由DIC Co.，Ltd.制造)，将40份苯氧基树脂(商品名″EP4250″，由JER Co.，Ltd.制造)、129份酚醛树脂(商品名″MEH-8320″，由Meiwa ChemicalCo.，Ltd.制造)、234份氧化铝填料(商品名″ALMEK30WT％-N40″，由CIK Nanoteo Co.Ltd.制造，具有0.35μm的平均粒径、3.0μm的最大粒径和40W/mK的导热率)、14份染料(商品名″OIL BLACK BS″，由Orient ChemicalIndustries Co.，Ltd.制造)和1份固化催化剂(商品名″2PHZ-PW″，由Shikoku Chemical Co.，Ltd.制造)溶解在甲乙酮中，以制备具有23.6重量％的固体浓度的树脂组合物溶液(其可以称作″树脂组合物溶液D″)。
将如上制备的树脂组合物溶液D施涂至作为隔离衬垫(隔离膜)的已经进行硅酮脱模处理的由具有50μm厚度的聚对苯二甲酸乙二酯膜组成的可剥离处理膜上，然后在130℃下干燥2分钟，以制备具有10μm厚度的倒装芯片型半导体背面用膜(其可以称作″半导体背面用膜D″)。
比较例3
基于100份环氧树脂(商品名″HP4032D″，由DIC Co.，Ltd.制造)，将40份苯氧基树脂(商品名″EP4250″，由JER Co.，Ltd.制造)、129份酚醛树脂(商品名″MEH-8320″，由Meiwa ChemicalCo.，Ltd.制造)、527份氧化铝填料、14份染料(商品名″OILBLACK BS″，由Orient Chemical Industries Co.，Ltd.制造)和1份固化催化剂(商品名″2PHZ-PW″，由Shikoku Chemical Co.，Ltd.制造)溶解在甲乙酮中，以制备具有23.6重量％的固体浓度的树脂组合物溶液(其可以称作″树脂组合物溶液E″)。
将如上制备的树脂组合物溶液E施涂至作为隔离衬垫(隔离膜)的已经进行硅酮脱模处理的由具有50μm厚度的聚对苯二甲酸乙二酯膜组成的可剥离处理膜上，然后在130℃下干燥2分钟，以制备具有10μm厚度的倒装芯片型半导体背面用膜(其可以称作″半导体背面用膜E″)。
比较例4
基于100份环氧树脂(商品名″HP4032D″，由DIC Co.，Ltd.制造)，将40份苯氧基树脂(商品名″EP4250″，由JER Co.，Ltd.制造)、129份酚醛树脂(商品名″MEH-8320″，由Meiwa ChemicalCo.，Ltd.制造)、852份氧化铝填料、14份染料(商品名″OILBLACK BS″，由Orient Chemical Industries Co.，Ltd.制造)和1份固化催化剂(商品名″2PHZ-PW″，由Shikoku Chemical Co.，Ltd.制造)溶解在甲乙酮中，以制备具有23.6重量％的固体浓度的树脂组合物溶液(其可以称作″树脂组合物溶液F″)。
将如上制备的树脂组合物溶液F施涂至作为隔离衬垫(隔离膜)的已经进行硅酮脱模处理的由具有50μm厚度的聚对苯二甲酸乙二酯膜组成的可剥离处理膜上，然后在130℃下干燥2分钟，以制备具有10μm厚度的倒装芯片型半导体背面用膜(其可以称作″半导体背面用膜F″)。
<填料的平均粒径和最大粒径>
在实施例和比较例中使用的填料的平均粒径和最大粒径使用激光衍射粒度仪(LA-910，由HORIBA Ltd.制造)确定。结果示于下表1中。
<导热率>
在各实施例和比较例中生产的倒装芯片型半导体背面用膜在干燥器中在175℃下通过热处理热固化1小时。然后，根据TWA法(用由ai-Phase Co.，Ltd.制造的ai-Phase Mobile的温度波热分析法)，测量通过各半导体背面用膜的热扩散率α(m2/sec)。接着，通过DSC测量各半导体背面用膜的比热Cp(J/g·℃)。为了测量比热，在以10℃/min的加热速度从20至300℃的温度条件下使用S II Nanotechnology的DSC6220。基于获得的实验数据，根据JIS手册(比热容测量方法K-7123)计算比热。此外，测量半导体背面用膜的比重。
基于通过上述测量确定的热扩散率α，比热Cp和比重，根据下式计算导热率。结果示于下表1中。
导热率(W/m·K)＝热扩散率(m2/sec)×比热(J/g·℃)×比重(g/cm3)
<半导体背面用膜的表面粗糙度(Ra)的测量>
各半导体背面用膜A至F的暴露侧(与剥离衬垫侧相对)的表面粗糙度(Ra)用非接触三维粗糙度测量仪(NT3300，由VeecoInstruments Inc.制造)根据JIS B0601测量。测量条件为五十倍。求得的数据通过中值滤波器(median filter)处理，从而给出预期的粗糙度值。将各倒装芯片型半导体背面用膜在其中不同的5个位点处分析，将数据平均，从而给出膜的表面粗糙度(Ra)。
<半导体背面用膜对半导体晶片的粘合性的评价>
如下测量半导体背面用膜对半导体晶片的粘合力(剥离力)：将硅晶片作为半导体晶片放置在热盘上，在预定温度(50℃)下将背面已用压敏粘合带(商品名：BT315，由Nitto DenkoCo.，Ltd.制造)增强的具有150mm长度和10mm宽度的半导体背面用膜通过用2kg的辊加压在其上往复移动一次粘贴至所述硅晶片上。然后，将其在热盘(50℃)上静置2分钟，然后将其在常温(约23℃)下静置20分钟；静置后，在温度23℃下，在180°的剥离角和300mm/分钟的拉伸速率下使用剥离试验机(商品名″Autograph AGS-J″，由Shimadzu Seisaku-sho Co.，Ltd.制造)，将背面增强的半导体背面用膜剥离(即，将半导体背面用膜从两者之间的界面处的半导体晶片剥离)，并测量最大剥离载荷(除初始峰顶以外的最大载荷)。将该最大载荷作为半导体背面用膜和半导体晶片之间的粘合性(半导体背面用膜对半导体晶片的粘合性)，由其得到半导体背面用膜的剥离力(N/10mm宽度)。
<半导体背面用膜的激光标识性的评价>
在上述<半导体背面用膜对半导体晶片的粘合性的评价>中已制备的粘贴至半导体晶片的半导体背面用膜的样品中的半导体背面用膜用YAG激光器激光标识，激光器标识的信息(条形码信息)根据以下提及的评价标准分析，由此评价实施例和比较例的半导体背面用膜的激光标识性。
(激光标识性评价标准)
+：随机选择的10个成年人中，至少8个确认激光标识信息的良好可见度。
-：随机选择的10个成年人中，至多7个确认激光标识信息的良好可见度。
表1
(结果)
如从表1所示，相对于半导体背面用膜的厚度，其中导热性填料的含量为至少50体积％以及导热性填料的平均粒径和最大粒径分别为至多30％和至多80％的实施例1和2的半导体背面用膜，具有良好的导热性和膜的表面粗糙度低。此外，半导体背面用膜对半导体晶片的粘合性及其激光标识性良好。另一方面，其中导热性填料的含量为小于50体积％的比较例1和2的半导体背面用膜具有低的导热性。相对于半导体背面用膜的厚度，其中导热性填料的平均粒径和最大粒径分别为大于30％和大于80％的半导体背面用膜可具有良好的导热性，但是其表面粗糙度大以及半导体背面用膜对半导体晶片的粘合性及其激光标识性不良。
尽管已详细地并参考其具体实施方案描述本发明，但对于本领域技术人员，其中可进行各种变化和改进而不背离其范围将显而易见。
本申请基于2010年7月29日提交的日本专利申请2010-170931，在此将其全部内容引入以作参考。

Claims (7)

1.一种倒装芯片型半导体背面用膜，所述倒装芯片型半导体背面用膜要设置于倒装芯片连接至被粘物上的半导体元件背面上，
所述膜包括树脂和导热性填料，
其中所述导热性填料的含量为所述膜的50至80体积％，和
其中相对于所述膜的厚度，所述导热性填料的平均粒径为10至30％，并且相对于所述膜的厚度，所述导热性填料的最大粒径为40至80％。
2.根据权利要求1所述的倒装芯片型半导体背面用膜，其中所述膜具有至少2W/mK的导热率。
3.根据权利要求1所述的倒装芯片型半导体背面用膜，其中所述膜在与面向所述半导体元件背面的面相对的面上的表面粗糙度Ra为至多300nm。
4.根据权利要求1所述的倒装芯片型半导体背面用膜，其中所述导热性填料包括多个具有不同平均粒径的导热性填料颗粒。
5.一种半导体背面用切割带集成膜，其包括：
切割带；和
根据权利要求1所述的倒装芯片型半导体背面用膜，所述倒装芯片型半导体背面用膜层压于所述切割带上，
其中所述切割带包括基材和层压于所述基材上的压敏粘合剂层，和
其中所述倒装芯片型半导体背面用膜层压于所述切割带的压敏粘合剂层上。
6.一种半导体器件的生产方法，其使用根据权利要求5所述的半导体背面用切割带集成膜，所述方法包括：
将半导体晶片粘贴至所述半导体背面用切割带集成膜的倒装芯片型半导体背面用膜上，
切割所述半导体晶片以形成半导体元件，
将所述半导体元件与所述倒装芯片型半导体背面用膜一起从所述切割带的压敏粘合剂层剥离，和
将所述半导体元件倒装芯片连接至被粘物上。
7.一种倒装芯片型半导体器件，其根据权利要求6所述的方法生产。
CN201110184672.9A 2010-07-29 2011-06-30 倒装芯片型半导体背面用膜及其用途 Active CN102344646B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010-170931 2010-07-29
JP2010170931A JP5367656B2 (ja) 2010-07-29 2010-07-29 フリップチップ型半導体裏面用フィルム及びその用途

Publications (2)

Publication Number Publication Date
CN102344646A CN102344646A (zh) 2012-02-08
CN102344646B true CN102344646B (zh) 2015-04-01

Family

ID=45525912

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110184672.9A Active CN102344646B (zh) 2010-07-29 2011-06-30 倒装芯片型半导体背面用膜及其用途

Country Status (5)

Country Link
US (1) US8513816B2 (zh)
JP (1) JP5367656B2 (zh)
KR (1) KR101484809B1 (zh)
CN (1) CN102344646B (zh)
TW (1) TWI429034B (zh)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5893250B2 (ja) * 2011-01-31 2016-03-23 リンテック株式会社 チップ用保護膜形成用シート、半導体チップの製造方法および半導体装置
EP2927951B1 (en) * 2012-11-30 2021-03-24 LINTEC Corporation Composition for a protective film, protective film formed from the composition, and chip with cured protective film
JP5372270B1 (ja) * 2013-02-19 2013-12-18 ビッグテクノス株式会社 熱放射性フィルム及び熱放射性粘着テープ
KR101735983B1 (ko) * 2013-03-07 2017-05-15 스미또모 베이크라이트 가부시키가이샤 접착 필름, 다이싱 시트 일체형 접착 필름, 백그라인드 테이프 일체형 접착 필름, 백그라인드 테이프 겸 다이싱 시트 일체형 접착 필름, 적층체, 적층체의 경화물, 및 반도체 장치, 그리고 반도체 장치의 제조 방법
JP6302692B2 (ja) * 2013-03-28 2018-03-28 日東電工株式会社 中空封止用樹脂シート及び中空パッケージの製造方法
JP6389456B2 (ja) * 2013-03-28 2018-09-12 リンテック株式会社 保護膜形成用複合シート、保護膜付きチップ、及び保護膜付きチップの製造方法
JP2014203971A (ja) * 2013-04-04 2014-10-27 日東電工株式会社 アンダーフィルフィルム、封止シート、半導体装置の製造方法及び半導体装置
KR20140142675A (ko) * 2013-06-04 2014-12-12 닛토덴코 가부시키가이샤 열경화형 다이 본딩 필름, 다이싱 시트 부착 다이 본딩 필름, 및 반도체 장치의 제조 방법
JP2015103578A (ja) * 2013-11-21 2015-06-04 日東電工株式会社 熱硬化型ダイボンドフィルム、ダイシングシート付きダイボンドフィルム、及び、半導体装置の製造方法
KR20140142676A (ko) * 2013-06-04 2014-12-12 닛토덴코 가부시키가이샤 열경화형 다이 본딩 필름, 다이싱 시트 부착 다이 본딩 필름, 및 반도체 장치의 제조 방법
JP6505362B2 (ja) * 2013-11-21 2019-04-24 日東電工株式会社 熱硬化型ダイボンドフィルム、ダイシングシート付きダイボンドフィルム、熱硬化型ダイボンドフィルムの製造方法、及び、半導体装置の製造方法
JP6216180B2 (ja) * 2013-08-01 2017-10-18 日東電工株式会社 封止用シート、及び、当該封止用シートを用いた半導体装置の製造方法
WO2015068551A1 (ja) 2013-11-08 2015-05-14 リンテック株式会社 保護膜形成用組成物、保護膜形成用シート、及び保護膜付きチップ
CN105934811B (zh) * 2014-01-22 2020-07-17 琳得科株式会社 保护膜形成膜、保护膜形成用片、保护膜形成用复合片及加工物的制造方法
US9670377B2 (en) * 2014-03-04 2017-06-06 Namics Corporation Underfill composition for encapsulating a bond line
US10106700B2 (en) * 2014-03-24 2018-10-23 Lintec Corporation Protection membrane forming film, protection membrane forming utilization sheet, production method and inspection method for workpiece or processed product, workpiece determined as adequate product, and processed product determined as adequate product
US9922935B2 (en) 2014-09-17 2018-03-20 Samsung Electronics Co., Ltd. Semiconductor package and method of fabricating the same
KR20160032958A (ko) * 2014-09-17 2016-03-25 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
JP6809220B2 (ja) * 2015-03-27 2021-01-06 東レ株式会社 接着組成物シートおよびその製造方法ならびに半導体装置
JP2017041633A (ja) * 2015-08-17 2017-02-23 積水化学工業株式会社 半導体装置及び半導体素子保護用材料
JP6508344B2 (ja) * 2015-08-28 2019-05-08 日立化成株式会社 緩衝シート用組成物及び緩衝シート
TWI722170B (zh) * 2016-04-28 2021-03-21 日商琳得科股份有限公司 保護膜形成用膜以及保護膜形成用複合片
JP6795375B2 (ja) * 2016-10-26 2020-12-02 リンテック株式会社 電波吸収体、半導体装置および複合シート
JP6812212B2 (ja) * 2016-11-14 2021-01-13 日東電工株式会社 シート、テープおよび半導体装置の製造方法
US10325863B2 (en) * 2017-02-28 2019-06-18 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing same
JP6615150B2 (ja) * 2017-05-01 2019-12-04 古河電気工業株式会社 接着フィルム、半導体ウェハ加工用テープ、半導体パッケージおよびその製造方法
CN113692352A (zh) * 2019-04-26 2021-11-23 琳得科株式会社 第三层叠体的制造方法、第四层叠体的制造方法及带背面保护膜的半导体装置的制造方法、以及第三层叠体
CN114599517A (zh) * 2019-10-23 2022-06-07 琳得科株式会社 保护膜形成用膜、保护膜形成用复合片及带保护膜的小片的制造方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60255846A (ja) * 1984-05-31 1985-12-17 Showa Denko Kk 樹脂組成物
JPH06334288A (ja) * 1993-05-20 1994-12-02 Furukawa Electric Co Ltd:The 金属ベースプリント基板
US5847929A (en) * 1996-06-28 1998-12-08 International Business Machines Corporation Attaching heat sinks directly to flip chips and ceramic chip carriers
US20070241303A1 (en) * 1999-08-31 2007-10-18 General Electric Company Thermally conductive composition and method for preparing the same
US20020070445A1 (en) * 2000-06-29 2002-06-13 Advanced Micro Devices, Inc. Enveloped thermal interface with metal matrix components
JP4435952B2 (ja) * 2000-08-30 2010-03-24 東レ・ダウコーニング株式会社 定着ロール用熱伝導性液状シリコーンゴム組成物およびフッ素樹脂被覆定着ロール
JP4796704B2 (ja) * 2001-03-30 2011-10-19 株式会社タイカ 押出可能な架橋済グリース状放熱材を充填・封入した容器の製法
US20040195678A1 (en) * 2001-07-02 2004-10-07 Yoshinao Yamazaki Thermoconductive composition
US20050228093A1 (en) * 2001-09-21 2005-10-13 Yoshinao Yamazaki Thermoconductive composition
JP4646496B2 (ja) * 2003-02-13 2011-03-09 東レ・ダウコーニング株式会社 熱伝導性シリコーン組成物
US20050151243A1 (en) * 2004-01-12 2005-07-14 Mok Lawrence S. Semiconductor chip heat transfer
US20060047053A1 (en) * 2004-08-27 2006-03-02 Ivan Pawlenko Thermoconductive composition for RF shielding
JP5015436B2 (ja) * 2004-08-30 2012-08-29 東レ・ダウコーニング株式会社 熱伝導性シリコーンエラストマー、熱伝導媒体および熱伝導性シリコーンエラストマー組成物
TWI236116B (en) * 2004-11-04 2005-07-11 Advanced Semiconductor Eng High heat dissipation flip chip package structure
JP4828146B2 (ja) * 2005-03-30 2011-11-30 東レ・ダウコーニング株式会社 熱伝導性シリコーンゴム組成物
JP4828145B2 (ja) * 2005-03-30 2011-11-30 東レ・ダウコーニング株式会社 熱伝導性シリコーンゴム組成物
US7999033B2 (en) * 2005-09-29 2011-08-16 Dow Corning Toray Company, Ltd. Thermoconductive silicone elastomer, thermoconductive silicone elastomer composition and thermoconductive medium
JP4865312B2 (ja) 2005-12-05 2012-02-01 古河電気工業株式会社 チップ用保護膜形成用シート
JP2009110556A (ja) * 2006-02-14 2009-05-21 Panasonic Corp 光学ヘッドおよび光情報処理装置
JP4846406B2 (ja) * 2006-03-28 2011-12-28 リンテック株式会社 チップ用保護膜形成用シート
JPWO2008047610A1 (ja) * 2006-10-06 2010-02-25 住友ベークライト株式会社 半導体用フィルム、半導体用フィルムの製造方法および半導体装置
JP2008166451A (ja) 2006-12-27 2008-07-17 Furukawa Electric Co Ltd:The チップ保護用フィルム
JP4717051B2 (ja) 2007-11-08 2011-07-06 日東電工株式会社 ダイシング・ダイボンドフィルム
US20110151195A1 (en) * 2008-08-27 2011-06-23 Kazuyuki Mitsukura Photosensitive adhesive composition, and film adhesive, adhesive sheet, adhesive pattern, semiconductor wafer with adhesive layer and semiconductor device using the photosensitive adhesive composition
JP6045772B2 (ja) * 2008-08-27 2016-12-14 日立化成株式会社 感光性接着剤組成物、フィルム状接着剤、接着シート、接着剤パターン、接着剤層付半導体ウェハ、半導体装置、及び半導体装置の製造方法
JP5144433B2 (ja) * 2008-08-28 2013-02-13 古河電気工業株式会社 チップ保護用フィルム
JP5388329B2 (ja) * 2008-11-26 2014-01-15 株式会社デンソー 放熱用シリコーングリース組成物
JP5153597B2 (ja) * 2008-12-05 2013-02-27 リンテック株式会社 チップ用保護膜形成用シートおよび保護膜付半導体チップ
JP5419916B2 (ja) * 2011-04-04 2014-02-19 三菱エンジニアリングプラスチックス株式会社 熱伝導性ポリカーボネート系樹脂組成物および成形体

Also Published As

Publication number Publication date
TW201205740A (en) 2012-02-01
TWI429034B (zh) 2014-03-01
JP2012033638A (ja) 2012-02-16
KR20120032402A (ko) 2012-04-05
JP5367656B2 (ja) 2013-12-11
CN102344646A (zh) 2012-02-08
US8513816B2 (en) 2013-08-20
US20120025399A1 (en) 2012-02-02
KR101484809B1 (ko) 2015-01-20

Similar Documents

Publication Publication Date Title
CN102344646B (zh) 倒装芯片型半导体背面用膜及其用途
CN102373022B (zh) 半导体背面用加热剥离片集成膜、半导体元件的收集方法和半导体器件的生产方法
CN102382587B (zh) 倒装芯片型半导体背面用膜及其用途
CN102161869B (zh) 半导体背面用切割带集成膜
CN102373019B (zh) 半导体背面用切割带集成膜及用于生产半导体器件的方法
CN102153960B (zh) 倒装芯片型半导体背面用膜
CN104103565B (zh) 切割带集成晶片背面保护膜
CN106206396B (zh) 半导体器件生产用膜、半导体器件生产用膜的生产方法和半导体器件的生产方法
CN106057722B (zh) 倒装芯片型半导体背面用膜和半导体背面用切割带集成膜
CN105428293B (zh) 半导体背面用切割带集成膜
CN105666976B (zh) 半导体背面用切割带集成膜在激光标识中的应用
CN104465515B (zh) 切割带集成晶片背面保护膜
CN102153961B (zh) 倒装芯片型半导体背面用膜
CN102146265B (zh) 半导体背面用切割带集成膜
CN102220092A (zh) 半导体背面用切割带集成膜
CN102382586B (zh) 倒装芯片型半导体背面用膜
CN102347263B (zh) 半导体背面用切割带集成膜和生产半导体器件的方法
CN105086863A (zh) 切割带一体型半导体背面用薄膜以及半导体装置的制造方法
CN102382585B (zh) 倒装芯片型半导体背面用膜、半导体背面用条状膜的生产方法和倒装芯片型半导体器件
CN102876245A (zh) 半导体装置用粘接膜及切割带一体型半导体背面用膜
CN102947930A (zh) 倒装芯片型半导体背面用膜、半导体背面用切割带集成膜、半导体器件的生产方法和倒装芯片型半导体器件
CN102947929A (zh) 倒装芯片型半导体背面用膜
CN105047597A (zh) 半导体背面用切割带集成膜
CN102376611B (zh) 半导体背面用膜、半导体背面用切割带集成膜、用于生产半导体器件的方法和半导体器件
CN102376615B (zh) 倒装芯片型半导体背面用膜、半导体背面用切割带集成膜、半导体器件的生产方法和倒装芯片型半导体器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant