CN102376616B - 倒装芯片型半导体背面用膜、半导体背面用切割带集成膜、半导体器件的生产方法和倒装芯片型半导体器件 - Google Patents

倒装芯片型半导体背面用膜、半导体背面用切割带集成膜、半导体器件的生产方法和倒装芯片型半导体器件 Download PDF

Info

Publication number
CN102376616B
CN102376616B CN201110204481.4A CN201110204481A CN102376616B CN 102376616 B CN102376616 B CN 102376616B CN 201110204481 A CN201110204481 A CN 201110204481A CN 102376616 B CN102376616 B CN 102376616B
Authority
CN
China
Prior art keywords
film
back surface
semiconductor
semiconductor back
flip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110204481.4A
Other languages
English (en)
Other versions
CN102376616A (zh
Inventor
高本尚英
志贺豪士
浅井文辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Publication of CN102376616A publication Critical patent/CN102376616A/zh
Application granted granted Critical
Publication of CN102376616B publication Critical patent/CN102376616B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J163/00—Adhesives based on epoxy resins; Adhesives based on derivatives of epoxy resins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68336—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding involving stretching of the auxiliary support post dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54406—Marks applied to semiconductor devices or parts comprising alphanumeric information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54413—Marks applied to semiconductor devices or parts comprising digital information, e.g. bar codes, data matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/16258—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16265—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being a discrete passive component
    • H01L2224/16268—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being a discrete passive component the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81002—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a removable or sacrificial coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81909—Post-treatment of the bump connector or bonding area
    • H01L2224/8191—Cleaning, e.g. oxide removal step, desmearing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01038—Strontium [Sr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01056—Barium [Ba]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Dicing (AREA)
  • Adhesive Tapes (AREA)

Abstract

本发明涉及倒装芯片型半导体背面用膜、半导体背面用切割带集成膜、半导体器件的生产方法和倒装芯片型半导体器件。本发明涉及一种倒装芯片型半导体背面用膜，其要形成于倒装芯片连接至被粘物的半导体元件背面上，所述膜在波长532nm或1064nm处的透光率为20％以下，并在激光标识后，该膜标识部分与除标识部分外的其它部分的对比度为20％以上。

Description

倒装芯片型半导体背面用膜、半导体背面用切割带集成膜、半 导体器件的生产方法和倒装芯片型半导体器件
技术领域
本发明涉及倒装芯片型半导体背面用膜和半导体背面用切割带集成膜。倒装芯片型半导体背面用膜用于保护半导体元件例如半导体芯片的背面和提高其强度等。此外，本发明涉及使用半导体背面用切割带集成膜生产半导体器件的方法和倒装芯片型半导体器件。
背景技术
近年来，日益要求半导体器件及其封装的薄型化和小型化。因此，作为半导体器件及其封装，已经广泛地利用其中借助于倒装芯片接合将半导体元件例如半导体芯片安装(倒装芯片连接)于基材上的倒装芯片型半导体器件。在此类倒装芯片连接中，将半导体芯片以该半导体芯片的电路面与基材的电极形成面相对的形式固定至基材。在此类半导体器件等中，可能存在半导体芯片的背面用保护膜保护以防止半导体芯片损坏等的情况(参见，专利文献1至10)。
专利文献1：JP-A-2008-166451
专利文献2：JP-A-2008-006386
专利文献3：JP-A-2007-261035
专利文献4：JP-A-2007-250970
专利文献5：JP-A-2007-158026
专利文献6：JP-A-2004-221169
专利文献7：JP-A-2004-214288
专利文献8：JP-A-2004-142430
专利文献9：JP-A-2004-072108
专利文献10：JP-A-2004-063551
然而，用保护膜保护半导体芯片背面需要将保护膜粘贴至在切割步骤中获得的半导体芯片的背面的额外步骤。结果，加工步骤数量增加以及生产成本由此增加。近年来，半导体器件薄型化的趋势通常带来半导体芯片在将其拾取的步骤中被损害的问题。因而，直至在拾取步骤，为了提高半导体晶片和半导体芯片的机械强度的目的，需要将其补强。
此外，在生产半导体芯片以及使用该半导体芯片生产半导体器件中，迄今为止，出于管理产品等的目的，要求以可见状态赋予产品以各种信息(例如，文字信息如产品编号，和图形信息如二维代码)。
发明内容
考虑到前述问题，本发明的目的是提供一种倒装芯片型半导体背面用膜和半导体背面用切割带集成膜，它们能够保护半导体元件，并赋予半导体元件或使用该半导体元件生产的倒装芯片安装的半导体器件以处于可见状态的各种信息。
此外，本发明的另一个目的是提供一种生产半导体器件的方法，该半导体器件能够保护半导体元件并赋予半导体元件以可见状态的各种信息，或提供使用该半导体元件生产的倒装芯片安装的半导体器件。
为了解决前述问题，本发明人进行了广泛和深入的研究。结果发现，通过控制倒装芯片型半导体背面用膜的透光率以及激光标识后标识部分和除标识部分外的其它部分之间的对比度可以赋予倒装芯片型半导体器件以可见状态的各种信息，导致完成本发明。
即，本发明提供一种倒装芯片型半导体背面用膜，其要形成于倒装芯片连接至被粘物的半导体元件背面上，该膜在波长532nm或1064nm处的透光率为20％以下，并在激光标识后，该膜标识部分与除标识部分外的其它部分之间的对比度为20％以上。(下文中，“除标识部分外的其它部分”也可称为“未标识部分”。)
当本发明的倒装芯片型半导体背面用膜形成于半导体元件背面上时，该膜发挥其保护倒装芯片连接至被粘物上的半导体元件的功能。此外，在本发明的倒装芯片型半导体背面用膜中，在波长532nm或1064nm处的透光率为20％以下，以致通过用激光光照射的加工性是优异的。此外，由于在波长532nm或1064nm处的透光率为20％以下，因而激光光难以透射，半导体元件(尤其是半导体元件背面)较少地曝露于激光光。结果，半导体元件可以有效地防止被不利地影响，由此可改进生产率。此外，在本发明的倒装芯片型半导体背面用膜中，由于标识部分与除标识部分外的其它部分之间的对比度为20％以上且因此该膜具有优异的对比度，所以通过激光标识赋予的各种信息(例如文字信息和图形信息)的可见性良好。由此，根据本发明的倒装芯片型半导体背面用膜，可见性优良的各种信息可以通过激光标识来赋予，同时半导体元件有效地防止被不利地影响。此外，半导体元件背面是指与其上形成电路的面相对的面。
倒装芯片型半导体背面用膜优选含有0.01重量份至10重量份的着色剂，基于100重量份树脂组合物(包括树脂、填料和着色剂)。通过控制着色剂的含量为0.01重量份以上，可以降低透光率以及还可以提高激光标识后标识部分和除标识部分外的其它部分之间的对比度。另一方面，通过控制着色剂的含量为10重量份以下，可以有效地显示出(展示出)良好的对比度。
在前述倒装芯片型半导体背面用膜中，激光标识后进行再流步骤后的标识部分和除标识部分外的其它部分之间的对比度降低率(即，由{(A-B)/A}×100确定的值，其中在激光标识后进行再流步骤前的标识部分和除标识部分外的其它部分之间的对比度用A表示，在激光标识后进行再流步骤后的标识部分和除标识部分外的其它部分之间的对比度用B表示)优选为20％以下。当再流步骤后的对比度降低率为20％以下时，即使在再流步骤后，通过激光标识形成的各种信息的可见性仍然良好。
本发明还提供一种半导体背面用切割带集成膜，其包括切割带和层压在切割带上的上述倒装芯片型半导体背面用膜，其中该切割带包括基材和层压在基材上的压敏粘合剂层，并且将该倒装芯片型半导体背面用膜层压于该切割带的压敏粘合剂层上。
根据具有如上所述构成的半导体背面用切割带集成膜，切割带和倒装芯片型半导体背面用膜以集成形式形成。因此，也可以提供半导体背面用切割带集成膜用于切割半导体晶片以制备半导体元件的切割步骤和随后的拾取步骤。即，当在切割步骤前将切割带粘贴到半导体晶片背面时，半导体背面用膜也可粘贴至其，因此，不需要仅粘贴半导体背面用膜的步骤(半导体背面用膜粘贴步骤)。结果，加工步骤数量可以减少。此外，由于半导体背面用膜保护半导体晶片和通过切割形成的半导体元件的背面，可以减少或防止在切割步骤和随后步骤(例如拾取步骤)期间半导体元件的损坏。结果，可改进倒装芯片型半导体器件的生产率。
此外，由于在532nm或1064nm波长处的透光率为20％以下且激光标识后标识部分和除标识部分外的其它部分之间的对比度为20％以上的倒装芯片型半导体背面用膜以集成形式形成， 在当对倒装芯片型半导体背面用膜进行激光标识时，可以赋予可见性优异的各种信息，同时该半导体元件有效地防止被不利地影响。
本发明进一步提供使用上述半导体背面用切割带集成膜生产半导体器件的方法，该方法包括：将半导体晶片粘贴至所述半导体背面用切割带集成膜中的倒装芯片型半导体背面用膜上，切割所述半导体晶片以形成半导体元件，将所述半导体元件与所述倒装芯片型半导体背面用膜一起从所述切割带的压敏粘合剂层剥离，和将所述半导体元件倒装芯片连接至被粘物上。
前述方法中，由于将半导体背面用切割带集成膜粘贴至半导体晶片背面，因而不需要仅粘贴半导体背面用膜的步骤(半导体背面用膜粘贴步骤)。此外，由于在切割半导体晶片和拾取由该切割形成的半导体元件的期间半导体晶片的背面和半导体元件通过半导体背面用膜保护，因此可以防止损坏等。结果，可以以改进的生产率生产倒装芯片型半导体器件。
优选前述方法在倒装芯片连接后进一步包括对倒装芯片型半导体背面用膜进行激光标识。通过进行激光标识，可以获得赋予各种信息的半导体器件。
此外，本发明进一步提供通过上述方法制造的半导体器件。
根据本发明的倒装芯片型半导体背面用膜，由于该膜形成于倒装芯片连接至被粘物上的半导体元件背面，该膜发挥保护半导体元件的功能。此外，根据本发明的倒装芯片型半导体背面用膜，由于在532nm或1064nm波长处的透光率为20％以下且激光标识后标识部分和除标识部分外的其它部分之间的对比度为20％以上，可见性优良的各种信息可通过激光标识赋予，同时该半导体元件有效地防止被不利地影响。
此外，根据本发明的半导体背面用切割带集成膜，切割带 和倒装芯片型半导体背面用膜以集成的形式形成，因此，也可以提供半导体背面用切割带集成膜用于切割半导体晶片以制备半导体元件的切割步骤或随后的拾取步骤。结果，不需要仅粘贴半导体背面用膜的步骤(半导体背面用膜粘贴步骤)。此外，在随后的切割步骤和拾取步骤中，由于将半导体背面用膜粘贴至半导体晶片的背面或通过切割形成的半导体元件的背面，该半导体晶片和半导体元件有效地得以保护并抑制或防止半导体元件的损坏。此外，可见性优良的各种信息可以在倒装芯片型半导体背面用膜激光标识的同时赋予，同时该半导体元件有效地防止被不利地影响。
此外，根据本发明的半导体器件生产方法，由于将半导体背面用切割带集成膜粘贴至半导体晶片的背面，因而不需要仅粘贴半导体背面用膜的步骤。此外，由于在切割半导体晶片和拾取由切割形成的半导体元件的期间半导体晶片和半导体元件的背面通过半导体背面用膜保护，从而防止损坏等。此外，在当半导体元件倒装芯片连接至被粘物时，可防止半导体元件上产生翘曲(warp)。结果，可以以改进的生产率生产倒装芯片型半导体器件。
此外，根据本明的倒装芯片型半导体器件，可以提供通过激光标识赋予以可见性优良的各种信息的倒装芯片型半导体器件。
附图说明
图1为示出本发明的半导体背面用切割带集成膜的一个实施方案的截面示意图。
图2A-2D为示出使用本发明的半导体背面用切割带集成膜生产半导体器件的方法的一个实施方案的截面示意图。
附图标记说明
1半导体背面用切割带集成膜
2半导体背面用膜
3切割带
31基材
32压敏粘合剂层
33对应于半导体晶片粘合部分的部分
4半导体晶片
5半导体芯片
51在半导体芯片5的电路面侧形成的凸块(bump)
6被粘物
61粘合至被粘物6的连接垫(connecting pad)的连结用导电性材料
具体实施方式
参考图1描述本发明的实施方案，但本发明不限于这些实施方案。图1为示出根据本实施方案的半导体背面用切割带集成膜的一个实施方案的截面示意图。此外，在本说明书的附图中，未给出对于描述不必要的部分，并且有通过放大、缩小等示出的部分以使描述容易。
(半导体背面用切割带集成膜)
如图1所示，半导体背面用切割带集成膜1(下文中有时也称作″切割带集成的半导体背面保护膜″、″具有切割带的半导体背面用膜″或″具有切割带的半导体背面保护膜″)具有包括以下的构造：包括在基材31上形成的压敏粘合剂层32的切割带3和如形成于压敏粘合剂层32上的倒装芯片型半导体背面用膜2(下文中有时称作″半导体背面用膜″或″半导体背面保护膜″)。同样如 图1所示，本发明的半导体背面用切割带集成膜还可以设计为半导体背面用膜2仅形成于对应于半导体晶片粘贴部分的部分33上；然而，半导体背面用膜可以形成于压敏粘合剂层32的整个表面上，或半导体背面用膜可以形成于大于对应于半导体晶片粘合部分的部分33而小于压敏粘合剂层32的整个表面的部分。此外，半导体背面用膜2的表面(要粘贴至晶片背面的表面)可用隔离膜等保护直至该膜粘贴至晶片背面。
(倒装芯片型半导体背面用膜)
半导体背面用膜2具有膜形状。半导体背面用膜2在半导体背面用切割带集成膜作为产物的实施方案中通常处于未固化状态(包括半固化状态)，且可在半导体背面用切割带集成膜粘贴至半导体晶片之后热固化(稍后描述细节)。此外，各种信息如文字信息和图形信息可以通过激光标识赋予半导体背面用膜2上。
半导体背面用膜可由树脂组合物形成，例如，包含热固性树脂和热塑性树脂的树脂组合物形成。半导体背面用膜可由不含热固性树脂的热塑性树脂组合物构成或者可由不含热塑性树脂的热固性树脂组合物构成。
热塑性树脂的实例包括天然橡胶、丁基橡胶、异戊二烯橡胶、氯丁橡胶、乙烯-乙酸乙烯酯共聚物、乙烯-丙烯酸共聚物、乙烯-丙烯酸酯共聚物、聚丁二烯树脂、聚碳酸酯树脂、热塑性聚酰亚胺树脂、聚酰胺树脂如6-尼龙和6，6-尼龙、苯氧基树脂、丙烯酸类树脂、饱和聚酯树脂如PET(聚对苯二甲酸乙二酯)或PBT(聚对苯二甲酸丁二醇酯)、聚酰胺酰亚胺树脂或氟树脂。热塑性树脂可以单独使用或以其两种以上的组合使用。在这些热塑性树脂中，尤其优选包含少量离子性杂质、具有高耐热性和能够确保半导体元件可靠性的丙烯酸类树脂。
丙烯酸类树脂没有特别限定，其实例包括含有一种或两种以上具有含有30个以下碳原子、优选4-18个碳原子、更优选6-10个碳原子和特别是8或9个碳原子的直链或支链烷基的丙烯酸酯或甲基丙烯酸酯作为组分的聚合物。即，在本发明中，丙烯酸类树脂具有还包括甲基丙烯酸类树脂的宽泛含义。所述烷基的实例包括甲基、乙基、丙基、异丙基、正丁基、叔丁基、异丁基、戊基、异戊基、己基、庚基、2-乙基己基、辛基、异辛基、壬基、异壬基、癸基、异癸基、十一烷基、十二烷基(月桂基)、十三烷基、十四烷基、硬脂基和十八烷基。
此外，形成丙烯酸类树脂的其它单体(除烷基为具有30个以下碳原子的烷基的丙烯酸或甲基丙烯酸的烷基酯以外的单体)没有特别限定，其实例包括含羧基单体如丙烯酸、甲基丙烯酸、丙烯酸羧乙酯、丙烯酸羧戊酯、衣康酸、马来酸、富马酸和巴豆酸；酸酐单体如马来酸酐和衣康酸酐；含羟基单体如(甲基)丙烯酸2-羟乙酯、(甲基)丙烯酸2-羟丙酯、(甲基)丙烯酸4-羟丁酯、(甲基)丙烯酸6-羟己酯、(甲基)丙烯酸8-羟辛酯、(甲基)丙烯酸10-羟癸酯、(甲基)丙烯酸12-羟月桂酯和(4-羟甲基环己基)-甲基丙烯酸酯；含磺酸基单体如苯乙烯磺酸、烯丙基磺酸、2-(甲基)丙烯酰氨基-2-甲基丙磺酸、(甲基)丙烯酰氨基丙磺酸、(甲基)丙烯酸磺丙酯和(甲基)丙烯酰氧基萘磺酸；和含磷酸基团单体如2-羟乙基丙烯酰磷酸酯(2-hydroxyethylacryloyl phosphate)。在这点上，(甲基)丙烯酸是指丙烯酸和/或甲基丙烯酸，(甲基)丙烯酸酯是指丙烯酸酯和/或甲基丙烯酸酯，(甲基)丙烯酰基是指丙烯酰基和/或甲基丙烯酰基，等等，这应用于整个说明书中。
此外，除了环氧树脂和酚醛树脂之外，热固性树脂的实例还包括，氨基树脂、不饱和聚酯树脂、聚氨酯树脂、硅酮树脂 和热固性聚酰亚胺树脂。热固性树脂可以单独使用或以其两种以上的组合使用。作为热固性树脂，仅包含少量腐蚀半导体元件的离子性杂质的环氧树脂是合适的。此外，酚醛树脂适合用作环氧树脂的固化剂。
环氧树脂没有特别定，例如，可使用双官能环氧树脂或多官能环氧树脂如双酚A型环氧树脂、双酚F型环氧树脂、双酚S型环氧树脂、溴化双酚A型环氧树脂、氢化双酚A型环氧树脂、双酚AF型环氧树脂、联苯型环氧树脂、萘型环氧树脂、芴型环氧树脂、苯酚酚醛清漆(phenol novolak)型环氧树脂、邻甲酚酚醛清漆(o-cresol novolak)型环氧树脂、三羟基苯甲烷型环氧树脂和四羟苯基乙烷(tetraphenylolethane)型环氧树脂，或环氧树脂如乙内酰脲型环氧树脂、三缩水甘油基异氰脲酸酯型环氧树脂或缩水甘油基胺型环氧树脂。
作为环氧树脂，在以上示例的那些中，酚醛清漆型环氧树脂、联苯型环氧树脂、三羟基苯甲烷型环氧树脂和四羟苯基乙烷型环氧树脂是优选的。这是因为这些环氧树脂与作为固化剂的酚醛树脂具有高反应性，且耐热性等优良。
另外，上述酚醛树脂起到环氧树脂的固化剂的作用，其实例包括酚醛清漆型酚醛树脂如苯酚酚醛清漆树脂、苯酚芳烷基树脂、甲酚酚醛清漆树脂、叔丁基苯酚酚醛清漆树脂和壬基苯酚酚醛清漆树脂；甲阶型酚醛树脂；和聚氧苯乙烯(polyoxystyrenes)如聚对氧苯乙烯。酚醛树脂可单独使用或以两种以上的组合使用。在这些酚醛树脂中，苯酚酚醛清漆树脂和苯酚芳烷基树脂是特别优选的。这是因为可改进半导体器件的连接可靠性。
环氧树脂与酚醛树脂的混合比优选使得例如酚醛树脂中的羟基变为0.5当量至2.0当量，基于每当量环氧树脂组分中的环氧 基团。其更优选0.8当量至1.2当量。即，当混合比变为在该范围之外时，固化反应不能充分进行，环氧树脂固化产物的特性趋于劣化。
在本发明中，可使用环氧树脂和酚醛树脂的热固化促进催化剂。此类热固化促进催化剂可适当选自已知的热固化促进催化剂。这里热固化促进催化剂可单独使用一种或多种组合使用。作为热固化促进催化剂，例如，可使用胺类固化促进催化剂、磷类固化促进催化剂、咪唑类固化促进催化剂、硼类固化促进催化剂或磷-硼类固化促进催化剂。
半导体背面用膜优选由含有环氧树脂和酚醛树脂的树脂组合物或含有环氧树脂、酚醛树脂和丙烯酸类树脂的树脂组合物形成。由于这些树脂的离子性杂质少并且耐热性高，所以能够确保半导体元件的可靠性。在这种情况下，虽然这些树脂的共混比没有特别限定，但例如环氧树脂和酚醛树脂的总量可以在基于100重量份丙烯酸类树脂为10重量份-200重量份的范围内适当选择。
重要的是半导体背面用膜2具有对于半导体晶片背面(非电路面)的粘合性(紧密粘合性)。半导体背面用膜2可例如由包含环氧树脂作为热固性树脂的树脂组合物形成。为了将半导体背面用膜2预先交联至一定程度的目的，在制备时，优选添加能够与聚合物的分子链端官能团等反应的多官能化合物作为交联剂。据此，可以提高在高温下的粘合特性并且可以改进耐热性。
半导体背面用膜对于半导体晶片的粘合力(23℃，剥离角度180°和剥离速率300mm/min)优选为1N/10mm-宽度以上(例如，1N/10mm-宽度至10N/10mm-宽度)，更优选2N/10mm-宽以上(例如，2N/10mm-宽度至10N/10mm-宽度)，并且特别优选4N/10mm-宽度以上(例如，4N/10mm-宽度至10N/10mm-宽度)。 粘合力为1N/10mm-宽度以上时，膜以优良的粘合性粘合到半导体晶片和半导体元件上，并可以防止浮起(lifting)等产生。另外，在半导体晶片切割中防止芯片飞散。半导体背面用膜对于半导体晶片的粘合力是采用例如以下方式进行测量的值。即，压敏粘合剂带(商品名“BT315”，由Nitto Denko Corporation制造)粘贴到半导体背面用膜的一面，由此增强背面。然后，通过由热层压法使2Kg的辊在50℃下往复一次，将厚度为0.6mm的半导体晶片粘贴至长度为150mm和宽度为10mm的背面增强的半导体背面用膜的正面上。其后，将层压体在热盘(50℃)上静置2分钟，然后将其在常温(约23℃)下静置20分钟。静置后，在温度23℃下，在剥离角为180°和拉伸速率为300mm/min的条件下，使用剥离试验机(商品名“AUTOGRAPH AGS-J”，由Shimadzu Corporation制造)，将背面增强的半导体背面用膜剥离。粘合力是此时在剥离半导体背面用膜和半导体晶片之间的界面处通过剥离测定的值(N/10mm-宽度)。
交联剂没有特别限定，可以使用已知的交联剂。具体地，例如，不仅可提及异氰酸酯类交联剂、环氧类交联剂、三聚氰胺类交联剂和过氧化物类交联剂，还提及脲类交联剂、金属醇盐类交联剂、金属螯合物类交联剂、金属盐类交联剂、碳二亚胺类交联剂、噁唑啉类交联剂、氮丙啶类交联剂和胺类交联剂等。作为交联剂，异氰酸酯类交联剂或环氧类交联剂是适合的。交联剂可以单独使用或以两种以上的组合使用。
异氰酸酯类交联剂的实例包括低级脂肪族多异氰酸酯例如1，2-亚乙基二异氰酸酯、1，4-亚丁基二异氰酸酯和1，6-六亚甲基二异氰酸酯；脂环族多异氰酸酯例如亚环戊基二异氰酸酯、亚环己基二异氰酸酯、异佛尔酮二异氰酸酯、氢化甲苯二异氰酸酯和氢化苯二甲撑二异氰酸酯；和芳香族多异氰酸酯例如2，4- 甲苯二异氰酸酯、2，6-甲苯二异氰酸酯、4，4′-二苯甲烷二异氰酸酯和苯二甲撑二异氰酸酯。另外，也使用三羟甲基丙烷/甲苯二异氰酸酯三聚体加合物[商品名“COLONATE L”，由NipponPolyurethane Industry Co.，Ltd.制造]、三羟甲基丙烷/六亚甲基二异氰酸酯三聚体加合物[商品名“COLONATE HL”，由NipponPolyurethane Industry Co.，Ltd.制造]等。此外，环氧类交联剂的实例包括N，N，N′，N′-四缩水甘油基-间苯二甲胺、二缩水甘油基苯胺、1，3-双(N，N-缩水甘油基氨甲基)环己烷、1，6-己二醇二缩水甘油醚、新戊二醇二缩水甘油醚、乙二醇二缩水甘油醚、丙二醇二缩水甘油醚、聚乙二醇二缩水甘油醚、聚丙二醇二缩水甘油醚、山梨糖醇多缩水甘油醚、甘油多缩水甘油醚、季戊四醇多缩水甘油醚、聚甘油多缩水甘油醚、脱水山梨糖醇多缩水甘油醚、三羟甲基丙烷多缩水甘油醚、己二酸二缩水甘油酯、邻苯二甲酸二缩水甘油酯、三缩水甘油基-三(2-羟乙基)异氰脲酸酯、间苯二酚二缩水甘油醚和双酚-S-二缩水甘油醚，以及还有在分子中具有两个以上的环氧基团的环氧类树脂。
交联剂的使用量没有特别限定，可依赖于交联程度适当选择。具体地，优选交联剂的使用量为通常7重量份以下(例如0.05至7重量份)，基于100重量份聚合物组分(特别地，在分子链末端具有官能团的聚合物)。当交联剂的量基于100重量份聚合物组分大于7重量份时，粘合力降低，因此不优选该情况。从改进内聚力的观点，交联剂的量基于100重量份聚合物组分优选为0.05重量份以上。
在本发明中，代替使用交联剂或与交联剂一起使用，也可以通过用电子束或紫外光等照射来进行交联处理。
优选将半导体背面用膜着色。由此，能够显示优良的激光标识性和优良的外观性，且变得能够使半导体器件具有增值的 外观性。如上所述，由于着色的半导体背面用膜具有优良的标识性，可借助于利用任何各种标识方法如印刷法和激光标识法通过半导体背面用膜进行标识以赋予各种信息如文字信息和图形信息至半导体元件或使用半导体元件的半导体器件的非电路侧上的面。特别地，通过控制着色的颜色，变得能够观察通过优良可见性地标识而赋予的信息(例如，文字信息和图形信息)。此外，当将半导体背面用膜着色时，切割带和半导体背面用膜可容易地彼此区分，因而可提高加工性等。另外，例如，作为半导体器件，可以通过使用不同的颜色将其产物分类。在将半导体背面用膜着色的情况(该膜既不是无色的也不是透明的情况)下，通过着色显示的颜色没有特别限定，但例如优选暗色如黑色、蓝色或红色，黑色是特别适合的。
在本实施方案中，暗色主要指具有60以下(0至60)，优选50以下(0至50)，更优选40以下(0至40)的在L*a*b*颜色空间中定义的L*的暗色。
此外，黑色主要是指具有35以下(0至35)，优选30以下(0至30)，更优选25以下(0至25)的在L*a*b*颜色空间中定义的L*的黑色系颜色。在这点上，在黑色中，在L*a*b*颜色空间中定义的各a*和b*可根据L*的值适当选择。例如，a*和b*两者均在优选-10至10，更优选-5至5，进一步优选-3至3(特别地0或约0)的范围内。
在本实施方案中，在L*a*b*颜色空间中定义的L*、a*和b*可通过用色差计(商品名″CR-200″，由Minolta Ltd制造；色差计)测量来确定。L*a*b*颜色空间为在1976年由CommissionInternationale de l′Eclairage(CIE)建议的颜色空间，是指称为CIE1976(L*a*b*)颜色空间的颜色空间。此外，在日本工业标准(Japanese Industrial Standards)JISZ8729中定义了L*a*b*颜 色空间。
在半导体背面用膜着色时，根据目标颜色，可使用着色剂(着色试剂)。作为此类着色剂，可适当使用各种暗色着色剂如黑色着色剂、蓝色着色剂和红色着色剂，黑色着色剂是更适合的。着色剂可为任意颜料和染料。着色剂可单独使用或以两种以上的组合使用。在这点上，作为染料，可以使用任何形式的染料如酸性染料、反应性染料、直接染料、分散染料和阳离子染料。此外，同样关于颜料，其形式不特别限制，可在已知颜料中适当选择和使用。
特别地，当染料用作着色剂时，染料变为处于通过溶解于半导体背面用膜中而均匀地或几乎均匀地分散的状态中，因此可容易地生产具有均匀的或几乎均匀的着色浓度(colordensity)的半导体背面用膜(结果，半导体背面用切割带集成膜)。因此，当染料用作着色剂时，半导体背面用切割带集成膜中的半导体背面用膜可具有均匀的或几乎均匀的着色浓度且可提高标识性和外观性。
黑色着色剂不特别限制，例如，可适当选自无机黑色颜料和黑色染料。此外，黑色着色剂可为其中将青色着色剂(蓝-绿着色剂)、品红色着色剂(红-紫着色剂)和黄色着色剂(黄着色剂)混合的着色剂混合物。黑色着色剂可单独使用或以两种以上的组合使用。当然，黑色着色剂可与除黑色之外其它颜色的着色剂组合使用。
黑色着色剂的具体实例包括炭黑(如炉黑、槽法炭黑、乙炔黑、热裂炭黑或灯黑)、石墨、氧化铜、二氧化锰、偶氮型颜料(例如，偶氮甲碱偶氮黑)、苯胺黑、苝黑、钛黑、花青黑、活性炭、铁素体(如非磁性铁素体或磁性铁素体)、磁铁矿、氧化铬、氧化铁、二硫化钼、铬配合物、复合氧化物型黑色颜料 和蒽醌型有机黑色颜料。
在本发明中，作为黑色着色剂，也可利用黑色染料如C.I.溶剂黑3、7、22、27、29、34、43、70，C.I.直接黑17、19、22、32、38、51、71，C.I.酸性黑1、2、24、26、31、48、52、107、109、110、119、154，和C.I.分散黑1、3、10、24；和黑色颜料如C.I.颜料黑1、7；等等。
作为此类黑色着色剂，例如，商品名″Oil Black BY″、商品名″Oil Black BS″、商品名″Oil Black HBB″、商品名″Oil Black803″、商品名″Oil Black 860″、商品名″OilBlack 5970″、商品名″Oil Black 5906″、商品名″Oil Black 5905″(由OrientChemicalIndustries Co.，Ltd.制造)等是商购可得的。
除了黑色着色剂之外的着色剂的实例包括青色着色剂、品红色着色剂和黄色着色剂。青色着色剂的实例包括青色染料如C.I.溶剂蓝25、36、60、70、93、95；C.I.酸性蓝6和45；青色颜料如C.I.颜料蓝1、2、3、15、15:1、15:2、15:3、15:4、15:5、15:6、16、17、17:1、18、22、25、56、60、63、65、66；C.I.瓮蓝4、60；C.I.颜料绿7。
此外，在品红色着色剂中，品红色染料的实例包括C.I.溶剂红1、3、8、23、24、25、27、30、49、52、58、63、81、82、83、84、100、109、111、121、122；C.I.分散红9；C.I.溶剂紫8、13、14、21、27；C.I.分散紫1；C.I.碱性红1、2、9、12、13、14、15、17、18、22、23、24、27、29、32、34、35、36、37、38、39、40；C.I.碱性紫1、3、7、10、14、15、21、25、26、27和28。
在品红色着色剂中，品红色颜料的实例包括C.I.颜料红1、2、3、4、5、6、7、8、9、10、11、12、13、14、15、16、17、18、19、21、22、23、30、31、32、37、38、39、40、41、42、48:1、 48:2、48:3、48:4、49、49:1、50、51、52、52:2、53:1、54、55、56、57:1、58、60、60:1、63、63:1、63:2、64、64:1、67、68、81、83、87、88、89、90、92、101、104、105、106、108、112、114、122、123、139、144、146、147、149、150、151、163、166、168、170、171、172、175、176、177、178、179、184、185、187、190、193、202、206、207、209、219、222、224、238、245；C.I.颜料紫3、9、19、23、31、32、33、36、38、43、50；C.I.瓮红1、2、10、13、15、23、29和35。
此外，黄色着色剂的实例包括黄色染料如C.I.溶剂黄19、44、77、79、81、82、93、98、103、104、112和162；黄色颜料如C.I.颜料橙31、43；C.I.颜料黄1、2、3、4、5、6、7、10、11、12、13、14、15、16、17、23、24、34、35、37、42、53、55、65、73、74、75、81、83、93、94、95、97、98、100、101、104、108、109、110、113、114、116、117、120、128、129、133、138、139、147、150、151、153、154、155、156、167、172、173、180、185、195；C.I.瓮黄1、3和20。
各种着色剂如青色着色剂、品红色着色剂和黄色着色剂可分别单独使用或以两种以上的组合使用。在这点上，在使用各种着色剂如青色着色剂、品红色着色剂和黄色着色剂的两种以上的情况下，这些着色剂的混合比(或共混比)没有特别限定，可根据各着色剂的种类和目标颜色等适当选择。
着色试剂(着色剂)的含量基于100重量份的树脂组合物(包括树脂、填料和着色试剂)优选为0.01重量份至10重量份，更优选0.5重量份至8重量份，进一步优选1重量份至5重量份。通过控制其含量为0.01重量份以上，不仅可以降低透光率还可以提高激光标识后标识部分和除标识部分外的其它部分之间的对比度。半导体背面用膜2可以是单层或层压多层的层压膜。在层 压膜的情况下，作为整个层压膜中的着色剂含量落入0.01重量份至10重量份范围内是足够的。
在将半导体背面用膜2着色的情况下，着色形式没有特别限定。半导体背面用膜可为例如添加有着色剂的单层膜状制品。此外，该膜可为至少将至少由热固性树脂形成的树脂层与着色剂层层压的层压膜。在这点上，在半导体背面用膜2为树脂层和着色剂层的层压膜的情况下，层压形式中的半导体背面用膜2优选具有树脂层/着色剂层/树脂层的层压形式。在该情况下，在着色剂层两侧的两树脂层可为具有相同组成的树脂层或可为具有不同组成的树脂层。
根据本发明的实施方案，半导体背面用膜2在波长532nm或1064nm处的透光率为20％以下(0％至20％)，优选15％以下(0％至15％)，更优选10％以下(0％至10％)。由于在波长532nm或1064nm处的透光率为20％以下，通过采用激光照射的加工性是优良的。此外，由于在波长532nm或1064nm处的透光率为20％以下且激光光难以透射，半导体元件(尤其是半导体元件背面)较少地曝露于激光光下。结果，半导体元件可以有效地防止被不利地影响，并因此改进生产率。半导体背面用膜2可以是单层或层压多层的层压膜。在层压膜的情况下，作为整个层压膜，透光率落入0％至20％范围内是足够的。
半导体背面用膜的透光率(％)可以通过以下包括(1)到(4)的工序测定：
(1)在不层压在切割带上的情况下制备厚度(平均厚度)为20μm的半导体背面用膜。
(2)采用波长为300nm到1100nm的光以指定强度照射该半导体背面用膜(厚度20：μm)[仪器：由Shimadzu Corporation制造的可见光发射仪(商品名“ABSORPTION SPECTROPHOTOMETER”)]。
(3)在波长532nm或1064nm处的透光强度使用分光光度计测定(分光光度计由Shimadzu Corporation制造，“ABSORPTIONSPECTRO PHOTOMETER UV-2550”)。
(4)在波长532nm或1064nm处的透光率由波长532nm或波长1064nm的光透过半导体背面用膜前后的强度改变确定。
前述透光率(％)的计算方法也可以应用于计算厚度不是20μm的半导体背面用膜的透光率(％)。具体地，根据朗伯-比尔定律(Lambert-Beer law)，厚度为20μm情况下的吸光度A20可以如下计算。
A20＝α×L20×C (1)
(式中，L20为光程长度，α为吸收系数(absorbance index)，C为样品浓度。)
此外，在厚度为X(μm)情况下的吸光度Ax可以通过以下表达式(2)表示。
Ax＝α×LX×C (2)
另外，在厚度为20μm的情况下的吸光度A20还可以通过以下表达式(3)表示。
A20＝-log10T20 (3)
(式中，T20表示厚度为20μm的情况下的透光率。)
从上述表达式(1)至(3)中，吸光度Ax可以由以下表达式表示。
Ax＝A20×(Lx/L20)＝-[log10(T20)]×(Lx/L20)
因此，在膜厚度为Xμm的情况下的透光率Tx(％)可以通过以下表达式计算：
Tx＝10-Ax
其中Ax＝-[log10(T20)]×(Lx/L20)
此外，在透光率(％)的前述计算方法中半导体背面用膜的厚度调整为20μm的事实并不特别限定本发明的半导体背面用膜2的厚度。″20μm″的值是为了在测量时方便起见而采用的厚度。
半导体背面用膜2的透光率(％)可以通过树脂组分的种类和含量、着色剂(颜料、染料等)的种类和含量和无机填料的含量等来控制。
根据半导体背面用膜2，激光标识后，标识部分和除标识部分外的其它部分的对比度为20％以上。对比度的下限优选25％，更优选30％以上。更优选较大的对比度，但可以提及的为60％、100％、150％、200％和250％等作为上限。根据半导体背面用膜2，由于激光标识后，标识部分和除标识部分外的其它部分的对比度为20％以上且该膜具有优良的对比度，因此各种信息(例如文字信息和图形信息)的可见性是良好的。
在半导体背面用膜的各标识部分和除标识部分外的其它部分(未标识部分)的亮度通过由Keyence Corporation制造的CV-5000测量后，对比度根据以下计算表达式确定。
[(标识部分亮度-未标识部分亮度)/标识部分亮度]×100％
半导体背面用膜2可以是单层或层压多层的层压膜。在层压膜的情况下，作为整个层压膜中的对比度落入20％以上的范围内是足够的。
激光标识的加工深度优选0％至10％，更优选0％至5％。加工深度意思是相对于半导体背面用膜厚度的加工深度。
在激光标识时，可利用已知激光标识设备。此外，作为激光器，可以利用各种激光器如气体激光器、固态激光器和液体激光器。具体地，作为气体激光器，可利用任何已知的气体激光器而没有特别限制，但二氧化碳激光器(CO2激光器)和准 分子激光器(ArF激光器、KrF激光器、XeCl激光器、XeF激光器等)是合适的。作为固态激光器，可利用任何已知的固态激光器而没有特别限定，但YAG激光器(如Nd:YAG激光器)和YVO4激光器是合适的。
在激光标识时激光照射的条件可以考虑标识部分和除标识部分外的其它部分之间的对比度和加工深度等合适地设定。例如，在使用激光标识仪器：商品名″MD-S990″，由KeyenceCorporation制造的情况下，条件可落入以下范围内。
(激光照射条件)
波长：532nm
强度：1.0W
扫描速度：700mm/sec
调Q频率：64kHz
在根据本实施方案的半导体器件的生产方法中，存在其中在半导体背面用膜2激光标识后进行热处理(激光标识后进行的再流步骤)的情况。半导体背面用膜2优选其中再流步骤后对比度的降低率为20％以下的半导体背面用膜。对比度的降低率优选为15％以下(0％至15％)，更优选10％以下(0％至10％)。当再流步骤后的对比度降低率为20％以下时，甚至在再流步骤后，激光标识后的各种信息的可见性仍保持良好。半导体背面用膜2可以是单层或层压多层的层压膜。在层压膜的情况下，作为整个层压膜中对比度的降低率落入20％以下的范围内是足够的。
根据需要，可向半导体背面用膜2中适当共混其它添加剂。其它添加剂的实例除了填料、阻燃剂、硅烷偶联剂和离子捕集剂之外，还包括增量剂、防老剂、抗氧化剂和表面活性剂。
填料可为任意无机填料和有机填料，但无机填料是合适的。通过共混填料如无机填料，能够实现赋予半导体背面用膜以导 电性、改进导热性和控制弹性模量等。在这点上，半导体背面用膜2可为导电性的或非导电性的。无机填料的实例包括由以下组成的各种无机粉末：二氧化硅，粘土，石膏，碳酸钙，硫酸钡，氧化铝，氧化铍，陶瓷如碳化硅和氮化硅，金属或合金如铝、铜、银、金、镍、铬、铅、锡、锌、钯和焊料，以及碳等。填料可以单独使用或以两种以上的组合使用。特别地，填料适合为二氧化硅，更适合为熔凝硅石。此处，无机填料的平均粒径优选在0.1μm-80μm的范围内。无机填料的平均粒径可例如通过激光衍射型粒径分布测量设备来测量。
填料(特别地，无机填料)的共混量优选为80重量份以下(0重量份-80重量份)，特别优选为0重量份-70重量份，基于100重量份有机树脂组分。
阻燃剂的实例包括三氧化锑、五氧化锑和溴化环氧树脂。阻燃剂可以单独使用或以两种以上的组合使用。硅烷偶联剂的实例包括β-(3，4-环氧环己基)乙基三甲氧基硅烷、γ-环氧丙氧丙基三甲氧基硅烷和γ-环氧丙氧丙基甲基二乙氧基硅烷。硅烷偶联剂可以单独使用或以两种以上的组合使用。离子捕集剂的实例包括水滑石和氢氧化铋。离子捕集剂可以单独使用或以两种以上的组合使用。
半导体背面用膜2例如可通过利用包括以下步骤的常规使用方法形成：将热固性树脂例如环氧树脂和如果需要的热塑性树脂如丙烯酸类树脂以及任选的溶剂和其它添加剂混合从而制备树脂组合物，接着将其成形为膜状层。具体地，作为半导体背面用膜的膜状层(粘合剂层)例如，能够通过以下方法形成：包括将树脂组合物施涂至切割带的压敏粘合剂层32上的方法；或者包括将树脂组合物施涂至适当的隔离膜(例如，剥离纸)上以形成树脂层(或粘合剂层)，然后将其转移(转换)至压敏 粘合剂层32上的方法；等等。在这点上，树脂组合物可为溶液或分散液。
此外，在半导体背面用膜2由包含热固性树脂如环氧树脂的树脂组合物形成的情况下，在将半导体背面用膜应用至半导体晶片之前的阶段，该膜处于热固性树脂未固化或部分固化的状态。在该情况下，在将其应用至半导体晶片之后(具体地，通常，在当包封材料在倒装芯片接合步骤中固化时)，半导体背面用膜中的热固性树脂完全或几乎完全固化。
如上所述，由于即使当半导体背面用膜包含热固性树脂时，该膜也处于热固性树脂未固化或部分固化的状态，因此半导体背面用膜的凝胶分数没有特别限定，但例如在50重量％以下(0-50重量％)的范围内合适地选择，并优选30重量％以下(0-30重量％)，特别优选10重量％以下(0-10重量％)。半导体背面用膜的凝胶分数可通过以下述测量方法测量。
<凝胶分数测量方法>
从半导体背面用膜2中取样约0.1g样品，并精确称重(样品重量)，将样品包裹在网型片(mesh-type sheet)中后，将它在室温下在约50ml甲苯中浸渍1周。此后，从甲苯中取出溶剂不溶性物质(网型片中的内容物)，并在130℃下干燥约2小时，将干燥后的溶剂不溶性物质称重(浸渍并干燥后的重量)，然后根据以下表达式(a)计算凝胶分数(重量％)。
凝胶分数(重量％)＝[(浸渍并干燥后的重量)/(样品重量)]×100 (a)
半导体背面用膜的凝胶分数能够通过树脂组分的种类和含量、交联剂的种类和含量以及除此以外的加热温度和加热时间等来控制。
在本发明中，在半导体背面用膜为由包含热固性树脂如环 氧树脂的树脂组合物形成的膜状制品的情况下，可有效地显示对于半导体晶片的紧密粘合性。
此外，由于在半导体晶片的切割步骤中使用切割水，半导体背面用膜吸收水分，从而在一些情况下具有常规状态以上的水分含量。当在仍维持此类高水分含量下进行倒装芯片接合时，水蒸气残留在半导体背面用膜2和半导体晶片或其加工体(半导体)之间的粘合界面处，并且在一些情况下产生浮起。因此，通过构成半导体背面用膜为将具有高透湿性的芯材料设置于其各表面上的构造，水蒸气扩散，由此可以避免此类问题。从此类观点，其中半导体背面用膜2形成于芯材料的一面或两面的多层结构可用作半导体背面用膜。芯材料的实例包括膜(例如，聚酰亚胺膜、聚酯膜、聚对苯二甲酸乙二酯膜、聚萘二甲酸乙二酯膜、聚碳酸酯膜等)、用玻璃纤维或塑料无纺纤维增强的树脂基材、硅基材和玻璃基材。
半导体背面用膜2的厚度(在层压膜的情况下为总厚度)不特别限制，但例如可适当选自约2μm-200μm的范围。另外，该厚度优选约4μm-160μm，更优选约6μm-100μm和特别优选约10μm-80μm。
半导体背面用膜2在23℃下处于未固化状态时的拉伸贮能弹性模量优选为1GPa以上(例如，1GPa-50GPa)，更优选2GPa以上，特别地3GPa以上是适合的。当拉伸贮能弹性模量为1GPa以上时，在将半导体芯片与半导体背面用膜2一起从切割带的压敏粘合剂层32剥离之后将半导体背面用膜2放置在支承体上并进行输送等时，能够有效地抑制或防止半导体背面用膜粘贴至支承体。在这点上，支承体例如为载带中的顶带和底带等。如上所述，在半导体背面用膜2由包含热固性树脂的树脂组合物形成的情况下，热固性树脂通常处于未固化或部分固化的状态， 因此半导体背面用膜在23℃下的拉伸贮能弹性模量为处于热固性树脂未固化或部分固化的状态的在23℃下的拉伸贮能弹性模量。
此处，半导体背面用膜2可为单层或层压多层的层压膜。在层压膜的情况下，作为整个层压膜，处于未固化状态的在23℃下的拉伸贮能弹性模量为充分的1GPa以上(例如，1GPa-50GPa)。此外，半导体背面用膜处于未固化状态的拉伸贮能弹性模量(23℃)可通过适当设定树脂组分(热塑性树脂和/或热固性树脂)的种类和含量或填料如二氧化硅填料的种类和含量来控制。在半导体背面用膜2为层压多层的层压膜的情况下(半导体背面用膜具有层压层形式的情况下)，作为层压层形式，例如，可示例由晶片粘合层和激光标识层构成的层压形式。此外，在晶片粘合层和激光标识层之间，可设置其它层(中间层、遮光层、补强层、着色层、基材层、电磁波屏蔽层、导热层、压敏粘合剂层等)。在这点上，晶片粘合层为显示对晶片优良的紧密粘合性(粘合性质)的层和与晶片背面接触的层。另一方面，激光标识层为显示优良的激光标识性的层和在半导体芯片背面上激光标识时利用的层。
拉伸贮能弹性模量通过如下测定：制备不层压至切割带3上的处于未固化状态的半导体背面用膜2，并使用由RheometricsCo.，Ltd.制造的动态粘弹性测量设备“SolidAnalyzer RS A2”，于规定温度(23℃)下，在氮气气氛中，在样品宽度10mm、样品长度22.5mm、样品厚度0.2mm、频率1Hz和升温速率10℃/分钟的条件下，以拉伸模式测量弹性模量，并将该测量的弹性模量作为所得拉伸贮能弹性模量的值。
优选地，半导体背面用膜2优选在其至少一个表面上用隔离膜(剥离衬垫)保护(在图中未示出)。例如，在半导体背面用 切割带集成膜1中，可将隔离膜设置于半导体背面用膜的至少一个表面上。另一方面，在没有集成切割带的半导体背面用膜中，可将隔离膜设置于半导体背面用膜的一个表面或两个表面上。隔离膜具有作为保护半导体背面用膜直至其实际使用的保护材料的功能。此外，在半导体背面用切割带集成膜1中，隔离膜可以进一步用作在将半导体背面用膜2转移至切割带基材的压敏粘合剂层32时的支承基材。当将半导体晶片粘贴至半导体背面用膜上时，剥离隔离膜。作为隔离膜，也可使用聚乙烯或聚丙烯的膜、以及其表面用脱模剂例如氟类脱模剂或长链烷基丙烯酸酯类脱模剂涂布的塑料膜(例如，聚对苯二甲酸乙二酯)或纸等。隔离膜可通过常规已知的方法形成。此外，隔离膜的厚度等没有特别限定。
在没有用切割带3层压半导体背面用膜2的情况中，半导体背面用膜2可以与在其两面上均具有剥离层的一个隔离膜一起卷绕成卷形物(roll)，其中所述膜2由在其两面上均具有剥离层的隔离膜保护；或者所述膜2可以由在其至少一个表面上具有剥离层的隔离膜保护。
此外，作为半导体背面用膜2，更优选具有较低吸湿度的半导体背面用膜。具体地，吸湿度优选1重量％以下，更优选0.8重量％以下。通过将吸湿度调整至1重量％以下，能够提高激光标识性。此外，例如，在再流步骤中能够抑制或防止半导体背面用膜2和半导体元件之间空隙的产生。吸湿度为由将半导体背面用膜2在温度85℃和湿度85％RH的气氛下静置168小时前后的重量变化计算的值。在半导体背面用膜2由包含热固性树脂的树脂组合物形成的情况下，吸湿度是指当将热固化后的膜在温度85℃和湿度85％RH的气氛下静置168小时时获得的值。此外，吸湿度例如可通过改变无机填料的添加量来调整。
此外，作为半导体背面用膜2，更优选具有较小比例的挥发性物质的半导体背面用膜。具体地，热处理后半导体背面用膜2的重量减少的比例(重量减少率)优选为1重量％以下，更优选0.8重量％以下。热处理的条件为：例如加热温度为250℃，加热时间为1小时。通过将重量减少率调整至1重量％以下，能够提高激光标识性。此外，例如，在再流步骤中能够抑制或防止倒装芯片型半导体器件中裂纹的产生。重量减少率可例如通过添加在无铅焊料再流时能够减少裂纹产生的无机物质来调整。在半导体背面用膜2由包含热固性树脂组分的树脂组合物形成的情况下，重量减少率为当将热固化后的半导体背面用膜在温度250℃和加热时间为1小时的条件下加热时获得的值。
(切割带)
切割带3包括基材31和形成于基材31上的压敏粘合剂层32。因而，切割带3具有层压基材31和压敏粘合剂层32的构造是充分的。基材(支承基材)能够用作压敏粘合剂层等的支承材料。基材31优选具有放射线透过性。作为基材31，例如，可使用合适的薄材料，例如纸类基材如纸；纤维类基材如织物、无纺布、毡和网；金属类基材如金属箔和金属板；塑料基材如塑料膜和片；橡胶类基材如橡胶片；发泡体(foamed body)如发泡片；及其层压体[特别地，塑料类材料与其它基材的层压体，塑料膜(或片)彼此的层压体等]。在本发明中，作为基材，可适合使用塑料类材料如塑料膜和片。此类塑料材料的原料实例包括烯属树脂如聚乙烯(PE)、聚丙烯(PP)和乙烯-丙烯共聚物；使用乙烯作为单体组分的共聚物，如乙烯-乙酸乙烯酯共聚物(EVA)、离聚物树脂、乙烯-(甲基)丙烯酸共聚物，和乙烯-(甲基)丙烯酸酯(无规，交替)共聚物；聚酯如聚对苯二甲酸乙二酯(PET)、聚萘二甲酸乙二酯(PEN)和聚对苯二甲酸 丁二醇酯(PBT)；丙烯酸类树脂；聚氯乙烯(PVC)；聚氨酯；聚碳酸酯；聚苯硫醚(PPS)；酰胺类树脂如聚酰胺(尼龙)和全芳族聚酰胺(whole aromatic polyamides)(芳族聚酰胺)；聚醚醚酮(PEEK)；聚酰亚胺；聚醚酰亚胺；聚偏二氯乙烯；ABS(丙烯腈-丁二烯-苯乙烯共聚物)；纤维素类树脂；硅酮树脂；和氟化树脂。
另外，基材31的材料包括聚合物如前述树脂的交联材料。塑料膜可在不拉伸的情况下使用或者需要时可在进行单轴或双轴拉伸处理后使用。根据通过拉伸处理等赋予热收缩性的树脂片，在切割后通过基材31的热收缩减小压敏粘合剂层32和半导体背面用膜2之间的粘合面积，因而能够使半导体芯片的回收容易。
为了提高与邻接层的紧密粘合性、保持性等，可在基材31的表面上实施常规使用的表面处理，例如化学或物理处理如铬酸盐处理、臭氧暴露、火焰暴露、暴露于高压电击或电离照射处理，或用底漆剂(undercoating agent)例如稍后提及的压敏粘合剂物质的涂布处理。
作为基材31，可适当选择和使用相同种类或不同种类的材料，需要时，可将几种材料共混并使用。此外，对于基材31，为了赋予基材31以抗静电能力，可在基材31上形成由金属、合金或其氧化物组成的厚度为约30至500埃的导电性物质的气相沉积层。基材31可为单层或其两层以上的多层。
基材31的厚度(在层压层的情况下为总厚度)没有特别限定，可依赖于强度、屈挠性及预期的用途等适当选择。例如，厚度通常为1000μm以下(例如1μm至1000μm)，优选10μm至500μm，进一步优选20μm至300μm，特别优选约30μm至200μm，但不限于此。
此外，在不损害本发明的优点等的范围内，基材31可包含各种添加剂(着色剂、填料、增塑剂、防老剂、抗氧化剂、表面活性剂、阻燃剂等)。
压敏粘合剂层32由压敏粘合剂形成并具有压敏粘合性。没有特别限定，该压敏粘合剂可在已知压敏粘合剂中适当选择。具体地，作为压敏粘合剂，例如，具有上述特性的压敏粘合剂可在例如以下的已知压敏粘合剂中适当选择并在此处使用：丙烯酸类压敏粘合剂、橡胶类压敏粘合剂、乙烯基烷基醚类压敏粘合剂、硅酮类压敏粘合剂、聚酯类压敏粘合剂、聚酰胺类压敏粘合剂、聚氨酯类压敏粘合剂、氟类压敏粘合剂、苯乙烯-二烯嵌段共聚物类压敏粘合剂，和其中将具有不高于200℃熔点的热熔融性树脂混入上述压敏粘合剂中制备的蠕变特性改进的压敏粘合剂(例如，参见JP-A-56-61468、JP-A-61-174857、JP-A-63-17981、JP-A-56-13040，将其引入以作参考)。作为压敏粘合剂，此处也可使用照射固化性压敏粘合剂(或能量射线固化性压敏粘合剂)或热膨胀性压敏粘合剂。这里压敏粘合剂可单独一种或多种使用。
作为压敏粘合剂，这里优选使用丙烯酸类压敏粘合剂和橡胶类压敏粘合剂，更优选丙烯酸类压敏粘合剂。丙烯酸类压敏粘合剂的实例包括包含一种或多种(甲基)丙烯酸烷基酯作为单体组分的丙烯酸类聚合物(均聚物或共聚物)作为基础聚合物的丙烯酸类压敏粘合剂。
用于丙烯酸类压敏粘合剂的(甲基)丙烯酸烷基酯包括，例如(甲基)丙烯酸甲酯、(甲基)丙烯酸乙酯、(甲基)丙烯酸丙酯、(甲基)丙烯酸异丙酯、(甲基)丙烯酸丁酯、(甲基)丙烯酸异丁酯、(甲基)丙烯酸仲丁酯、(甲基)丙烯酸叔丁酯、(甲基)丙烯酸戊酯、(甲基)丙烯酸己酯、(甲基)丙烯酸庚 酯、(甲基)丙烯酸辛酯、(甲基)丙烯酸2-乙基己酯、(甲基)丙烯酸异辛酯、(甲基)丙烯酸壬酯、(甲基)丙烯酸异壬酯、(甲基)丙烯酸癸酯、(甲基)丙烯酸异癸酯、(甲基)丙烯酸十一烷酯、(甲基)丙烯酸十二烷酯、(甲基)丙烯酸十三烷酯、(甲基)丙烯酸十四烷酯、(甲基)丙烯酸十五烷酯、(甲基)丙烯酸十六烷酯、(甲基)丙烯酸十七烷酯、(甲基)丙烯酸十八烷酯、(甲基)丙烯酸十九烷酯和(甲基)丙烯酸二十烷酯等。作为(甲基)丙烯酸烷基酯，优选烷基具有4至18个碳原子的(甲基)丙烯酸烷基酯。在(甲基)丙烯酸烷基酯中，所述烷基可为线性或支化的。
为了改善内聚力、耐热性及其交联性等目的，丙烯酸类聚合物如果需要可包含与上述(甲基)丙烯酸烷基酯可共聚合的任何其它单体组分(共聚性单体组分)对应的单元。共聚性单体组分包括例如，含羧基单体如(甲基)丙烯酸(丙烯酸、甲基丙烯酸)、丙烯酸羧乙酯、丙烯酸羧戊酯、衣康酸、马来酸、富马酸、巴豆酸；含酸酐基团单体如马来酸酐、衣康酸酐；含羟基单体如(甲基)丙烯酸羟乙酯、(甲基)丙烯酸羟丙酯、(甲基)丙烯酸羟丁酯、(甲基)丙烯酸羟己酯、(甲基)丙烯酸羟辛酯、(甲基)丙烯酸羟癸酯、(甲基)丙烯酸羟月桂酯、(4-羟甲基环己基)甲基甲基丙烯酸酯；含磺酸基团单体如苯乙烯磺酸、烯丙基磺酸、2-(甲基)丙烯酰胺-2-甲基丙磺酸、(甲基)丙烯酰胺-丙磺酸、(甲基)丙烯酸磺丙酯、(甲基)丙烯酰氧基萘磺酸；含磷酸基团单体如2-羟乙基丙烯酰磷酸酯(2-hydroxyethylacryloylphosphate)；(N-取代的)酰胺类单体如(甲基)丙烯酰胺、N，N-二甲基(甲基)丙烯酰胺、N-丁基(甲基)丙烯酰胺、N-羟甲基(甲基)丙烯酰胺、N-羟甲基丙烷(甲基)丙烯酰胺；(甲基)丙烯酸氨基烷基酯单体如(甲基) 丙烯酸氨基乙酯、(甲基)丙烯酸N，N-二甲氨基乙酯、(甲基)丙烯酸叔丁氨基乙酯；(甲基)丙烯酸烷氧基烷基酯单体如(甲基)丙烯酸甲氧基乙酯、(甲基)丙烯酸乙氧基乙酯；氰基丙烯酸酯类单体如丙烯腈、甲基丙烯腈；含环氧基丙烯酸类单体如(甲基)丙烯酸缩水甘油酯；苯乙烯单体如苯乙烯、α-甲基苯乙烯；乙烯基酯类单体例如乙酸乙烯酯、丙酸乙烯酯；烯烃类单体如异戊二烯、丁二烯、异丁烯；乙烯基醚类单体例如乙烯基醚；含氮单体如N-乙烯基吡咯烷酮、甲基乙烯基吡咯烷酮、乙烯基吡啶、乙烯基哌啶酮、乙烯基嘧啶、乙烯基哌嗪、乙烯基吡嗪、乙烯基吡咯、乙烯基咪唑、乙烯基噁唑、乙烯基吗啉、N-乙烯基羧酸酰胺、N-乙烯基己内酰胺；马来酰亚胺单体如N-环己基马来酰亚胺、N-异丙基马来酰亚胺、N-月桂基马来酰亚胺、N-苯基马来酰亚胺；衣康酰亚胺单体如N-甲基衣康酰亚胺、N-乙基衣康酰亚胺、N-丁基衣康酰亚胺、N-辛基衣康酰亚胺、N-2-乙基己基衣康酰亚胺、N-环己基衣康酰亚胺、N-月桂基衣康酰亚胺；琥珀酰亚胺单体如N-(甲基)丙烯酰氧亚甲基琥珀酰亚胺、N-(甲基)丙烯酰基-6-氧六亚甲基琥珀酰亚胺、N-(甲基)丙烯酰基-8-氧八亚甲基琥珀酰亚胺；二醇类丙烯酸酯单体如聚乙二醇(甲基)丙烯酸酯、聚丙二醇(甲基)丙烯酸酯、甲氧基乙二醇(甲基)丙烯酸酯(methoxyethylene glycol(meth)acrylate)、甲氧基聚丙二醇(甲基)丙烯酸酯(methoxypolypropylene glycol(meth)acrylate)；具有杂环、卤原子或硅原子等的丙烯酸酯类单体，如(甲基)丙烯酸四氢糠酯、含氟(甲基)丙烯酸酯(fluoro(meth)acrylate)和含硅酮(甲基)丙烯酸酯(silicone(meth)acrylate)；多官能单体如己二醇二(甲基)丙烯酸酯、(聚)乙二醇二(甲基)丙烯酸酯、(聚)丙二醇二(甲基)丙烯酸酯、新戊二醇二(甲基) 丙烯酸酯、季戊四醇二(甲基)丙烯酸酯、三羟甲基丙烷三(甲基)丙烯酸酯、季戊四醇三(甲基)丙烯酸酯、二季戊四醇六(甲基)丙烯酸酯、丙烯酸环氧酯、聚酯丙烯酸酯、氨基甲酸酯丙烯酸酯、二乙烯基苯、二(甲基)丙烯酸丁酯和二(甲基)丙烯酸己酯等。这里一种或多种这些共聚性单体组分可单独或组合使用。
用于本发明的照射固化性压敏粘合剂(或能量射线固化性压敏粘合剂)(组合物)包括，例如包括在聚合物侧链、主链或主链末端具有自由基反应性碳-碳双键的聚合物作为基础聚合物的内部型照射固化性压敏粘合剂，及通过将UV固化性单体组分或低聚物组分共混入压敏粘合剂中制备的照射固化性压敏粘合剂。此处还可使用的热膨胀性压敏粘合剂包括，例如包含压敏粘合剂和发泡剂(特别地，热膨胀性微球)的热膨胀性压敏粘合剂。
在本发明中，在不损害本发明优点的范围内，压敏粘合剂层32可包含各种添加剂(例如，增粘剂、着色剂、增稠剂、增量剂、填料、增塑剂、防老剂、抗氧化剂、表面活性剂、交联剂等)。
交联剂没有特别限定，可使用已知的交联剂。具体地，作为交联剂，不仅可提及异氰酸酯类交联剂、环氧类交联剂、三聚氰胺类交联剂和过氧化物类交联剂，还提及脲类交联剂、金属醇盐类交联剂、金属螯合物类交联剂、金属盐类交联剂、碳二亚胺类交联剂、噁唑啉类交联剂、氮丙啶类交联剂和胺类交联剂等，异氰酸酯类交联剂和环氧类交联剂是合适的。交联剂可以单独使用或两种以上组合使用。此外，交联剂的使用量没有特别限定。
异氰酸酯类交联剂的实例包括低级脂肪族多异氰酸酯例如 1，2-亚乙基二异氰酸酯、1，4-亚丁基二异氰酸酯和1，6-六亚甲基二异氰酸酯；脂环族多异氰酸酯例如亚环戊基二异氰酸酯、亚环己基二异氰酸酯、异佛尔酮二异氰酸酯、氢化甲苯二异氰酸酯和氢化苯二甲撑二异氰酸酯；和芳香族多异氰酸酯例如2，4-甲苯二异氰酸酯、2，6-甲苯二异氰酸酯、4，4′-二苯甲烷二异氰酸酯和苯二甲撑二异氰酸酯。另外，也使用三羟甲基丙烷/甲苯二异氰酸酯三聚体加合物[商品名“COLONATE L”，由NipponPolyurethane Industry Co.，Ltd.制造]、三羟甲基丙烷/六亚甲基二异氰酸酯三聚体加合物[商品名“COLONATE HL”，由NipponPolyurethane Industry Co.，Ltd.制造]等。此外，环氧类交联剂的实例包括N，N，N′，N′-四缩水甘油基-间苯二甲胺、二缩水甘油基苯胺、1，3-双(N，N-缩水甘油基氨甲基)环己烷、1，6-己二醇二缩水甘油醚、新戊二醇二缩水甘油醚、乙二醇二缩水甘油醚、丙二醇二缩水甘油醚、聚乙二醇二缩水甘油醚、聚丙二醇二缩水甘油醚、山梨糖醇多缩水甘油醚、甘油多缩水甘油醚、季戊四醇多缩水甘油醚、聚甘油多缩水甘油醚、脱水山梨糖醇多缩水甘油醚、三羟甲基丙烷多缩水甘油醚、己二酸二缩水甘油酯、邻苯二甲酸二缩水甘油酯、三缩水甘油基-三(2-羟乙基)异氰脲酸酯、间苯二酚二缩水甘油醚和双酚-S-二缩水甘油醚，以及还有在分子中具有两个以上的环氧基团的环氧类树脂。
在本发明中，代替使用交联剂或与交联剂一起使用，压敏粘合剂层也可以通过用电子束或紫外光照射进行交联。
压敏粘合剂层32例如可通过利用包括混合压敏粘合剂和任选的溶剂及其它添加剂，然后将该混合物成形为片状层的通常使用的方法形成。具体地，例如，可提及包括以下的方法：包括将包含压敏粘合剂和任选的溶剂及其它添加剂的混合物施涂至基材31上的方法；包括将上述混合物施涂至适当隔离膜(如 剥离纸)上以形成压敏粘合剂层32，然后将其转移(转换)至基材31上的方法；等等。
没有特别限定，压敏粘合剂层32的厚度例如可为5至300μm(优选5μm至200μm，更优选5μm至100μm，甚至更优选7μm至50μm)左右。当压敏粘合剂层32的厚度落入上述范围内时，则该层能够显示适当的压敏粘合力。压敏粘合剂层32可为单层或多层。
切割带3的压敏粘合剂层32对于倒装芯片型半导体背面用膜2的粘合力(23℃、剥离角度为180°和剥离速率为300mm/min)优选在0.02N/20mm至10N/20mm的范围内，更优选在0.05N/20mm至5N/20mm的范围内。当该粘合力至少0.02N/20mm时，则可以在切割半导体晶片时防止半导体芯片飞散。另一方面，当该粘合力至多10N/20mm时，则在拾取半导体芯片中使其容易剥离并防止压敏粘合剂残留。
此外，在本发明中，可使倒装芯片型半导体背面用膜2或半导体背面用切割带集成膜1具有抗静电功能。由于该构造，能够防止电路由于以下原因导致的短路：由于在其粘合时和剥离时静电能的产生或由于半导体晶片等通过静电能的带电。可通过适当的方式如以下方法进行赋予抗静电功能：添加抗静电剂或导电性物质至基材31、压敏粘合剂层32和半导体背面用膜2的方法，或在基材31上设置由电荷转移配合物(complex)组成的导电层或金属膜等的方法。作为这些方法，优选难以产生具有改变半导体晶片品质风险的杂质离子的方法。为了赋予导电性和改进导热性等的目的而共混的导电性物质(导电性填料)的实例包括银、铝、金、铜、镍或导电性合金等的球形、针形或薄片形金属粉末；金属氧化物如氧化铝；无定形炭黑和石墨。然而，从不具有漏电性的观点，半导体背面用膜2优选非导电性的。
此外，倒装芯片型半导体背面用膜2或半导体背面用切割带集成膜1可以以卷绕成卷形物的形式形成或可以以将片材(膜)层压的形式形成。例如，在膜具有卷绕成卷形物的形式的情况下，根据需要，以通过隔离膜保护半导体背面用膜2或半导体背面用膜2与切割带3的层压体的状态将该膜卷绕成卷形物，由此可制备膜作为处于卷绕成卷形物状态或形式的半导体背面用膜2或半导体背面用切割带集成膜1。在这点上，处于卷绕成卷形物状态或形式的半导体背面用切割带集成膜1可由基材31、在基材31的一个表面上形成的压敏粘合剂层32、在压敏粘合剂层32上形成的半导体背面用膜2，和在基材31的另一表面上形成的可剥离处理层(后表面处理层)构成。
此外，半导体背面用切割带集成膜1的厚度(半导体背面用膜的厚度和包括基材31和压敏粘合剂层32的切割带的厚度的总厚度)可在例如8μm至1,500μm的范围内选择，其优选20μm至850μm，更优选31μm至500μm，特别优选47μm至330μm。
在这点上，在半导体背面用切割带集成膜1中，通过控制半导体背面用膜2的厚度与切割带3的压敏粘合剂层32的厚度的比或半导体背面用膜2的厚度与切割带的厚度(基材31和压敏粘合剂层32的总厚度)的比，能够改进切割步骤时的切割性和拾取步骤时的拾取性等，并且从半导体晶片的切割步骤至半导体芯片的倒装芯片接合步骤均能够有效利用半导体背面用切割带集成膜1。
(半导体背面用切割带集成膜的生产方法)
在使用示于图1的半导体背面用切割带集成膜1为实例的同时描述根据本实施方案的半导体背面用切割带集成膜的生产方法。首先，基材31可通过常规已知的成膜方法形成。成膜方法的实例包括压延成膜法、在有机溶剂中的流延法、在严格密闭 体系中的膨胀挤出法、T-模挤出法、共挤出法和干法层压法。
接着，将压敏粘合剂组合物施涂至基材31上，接着在其上干燥(任选地在加热下交联)以形成压敏粘合剂层32。涂布方法(coating system)包括辊涂、丝网涂布(screencoating)和凹版涂布(gravure coating)等。在这点上，压敏粘合剂组合物可直接施涂至基材31上，以在基材31上形成压敏粘合剂层32；或可将压敏粘合剂组合物施涂至表面已处理以润滑的剥离片等上以在其上形成压敏粘合剂层32，并可将压敏粘合剂层32转移至基材31上。由此，制备具有在基材31上形成的压敏粘合剂层32的切割带3。
另一方面，涂布层可通过以下形成：将用于形成半导体背面用膜2的形成材料施涂至剥离纸上以在干燥后具有规定厚度，并在规定条件下进一步将其干燥(在需要热固化的情况下，根据需要进行加热处理和干燥)。通过将该涂布层转移至压敏粘合剂层32上，在压敏粘合剂层32上形成半导体背面用膜2。在这点上，半导体背面用膜2也能够通过以下在压敏粘合剂层32上形成：在压敏粘合剂层32上直接施涂用于形成半导体背面用膜2的形成材料，接着在规定条件下将其干燥(在需要热固化的情况下，根据需要，进行加热处理和干燥)。因此，能够获得根据本发明的半导体背面用切割带集成膜1。此外，在半导体背面用膜2形成时进行热固化的情况下，重要的是进行热固化至其实现部分固化状态的程度。然而，优选不进行热固化。
本发明的半导体背面用切割带集成膜1能够在包括倒装芯片连接步骤的半导体器件生产时适当使用。即，在倒装芯片安装的半导体器件生产时使用本发明的半导体背面用切割带集成膜1，因此以将半导体背面用切割带集成膜1的半导体背面用膜2粘贴至半导体芯片背面的状态或形式生产倒装芯片安装的半导 体器件。因此，可将本发明的半导体背面用切割带集成膜1用于倒装芯片安装的半导体器件(处于通过倒装芯片接合法将半导体芯片固定于被粘物如基材的状态或形式的半导体器件)。
如半导体背面用切割带集成膜1中，半导体背面用膜2也可用于倒装芯片安装的半导体器件(以倒装芯片接合法将半导体芯片固定于被粘物如基材等的状态或形式的半导体器件)。
(半导体晶片)
半导体晶片不特别限制，只要其为已知或通常使用的半导体晶片即可，可在由各种材料制成的半导体晶片中适当地选择和使用。在本发明中，作为半导体晶片，可适当地使用硅晶片。
(半导体器件的生产方法)
参见图2A至2D描述根据本发明的生产半导体器件的方法。图2A-2D为示出在使用半导体背面用切割带集成膜1的情况下生产半导体器件的方法的截面示意图。
根据生产半导体器件的方法，半导体器件可使用半导体背面用切割带集成膜1生产。具体地，该方法包括以下步骤：将半导体晶片粘贴至半导体背面用切割带集成膜上的步骤，切割半导体晶片的步骤，拾取通过切割获得的半导体元件的步骤，和将半导体元件倒装芯片连接至被粘物的步骤。
此外，当使用半导体背面用膜2时，半导体器件也可以根据使用半导体背面用切割带集成膜1的半导体器件生产方法进行生产。例如，将半导体背面用膜2粘贴并集成到切割带上制备半导体背面用切割带集成膜，半导体器件可以用该切割带集成膜生产。在此情况下，使用半导体背面用膜2的半导体器件生产方法包括构成上述使用半导体背面用切割带集成膜的半导体器件生产方法的步骤，同时结合，以半导体背面用膜可与切割带的压敏粘合剂层接触的方式粘贴半导体背面用膜和切割带的额外 步骤。
可选择地，半导体背面用膜2可以通过直接粘贴到半导体晶片无需与切割带集成来使用。在此情况下，使用半导体背面用膜2的半导体器件生产方法包括半导体背面用膜粘贴到半导体晶片的步骤，接着以半导体背面用膜可以与切割带的压敏粘合剂层接触的此类方式将切割带粘贴至具有粘贴至其的半导体晶片的半导体背面用膜的步骤，替代在上述使用半导体背面用切割带集成膜的半导体器件生产方法中将半导体晶片粘贴到半导体背面用切割带集成膜的步骤。
在其另一个应用实施方案中，半导体背面用膜2可以直接地粘贴到通过切割半导体晶片为单个的半导体芯片制备的半导体芯片上。在此情况下，使用半导体背面用膜2的半导体器件生产方法包括，例如，至少将切割带粘贴到半导体晶片的步骤，切割半导体晶片的步骤，拾取由切割获得的半导体元件的步骤，倒装芯片连接半导体元件至被粘物的步骤，和粘贴半导体背面用膜到半导体元件的步骤。
(安装步骤)
首先，如图2A所示，将任选地在半导体背面用切割带集成膜1的半导体背面用膜2上设置的隔离膜适当剥离并将半导体晶片4粘贴至半导体背面用膜2上以通过粘合和保持来固定(安装步骤)。在此情况下，半导体背面用膜2处于未固化状态(包括半固化状态)。此外，将半导体背面用切割带集成膜1粘贴至半导体晶片4的背面。半导体晶片4的背面是指与电路面相对的面(也称为非电路面、非电极形成面等)。粘贴方法不特别限制，但优选通过压接的方法。压接通常在用加压装置如加压辊加压的同时进行。
(切割步骤)
接着，如图2B所示，切割半导体晶片4。从而，将半导体晶片4切断成规定尺寸并个体化(成形为小片)，以生产半导体芯片5。例如，所述切割根据常规方法从半导体晶片4的电路面侧进行。此外，本步骤可采取例如形成到达半导体背面用切割带集成膜1的切口(slit)的称作完全切断的切断方法。用于本步骤的切割设备没有特别限定，可使用常规已知的设备。此外，由于半导体晶片4通过具有半导体背面用膜的半导体背面用切割带集成膜1粘合并固定，因此可抑制芯片裂纹和芯片飞散，以及还可抑制半导体晶片4损坏。在这点上，当半导体背面用膜2由包含环氧树脂的树脂组合物形成时，即使当将其通过切割切断时，也可抑制或防止在切断面处发生粘合剂从半导体背面用膜的压敏粘合剂层挤出。结果，可抑制或防止切断面自身的再粘贴(粘连(blocking))，从而可进一步方便地进行以下要描述的拾取。
在半导体背面用切割带集成膜1扩展(expand)的情况下，扩展可使用常规已知的扩展设备进行。所述扩展设备具有能够推动半导体背面用切割带集成膜1向下通过切割环的环形外环，和直径小于外环并支撑半导体背面用切割带集成膜的内环。由于该扩展步骤，可以防止相邻的半导体芯片在以下要描述的拾取步骤中通过彼此接触而损坏。
(拾取步骤)
为了收集粘合并固定至半导体背面用切割带集成膜1的半导体芯片5，如图2C所示进行半导体芯片5的拾取，以将半导体芯片5与半导体背面用膜2一起从切割带3剥离。拾取方法没有特别限定，可采用常规已知的各种方法。例如，可提及包括用针状物从半导体背面用切割带集成膜1的基材31侧向上推动各半导体芯片5，并用拾取设备拾取推起的半导体芯片5的方法。在 这点上，拾取的半导体芯片5的背面用半导体背面用膜2保护。
(倒装芯片连接步骤)
如图2D所示，拾取的半导体芯片5根据倒装芯片接合法(倒装芯片安装法)固定于被粘物如基板。具体地，以半导体芯片5的电路面(这也可称为正面、电路图案形成面、电极形成面等)与被粘物6相对的形式，根据常规方法将半导体芯片5固定至被粘物6。例如，使在半导体芯片5的电路面侧形成的凸块51压向粘贴至被粘物6的连接垫的连结用导电性材料(如焊料)61的同时，熔融导电性材料，从而能够确保半导体芯片5和被粘物6之间的电连接，并由此能够将半导体芯片5固定于被粘物6上(倒装芯片接合步骤)。在此情况下，在半导体芯片5和被粘物6之间形成间隙并且间隙距离通常为30μm至300μm左右。在将半导体芯片5倒装芯片接合(倒装芯片连接)至被粘物6之后，重要的是将半导体芯片5和被粘物6的界面以及间隙洗涤，然后两者通过用包封材料(如包封树脂)填充入间隙中来封装。
作为被粘物6，可使用各种基板如引线框和电路板(如布线电路板)。基板的材料没有特别限定，可提及陶瓷基板和塑料基板。塑料基板的实例包括环氧基板、双马来酰亚胺三嗪基板和聚酰亚胺基板。
在倒装芯片接合步骤中，凸块和导电性材料的材料没有特别限定，其实例包括焊料(合金)如锡-铅系金属材料、锡-银系金属材料、锡-银-铜系金属材料、锡-锌系金属材料和锡-锌-铋系金属材料，以及金系金属材料和铜系金属材料。
此外，在倒装芯片接合步骤中，将导电性材料熔融以连接半导体芯片5的电路面侧的凸块和在被粘物6表面上的导电性材料。导电性材料熔融时的温度通常为约260℃(例如，250℃至300℃)。通过用环氧树脂等形成半导体背面用膜，可使本发明 的半导体背面用切割带集成膜具有能够承受在倒装芯片接合步骤中的高温的耐热性。
在本步骤中，优选洗涤半导体芯片5和被粘物6之间的相对面(电极形成面)以及间隙。在洗涤时使用的洗涤液没有特别限定，其实例包括有机洗涤液和水性洗涤液。在本发明的半导体背面用切割带集成膜中的半导体背面用膜具有对洗涤液的耐溶剂性，并且对这些洗涤液基本不具有溶解性。因此，如上所述，可采用各种洗涤液作为该洗涤液，并可通过任何常规方法而无需任何特别的洗涤液实现该洗涤。
接着，进行包封步骤以包封倒装芯片接合的半导体芯片5和被粘物6之间的间隙。包封步骤使用包封树脂进行。在此情况下的包封条件不特别限制，但包封树脂的固化通常在175℃下进行60秒至90秒。然而，在本发明中，不限于此，例如，固化可在165至185℃的温度下进行几分钟。在该步骤器件的热处理中，不仅进行包封树脂的热固化，而且同时进行半导体背面用膜2的热固化。由于该步骤，半导体背面用膜2可完全或几乎完全热固化并能够以优良的紧密粘合性粘贴至半导体元件的背面。此外，即使当根据本发明的半导体背面用膜2处于未固化状态时，该膜也可在包封步骤时与包封材料一起热固化，因此不需要新添加半导体背面用膜2的热固化步骤。
包封树脂没有特别限定，只要该材料为具有绝缘性的树脂(绝缘树脂)即可，可在已知包封材料如包封树脂中适当选择和使用。包封树脂优选具有弹性的绝缘树脂。包封树脂的实例包括含环氧树脂的树脂组合物。作为环氧树脂，可提及以上示例的环氧树脂。此外，由包含环氧树脂的树脂组合物组成的包封树脂除了环氧树脂之外还可包含除了环氧树脂之外的热固性树脂(如酚醛树脂)或热塑性树脂。此外，也可利用酚醛树脂 作为环氧树脂用固化剂，作为此类酚醛树脂，可提及以上示例的酚醛树脂。
然后，对形成于半导体芯片5背面上的半导体背面用膜2进行激光标识。由此，赋予半导体背面用膜2以各种信息。
此后，在安装半导体封装(package)至基板(如母板)上时，通常进行热处理(激光标识后进行的再流步骤)。作为热处理的条件(温度，时间等)，其根据JEDEC固态技术协会(JEDEC)标准进行。例如，其可以在210到270℃范围内的温度(上限)以及时间可以在5到50秒下进行。通过该步骤，半导体封装可安装到基板(如母板)上。在此情况下，当前述激光标识后进行再流步骤后的对比度降低率为20％以下时，即使再流步骤后通过激光标识形成的各种信息的可见性仍良好。
根据使用半导体背面用切割带集成膜1和半导体背面用膜2制造的半导体器件(倒装芯片安装的半导体器件)，将半导体背面用膜粘贴至半导体芯片背面，因此，可以以优良的可见性实施各自标识。特别地，即使当标识方法是激光标识法时，标识也能够以优良的对比度实施，并可以以良好可见性地观察通过激光标识实施的各种信息(例如文字信息和图形信息)。
由于使用本发明的半导体背面用切割带集成膜1或半导体背面用膜2生产的半导体器件为通过倒装芯片安装法安装的半导体器件，所以该器件与通过模片接合安装法安装的半导体器件相比具有薄型化和小型化的形状。因此，可适当采用该半导体器件作为各种电子器件和电子部件或其材料和构件。具体地，作为利用本发明的倒装芯片安装的半导体器件的电子器件，可提及所谓的“移动电话”和“PHS”，小型计算机[例如，所谓的“PDA”(手持终端)，所谓的“笔记本尺寸的个人计算机”，所谓的“Net Book(商标)”和所谓的“可穿戴计算机”等]，具有“移动 电话”和计算机集成形式的小型电子器件，所谓的“DigitalCamera(商标)”，所谓的“数码摄像机”，小型电视机，小尺寸游戏机，小型数字音频播放机，所谓的“电子记事本”，所谓的“电子词典”，用于所谓的“电子书”的电子器件终端，移动电子器件(可携带电子器件)如小尺寸数字型手表等。不必说，也可提及除了移动器件之外的电子器件(固定型电子器件等)，例如所谓的“桌面个人计算机”、薄型电视机、用于记录和复制的电子器件(硬盘记录机(hard disk recorders)、DVD播放机等)、投影仪和微型机等。另外，电子部件或用于电子器件和电子部件的材料和构件没有特别限制，其实例包括用于所谓“CPU”的部件和用于各种记忆器件(所谓的“存储器”、硬盘等)的构件。
实施例
以下将详细地示例性描述本发明的优选实施例。然而，本发明不限于以下实施例，除非其超出本发明的主旨。此外，除非另外说明，在各实施例中的份为重量标准。
(实施例1)
<倒装芯片型半导体背面用膜的制备>
基于100份具有丙烯酸乙酯和甲基丙烯酸甲酯作为主要组分的丙烯酸酯类聚合物(商品名：“PARACRON W-197CM”，由Ne gami Chemical Industrial Co.，Ltd.制造)，将113份环氧树脂(商品名：“EPIKOTE 1004”，由JER Co.，Ltd.制造)、121份酚醛树脂(商品名：“MIREX XLC-4L”，由Mitsui Chemicals，Inc.制造)、246份球形二氧化硅(商品名：“SO-25R”，由AdmatechsCompany Limited制造)、18份着色剂(商品名：“Oil Black 860”，由Orient Chemical Industries Co.，Ltd.制造)(基于100份树脂组合物的含量为3份)溶解于甲乙酮中，以制备固体浓度为23.6重量％的粘合剂组合物溶液。
将该粘合剂组合物溶液施涂至作为剥离衬垫(隔离膜)的已进行硅酮剥离处理的由具有厚度50μm的聚对苯二甲酸乙二酯膜组成的可剥离处理膜上，然后在130℃下干燥2分钟，以制备具有厚度(平均厚度)20μm的倒装芯片型半导体背面用膜A。
<切割带的制备>
在安装有冷却管、氮气导入管、温度计和搅拌设备的反应器中，通过放入88.8份丙烯酸2-乙基己酯(下文中称为″2EHA″)、11.2份丙烯酸2-羟乙酯(下文中称为″HEA″)、0.2份过氧化苯甲酰和65份甲苯，接着将全体在氮气流中在61℃下进行聚合处理6小时，获得重均分子量为850,000的丙烯酸类聚合物A。重均分子量通过GPC(凝胶渗透色谱)测定。
丙烯酸类聚合物A′通过添加12份(基于HEA为80mol％)的2-甲基丙烯酰氧乙基异氰酸酯(有时称为″MOI″)以及在空气气流中在50℃下进行加成反应处理48小时后获得。
然后，通过将8份多异氰酸酯化合物(商品名″COLONATEL″，由NipponPolyurethane Industry Co.，Ltd.制造)和5份光聚合引发剂(商品名″Irgacure 651″，由Ciba Specialty Chemicals制造)添加至100份丙烯酸类聚合物A′中，制备了压敏粘合剂溶液A。
通过将压敏粘合剂溶液A施涂至PET剥离衬垫的硅酮处理面上形成厚度为10μm的压敏粘合剂层前驱体。然后，将厚度为100μm聚烯烃膜粘贴至压敏粘合剂层前驱体表面。其后，该粘贴后的压敏粘合剂层前驱体在50℃下贮存24小时。然后，相应于粘贴倒装芯片型半导体背面用膜的部分的压敏粘合剂层前驱体的部分使用UV射线照射以形成压敏粘合剂层。由此，制备了根据本实施例的切割带。UV照射条件如下。
<UV照射条件>
UV照射设备：高压汞灯
UV照射积分光量：500mJ/cm2
输出：75W
照射强度：150mW/cm2
此外，UV照射是直接对压敏粘合剂层前驱体进行的。
<半导体背面用切割带集成膜的制备>
通过将前述倒装芯片型半导体背面用膜A使用层压机粘贴至切割带的压敏粘合剂层上制备半导体背面用切割带集成膜。层压机的条件如下。
<层压机条件>
层压机设备：LPA330/450
层压机温度：40℃
层压机速度：1600mm/min
(实施例2)
在实施例2中，除了着色剂改变为黑色颜料(#47，由Mitsubishi ChemicalCorporation制造，添加量为3份(基于100重量份树脂组合物的含量：0.5份))以外，以与实施例1相同的方式获得根据实施例2的半导体背面用切割带集成膜。
(比较例1)
在比较例1中，除了不添加着色剂以外，以与实施例1相同的方式获得根据比较例1的半导体背面用切割带集成膜。
(比较例2)
在比较例2中，除了着色剂的含量改变为1.8份(基于100重量份树脂组合物的含量：0.3份))以外，以与实施例1相同的方式获得根据比较例2的半导体背面用切割带集成膜。
(比较例3)
在比较例3中，除了着色剂的含量改变为18份(基于100重 量份树脂组合物的含量：3份))以外，以与实施例2相同的方式获得根据比较例3的半导体背面用切割带集成膜。
<切割性和拾取性>
将半导体晶片(直径：8英寸，厚度：0.6mm；硅镜面晶片)进行背面磨削直到厚度为0.2mm。从半导体背面用切割带集成膜剥离隔离膜后，将半导体晶片在70℃下通过辊压接合粘贴至半导体背面用膜上。此外，进行半导体晶片的切割。所述切割作为完全切断进行，以成为10mm见方的芯片尺寸。在这点上，半导体晶片的磨削条件、粘贴条件和切割条件如下。
[半导体晶片的磨削条件]
磨削设备：商品名″DFG-8560″，由DISCO Corporation制造
半导体晶片：8英寸直径(将背面从厚度0.6mm磨削至厚度0.2mm)
[粘贴条件]
粘贴设备：商品名“MA-3000III”，由Nitto Seiki Co.，Ltd.制造
粘贴速度：10mm/min
粘贴压力：0.15MPa
粘贴时的阶段温度：70℃
[切割条件]
切割设备：商品名″DFD-6361″，由DISCO Corporation制造
切割环：″2-8-1″(由DISCO Corporation制造)
切割速度：30mm/sec
切割刀：
Z1：“203O-SE 27HCDD”，由DISCO Corporation制造
Z2：“203O-SE 27HCBB”，由DISCO Corporation制造
切割刀旋转速度：
Z1：40,000r/min
Z2：45,000r/min
切割方法：阶梯切割
晶片芯片尺寸：10.0mm见方
接下来，通过用针状物从半导体背面用切割带集成膜的切割带侧向上推动，将通过切割获得的半导体芯片与倒装芯片型半导体背面用膜一起从压敏粘合剂层拾取。拾取条件如下。
(拾取条件)
拾取设备：商品名“SPA-300”，由Shinkawa Co.，Ltd.制造
拾取针状物的数量：9个针状物
针状物的向上推动速度：20mm/s
针状物的向上推动距离：500μm
拾取时间：1秒
切割带扩展量：3mm
使用实施例和比较例中的各半导体背面用切割带集成膜进行切割形成30片半导体芯片。将不产生裂纹或碎片的情况评级为″良好″，将即使在一片上观察到裂纹或碎片的情况评级为″差″。此外，对实施例和比较例的半导体背面用切割带集成膜进行前述的拾取。将所有半导体芯片的拾取成功而没有碎裂的情况评级为″良好″，和观察到碎裂的情况评级为″差″。结果显示于表1中。
(透光率的测量)
在实施例和比较例中制备的各倒装芯片型半导体背面用膜(平均厚度：20μm)使用分光光度计(分光光度计“ABSORPTION SPECTRO PHOTOMETER”，由ShimadzuCorporation制造)进行测量，确定倒装芯片型半导体背面用膜在波长532nm或1064nm处的透光率(％)。
结果示于表1。
(激光标识)
标识字符和二维代码的加工通过将实施例和比较例中制备的各倒装芯片型半导体背面用膜在以下条件下进行。
[激光标识条件]
激光标识设备：商品名“MD-S9900”，由Keyence Corporation制造
波长：532nm
强度：1.0W
扫描速度：700mm/sec
调Q频率：64kHz
进行标识二维代码的加工，二维代码总尺寸约4mm×约4mm，各单元尺寸为0.08mm×0.24mm。所述字符没有特别限制。
(对比度)
激光标识后，标识部分的亮度与未标识部分的亮度在以下条件下测量。
[亮度测量条件]
图像加工设备：商品名“CV-5000”，由Keyence Corporation制造
光量：30％
然后，基于测量的亮度，对比度的值根据以下表达式计算。
[(标识部分亮度-未标识部分亮度)/标识部分亮度]×100％
结果示于表1。
(可见性)
在通过激光标识形成的字符可目视观察到(目视观察距离约40cm)和二维代码可通过二维代码阅读器(产品名“SR-600”，由Keyence Corporation制造，二维代码与二维代码阅读器之间 的距离：10cm以下)阅读的情况评级为“良好”，和在通过激光标识形成的字符不能通过目视观察到或二维代码不能通过二维代码阅读器阅读的情况评级为“差”。
结果示于表1。
(再流步骤后对比度降低率的测量)
测量对比度并根据以下表达式确定再流步骤后对比度降低率：
{(A-B)/A}×100
其中，A为激光标识后进行再流步骤前标识部分与除标识部分外的其它部分之间的对比度，B为激光标识后进行再流步骤之后标识部分与除标识部分外的其它部分之间的对比度。
结果示于表1。
表1
(实施例3)
<晶片粘合层的制备>
基于100份具有丙烯酸乙酯和甲基丙烯酸甲酯作为主要组分的丙烯酸酯类聚合物(商品名：“PARACRON W-197CM”，由Negami Chemical Industrial Co.，Ltd.制造)，将21份环氧树脂(商品名“EPIKOTE 1004”，由JER Co.，Ltd.制造)、22份酚醛树脂(商品名：“MIREXXLC-4L”，由Mitsui Chemicals，Inc.制造) 和77份球形二氧化硅(商品名：“SO-25R”，由AdmatechsCompany Limited制造)溶解于甲乙酮中，以制备固体浓度为23.6重量％的粘合剂组合物溶液。
将该粘合剂组合物溶液施涂至作为剥离衬垫(隔离膜)的已进行硅酮剥离处理的由具有厚度为50μm的聚对苯二甲酸乙二酯膜组成的可剥离处理膜上，然后在130℃下干燥2分钟，以制备由晶片粘合层组成的厚度10μm的膜A。
<激光标识层的制备>
基于100份具有丙烯酸乙酯和甲基丙烯酸甲酯作为主要组分的丙烯酸酯类聚合物(商品名：“PARACRON W-197CM”，由Negami Chemical Industrial Co.，Ltd.制造)，将113份环氧树脂(商品名：“EPIKOTE 1004”，由JER Co.，Ltd.制造)、121份酚醛树脂(商品名：“MIREX XLC-4L”，由Mitsui Chemicals，Inc.制造)、246份球形二氧化硅(商品名：“SO-25R”，由AdmatechsCompany Limited制造)、10份作为着色剂的染料1(商品名：“OILGREEN502”，由Orient Chemical Industries Co.，Ltd.制造)和10份作为着色剂的染料2(商品名：“OIL BLACK BS”，由OrientChemical Industries Co.，Ltd.制造)(基于100份树脂组合物，染料1和染料2的含量：3.3份)，溶解于甲乙酮中，以制备固体浓度为23.6重量％的粘合剂组合物溶液。
将该粘合剂组合物溶液施涂至作为剥离衬垫(隔离膜)的已进行硅酮剥离处理的由具有厚度50μm的聚对苯二甲酸乙二酯膜组成的可剥离处理膜上，然后在130℃下干燥2分钟，以制备由激光标识层组成的厚度10μm的膜B。
(晶片粘合层和激光标识层透光率的测量)
由晶片粘合层组成的膜A(厚度10μm)和由激光标识层组成的膜B(厚度10μm)各自使用分光光度计(分光光度计 “UV-2550”由Shimadzu Corporation制造)测量，以确定各膜A和膜B在波长532nm或1064nm处的透光率(％)。获得如下结果。
膜A：在波长532nm处的透光率：40％
在波长1064nm处的透光率：80％
膜B：在波长532nm处的透光率：不超过1％
在波长1064nm处的透光率：不超过1％
<倒装芯片型半导体背面用膜的制备>
使用手动辊将前述的膜A和膜B粘贴到切割带(商品名“V-8-T”，由Nitto DenkoCorporation制造，基材的平均厚度65μm，压敏粘合剂层的平均厚度10μm)的压敏粘合剂层上，以便于膜B(由激光标识层组成的膜B)与切割带的压敏粘合剂层接触，由此制备半导体背面用切割带集成膜。
对于实施例3的半导体背面用切割带集成膜，如实施例1至2和比较例1至3评价其切割性、拾取性、透光率、对比度、可见性和再流步骤后的对比度降低率。
结果示于表2。
表2
(结果)
如从表1和2可见，在实施例1至3中半导体背面用膜的透光率在波长532nm和1064nm处为0％至20％，且对比度为20％以上的情况下，通过激光标识形成的字符和二维代码的可见性良好。
虽然已详细地并参考其具体实施方案描述本发明，但对于本领域技术人员，其中可进行各种变化和改进而不背离其范围 将显而易见。
本申请基于2010年7月20日提交的日本专利申请2010-163047，在此将其全部内容引入以作参考。

Claims (6)

1.一种倒装芯片型半导体背面用膜，所述膜要形成于倒装芯片连接至被粘物上的半导体元件的背面上，
所述膜在波长532nm或1064nm处的透光率为20％以下，和
在激光标识后，所述膜的标识部分与除所述标识部分外的其它部分之间的对比度为20％以上，
其中在所述激光标识后进行再流步骤后的所述对比度的降低率为20％以下,
将倒装芯片型半导体背面用膜在温度85℃和湿度85％RH的气氛下静置168小时后倒装芯片型半导体背面用膜的吸湿度为1重量％以下。
2.根据权利要求1所述的倒装芯片型半导体背面用膜，其中，所述倒装芯片型半导体背面用膜基于100重量份的树脂组合物包含0.01重量份至10重量份的着色剂。
3.一种半导体背面用切割带集成膜，其包括切割带和层压在所述切割带上的根据权利要求1所述的倒装芯片型半导体背面用膜，
其中所述切割带包括基材和层压在所述基材上的压敏粘合剂层，将所述倒装芯片型半导体背面用膜层压在所述切割带的压敏粘合剂层上。
4.一种生产半导体器件的方法，其使用根据权利要求3所述的半导体背面用切割带集成膜，所述方法包括：
将半导体晶片粘贴至所述半导体背面用切割带集成膜的倒装芯片型半导体背面用膜上，
切割所述半导体晶片以形成半导体元件，
将所述半导体元件与所述倒装芯片型半导体背面用膜一起从所述切割带的压敏粘合剂层剥离，和
将所述半导体元件倒装芯片连接至被粘物上。
5.根据权利要求4所述的生产半导体器件的方法，其进一步包括在所述倒装芯片连接后，对倒装芯片型半导体背面用膜进行激光标识。
6.一种倒装芯片型半导体器件，其由根据权利要求4所述的方法制造。
CN201110204481.4A 2010-07-20 2011-07-20 倒装芯片型半导体背面用膜、半导体背面用切割带集成膜、半导体器件的生产方法和倒装芯片型半导体器件 Active CN102376616B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010-163047 2010-07-20
JP2010163047A JP5249290B2 (ja) 2010-07-20 2010-07-20 フリップチップ型半導体裏面用フィルム、ダイシングテープ一体型半導体裏面用フィルム、半導体装置の製造方法、及び、フリップチップ型半導体装置

Publications (2)

Publication Number Publication Date
CN102376616A CN102376616A (zh) 2012-03-14
CN102376616B true CN102376616B (zh) 2016-10-05

Family

ID=45492940

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110204481.4A Active CN102376616B (zh) 2010-07-20 2011-07-20 倒装芯片型半导体背面用膜、半导体背面用切割带集成膜、半导体器件的生产方法和倒装芯片型半导体器件

Country Status (5)

Country Link
US (1) US8492907B2 (zh)
JP (1) JP5249290B2 (zh)
KR (2) KR101606224B1 (zh)
CN (1) CN102376616B (zh)
TW (1) TWI445798B (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6000668B2 (ja) * 2012-06-07 2016-10-05 日東電工株式会社 半導体素子のマーキング方法、半導体装置の製造方法、及び半導体装置
JP6075978B2 (ja) * 2012-06-25 2017-02-08 日東電工株式会社 粘着フィルム
JP6405556B2 (ja) 2013-07-31 2018-10-17 リンテック株式会社 保護膜形成フィルム、保護膜形成用シートおよび検査方法
KR101756767B1 (ko) 2014-01-22 2017-07-12 린텍 가부시키가이샤 보호막 형성 필름, 보호막 형성용 시트, 보호막 형성용 복합 시트 및 가공물의 제조 방법
JP6453773B2 (ja) 2014-01-22 2019-01-16 リンテック株式会社 保護膜形成フィルム、保護膜形成用シート、保護膜形成用複合シートおよび検査方法
KR102356171B1 (ko) 2014-03-24 2022-01-26 린텍 가부시키가이샤 보호막 형성 필름, 보호막 형성용 시트, 워크 또는 가공물의 제조 방법, 검사 방법, 양품으로 판단된 워크 및 양품으로 판단된 가공물
US10510578B2 (en) 2014-03-24 2019-12-17 Lintec Corporation Protective film forming film, protective film forming sheet and work product manufacturing method
JP5978246B2 (ja) * 2014-05-13 2016-08-24 日東電工株式会社 ダイシングテープ一体型半導体裏面用フィルム、及び、半導体装置の製造方法
KR101602782B1 (ko) * 2014-07-03 2016-03-11 주식회사 이오테크닉스 웨이퍼 마킹 방법
EP3012288A1 (en) 2014-10-21 2016-04-27 Nitto Denko Corporation Pressure-sensitive adhesive film for laser beam cutting applications
JP6585068B2 (ja) 2014-10-29 2019-10-02 リンテック株式会社 保護膜形成フィルムおよび保護膜形成用複合シート
JP6415383B2 (ja) * 2015-04-30 2018-10-31 日東電工株式会社 半導体素子の裏面を保護するための裏面保護フィルム、一体型フィルム、フィルム、半導体装置の製造方法および保護チップの製造方法
JP6530242B2 (ja) * 2015-06-01 2019-06-12 日東電工株式会社 半導体裏面用フィルム及びその用途
JP6890050B2 (ja) * 2017-06-23 2021-06-18 日東電工株式会社 ダイシングテープ一体型接着性シート
KR102487552B1 (ko) 2018-02-05 2023-01-11 삼성전자주식회사 보호막 조성물 및 이를 이용한 반도체 패키지 제조 방법
JP7160739B2 (ja) * 2019-03-25 2022-10-25 日東電工株式会社 ダイシングテープ一体型半導体背面密着フィルム
KR102222023B1 (ko) * 2019-12-19 2021-03-03 손기명 전자파 차폐용 파우치
JP7457513B2 (ja) 2020-02-03 2024-03-28 リンテック株式会社 保護膜形成フィルム、保護膜形成用複合シートおよび装置の製造方法
JP2022149804A (ja) 2021-03-25 2022-10-07 リンテック株式会社 保護膜形成用フィルム

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1638092A (zh) * 2003-12-26 2005-07-13 日东电工株式会社 芯片切割·粘接薄膜

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2740162B2 (ja) * 1986-03-10 1998-04-15 日本電気株式会社 半導体装置
JPS63152136A (ja) 1986-12-17 1988-06-24 Fuji Electric Co Ltd 半導体チツプの実装方法
JPH03259543A (ja) 1990-03-09 1991-11-19 Fujitsu Ltd 半導体チップの実装構造
JP2000286303A (ja) 1999-03-31 2000-10-13 Fujitsu Ten Ltd 半導体素子の実装構造
JP2004063551A (ja) * 2002-07-25 2004-02-26 Hitachi Chem Co Ltd 半導体素子表面保護用フィルム及び半導体素子ユニット
DE10235482B3 (de) 2002-08-02 2004-01-22 Süss Microtec Lithography Gmbh Vorrichtung zum Fixieren dünner und flexibler Substrate
JP4341343B2 (ja) 2002-10-04 2009-10-07 日立化成工業株式会社 表面保護フィルム及びその製造方法
JP4364508B2 (ja) 2002-12-27 2009-11-18 リンテック株式会社 チップ裏面用保護膜形成用シートおよび保護膜付きチップの製造方法
JP2004221169A (ja) 2003-01-10 2004-08-05 Hitachi Chem Co Ltd 半導体素子保護材、及び半導体装置
JP4865312B2 (ja) 2005-12-05 2012-02-01 古河電気工業株式会社 チップ用保護膜形成用シート
JP2007250970A (ja) * 2006-03-17 2007-09-27 Hitachi Chem Co Ltd 半導体素子裏面保護用フィルム及びそれを用いた半導体装置とその製造法
JP4846406B2 (ja) 2006-03-28 2011-12-28 リンテック株式会社 チップ用保護膜形成用シート
JP4769975B2 (ja) * 2006-03-29 2011-09-07 オンセミコンダクター・トレーディング・リミテッド 半導体装置の製造方法
JP2008006386A (ja) 2006-06-29 2008-01-17 Furukawa Electric Co Ltd:The チップ用保護膜形成用シートによる保護膜形成方法。
JP2008166451A (ja) 2006-12-27 2008-07-17 Furukawa Electric Co Ltd:The チップ保護用フィルム
KR100834837B1 (ko) 2006-12-29 2008-06-03 삼성전자주식회사 반도체 다이 픽업 장치와 이를 이용한 반도체 다이 픽업방법
JP4994429B2 (ja) * 2008-08-04 2012-08-08 日東電工株式会社 ダイシング・ダイボンドフィルム
JP5456440B2 (ja) * 2009-01-30 2014-03-26 日東電工株式会社 ダイシングテープ一体型ウエハ裏面保護フィルム
JP5501938B2 (ja) * 2009-12-24 2014-05-28 日東電工株式会社 フリップチップ型半導体裏面用フィルム

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1638092A (zh) * 2003-12-26 2005-07-13 日东电工株式会社 芯片切割·粘接薄膜

Also Published As

Publication number Publication date
CN102376616A (zh) 2012-03-14
US20120018903A1 (en) 2012-01-26
TW201204805A (en) 2012-02-01
KR101647260B1 (ko) 2016-08-09
TWI445798B (zh) 2014-07-21
KR101606224B1 (ko) 2016-03-24
US8492907B2 (en) 2013-07-23
KR20150118063A (ko) 2015-10-21
KR20120011802A (ko) 2012-02-08
JP2012028396A (ja) 2012-02-09
JP5249290B2 (ja) 2013-07-31

Similar Documents

Publication Publication Date Title
CN102376616B (zh) 倒装芯片型半导体背面用膜、半导体背面用切割带集成膜、半导体器件的生产方法和倒装芯片型半导体器件
CN104465515B (zh) 切割带集成晶片背面保护膜
CN105086867B (zh) 半导体背面用切割带集成膜
CN104103565B (zh) 切割带集成晶片背面保护膜
CN101901775B (zh) 半导体背面用切割带集成膜
CN102153960B (zh) 倒装芯片型半导体背面用膜
CN105666976B (zh) 半导体背面用切割带集成膜在激光标识中的应用
CN105153954B (zh) 倒装芯片型半导体背面用膜及其用途
CN105428293B (zh) 半导体背面用切割带集成膜
CN106206396B (zh) 半导体器件生产用膜、半导体器件生产用膜的生产方法和半导体器件的生产方法
CN101794722B (zh) 切割带集成晶片背面保护膜
CN105047597B (zh) 半导体背面用切割带集成膜
CN104845546B (zh) 半导体背面用切割带集成膜
CN106057722B (zh) 倒装芯片型半导体背面用膜和半导体背面用切割带集成膜
CN102153961B (zh) 倒装芯片型半导体背面用膜
CN102347263B (zh) 半导体背面用切割带集成膜和生产半导体器件的方法
CN102947930A (zh) 倒装芯片型半导体背面用膜、半导体背面用切割带集成膜、半导体器件的生产方法和倒装芯片型半导体器件
CN104054161A (zh) 倒装芯片型半导体装置的制造方法
CN101924055A (zh) 半导体背面用切割带集成膜
CN102376611B (zh) 半导体背面用膜、半导体背面用切割带集成膜、用于生产半导体器件的方法和半导体器件
CN102376615B (zh) 倒装芯片型半导体背面用膜、半导体背面用切割带集成膜、半导体器件的生产方法和倒装芯片型半导体器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant