KR101606224B1 - 플립 칩형 반도체 이면용 필름, 다이싱 테이프 일체형 반도체 이면용 필름, 반도체 장치의 제조 방법 및 플립 칩형 반도체 장치 - Google Patents

플립 칩형 반도체 이면용 필름, 다이싱 테이프 일체형 반도체 이면용 필름, 반도체 장치의 제조 방법 및 플립 칩형 반도체 장치 Download PDF

Info

Publication number
KR101606224B1
KR101606224B1 KR1020110071983A KR20110071983A KR101606224B1 KR 101606224 B1 KR101606224 B1 KR 101606224B1 KR 1020110071983 A KR1020110071983 A KR 1020110071983A KR 20110071983 A KR20110071983 A KR 20110071983A KR 101606224 B1 KR101606224 B1 KR 101606224B1
Authority
KR
South Korea
Prior art keywords
semiconductor
film
dicing tape
backing film
flip chip
Prior art date
Application number
KR1020110071983A
Other languages
English (en)
Other versions
KR20120011802A (ko
Inventor
나오히데 다카모토
고지 시가
후미테루 아사이
Original Assignee
닛토덴코 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 닛토덴코 가부시키가이샤 filed Critical 닛토덴코 가부시키가이샤
Publication of KR20120011802A publication Critical patent/KR20120011802A/ko
Application granted granted Critical
Publication of KR101606224B1 publication Critical patent/KR101606224B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J163/00—Adhesives based on epoxy resins; Adhesives based on derivatives of epoxy resins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68336—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding involving stretching of the auxiliary support post dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54406—Marks applied to semiconductor devices or parts comprising alphanumeric information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54413—Marks applied to semiconductor devices or parts comprising digital information, e.g. bar codes, data matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/16258—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16265—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being a discrete passive component
    • H01L2224/16268—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being a discrete passive component the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81002—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a removable or sacrificial coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81909—Post-treatment of the bump connector or bonding area
    • H01L2224/8191—Cleaning, e.g. oxide removal step, desmearing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01038—Strontium [Sr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01056—Barium [Ba]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Dicing (AREA)
  • Adhesive Tapes (AREA)

Abstract

본 발명은, 피착체 상에 플립 칩-접속된 반도체 소자의 이면에 형성하기 위한 플립 칩형 반도체 이면용 필름으로서, 파장 532nm 또는 1064nm에서의 광선 투과율이 20% 이하이고, 레이저 마킹한 후의 마킹부와 마킹부 이외 부분 간의 콘트라스트가 20% 이상인 플립 칩형 반도체 이면용 필름에 관한 것이다.

Description

플립 칩형 반도체 이면용 필름, 다이싱 테이프 일체형 반도체 이면용 필름, 반도체 장치의 제조 방법 및 플립 칩형 반도체 장치{FILM FOR FLIP CHIP TYPE SEMICONDUCTOR BACK SURFACE, DICING TAPE-INTEGRATED FILM FOR SEMICONDUCTOR BACK SURFACE, PROCESS FOR PRODUCING SEMICONDUCTOR DEVICE, AND FLIP CHIP TYPE SEMICONDUCTOR DEVICE}
본 발명은 플립 칩형 반도체 이면용 필름 및 다이싱 테이프 일체형 반도체 이면용 필름에 관한 것이다. 플립 칩형 반도체 이면용 필름은 반도체 칩 등의 반도체 소자의 이면 보호 및 강도 향상 등을 위해 사용된다. 또한, 본 발명은 다이싱 테이프 일체형 반도체 이면용 필름을 이용한 반도체 장치의 제조 방법, 및 플립 칩형 반도체 장치에 관한 것이다.
최근, 반도체 장치 및 그의 패키지의 박형화 및 소형화가 한층 더 요구되어 왔다. 따라서, 상기 반도체 장치 및 그의 패키지로서, 반도체 칩 등의 반도체 소자가 기판 상에 플립 칩 본딩에 의해 실장된(플립 칩-접속된) 플립 칩형 반도체 장치가 광범위하게 사용되어 왔다. 이와 같은 플립 칩 접속에서, 반도체 칩은 그의 회로 면이 기판의 전극 형성 면에 대향되는 형태로 기판에 고정된다. 이와 같은 반도체 장치 등에서는, 반도체 칩의 이면을 보호 필름으로 보호하여 반도체 칩의 손상 등을 방지하는 경우가 있다(특허 문헌 1 내지 10 참조).
그러나, 보호 필름에 의해 반도체 칩의 이면을 보호하기 위해서는, 다이싱 공정에서 수득된 반도체 칩의 이면에 보호 필름을 부착하는 추가적인 공정이 요구된다. 그 결과, 공정수가 늘어나, 제조 비용이 증가하게 된다. 또한, 최근의 반도체 장치의 박형화 경향에 의해, 반도체 칩의 픽업 공정에서 반도체 칩이 손상되는 문제가 종종 발생한다. 그 때문에, 픽업 공정까지는, 반도체 웨이퍼 또는 반도체 칩은 그의 기계적 강도를 향상시키기 위해 보강이 요구된다.
또한, 종래에는, 제조된 반도체 칩 및 이 반도체 칩을 이용하여 제조된 반도체 장치에 있어서, 제품의 관리 등의 목적을 위하여 각종 정보(예컨대, 제품 번호 등의 문자 정보나, 2차원 코드 등의 그래픽 정보)를 제품에 시인 가능한 상태로 부여하는 것이 요구되고 있다.
일본 특허공개 2008-166451호 공보 일본 특허공개 2008-006386호 공보 일본 특허공개 2007-261035호 공보 일본 특허공개 2007-250970호 공보 일본 특허공개 2007-158026호 공보 일본 특허공개 2004-221169호 공보 일본 특허공개 2004-214288호 공보 일본 특허공개 2004-142430호 공보 일본 특허공개 2004-072108호 공보 일본 특허공개 2004-063551호 공보
본 발명은 상기한 문제점을 고려한 것으로, 그 목적은 반도체 소자를 보호할 수 있고, 또한 상기 반도체 소자 또는 상기 반도체 소자를 이용하여 제조된 플립 칩 실장의 반도체 장치에 각종 정보를 시인 가능한 상태로 부여할 수 있는 플립 칩형 반도체 이면용 필름 및 다이싱 테이프 일체형 반도체 이면용 필름을 제공하는 것이다.
또한, 본 발명의 다른 목적은, 반도체 소자를 보호할 수 있고, 또한 상기 반도체 소자 또는 상기 반도체 소자를 이용하여 제조된 플립 칩 실장의 반도체 장치에 각종 정보를 시인 가능한 상태로 부여할 수 있는 반도체 장치의 제조 방법을 제공하는 것이다.
본원 발명자들은 상기한 종래의 문제점을 해결하기 위해 예의 검토한 결과, 플립 칩형 반도체 이면용 필름의 광선 투과율, 및 레이저 마킹(marking)한 후의 마킹부와 마킹부 이외 부분 간의 콘트라스트를 제어함으로써, 플립 칩형 반도체 장치에 각종 정보를 시인 가능한 상태로 부여할 수 있다는 것을 발견하고, 본 발명을 완성하기에 이르렀다.
즉, 본 발명은, 피착체 상에 플립 칩-접속된 반도체 소자의 이면에 형성하기 위한 플립 칩형 반도체 이면용 필름으로서, 파장 532nm 또는 1064nm에서의 광선 투과율이 20% 이하이고, 레이저 마킹한 후의 마킹부와 마킹부 이외의 부분(이하, "비마킹부"라고 하기도 함) 간의 콘트라스트가 20% 이상인 플립 칩형 반도체 이면용 필름을 제공한다.
본 발명의 플립 칩형 반도체 이면용 필름은, 피착체 상에 플립 칩-접속된 반도체 소자의 이면에 형성되는 경우, 상기 반도체 소자를 보호하는 기능을 다하는 것이다. 또한, 본 발명의 플립 칩형 반도체 이면용 필름은, 파장 532nm 또는 1064nm에서의 광선 투과율이 20% 이하이어서, 레이저 광의 조사에 의한 가공성이 우수하다. 또한, 파장 532nm 또는 1064nm에서의 광선 투과율이 20% 이하이므로 레이저 광이 투과하기 어렵기 때문에, 반도체 소자(특히, 반도체 소자의 이면)가 레이저 광에 적게 노출된다. 그 결과, 반도체 소자에 악영향이 미치는 것을 효과적으로 방지할 수 있어, 제조 수율을 향상시킬 수 있다. 또한, 본 발명의 플립 칩형 반도체 이면용 필름은, 레이저 마킹한 후의 마킹부와 비마킹부 간의 콘트라스트가 20% 이상이므로 우수한 콘트라스트를 갖기 때문에, 레이저 마킹에 의해 부여된 각종 정보(예컨대, 문자 정보나 그래픽 정보)의 시인성이 양호하다. 이와 같이, 본 발명의 플립 칩형 반도체 이면용 필름에 의하면, 반도체 소자에 악영향이 미치는 것을 효과적으로 방지하면서, 시인성이 우수한 각종 정보를 레이저 마킹에 의해 부여할 수 있다. 한편, 상기 반도체 소자의 이면이란, 회로가 형성된 면과는 반대측의 면을 의미한다.
상기 플립 칩형 반도체 이면용 필름은, 수지 조성물(수지, 충전재 및 착색제를 포함한다) 100 중량부에 대하여 0.01 내지 10 중량부의 착색제를 함유하는 것이 바람직하다. 착색제의 함유량을 0.01 중량부 이상으로 하는 것에 의해, 광선 투과율을 낮게 할 수 있음과 아울러, 레이저 마킹한 후의 마킹부와 마킹부 이외 부분 간의 콘트라스트를 높게 할 수 있다. 한편, 착색제의 함유량을 10 중량부 이하로 하는 것에 의해, 양호한 콘트라스트를 유효하게 발휘(발현)할 수 있다.
상기 플립 칩형 반도체 이면용 필름은, 레이저 마킹한 후에 실시되는 리플로우(reflow) 공정 후의 마킹부와 비마킹부 간의 콘트라스트의 저하율(즉, 레이저 마킹한 후에 실시되는 리플로우 공정 전에 있어서의 마킹부와 비마킹부 간의 콘트라스트를 A로 하고, 레이저 마킹한 후에 실시되는 리플로우 공정 후에 있어서의 마킹부와 비마킹부 간의 콘트라스트를 B로 할 때, {(A-B)/A}×100에 의해 구해지는 값)이 20% 이하인 것이 바람직하다. 상기 리플로우 공정 후의 콘트라스트의 저하율이 20% 이하이면, 레이저 마킹에 의해 형성된 각종 정보의 시인성이 상기 리플로우 공정 후에도 양호하게 된다.
또한, 본 발명은, 상기한 플립 칩형 반도체 이면용 필름이 다이싱 테이프 상에 적층되어 이루어지는 다이싱 테이프 일체형 반도체 이면용 필름으로서, 상기 다이싱 테이프는 기재 상에 점착제층이 적층되어 이루어지고, 상기 플립 칩형 반도체 이면용 필름은 상기 다이싱 테이프의 점착제층 상에 적층되어 있는 다이싱 테이프 일체형 반도체 이면용 필름을 제공한다.
상기와 같은 구성을 갖는 다이싱 테이프 일체형 반도체 이면용 필름은, 다이싱 테이프와 플립 칩형 반도체 이면용 필름이 일체적으로 형성되어 있고, 그 때문에, 반도체 웨이퍼를 다이싱하여 반도체 소자를 제작하는 다이싱 공정 및 그 후의 픽업 공정에도 제공될 수 있다. 즉, 다이싱 공정 이전에 다이싱 테이프를 반도체 웨이퍼의 이면에 부착시킬 때에, 상기 반도체 이면용 필름도 거기에 부착될 수 있기 때문에, 반도체 이면용 필름만을 부착시키는 공정(반도체 이면용 필름의 부착 공정)을 필요로 하지 않는다. 그 결과, 공정수가 저감될 수 있다. 더구나, 반도체 웨이퍼 및 다이싱에 의해 형성된 반도체 소자의 이면을 반도체 이면용 필름이 보호하기 때문에, 다이싱 공정 및 그 이후의 공정(픽업 공정 등)에 있어서, 상기 반도체 소자의 손상을 저감 또는 방지할 수 있다. 그 결과, 플립 칩형 반도체 장치의 제조 수율이 향상될 수 있다.
또한, 파장 532nm 또는 1064nm에서의 광선 투과율이 20% 이하이고 레이저 마킹한 후의 마킹부와 비마킹부 간의 콘트라스트가 20% 이상인 플립 칩형 반도체 이면용 필름이 일체적으로 형성되어 있기 때문에, 플립 칩형 반도체 이면용 필름에 레이저 마킹을 실시할 때, 반도체 소자에 악영향이 미치는 것을 효과적으로 방지하면서, 시인성이 우수한 각종 정보를 부여할 수 있다.
또한, 본 발명은, 상기한 다이싱 테이프 일체형 반도체 이면용 필름을 이용하여 반도체 장치를 제조하는 방법으로서, 상기 다이싱 테이프 일체형 반도체 이면용 필름에서의 플립 칩형 반도체 이면용 필름 상에 반도체 웨이퍼를 부착하는 공정, 상기 반도체 웨이퍼를 다이싱하여 반도체 소자를 형성하는 공정, 상기 반도체 소자를 상기 플립 칩형 반도체 이면용 필름과 함께 다이싱 테이프의 점착제층으로부터 박리하는 공정, 및 상기 반도체 소자를 피착체 상에 플립 칩-접속하는 공정을 포함하는 반도체 장치의 제조 방법을 제공한다.
상기 방법에 있어서는, 다이싱 테이프 일체형 반도체 이면용 필름을 반도체 웨이퍼의 이면에 부착시키기 때문에, 반도체 이면용 필름만을 부착시키는 공정(반도체 이면용 필름의 부착 공정)를 필요로 하지 않는다. 또한, 반도체 웨이퍼의 다이싱 및 다이싱에 의해 형성된 반도체 소자의 픽업 동안에는, 반도체 웨이퍼 및 반도체 소자의 이면이 반도체 이면용 필름에 의해 보호되어 있기 때문에, 손상 등을 방지할 수 있다. 그 결과, 제조 수율을 향상시키면서 플립 칩형 반도체 장치를 제조할 수 있다.
상기 방법은 플립 칩 접속 공정 후, 상기 플립 칩형 반도체 이면용 필름에 레이저 마킹을 실시하는 공정을 추가로 포함하는 것이 바람직하다. 레이저 마킹을 실시하는 것에 의해, 각종 정보가 부여된 반도체 장치를 얻을 수 있다.
또한, 본 발명은 상기한 제조 방법에 의해 제조된 반도체 장치를 제공한다.
본 발명의 플립 칩형 반도체 이면용 필름에 의하면, 피착체 상에 플립 칩-접속된 반도체 소자의 이면에 형성되기 때문에, 상기 반도체 소자를 보호하는 기능을 다한다. 또한, 본 발명의 플립 칩형 반도체 이면용 필름에 의하면, 파장 532nm 또는 1064nm에서의 광선 투과율이 20% 이하이고, 레이저 마킹한 후의 마킹부와 마킹부 이외 부분 간의 콘트라스트가 20% 이상이기 때문에, 반도체 소자에 악영향이 미치는 것을 효과적으로 방지하면서, 시인성이 우수한 각종 정보를 레이저 마킹에 의해 부여할 수 있다.
또한, 본 발명의 다이싱 테이프 일체형 반도체 이면용 필름에 의하면, 다이싱 테이프와 플립 칩형 반도체 이면용 필름이 일체적으로 형성되어 있기 때문에, 반도체 웨이퍼를 다이싱하여 반도체 소자를 제작하는 다이싱 공정 및 그 후의 픽업 공정에도 제공될 수 있다. 그 결과, 반도체 이면용 필름만을 부착시키는 공정(반도체 이면용 필름의 부착 공정)을 필요로 하지 않는다. 또한, 그 후의 다이싱 공정 및 픽업 공정에서는, 반도체 웨이퍼의 이면 또는 다이싱에 의해 형성된 반도체 소자의 이면에 반도체 이면용 필름이 부착되어 있기 때문에, 반도체 웨이퍼 및 반도체 소자를 유효하게 보호할 수 있고, 반도체 소자의 손상을 억제 또는 방지할 수 있다. 또한, 플립 칩형 반도체 이면용 필름을 레이저 마킹할 때, 반도체 소자에 악영향이 미치는 것을 효과적으로 방지하면서, 시인성이 우수한 각종 정보를 부여할 수 있다.
또한, 본 발명의 반도체 장치의 제조 방법에 의하면, 다이싱 테이프 일체형 반도체 이면용 필름을 반도체 웨이퍼의 이면에 부착시키기 때문에, 반도체 이면용 필름만을 부착시키는 공정을 필요로 하지 않는다. 또한, 반도체 웨이퍼의 다이싱 및 상기 다이싱에 의해 형성된 반도체 소자의 픽업 동안에, 반도체 웨이퍼 및 반도체 소자의 이면이 반도체 이면용 필름에 의해 보호되어 있기 때문에, 손상 등을 방지할 수 있다. 또한, 반도체 소자를 피착체 상에 플립 칩-접속시킬 때에, 반도체 소자의 휨이 발생하는 것을 방지할 수 있다. 그 결과, 제조 수율을 향상시키면서 플립 칩형 반도체 장치를 제조할 수 있다.
또한, 본 발명의 플립 칩형 반도체 장치에 의하면, 시인성이 우수한 각종 정보가 레이저 마킹에 의해 부여된 플립 칩형 반도체 장치를 제공할 수 있다.
도 1은 본 발명의 다이싱 테이프 일체형 반도체 이면용 필름의 일 실시형태를 나타내는 단면 모식도이다.
도 2a 내지 2d는 본 발명의 다이싱 테이프 일체형 반도체 이면용 필름을 사용한 반도체 장치의 제조 방법의 일 실시형태를 나타내는 단면 모식도이다.
본 발명의 실시형태에 대하여 도 1을 참조하면서 설명하지만, 본 발명은 이들 실시형태로 제한되지 않는다. 도 1은 본 발명에 따른 다이싱 테이프 일체형 반도체 이면용 필름의 일 실시형태를 나타내는 단면 모식도이다. 한편, 본 명세서의 도면에 있어서, 설명이 불필요한 부분은 생략하고, 설명을 용이하게 하기 위해서 확대, 축소 등을 하여 나타낸 부분이 있다.
(다이싱 테이프 일체형 반도체 이면용 필름)
도 1에 도시된 바와 같이, 다이싱 테이프 일체형 반도체 이면용 필름(1)(이하, 때때로 "다이싱 테이프 일체형 반도체 이면 보호 필름", "다이싱 테이프를 갖는 반도체 이면용 필름" 또는 "다이싱 테이프를 갖는 반도체 이면 보호 필름"이라고도 함)은, 기재(31) 상에 형성된 점착제층(32)을 포함하는 다이싱 테이프(3), 및 상기 점착제층(32) 상에 형성된 플립 칩형 반도체 이면용 필름(2)(이하, 때때로 "반도체 이면용 필름" 또는 "반도체 이면 보호 필름"이라 함)을 포함하는 구성을 갖는다. 또한, 도 1에 도시된 바와 같이, 본 발명의 다이싱 테이프 일체형 반도체 이면용 필름은 상기 반도체 이면용 필름(2)이 반도체 웨이퍼 부착 부분에 대응하는 부분(33) 상에만 형성되도록 디자인할 수 있으나; 상기 반도체 이면용 필름을 상기 점착제층(32)의 전체 면 상에 형성하거나, 또는 상기 반도체 이면용 필름을 반도체 웨이퍼 부착 부분에 대응하는 부분(33)보다 더 크지만 상기 점착제층(32)의 전체 면보다 작은 부분 상에 형성할 수도 있다. 한편, 상기 반도체 이면용 필름(2)의 표면(웨이퍼의 이면에 부착되는 표면)은 웨이퍼 이면에 부착될 때까지 세퍼레이터 등으로 보호할 수도 있다.
(플립 칩형 반도체 이면용 필름)
반도체 이면용 필름(2)은 필름 형상을 갖는다. 반도체 이면용 필름(2)은 통상 제품으로서의 다이싱 테이프 일체형 반도체 이면용 필름의 실시형태에서는 미경화된 상태(반경화된 상태 포함)이며, 상기 다이싱 테이프 일체형 반도체 이면용 필름을 상기 반도체 웨이퍼에 부착시킨 후에 열경화시킨다(상세에 대해서는 후술한다). 또한, 반도체 이면용 필름(2)에는, 레이저 마킹에 의해 문자 정보나 그래픽 정보 등의 각종 정보를 부여할 수 있다.
상기 반도체 이면용 필름은 수지 조성물, 예를 들어 열가소성 수지 및 열경화성 수지를 함유하는 수지 조성물로 형성될 수 있다. 또한, 반도체 이면용 필름은, 열경화성 수지를 함유하지 않는 열가소성 수지 조성물로 형성될 수 있거나, 또는 열가소성 수지를 함유하지 않은 열경화성 수지 조성물로 형성될 수도 있다.
상기 열가소성 수지의 예로는, 천연 고무, 부틸 고무, 아이소프렌 고무, 클로로프렌 고무, 에틸렌-비닐 아세테이트 공중합체, 에틸렌-아크릴산 공중합체, 에틸렌-아크릴산 에스터 공중합체, 폴리부타다이엔 수지, 폴리카보네이트 수지, 열가소성 폴리이미드 수지, 폴리아미드 수지, 예를 들어 6-나일론 및 6,6-나일론, 페녹시 수지, 아크릴 수지, 포화된 폴리에스터 수지, 예를 들어 PET(폴리에틸렌테레프탈레이트) 또는 PBT(폴리부틸렌테레프탈레이트), 폴리아미드이미드 수지, 또는 불소 수지가 있다. 상기 열가소성 수지는 단독으로 또는 2종 이상을 함께 사용할 수 있다. 이들 열가소성 수지 중에서, 이온 불순물을 소량 함유하고 높은 내열성을 가지며 반도체 소자의 신뢰성을 확보할 수 있는 아크릴 수지가 특히 바람직하다.
상기 아크릴 수지는 특별히 제한되지 않으며, 그의 예로는, 탄소수 30 이하, 바람직하게는 4 내지 18, 보다 바람직하게는 6 내지 10, 특히 8 또는 9의 직쇄 또는 분지된 알킬기를 갖는 아크릴산 또는 메타크릴산의 에스터 중 1 종 또는 2종 이상을 성분으로서 함유하는 중합체가 있다. 즉, 본 발명에서, 상기 아크릴 수지는 메타크릴 수지도 포함하는 광의의 의미를 갖는다. 상기 알킬기의 예로는, 메틸기, 에틸기, 프로필기, 아이소프로필기, n-부틸기, t-부틸기, 아이소부틸기, 펜틸기, 아이소펜틸기, 헥실기, 헵틸기, 2-에틸헥실기, 옥틸기, 아이소옥틸기, 노닐기, 아이소노닐기, 데실기, 아이소데실기, 운데실기, 도데실기(라우릴기), 트라이데실기, 테트라데실기, 스테아릴기 및 옥타데실기가 있다.
또한, 상기 아크릴 수지를 형성하기 위한 다른 단량체들(알킬기가 탄소수 30 이하의 것인 아크릴산 또는 메타크릴산의 알킬 에스터 이외의 단량체)은 특별히 제한되지 않으며, 그의 예로는, 카복실기-함유 단량체, 예를 들어 아크릴산, 메타크릴산, 카복시에틸 아크릴레이트, 카복시펜틸 아크릴레이트, 이타콘산, 말레산, 퓨마르산 및 크로톤산; 산 무수물 단량체, 예를 들어 말레산 무수물 및 이타콘산 무수물; 하이드록실기-함유 단량체, 예를 들어 2-하이드록시에틸 (메트)아크릴레이트, 2-하이드록시프로필 (메트)아크릴레이트, 4-하이드록시부틸 (메트)아크릴레이트, 6-하이드록시헥실 (메트)아크릴레이트, 8-하이드록시옥틸 (메트)아크릴레이트, 10-하이드록시데실 (메트)아크릴레이트, 12-하이드록실라우릴 (메트)아크릴레이트, 및 (4-하이드록시메틸사이클로헥실)-메틸아크릴레이트; 설폰산기-함유 단량체, 예를 들어 스타이렌설폰산, 알릴설폰산, 2-(메트)아크릴아미도-2-메틸프로판설폰산, (메트)아크릴아미도프로판설폰산, 설포프로필 (메트)아크릴레이트 및 (메트)아크릴로일옥시나프탈렌설폰산; 및 인산기-함유 단량체, 예를 들어 2-하이드록시에틸아크릴로일 포스페이트가 있다. 이와 관련하여, 상기 (메트)아크릴산은 아크릴산 및/또는 메타크릴산을 의미하고, (메트)아크릴레이트는 아크릴레이트 및/또는 메타크릴레이트를 의미하며, (메트)아크릴은 아크릴 및/또는 메타크릴을 의미하는데, 이러한 등의 의미는 전체 명세서에 걸쳐 적용된다.
또한, 상기 열경화성 수지의 예로는, 에폭시 수지 및 페놀 수지 이외에, 아미노 수지, 불포화된 폴리에스터 수지, 폴리우레탄 수지, 실리콘 수지 및 열경화성 폴리이미드 수지가 있다. 상기 열경화성 수지는 단독으로 또는 2종 이상을 함께 사용할 수 있다. 상기 열경화성 수지로서, 반도체 소자를 부식시키는 이온 불순물을 단지 소량 함유하는 에폭시 수지가 적합하다. 또한, 상기 페놀 수지는 상기 에폭시 수지의 경화제로서 적합하게 사용된다.
상기 에폭시 수지는 특별히 제한되지 않으며, 예를 들어 이작용성 에폭시 수지 또는 다작용성 에폭시 수지, 예를 들어 비스페놀 A형 에폭시 수지, 비스페놀 F형 에폭시 수지, 비스페놀 S형 에폭시 수지, 브롬화된 비스페놀 A형 에폭시 수지, 수소화된 비스페놀 A형 에폭시 수지, 비스페놀 AF형 에폭시 수지, 바이페닐형 에폭시 수지, 나프탈렌형 에폭시 수지, 플루오렌형 에폭시 수지, 페놀 노볼락형 에폭시 수지, o-크레졸 노볼락형 에폭시 수지, 트리스하이드록시페닐메탄형 에폭시 수지 및 테트라페닐올에탄형 에폭시 수지, 또는 하이단토인형 에폭시 수지, 트리스글리시딜아이소시아누레이트형 에폭시 수지 또는 글리시딜아민형 에폭시 수지 등의 에폭시 수지가 사용될 수 있다.
상기 에폭시 수지로서, 상기 예시된 것들 중에서, 노볼락형 에폭시 수지, 바이페닐형 에폭시 수지, 트리스하이드록시페닐메탄형 에폭시 수지, 및 테트라페닐올에탄형 에폭시 수지가 바람직하다. 이는 이들 에폭시 수지가 경화제로서 페놀 수지와 높은 반응성을 가지며 내열성 등이 우수하기 때문이다.
또한, 상기한 페놀 수지는 에폭시 수지의 경화제로서 작용하며, 그의 예로는 노볼락형 페놀 수지, 예를 들어 페놀 노볼락 수지, 페놀 아르알킬 수지, 크레졸 노볼락 수지, tert-부틸페놀 노볼락 수지, 및 노닐페놀 노볼락 수지; 레졸형 페놀 수지; 및 폴리옥시스타이렌, 예를 들어 폴리-p-옥시스타이렌이 있다. 상기 페놀 수지는 단독으로 또는 2종 이상을 함께 사용할 수 있다. 이들 페놀 수지 중에서, 페놀 노볼락 수지 및 페놀 아르알킬 수지가 특히 바람직하다. 이는 상기 반도체 장치의 접속 신뢰성을 개선시킬 수 있기 때문이다.
상기 에폭시 수지 대 페놀 수지의 혼합비는, 예를 들어 상기 에폭시 수지 성분 중의 에폭시기 1 당량 당 상기 페놀 수지 중의 하이드록실기가 0.5 내지 2.0 당량이 되도록 하는 것이 바람직하다. 0.8 내지 1.2 당량이 보다 바람직하다. 즉, 상기 혼합비가 상기 범위을 벗어나면, 경화 반응이 충분히 진행되지 않고, 상기 에폭시 수지 경화된 생성물의 특성들이 열화되기 쉽다.
본 발명에서는, 에폭시 수지 및 페놀 수지의 열경화 촉진 촉매가 사용될 수 있다. 그러한 열경화 촉진 촉매는 공지된 열경화 촉진 촉매 중에서 적절히 선택할 수 있다. 열경화 촉진 촉매는 단독으로 또는 2종 이상을 조합하여 사용할 수 있다. 열경화 촉진 촉매로서는, 예컨대, 아민계 경화 촉진제, 인계 경화 촉진제, 이미다졸계 경화 촉진제, 붕소계 경화 촉진제, 인-붕소계 경화 촉진제 등을 사용할 수 있다.
상기 반도체 이면용 필름은, 바람직하게는 에폭시 수지 및 페놀 수지를 포함하는 수지 조성물, 또는 에폭시 수지, 페놀 수지 및 아크릴 수지를 포함하는 수지 조성물로 형성된다. 이들의 수지는 이온성 불순물이 적고 내열성이 높기 때문에, 반도체 소자의 신뢰성을 확보할 수 있다. 이 경우, 이들 수지의 배합비는 특별히 제한되지 않지만, 예컨대, 아크릴 수지 100 중량부에 대하여, 에폭시 수지 및 페놀 수지의 합계량이 10 중량부 내지 200 중량부의 범위 내에서 적절히 선택할 수 있다.
반도체 이면용 필름(2)은 반도체 웨이퍼의 이면(비회로면)에 대한 접착성(밀착성)을 갖고 있는 것이 중요하다. 반도체 이면용 필름(2)은, 예컨대 열경화성 수지로서 에폭시 수지를 포함하는 수지 조성물로 형성할 수 있다. 반도체 이면용 필름(2)을 미리 어느 정도 가교시키기 위해, 제조시에 중합체의 분자쇄 말단 작용기 등과 반응할 수 있는 다작용성 화합물을 가교제로서 첨가하는 것이 바람직하다. 이것에 의해, 고온하에서의 접착 특성을 향상시키고 내열성을 개선할 수 있다.
반도체 이면용 필름의 반도체 웨이퍼에 대한 접착력(23℃, 박리 각도 180°, 박리 속도 300 mm/분)은 1 N/10mm폭 이상(예컨대, 1 N/10mm폭 내지 10 N/10mm폭)인 것이 바람직하고, 더 바람직하게는 2 N/10mm폭 이상(예컨대, 2 N/10mm폭 내지 10 N/10mm폭)이며, 특히 바람직하게는 4 N/10mm폭 이상(예컨대, 4 N/10mm폭 내지 10 N/10mm폭)이다. 1 N/10mm폭 이상의 접착력을 가짐으로써, 필름은 우수한 접착성으로 반도체 웨이퍼 및 반도체 소자에 접착되고 들뜸(lifting) 등의 발생을 방지할 수 있다. 또한, 반도체 웨이퍼의 다이싱 시에 칩의 비산을 방지할 수도 있다. 반도체 이면용 필름의 반도체 웨이퍼에 대한 접착력은, 예컨대 다음과 같은 방식으로 측정한 값이다. 즉, 반도체 이면용 필름의 한 면에 점착 테이프(상품명 "BT315", 닛토덴코주식회사 제품)를 부착하여 이면을 보강한다. 그 후, 길이 150mm 및 폭 10mm의 이면 보강된 반도체 이면용 필름의 표면에, 두께 0.6mm의 반도체 웨이퍼를 50℃에서 2kg의 롤러를 1 왕복시켜 열 라미네이트법에 의해 부착한다. 그 후, 라미네이트를 가열 판(50℃) 상에 2 분간 정치한 후, 상온(약 23℃)에서 20분 정치한다. 정치 후, 박리 시험기(상품명 "AUTOGRAPH AGS-J", 시마즈제작소사 제품)를 사용하여 온도 23℃에서 박리 각도 180°, 인장 속도 300 mm/min의 조건하에 이면 보강된 반도체 이면용 필름을 박리한다. 상기 접착력은, 이 때의 반도체 이면용 필름과 반도체 웨이퍼 사이의 계면에서 박리시켜 측정된 값(N/10mm폭)이다.
상기 가교제는 특별히 제한되지 않으며, 공지된 가교제를 사용할 수 있다. 구체적으로, 예를 들어 아이소시아네이트계 가교제, 에폭시계 가교제, 멜라민계 가교제, 및 퍼옥사이드계 가교제뿐만 아니라 유레아계 가교제, 금속 알콕사이드계 가교제, 금속 킬레이트계 가교제, 금속염계 가교제, 카보다이이미드계 가교제, 옥사졸린계 가교제, 아지리딘계 가교제, 아민계 가교제 등을 들 수 있다. 상기 가교제로서, 아이소시아네이트계 가교제 또는 에폭시계 가교제가 적합하다. 상기 가교제는 단독으로 또는 2종 이상을 함께 사용할 수 있다.
상기 아이소시아네이트계 가교제의 예로는, 저급 지방족 폴리아이소시아네이트, 예를 들어 1,2-에틸렌 다이아이소시아네이트, 1,4-부틸렌 다이아이소시아네이트, 및 1,6-헥사메틸렌 다이아이소시아네이트; 지환족 폴리아이소시아네이트, 예를 들어 사이클로펜틸렌 다이아이소시아네이트, 사이클로헥실렌 다이아이소시아네이트, 아이소포론 다이아이소시아네이트, 수소화된 톨릴렌 다이아이소시아네이트, 및 수소화된 자일릴렌 다이아이소시아네이트; 및 방향족 폴리아이소시아네이트, 예를 들어 2,4-톨릴렌 다이아이소시아네이트, 2,6-톨릴렌 다이아이소시아네이트, 4,4'-다이페닐메탄 다이아이소시아네이트, 및 자일릴렌 다이아이소시아네이트가 있다. 또한, 트라이메틸올프로판/톨릴렌 다이아이소시아네이트 삼량체 부가물[상품명 "COLONATE L", 닛폰폴리우레탄공업(주) 제품], 트라이메틸올프로판/헥사메틸렌 다이아이소시아네이트 삼량체 부가물[상품명 "COLONATE HL", 닛폰폴리우레탄공업(주) 제품] 등이 또한 사용된다. 또한, 상기 에폭시계 가교제의 예로는 N,N,N',N'-테트라글리시딜-m-자일렌다이아민, 다이글리시딜아닐린, 1,3-비스(N,N-글리시딜아미노메틸)사이클로헥산, 1,6-헥산다이올 다이글리시딜 에테르, 네오펜틸 글리콜 다이글리시딜 에테르, 에틸렌 글리콜 다이글리시딜 에테르, 프로필렌 글리콜 다이글리시딜 에테르, 폴리에틸렌 글리콜 다이글리시딜 에테르, 폴리프로필렌 글리콜 다이글리시딜 에테르, 소르비톨 폴리글리시딜 에테르, 글리세롤 폴리글리시딜 에테르, 펜타에리트리톨 폴리글리시딜 에테르, 폴리글리세롤 폴리글리시딜 에테르, 소르비탄 폴리글리시딜 에테르, 트라이메틸올프로판 폴리글리시딜 에테르, 아디프산 다이글리시딜 에스터, o-프탈산 다이글리시딜 에스터, 트라이글리시딜-트리스(2-하이드록시에틸)아이소시아누레이트, 레소르신 다이글리시딜 에테르, 및 비스페놀-S-다이글리시딜 에테르, 및 분자 중에 2개 이상의 에폭시기를 갖는 에폭시계 수지가 있다.
상기 가교제의 사용량은 특별히 제한되지 않으며 가교결합 정도에 따라 적절하게 선택될 수 있다. 구체적으로, 상기 가교제의 사용량은 중합체 성분(특히, 분자 쇄 말단에 작용기를 갖는 중합체) 100 중량부를 기준으로 보통 7 중량부 이하(예를 들어 0.05 내지 7 중량부)이다. 상기 가교제의 양이 중합체 성분 100 중량부를 기준으로 7 중량부를 초과하는 경우, 접착력이 저하되어, 바람직하지 않다. 응집력 향상의 관점에서, 상기 가교제의 양은 중합체 성분 100 중량부를 기준으로 0.05 중량부 이상이 바람직하다.
본 발명에서는, 상기 가교제를 사용하는 대신에 또는 상기 가교제의 사용과 함께, 전자선, 자외선(UV선) 등의 조사에 의한 가교결합 처리를 실시하는 것도 가능하다.
상기 반도체 이면용 필름은 착색되어 있는 것이 바람직하다. 이에 의해, 우수한 레이저 마킹성 및 우수한 외관성이 발휘될 수 있으며, 부가가치 있는 외관성을 갖는 반도체 장치를 제조하는 것이 가능해진다. 상기와 같이, 착색된 반도체 이면용 필름은 우수한 마킹성을 가지므로, 반도체 소자 또는 이 반도체 소자를 사용하는 반도체 장치의 비회로면 측의 면에, 상기 반도체 이면용 필름을 통해 인쇄 방법 및 레이저 마킹 방법과 같은 임의의 각종 마킹 방법을 사용함으로써 마킹을 실시하여 문자 정보 및 그래픽 정보와 같은 각종 정보를 부여할 수 있다. 특히, 착색하는 색을 조절함으로써, 마킹에 의해 부여되는 정보(예를 들어, 문자 정보 및 그래픽 정보)를 우수한 시인성으로 관찰하는 것이 가능해진다. 또한, 상기 반도체 이면용 필름이 착색되는 경우, 다이싱 테이프와 반도체 이면용 필름을 서로 쉽게 식별할 수 있어, 작업성 등이 향상될 수 있다. 또한, 예를 들어 반도체 장치로서, 상이한 색을 사용함으로써 제품들의 분류가 가능하다. 상기 반도체 이면용 필름이 착색되는 경우(상기 필름이 무색도 아니고 투명하지도 않은 경우), 착색에 의해 나타내는 색은 특별히 제한되지 않지만, 예를 들어 흑색, 청색 또는 적색과 같은 농색(濃色)이 바람직하고, 흑색이 특히 적합하다.
본 실시형태에서, 농색이란 기본적으로 L*a*b* 표색계에서 규정되는 L*가 60 이하(0 내지 60), 바람직하게는 50 이하(0 내지 50), 보다 바람직하게는 40 이하(0 내지 40)인 짙은 색을 의미한다.
또한, 흑색이란 기본적으로 L*a*b* 표색계에서 규정되는 L*가 35 이하(0 내지 35), 바람직하게는 30 이하(0 내지 30), 보다 바람직하게는 25 이하(0 내지 25)인 흑색계 색을 의미한다. 이와 관련하여, 흑색에서, L*a*b* 표색계에서 규정되는 a* 및 b*는 각각 L*의 값에 따라 적절하게 선택될 수 있다. 예를 들어 a* 및 b*는 모두 바람직하게는 -10 내지 10, 보다 바람직하게는 -5 내지 5, 더욱 바람직하게는 -3 내지 3(특히 0 또는 약 0)의 범위 내에 있다.
본 실시형태에서, L*a*b* 표색계에서 규정되는 L*, a* 및 b*는 색채 색차계(상품명 "CR-200", 미놀타사(Minolta Ltd.) 제품; 색채 색차계)를 사용한 측정에 의해 구할 수 있다. 상기 L*a*b* 표색계는 국제조명위원회(CIE)가 1976년에 권장한 색 공간이며, CIE1976(L*a*b*) 표색계라 지칭되는 색 공간을 의미한다. 또한, 상기 L*a*b* 표색계는 일본공업규격에서 JIS Z8729에 규정되어 있다.
반도체 이면용 필름의 착색시에는, 목적하는 색상에 따라, 색소(착색제)를 사용할 수 있다. 그러한 색소로서, 다양한 농색계 색소, 예를 들어 흑색계 색소, 청색계 색소 및 적색계 색소가 적합하게 사용될 수 있으며, 흑색계 색소가 보다 적합하다. 상기 색소는 안료 및 염료 중 임의의 것일 수 있다. 상기 색소는 단독으로 또는 2종 이상을 함께 사용할 수 있다. 이와 관련하여, 염료로서, 임의의 형태의 염료, 예를 들어 산성 염료, 반응 염료, 직접 염료, 분산 염료 및 양이온 염료를 사용할 수 있다. 또한, 안료에 관해서도, 그의 형태는 특별히 제한되지 않으며, 공지된 안료들 중에서 적절하게 선택하여 사용할 수 있다.
특히, 염료가 색소로서 사용되는 경우, 염료가 반도체 이면용 필름 중에 용해되어 균일하게 또는 거의 균일하게 분산된 상태로 되어, 착색 농도가 균일 또는 거의 균일한 반도체 이면용 필름(결과적으로, 다이싱 테이프 일체형 반도체 이면용 필름)을 쉽게 제조할 수 있게 된다. 따라서, 염료를 색소로서 사용하는 경우, 다이싱 테이프 일체형 반도체 이면용 필름 중의 반도체 이면용 필름은 착색 농도를 균일 또는 거의 균일하게 할 수 있으며 마킹성 및 외관성을 향상시킬 수 있다.
상기 흑색계 색소는 특별히 제한되지 않으며, 예를 들어 무기 흑색계 안료 및 흑색계 염료 중에서 적절하게 선택할 수 있다. 또한, 상기 흑색계 색소는 시안계 색소(청록색계 색소), 마젠타계 색소(적자색계 색소) 및 옐로우계 색소(황색 색소)가 혼합되어 있는 색소 혼합물일 수 있다. 흑색계 색소는 단독으로 또는 2종 이상을 함께 사용할 수 있다. 물론, 흑색계 색소는 흑색 이외 색의 색소와 함께 사용할 수도 있다.
상기 흑색계 색소의 구체적인 예로는, 카본 블랙(예를 들어, 퍼니스 블랙, 채널 블랙, 아세틸렌 블랙, 써말 블랙, 또는 램프 블랙), 그라파이트, 산화 구리, 이산화 망간, 아조계 안료(예를 들어, 아조메틴 아조 블랙), 아닐린 블랙, 페릴렌 블랙, 티타늄 블랙, 시아닌 블랙, 활성탄, 페라이트(예를 들어, 비자성 페라이트 또는 자성 페라이트), 마그네타이트, 산화 크롬, 산화 철, 이황화 몰리브덴, 크롬 착체, 복합산화물계 블랙 안료, 및 안트라퀴논계 유기 블랙 안료가 있다.
본 발명에서는, 흑색계 색소로서, 흑색계 염료, 예를 들어 C.I. 솔벤트 블랙 3, 7, 22, 27, 29, 34, 43, 70, C.I. 다이렉트 블랙 17, 19, 22, 32, 38, 51, 71, C.I. 애시드 블랙 1, 2, 24, 26, 31, 48, 52, 107, 109, 110, 119, 154, 및 C.I. 디스퍼스 블랙 1, 3, 10, 24; 흑색계 안료, 예를 들어 C.I. 피그먼트 블랙 1, 7 등을 사용할 수도 있다.
상기와 같은 흑색계 색소로서, 예를 들어 상품명 "Oil Black BY", 상품명 "Oil Black BS", 상품명 "Oil Black HBB", 상품명 "Oil Black 803", 상품명 "Oil Black 860", 상품명 "Oil Black 5970", 상품명 "Oil Black 5906", 상품명 "Oil Black 5905"(오리엔트화학공업주식회사(Orinet Chemical Industries Co., Ltd.) 제품) 등을 상업적으로 입수할 수 있다.
상기 흑색계 색소 외의 색소의 예로서, 시안계 색소, 마젠타계 색소, 및 옐로우계 색소가 있다. 상기 시안계 색소의 예로는, 시안계 염료, 예를 들어 C.I. 솔벤트 블루 25, 36, 60, 70, 93, 95; C.I. 애시드 블루 6 및 45; 시안계 안료, 예를 들어 C.I. 피그먼트 블루 1, 2, 3, 15, 15:1, 15:2, 15:3, 15:4, 15:5, 15:6, 17, 17:1, 18, 22, 25, 56, 60, 63, 65, 66; C.I. 배트 블루 4, 60; 및 C.I. 피그먼트 그린 7이 있다.
또한, 상기 마젠타 색소들 중에서, 마젠타계 염료의 예로는, C.I. 솔벤트 레드 1, 3, 8, 23, 24, 25, 27, 30, 49, 52, 58, 63, 81, 82, 83, 84, 100, 109, 111, 121, 122; C.I. 디스퍼스 레드 9; C.I. 솔벤트 바이올렛 8, 13, 14, 21, 27; C.I. 디스퍼스 바이올렛 1; C.I. 베이직 레드 1, 2, 9, 12, 13, 14, 15, 17, 18, 22, 23, 24, 27, 29, 32, 34, 35, 36, 37, 38, 39, 40; C.I. 베이직 바이올렛 1, 3, 7, 10, 14, 15, 21, 25, 26, 27 및 28이 있다.
상기 마젠타계 색소 중에서, 마젠타계 안료의 예로는, C.I. 피그먼트 레드 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 11, 12, 13, 14, 15, 16, 17, 18, 19, 21, 22, 23, 30, 31, 32, 37, 38, 39, 40, 41, 42, 48:1, 48:2, 48:3, 48:4, 49, 49:1, 50, 51, 52, 52:2, 53:1, 54, 55, 56, 57:1, 58, 60, 60:1, 63, 63:1, 63:2, 64, 64:1, 67, 68, 81, 83, 87, 88, 89, 90, 92, 101, 104, 105, 106, 108, 112, 114, 122, 123, 139, 144, 146, 147, 149, 150, 151, 163, 166, 168, 170, 171, 172, 175, 176, 177, 178, 179, 184, 185, 187, 190, 193, 202, 206, 207, 209, 219, 222, 224, 238, 245; C.I. 피그먼트 바이올렛 3, 9, 19, 23, 31, 32, 33, 36, 38, 43, 50; C.I. 배트 레드 1, 2, 10, 13, 15, 23, 29 및 35가 있다.
또한, 상기 옐로우계 색소의 예로는, 옐로우계 염료, 예를 들어 C.I. 솔벤트 옐로우 19, 44, 77, 79, 81, 82, 93, 98, 103, 104, 112 및 162; 옐로우계 안료, 예를 들어 C.I. 피그먼트 오렌지 31, 43; C.I. 피그먼트 옐로우 1, 2, 3, 4, 5, 6, 7, 10, 11, 12, 13, 14, 15, 16, 17, 23, 24, 34, 35, 37, 42, 53, 55, 65, 73, 74, 75, 81, 83, 93, 94, 95, 97, 98, 100, 101, 104, 108, 109, 110, 113, 114, 116, 117, 120, 128, 129, 133, 138, 139, 147, 150, 151, 153, 154, 155, 156, 167, 172, 173, 180, 185, 195; C.I. 배트 옐로우 1, 3 및 20이 있다.
시안계 색소, 마젠타계 색소, 및 옐로우계 색소와 같은 다양한 색소들은 각각 단독으로 사용하거나 또는 2종 이상을 함께 사용할 수도 있다. 이와 관련하여, 시안계 색소, 마젠타계 색소, 및 옐로우계 색소와 같은 다양한 색소들을 2종 이상 사용하는 경우에, 이들 색소의 혼합비(또는 배합비)는 특별히 제한되지 않으며 각 색소의 종류, 목적하는 색상 등에 따라 적절하게 선택할 수 있다.
상기 착색제의 함유량은, 수지 조성물(수지, 충전재 및 착색제를 포함한다) 100 중량부에 대하여 0.01 내지 10 중량부인 것이 바람직하고, 0.5 내지 8 중량부인 것이 보다 바람직하며, 1 내지 5 중량부인 것이 더 바람직하다. 상기 함유량을 0.01 중량부 이상으로 하는 것에 의해, 광선 투과율을 낮게 할 수 있음과 아울러, 레이저 마킹한 후의 마킹부와 마킹부 이외 부분 간의 콘트라스트를 높게 할 수 있다. 한편, 반도체 이면용 필름(2)은 단층이어도 좋고 복수의 층이 적층된 적층 필름이어도 좋다. 적층 필름의 경우, 상기 착색제의 함유량은 적층 필름 전체로서 0.01 내지 10 중량부의 범위 내이면 좋다.
반도체 이면용 필름(2)을 착색하는 경우, 착색 형태는 특별히 제한되지 않는다. 반도체 이면용 필름은 예를 들어 착색제가 첨가된 단층 필름 형상물일 수 있다. 또한, 상기 필름은 적어도 열경화성 수지로 형성된 수지층과 착색제층이 적어도 적층된 적층 필름일 수 있다. 이와 관련하여, 반도체 이면용 필름(2)이 수지층과 착색제층의 적층 필름인 경우에, 적층된 형태의 반도체 이면용 필름(2)은 바람직하게는 수지층/착색제층/수지층의 적층 형태를 갖는다. 이 경우에, 착색제층 양측의 2개의 수지층은 동일한 조성을 갖는 수지층이거나 또는 상이한 조성을 갖는 수지층일 수 있다.
본 실시형태에 따른 반도체 이면용 필름(2)은, 파장 532nm 또는 1064nm에서의 광선 투과율이 20% 이하(0 내지 20%)이며, 바람직하게는 15% 이하(0 내지 15%), 보다 바람직하게는 10% 이하(0 내지 10%)이다. 파장 532nm 또는 1064nm에서의 광선 투과율이 20% 이하이기 때문에, 레이저 광의 조사에 의한 가공성이 우수하다. 또한, 파장 532nm 또는 1064nm에서의 광선 투과율이 20% 이하여서 레이저 광이 투과하기 어렵기 때문에, 반도체 소자(특히, 반도체 소자의 이면)가 레이저 광에 적게 노출된다. 그 결과, 반도체 소자에 악영향이 미치는 것을 효과적으로 방지할 수 있어, 제조 수율을 향상시킬 수 있다. 반도체 이면용 필름(2)은 단층이라도 좋고, 복수의 층이 적층된 적층 필름이더라도 좋다. 적층 필름의 경우, 상기 광선 투과율은 적층 필름 전체로서 0 내지 20%의 범위 내이면 좋다.
반도체 이면용 필름의 광선 투과율(%)은 하기의 (1) 내지 (4)의 순서에 의해 구할 수 있다.
(1) 다이싱 테이프에 적층시키지 않고서, 두께(평균 두께) 20㎛의 반도체 이면용 필름을 제작한다.
(2) 상기 반도체 이면용 필름(두께: 20mm)에, 파장 300nm 내지 1100nm의 광선[장치: 시마즈제작소제의 가시광 발생장치(상품명 「ABSORPTION SPECTRO PHOTOMETER」)]를 소정의 강도로 조사한다.
(3) 분광광도계(시마즈제작소제의 분광광도계 「ABSORPTION SPECTRO PHOTOMETER UV-2550」)를 이용하여, 투과된 파장 532nm 및 1064nm의 광선의 강도를 측정한다.
(4) 파장 532nm 및 1064nm의 광선의 반도체 이면용 필름의 투과 전후의 강도의 변화에 의해, 파장 532nm 및 1064nm의 광선 투과율(%)을 구한다.
광선 투과율(%)의 상기 산출 방법은 두께가 20㎛가 아닌 반도체 이면용 필름의 광선 투과율(%)의 산출에도 적용할 수 있다. 구체적으로는, 램버트 비어(Lambert Beer)의 법칙에 의해, 두께 20㎛에서의 흡광도 A20을 하기 수학식 1과 같이 산출할 수 있다.
[수학식 1]
A20 = α×L20×C
(상기 수학식 1에서, L20은 광로 길이, α는 흡광 계수, C는 시료 농도를 나타낸다)
또한, 두께 X(㎛)에서의 흡광도 AX는 하기 수학식 2에 의해 나타낼 수 있다.
[수학식 2]
AX = α×A20×C
또한, 두께 20㎛에서의 흡광도 A20은 하기 수학식 3에 의해 나타낼 수 있다.
[수학식 3]
A20 = -log10T20
(상기 수학식 3에서, T20은 두께 20㎛에서의 광선 투과율을 나타낸다)
상기 수학식 1 내지 3으로부터, 흡광도 AX는 하기의 수학식에 의해 나타낼 수 있다.
AX = A20×(LX/L20) = -[log10(T20)]×(LX/L20)
따라서, 두께 X(㎛)에서의 광선 투과율 TX(%)는 하기 수학식에 의해 산출할 수 있다.
TX = 10- AX
여기서, AX = -[log10(T20)]×(LX/L20)
또한, 상기 광선 투과율(%)의 산출 방법에 있어서의 반도체 이면용 필름의 두께를 20㎛로 하는 것은, 특별히 본 발명의 반도체 이면용 필름(2)의 두께를 한정하는 것은 아니다. 20㎛의 값은 측정시 편의상 채용한 두께이다.
반도체 이면용 필름(2)의 광선 투과율(%)은 수지 성분의 종류 및 그 함유량, 착색제(안료나 염료 등)의 종류 및 그 함유량, 무기 충전재의 함유량 등에 의해 조절할 수 있다.
반도체 이면용 필름(2)은, 레이저 마킹한 후의 마킹부와 마킹부 이외 부분 간의 콘트라스트가 20% 이상이다. 상기 콘트라스트의 하한치는 25%가 바람직하고, 30% 이상이 더욱 바람직하다. 또한, 상기 콘트라스트는 크면 클수록 바람직하지만, 상한치로서는, 예컨대 60%, 100%, 150%, 200%, 250% 등을 들 수 있다. 반도체 이면용 필름(2)은, 레이저 마킹한 후의 마킹부와 마킹부 이외 부분 간의 콘트라스트가 20% 이상으로 우수한 콘트라스트를 갖기 때문에, 각종 정보(예컨대, 문자 정보나 그래픽 정보)의 시인성이 양호하다.
콘트라스트는, 기엔스(Keyence)(주)제 CV-5000에 의해서 반도체 이면용 필름의 마킹부 및 마킹부 이외 부분(비마킹부) 각각의 명도를 측정한 후, 하기의 수학식에 의해서 구한다.
[(마킹부의 명도 - 비마킹부의 명도)/마킹부의 명도]×100(%)
반도체 이면용 필름(2)은 단층이라도 좋고, 복수의 층이 적층된 적층 필름이더라도 좋다. 적층 필름의 경우, 상기 콘트라스트는 적층 필름 전체로서 20% 이상의 범위 내이면 좋다.
레이저 마킹시의 가공 깊이는, 바람직하게는 0% 내지 10%, 보다 바람직하게는 0% 내지 5%이다. 가공 깊이란 반도체 이면용 필름의 두께에 대한 가공 깊이를 말한다.
레이저 마킹을 할 때에는, 공지된 레이저 마킹 장치를 이용할 수 있다. 또한, 레이저로서는, 기체 레이저, 고체 레이저, 액체 레이저 등의 각종 레이저를 이용할 수 있다. 구체적으로는, 기체 레이저로서는, 특별히 제한되지 않고, 공지된 기체 레이저를 이용할 수 있지만, 탄산가스 레이저(CO2 레이저), 엑시머 레이저(ArF 레이저, KrF 레이저, XeCl 레이저, XeF 레이저 등)가 적합하다. 또한, 고체 레이저로서는, 특별히 제한되지 않고, 공지된 고체 레이저를 이용할 수 있지만, YAG 레이저(Nd:YAG 레이저 등), YVO4 레이저가 적합하다.
레이저 마킹을 할 때의 레이저의 조사 조건은, 마킹부와 마킹부 이외 부분 간의 콘트라스트, 가공 깊이 등을 고려하여 적절히 설정할 수 있다. 예컨대, 레이저 마킹 장치: 기엔스사제의 상품명 「MD-S9900」을 이용하는 경우에는, 그 조건을 하기의 범위 내로 할 수 있다.
(레이저 조사 조건)
파장: 532nm
강도: 1.0W
스캔 속도: 700 mm/sec
Q 스위치 주파수: 64 kHz
본 실시형태에 따른 반도체 장치의 제조 방법에서는, 반도체 이면용 필름(2)에 레이저 마킹한 후, 열처리(레이저 마킹한 후에 실시되는 리플로우 공정)를 실시하는 경우가 있다. 반도체 이면용 필름(2)은 상기 리플로우 공정 후의 콘트라스트의 저하가 20% 이하인 것이 바람직하다. 상기 콘트라스트의 저하는 15% 이하(0% 내지 15%)가 보다 바람직하고, 10% 이하(0% 내지 10%)가 더욱더 바람직하다. 상기 리플로우 공정 후의 콘트라스트의 저하가 20% 이하이면, 레이저 마킹된 각종 정보의 시인성이 상기 리플로우 공정 후에도 양호하게 유지된다. 반도체 이면용 필름(2)은 단층이라도 좋다. 복수의 층이 적층된 적층 필름이더라도 좋지만, 적층 필름의 경우, 상기 콘트라스트의 저하는 적층 필름 전체로서 20% 이하의 범위 내이면 좋다.
반도체 이면용 필름(2) 내에, 필요에 따라 다른 첨가제를 적절하게 배합할 수 있다. 다른 첨가제의 예로는, 충전제(filler), 난연제, 실란-커플링제 및 이온-트래핑제 외에, 증량제, 노화방지제, 산화방지제 및 계면활성제가 있다.
상기 충전제는 무기 충전제 및 유기 충전제 중 어느 하나일 수 있으나, 무기 충전제가 적합하다. 무기 충전제와 같은 충전제를 배합함으로써, 반도체 이면용 필름에 도전성을 부여하고, 열 전도성을 향상시키며, 탄성률을 조절할 수 있다. 이와 관련하여, 반도체 이면용 필름(2)은 도전성이거나 비도전성일 수 있다. 상기 무기 충전제의 예로는, 실리카, 점토, 석고, 탄산 칼슘, 황산 바륨, 산화 알루미늄, 산화 베릴륨, 세라믹, 예를 들어 탄화 규소 및 질화 규소, 금속 또는 합금, 예를 들어 알루미늄, 구리, 은, 금, 니켈, 크롬, 납, 주석, 아연, 팔라듐 및 땜납, 탄소 등으로 구성된 다양한 무기 분말이 있다. 상기 충전제는 단독으로 사용하거나 또는 2종 이상 함께 사용할 수 있다. 특히, 상기 충전제는 실리카가 바람직하고, 용융 실리카가 더욱 바람직하다. 상기 무기 충전제의 평균 입자 직경은 바람직하게는 0.1㎛ 내지 80㎛의 범위 내에 있다. 상기 무기 충전제의 평균 입자 직경은 예컨대 레이저 회절형 입도분포 측정장치에 의해 측정할 수 있다.
상기 충전제(특히, 무기 충전제)의 배합량은 유기 수지 성분 100 중량부를 기준으로 바람직하게는 80 중량부 이하(0 중량부 내지 80 중량부), 보다 바람직하게는 0 중량부 내지 70 중량부이다.
상기 난연제의 예로는, 삼산화안티몬, 오산화안티몬 및 브롬화된 에폭시 수지가 있다. 상기 난연제는 단독으로 사용하거나 2종 이상을 함께 사용할 수 있다. 상기 실란 커플링제의 예로는, β-(3,4-에폭시사이클로헥실)에틸트라이메톡시실란, γ-글리시독시프로필트라이메톡시실란, 및 γ-글리시독시프로필메틸다이에톡시실란이 있다. 상기 실란 커플링제는 단독으로 사용하거나 또는 2종 이상을 함께 사용할 수 있다. 상기 이온-트래핑제의 예로는, 하이드로탈사이트류 및 수산화 비스무트가 있다. 상기 이온-트래핑제는 단독으로 사용하거나 또는 2종을 이상 함께 사용할 수 있다.
반도체 이면용 필름(2)은, 예를 들어 에폭시 수지 등의 열경화성 수지, 및 필요에 따라 아크릴 수지 등의 열가소성 수지 및 임의적인 용매 및 다른 첨가제를 혼합하여 수지 조성물을 제조한 다음, 이를 필름 형상의 층으로 형성하는 통상적인 방법을 사용하여 형성할 수 있다. 구체적으로, 예를 들어 상기 수지 조성물을 다이싱 테이프의 점착제층(32) 상에 도포하는 방법; 상기 수지 조성물을 적합한 세퍼레이터(예를 들어, 박리지) 상에 도포하여 수지층(또는 접착제층)을 형성하고 이어서 이를 점착제층(32) 상에 전사(이착)하는 방법 등에 의해, 반도체 이면용 필름으로서의 필름-형상 층(접착제층)을 형성할 수 있다. 이와 관련하여, 상기 수지 조성물은 용액 또는 분산액일 수 있다.
한편, 반도체 이면용 필름(2)이 에폭시 수지 등의 열경화성 수지를 함유하는 수지 조성물로 형성되는 경우, 반도체 이면용 필름은 반도체 웨이퍼에 적용되기 전의 단계에서는 상기 열경화성 수지가 미경화 또는 부분 경화된 상태이다. 이 경우에, 반도체 웨이퍼에 적용 후에(구체적으로는, 통상, 플립 칩 본딩 공정에서 봉지재를 경화할 때에) 반도체 이면용 필름 중의 열경화성 수지를 완전히 또는 거의 완전히 경화시킨다.
상기와 같이, 반도체 이면용 필름은 열경화성 수지를 함유하는 경우에조차 상기 열경화성 수지가 미경화 또는 부분 경화된 상태이기 때문에, 반도체 이면용 필름의 겔 분율은 특별히 제한되지 않지만, 예를 들어 50 중량% 이하(0 내지 50 중량%)의 범위 내에서 적절하게 선택되며, 바람직하게는 30 중량% 이하(0 내지 30 중량%), 특히 바람직하게는 10 중량% 이하(0 내지 10 중량%) 이하이다. 상기 반도체 이면용 필름의 겔 분율은 하기 측정 방법에 의해 측정할 수 있다.
<겔 분율의 측정방법>
반도체 이면용 필름(2)으로부터 약 0.1 g의 샘플을 샘플링하여 정밀하게 칭량하고(샘플의 중량), 그 샘플을 메쉬형 시트로 싼 후에, 실온에서 1 주일 동안 약 50㎖의 톨루엔에 침지시킨다. 그 후에, 용매 불용분(상기 메쉬형 시트 중의 내용물)을 상기 톨루엔으로부터 꺼내고, 130℃에서 약 2 시간 동안 건조시키고, 건조 후 용매 불용분을 칭량하여(침지 및 건조 후 중량), 겔 분율(중량%)을 하기 수학식 a에 따라 산출한다.
[수학식 a]
겔 분율(중량%) = [(침지 및 건조 후 중량)/(샘플의 중량)]×100
반도체 이면용 필름의 겔 분율은 수지 성분의 종류 및 함량, 가교제의 종류 및 함량, 및 그 밖에 가열 온도, 가열 시간 등에 의해 조절할 수 있다.
본 발명에서, 반도체 이면용 필름은, 에폭시 수지 등의 열경화성 수지를 함유하는 수지 조성물로 형성된 필름-형상물인 경우에, 반도체 웨이퍼에 대한 밀착성을 유효하게 발휘할 수 있다.
한편, 반도체 웨이퍼의 다이싱 공정에서는 절삭수(cutting water)를 사용하므로, 반도체 이면용 필름이 수분을 흡수하여 통상 이상의 함수율을 갖는 경우가 있다. 이와 같은 높은 함수율을 여전히 유지하면서 플립 칩 본딩을 수행하는 경우, 반도체 이면용 필름과 반도체 웨이퍼 또는 그의 가공체(반도체) 간의 접착 계면에 수증기가 남아 있거나 또는 들뜸이 발생하는 경우가 있다. 따라서, 투습성이 높은 코어 재료가 양면에 제공되는 형태로 반도체 이면용 필름을 구성함으로써, 수증기를 확산시켜, 이와 같은 문제를 피할 수 있다. 이와 같은 관점으로부터, 반도체 이면용 필름이 코어 재료의 편면 또는 양면에 형성되어 있는 다층 구조를 반도체 이면용 필름으로서 사용할 수 있다. 상기 코어 재료의 예로는, 필름(예를 들어, 폴리이미드 필름, 폴리에스터 필름, 폴리에틸렌테레프탈레이트 필름, 폴리에틸렌나프탈레이트 필름, 폴리카보네이트 필름 등), 유리 섬유 또는 플라스틱 부직 섬유로 강화시킨 수지 기판, 실리콘 기판 또는 유리 기판이 있다.
반도체 이면용 필름(2)의 두께(적층 필름의 경우 전체 두께)는 특별히 제한되지 않지만, 예를 들어 약 2㎛ 내지 200㎛의 범위 내에서 선택하는 것이 적합하다. 또한, 상기 두께는 바람직하게는 약 4㎛ 내지 160㎛, 보다 바람직하게는 약 6㎛ 내지 100㎛, 특히 약 10㎛ 내지 80㎛이다.
상기 반도체 이면용 필름(2)의 23℃ 미경화 상태에서의 인장 저장 탄성률은 바람직하게는 1 GPa 이상(예를 들어 1 GPa 내지 50 GPa), 보다 바람직하게는 2 GPa 이상이며, 특히 3 GPa 이상이 적합하다. 상기 인장 저장 탄성률이 1 GPa 이상인 경우, 반도체 칩을 반도체 이면용 필름(2)과 함께 다이싱 테이프의 점착제층(32)으로부터 박리한 후에 반도체 이면용 필름(2)을 지지체 상에 배치하고 수송 등을 수행하는 때에 반도체 이면용 필름의 지지체에 대한 부착이 유효하게 억제되거나 방지될 수 있다. 이와 관련하여, 상기 지지체는 예를 들어 캐리어 테이프에서의 탑 테이프, 바텀 테이프 등이다. 반도체 이면용 필름(2)을 열경화성 수지를 함유하는 수지 조성물로 형성하는 경우에, 상기한 바와 같이, 상기 열경화성 수지는 보통 미경화 또는 부분 경화된 상태이며, 따라서 반도체 이면용 필름의 23℃에서의 인장 저장 탄성률은 상기 열경화성 수지가 미경화 또는 부분 경화된 상태 및 23℃에서의 인장 저장 탄성률이다.
여기에서, 반도체 이면용 필름(2)은 단층이거나 다수 개의 층들이 적층된 적층 필름일 수 있다. 상기 적층 필름의 경우에, 상기 인장 저장 탄성률은 미경화 상태에서 적층 필름 전체로서 1 GPa 이상(예를 들어, 1 GPa 내지 50 GPa)이면 충분하다. 또한, 반도체 이면용 필름의 미경화 상태에서의 인장 저장 탄성률(23℃)은 수지 성분(열가소성 수지 및/또는 열경화성 수지)의 종류 및 함량 또는 실리카 충전제와 같은 충전제의 종류 및 함량을 적합하게 설정함으로써 조절할 수 있다. 반도체 이면용 필름(2)이 다수 개의 층들이 적층되어 있는 적층 필름인 경우에(반도체 이면용 필름이 적층된 층의 형태를 갖는 경우에), 적층된 층의 형태로서, 예를 들어 웨이퍼 접착층과 레이저 마킹층으로 구성된 적층 형태를 예시할 수 있다. 또한, 상기 웨이퍼 접착층과 레이저 마킹층 사이에, 다른 층들(중간층, 광선 차단층, 보강층, 착색층, 기재층, 전자파 차단층, 열 전도성층, 점착제층 등)이 제공될 수 있다. 이와 관련하여, 상기 웨이퍼 접착층은 웨이퍼에 대해 우수한 밀착성(접착성)을 발휘하는 층이며 웨이퍼의 이면과 접촉하게 되는 층이다. 한편, 상기 레이저 마킹층은 우수한 레이저 마킹성을 발휘하는 층이며 반도체 칩의 이면에 레이저 마킹을 할때에 사용되는 층이다.
상기 인장 저장 탄성률은, 다이싱 테이프(3)에 적층시키지 않으면서 미경화 상태의 반도체 이면용 필름(2)을 제조하고, 레오메트릭스사(Rheometrics Co. Ltd.) 제품의 동적 점탄성 측정 장치 "Solid Analyzer RS A2"를 사용하여 인장 모드로, 샘플 폭 10㎜, 샘플 길이 22.5㎜, 샘플 두께 0.2㎜, 주파수 1 Hz, 및 승온 속도 10℃/분의 조건 하에, 질소 분위기 하 소정의 온도(23℃)에서 탄성률을 측정함으로써 구하며, 측정된 탄성률을 수득된 인장 저장 탄성률의 값으로 한다.
바람직하게는, 반도체 이면용 필름(2)은 하나 이상의 면이 세퍼레이터(박리 라이너)로 보호된다(도시안됨). 예를 들어, 다이싱 테이프 일체형 반도체 이면용 필름(1)에 있어서, 반도체 이면용 필름의 하나 이상의 면에 세퍼레이터가 제공될 수 있다. 한편, 다이싱 테이프와 일체화되지 않은 반도체 이면용 필름에 있어서, 세퍼레이터는 반도체 이면용 필름의 편면 또는 양면에 제공될 수 있다. 상기 세퍼레이터는 반도체 이면용 필름이 실제로 사용될 때까지 상기 필름을 보호하기 위한 보호재로서 작용한다. 또한, 다이싱 테이프 일체형 반도체 이면용 필름(1)에서, 상기 세퍼레이터는 다이싱 테이프의 기재의 점착제층(32) 상에 반도체 이면용 필름(2)을 전사하는데 지지 기재로서 추가로 작용할 수도 있다. 세퍼레이터는 반도체 웨이퍼를 반도체 이면용 필름 상에 접착시킬 때에 박리된다. 세퍼레이터로서는, 폴리에틸렌 또는 폴리프로필렌의 필름뿐만 아니라, 플라스틱 필름(예를 들어 폴리에틸렌테레프탈레이트), 표면이 불소계 박리제 또는 장쇄 알킬 아크릴레이트계 박리제와 같은 박리제로 코팅된 종이 등을 사용할 수도 있다. 세퍼레이터는 통상적인 공지 방법에 의해 형성할 수 있다. 또한, 세퍼레이터의 두께 등은 특별히 제한되지 않는다.
반도체 이면용 필름(2)이 다이싱 테이프(3)에 적층되지 않은 경우, 반도체 이면용 필름(2)은, 양면에 박리층을 갖는 하나의 세퍼레이터와 함께 롤 형상으로 감겨져 상기 필름(2)이 양면에 박리층을 갖는 세퍼레이터에 의해 보호되거나; 또는 상기 필름(2)이 하나 이상의 면에 박리층을 갖는 세퍼레이터에 의해 보호될 수도 있다.
또한, 반도체 이면용 필름(2)으로서는, 흡습률이 낮은 것이 보다 바람직하다. 구체적으로, 상기 흡습률은 바람직하게는 1 중량% 이하, 보다 바람직하게는 0.8 중량% 이하이다. 상기 흡습률을 1 중량% 이하로 조절함으로써, 레이저 마킹성이 향상될 수 있다. 또한, 예를 들어, 리플로우 공정에서 반도체 이면용 필름(2)과 반도체 소자 간의 공극 발생이 억제되거나 방지될 수 있다. 흡습률은 반도체 이면용 필름(2)을 85℃의 온도 및 85% RH의 습도 분위기 하에서 168 시간 동안 방치시키기 전후의 중량 변화로부터 산출된 값이다. 반도체 이면용 필름(2)이 열경화성 수지를 함유하는 수지 조성물로 형성된 경우에, 상기 흡습률은 열경화 후의 상기 필름을 85℃의 온도 및 85% RH의 습도 분위기 하에서 168 시간 동안 방치했을 때 수득된 값을 의미한다. 또한, 상기 흡습률은 예를 들어 무기 충전제의 첨가량을 변화시킴으로써 조절할 수 있다.
또한, 반도체 이면용 필름(2)으로서는, 휘발성 물질을 보다 작은 비로 갖는 것이 보다 바람직하다. 구체적으로, 열처리 후 반도체 이면용 필름(2)의 중량 감소율(중량 감소량의 비)은 바람직하게는 1 중량% 이하, 보다 바람직하게는 0.8 중량% 이하이다. 상기 열처리 조건은 250℃의 가열 온도 및 1 시간의 가열 시간이다. 상기 중량 감소율을 1 중량% 이하로 조절함으로써, 레이저 마킹성이 향상될 수 있다. 또한, 예를 들어 리플로우 공정에서 플립 칩형 반도체 장치 중의 균열 발생이 억제되거나 방지될 수 있다. 상기 중량 감소율은, 예를 들어 무납(lead-free) 땜납 리플로우 시의 균열 발생을 감소시킬 수 있는 무기 물질을 첨가함으로써 조절할 수 있다. 반도체 이면용 필름(2)이 열경화성 수지 성분을 함유하는 수지 조성물로 형성된 경우에, 상기 중량 감소율은, 열경화 후의 반도체 이면용 필름을 250℃의 가열 온도 및 1 시간의 가열 시간 조건 하에서 가열했을 때 수득한 값이다.
(다이싱 테이프)
다이싱 테이프(3)는 기재(31) 및 상기 기재(31) 상에 형성된 점착제층(32)을 포함한다. 따라서, 다이싱 테이프(3)는 기재(31)와 점착제층(32)이 적층된 구성을 갖는다. 상기 기재(지지 기재)는 상기 점착제층 등의 지지 모체로서 사용될 수 있다. 상기 기재(31)는 바람직하게는 방사선 투과성을 갖는다. 상기 기재(31)로서, 예를 들어 적합한 얇은 재료, 예를 들어 종이와 같은 종이계 기재; 직포, 부직포, 펠트 및 네트와 같은 섬유계 기재; 금속 호일 및 금속 플레이트와 같은 금속계 기재; 플라스틱 필름 및 시트와 같은 플라스틱계 기재; 고무 시트와 같은 고무계 기재; 발포 시트와 같은 발포체; 및 이들의 적층물[특히, 플라스틱 기재와 다른 기재의 적층물, 플라스틱 필름(또는 시트)끼리의 적층물 등]을 사용할 수 있다. 본 발명에서는, 상기 기재로서, 플라스틱 필름 및 시트와 같은 플라스틱 기재들을 사용하는 것이 적합할 수 있다. 상기와 같은 플라스틱 물질에 대한 소재의 예로는 올레핀계 수지, 예를 들어 폴리에틸렌(PE), 폴리프로필렌(PP), 및 에틸렌-프로필렌 공중합체; 단량체 성분으로서 에틸렌을 사용하는 공중합체, 예를 들어 에틸렌-비닐 아세테이트 공중합체(EVA), 이오노머 수지, 에틸렌-(메트)아크릴산 공중합체, 및 에틸렌-(메트)아크릴산 에스터(랜덤, 교호) 공중합체; 폴리에스터, 예를 들어 폴리에틸렌테레프탈레이트(PET), 폴리에틸렌나프탈레이트(PEN), 및 폴리부틸렌테레프탈레이트(PBT); 아크릴 수지; 폴리비닐클로라이드(PVC); 폴리우레탄; 폴리카보네이트; 폴리페닐렌설파이드(PPS); 아미드계 수지, 예를 들어 폴리아미드(나일론) 및 전방향족 폴리아미드(아라미드); 폴리에테르에테르케톤(PEEK); 폴리이미드; 폴리에테르이미드; 폴리비닐리덴클로라이드; ABS(아크릴로나이트릴-부타다이엔-스타이렌 공중합체); 셀룰로스계 수지; 실리콘 수지; 및 불소 수지가 있다.
또한, 기재(31)의 재료는 상기 수지들의 가교결합된 물질과 같은 중합체를 포함한다. 상기 플라스틱 필름은 연신 없이 사용하거나 또는 필요에 따라 단축 또는 2축 연신 처리를 실시한 후에 사용할 수도 있다. 연신 처리 등에 의해 열 수축성이 부여된 수지 시트에 의하면, 다이싱 후 상기 기재(31)의 열 수축에 의해 상기 점착제층(32)과 반도체 이면용 필름(2) 간의 접착 면적이 감소되어, 상기 반도체 칩의 회수가 용이할 수 있다.
인접 층과의 밀착성, 유지성 등을 향상시키기 위해서, 상기 기재(31)의 표면에는, 통상적으로 사용되는 표면 처리, 예를 들어 화학적 또는 물리적 처리, 예를 들어 크로메이트 처리, 오존 노출, 화염 노출, 고압 전기 쇼크에의 노출, 또는 이온화 방사선 처리, 또는 하도제(예를 들어, 후술하는 점착 물질)에 의한 코팅 처리를 실시할 수 있다.
상기 기재(31)로서는, 동일하거나 상이한 종류의 물질들을 적절하게 선택할 수 있으며, 필요에 따라 여러 종류의 물질들을 배합하여 사용할 수 있다. 또한, 상기 기재(31)에 대전방지능을 부여하기 위해서, 금속, 합금 또는 그의 산화물로 이루어지는 두께 약 30 내지 500Å의 도전성 물질의 증착층을 상기 기재(31) 상에 형성할 수 있다. 상기 기재(31)는 단층이거나 또는 2종 이상의 다층일 수 있다.
상기 기재(31)의 두께(적층된 층의 경우 전체 두께)는 특별히 제한되지 않으며, 강도, 유연성, 목적하는 용도 등에 따라 적절하게 선택될 수 있다. 예를 들어, 상기 두께는 일반적으로 1,000㎛ 이하(예를 들어 1㎛ 내지 1,000㎛), 바람직하게는 10㎛ 내지 500㎛, 더욱 바람직하게는 20㎛ 내지 300㎛, 특히 바람직하게는 약 30㎛ 내지 200㎛이나, 이에 제한되지 않는다.
한편, 상기 기재(31)는 본 발명의 이점 등이 손상되지 않는 범위 내에서 다양한 첨가제들(착색제, 충전제, 가소제, 노화방지제, 산화방지제, 계면활성제, 난연제 등)을 함유할 수 있다.
상기 점착제층(32)은 점착제로 형성되며 점착성을 갖는다. 특별히 한정되지 않지만, 상기 점착제는 공지된 점착제들 중에서 적절하게 선택할 수 있다. 구체적으로, 상기 점착제로서는, 예를 들어 공지된 점착제, 예를 들어 아크릴계 점착제, 고무계 점착제, 비닐 알킬 에테르계 점착제, 실리콘계 점착제, 폴리에스터계 점착제, 폴리아미드계 점착제, 우레탄계 점착제, 불소계 점착제, 스타이렌-다이엔 블록 공중합체계 점착제, 및 200℃ 이하의 융점을 갖는 열용융성 수지를 상기한 점착제에 혼입시켜 제조한 크리프 특성-개선된 점착제(예를 들어, 본 발명에 참고로 인용된 JP-A-56-61468, JP-A-61-174857, JP-A-63-17981, JP-A-56-13040 참조) 중에서 상기한 특성들을 갖는 것을 적절하게 선택하여 사용한다. 상기 점착제로서, 또한 방사선 경화성 점착제(또는 에너지 선-경화성 점착제) 및 열 팽창성 점착제를 또한 여기에서 사용할 수 있다. 하나 이상의 상기와 같은 점착제들을 여기에서 단독으로 또는 함께 사용할 수 있다.
상기 점착제로서는, 아크릴계 점착제 및 고무계 점착제가 본 발명에 사용하기에 바람직하며 아크릴계 점착제가 보다 바람직하다. 상기 아크릴계 점착제로는, 1종 이상의 알킬 (메트)아크릴레이트를 단량체 성분(들)으로 하는 아크릴계 중합체(단독중합체 또는 공중합체)를 베이스 중합체로서 포함하는 것들이 있다.
상기 아크릴계 점착제의 알킬 (메트)아크릴레이트에는, 예를 들어 메틸 (메트)아크릴레이트, 에틸 (메트)아크릴레이트, 프로필 (메트)아크릴레이트, 아이소프로필 (메트)아크릴레이트, 부틸 (메트)아크릴레이트, 아이소부틸 (메트)아크릴레이트, s-부틸 (메트)아크릴레이트, t-부틸 (메트)아크릴레이트, 펜틸 (메트)아크릴레이트, 헥실 (메트)아크릴레이트, 헵틸 (메트)아크릴레이트, 옥틸 (메트)아크릴레이트, 2-에틸헥실 (메트)아크릴레이트, 아이소옥틸 (메트)아크릴레이트, 노닐 (메트)아크릴레이트, 아이소노닐 (메트)아크릴레이트, 데실 (메트)아크릴레이트, 아이소데실 (메트)아크릴레이트, 운데실 (메트)아크릴레이트, 도데실 (메트)아크릴레이트, 트라이데실 (메트)아크릴레이트, 테트라데실 (메트)아크릴레이트, 펜타데실 (메트)아크릴레이트, 헥사데실 (메트)아크릴레이트, 헵타데실 (메트)아크릴레이트, 옥타데실 (메트)아크릴레이트, 노나데실 (메트)아크릴레이트, 에이코실 (메트)아크릴레이트 등이 있다. 상기 알킬 (메트)아크릴레이트로서는, 알킬기가 탄소수 4 내지 18인 것들이 바람직하다. 상기 알킬 (메트)아크릴레이트에서, 상기 알킬기는 선형이거나 분지형일 수 있다.
상기 아크릴계 중합체는 필요에 따라 응집력, 내열성 및 가교결합성을 개선시킬 목적으로 상기한 알킬 (메트)아크릴레이트(공중합성 단량체 성분)와 공중합이 가능한 임의의 다른 단량체 성분에 상응하는 단위를 함유한다. 상기 공중합성 단량체 성분으로는, 예를 들어 카복시기-함유 단량체, 예를 들어 (메트)아크릴산(아크릴산, 메타크릴산), 카복시에틸 아크릴레이트, 카복시펜틸 아크릴레이트, 이타콘산, 말레산, 퓨마르산, 크로톤산; 산 무수물기-함유 단량체, 예를 들어 말레산 무수물, 이타콘산 무수물; 하이드록실기-함유 단량체, 예를 들어 하이드록시에틸 (메트)아크릴레이트, 하이드록시프로필 (메트)아크릴레이트, 하이드록시부틸 (메트)아크릴레이트, 하이드록시헥실 (메트)아크릴레이트, 하이드록시옥틸 (메트)아크릴레이트, 하이드록시데실 (메트)아크릴레이트, 하이드록시라우릴 (메트)아크릴레이트, (4-하이드록시메틸사이클로헥실)메틸 메타크릴레이트; 설폰산기-함유 단량체, 예를 들어 스타이렌설폰산, 알릴설폰산, 2-(메트)아크릴아미드-2-메틸프로판설폰산, (메트)아크릴아미드-프로판설폰산, 설포프로필 (메트)아크릴레이트, (메트)아크릴로일옥시나프탈렌설폰산; 인산기-함유 단량체, 예를 들어 2-하이드록시에틸 아크릴로일포스페이트; (N-치환된) 아미드 단량체, 예를 들어 (메트)아크릴아미드, N,N-다이메틸(메트)아크릴아미드, N-부틸(메트)아크릴아미드, N-메틸올(메트)아크릴아미드, N-메틸올프로판(메트)아크릴아미드; 아미노알킬 (메트)아크릴레이트 단량체, 예를 들어 아미노에틸 (메트)아크릴레이트, N,N-다이메틸아미노에틸 (메트)아크릴레이트, t-부틸아미노에틸 (메트)아크릴레이트; 알콕시알킬 (메트)아크릴레이트 단량체, 예를 들어 메톡시에틸 (메트)아크릴레이트, 에톡시에틸 (메트)아크릴레이트; 시아노아크릴레이트 단량체, 예를 들어 아크릴로나이트릴, 메타크릴로나이트릴; 에폭시기-함유 아크릴계 단량체, 예를 들어 글리시딜 (메트)아크릴레이트; 스타이렌 단량체, 예를 들어 스타이렌, α-메틸스타이렌; 비닐 에스터 단량체, 예를 들어 비닐 아세테이트, 비닐 프로피오네이트; 올레핀 단량체, 예를 들어 아이소프렌, 부타다이엔, 아이소부틸렌; 비닐 에테르 단량체, 예를 들어 비닐 에테르; 질소 함유 단량체, 예를 들어 N-비닐피롤리돈, 메틸비닐피롤리돈, 비닐피리딘, 비닐피페리돈, 비닐피리미딘, 비닐피페라진, 비닐피라진, 비닐피롤, 비닐이미다졸, 비닐옥사졸, 비닐모폴린, N-비닐카본아미드, N-비닐카프로락탐; 말레이미드 단량체, 예를 들어 N-사이클로헥실말레이미드, N-아이소프로필말레이미드, N-라우릴말레이미드, N-페닐말레이미드; 이타콘이미드 단량체, 예를 들어 N-메틸이타콘이미드, N-에틸이타콘이미드, N-부틸이타콘이미드, N-옥틸이타콘이미드, N-2-에틸헥실이타콘이미드, N-사이클로헥실이타콘이미드, N-라우릴이타콘이미드; 숙신이미드 단량체, 예를 들어 N-(메트)아크릴로일옥시메틸렌숙신이미드, N-(메트)아크릴로일-6-옥시헥사메틸렌숙신이미드, N-(메트)아크릴로일-8-옥시옥타메틸렌숙신이미드; 아크릴 글리콜레이트 단량체, 예를 들어 폴리에틸렌 글리콜 (메트)아크릴레이트, 폴리프로필렌 글리콜 (메트)아크릴레이트, 메톡시에틸렌 글리콜 (메트)아크릴레이트, 메톡시폴리프로필렌 글리콜 (메트)아크릴레이트; 헤테로 고리, 할로겐 원자, 실리콘 원자 등을 갖는 아크릴레이트 단량체, 예를 들어 테트라하이드로푸르푸릴 (메트)아크릴레이트, 플루오로 (메트)아크릴레이트, 실리콘 (메트)아크릴레이트; 다작용성 단량체, 예를 들어 헥산다이올 다이(메트)아크릴레이트, (폴리)에틸렌 글리콜 다이(메트)아크릴레이트, (폴리)프로필렌 글리콜 다이(메트)아크릴레이트, 네오펜틸글리콜 다이(메트)아크릴레이트, 펜타에리트리톨 다이(메트)아크릴레이트, 트라이메틸올프로판 트라이(메트)아크릴레이트, 펜타에리트리톨 트라이(메트)아크릴레이트, 다이펜타에리트리톨 헥사(메트)아크릴레이트, 에폭시아크릴레이트, 폴리에스터 아크릴레이트, 우레탄 아크릴레이트, 다이비닐벤젠, 부틸 다이(메트)아크릴레이트, 헥실 다이(메트)아크릴레이트 등이 있다. 이들 공중합성 단량체 성분들 중 1종 이상을 단독으로 또는 조합하여 사용할 수 있다.
본 발명에 사용할 수 있는 상기 방사선-경화성 점착제(또는 에너지선 경화성 점착제)(조성물)로는, 예를 들어 중합체 측쇄, 주쇄 또는 주쇄 말단에 라디칼-반응성 탄소-탄소 이중 결합을 갖는 중합체를 베이스 중합체로서 포함하는 내재형 방사선 경화성 점착제, 및 점착제 중에 UV-경화성 단량체 성분 또는 올리고머 성분을 배합시켜 제조한 방사선-경화성 점착제가 있다. 또한, 본 발명에서 사용할 수 있는 열 팽창성 점착제로는, 예를 들어 점착제 및 발포제(특히, 열 팽창성 미소구)를 포함하는 것들이 있다.
본 발명에서, 점착제층(32)은 본 발명의 이점들을 손상시키지 않는 범위 내에서 다양한 첨가제들(예를 들어, 점착부여 수지, 착색제, 증점제, 증량제, 충전제, 가소제, 노화방지제, 산화방지제, 계면활성제, 가교제 등)을 함유할 수 있다.
상기 가교제는 특별히 제한되지 않으며, 공지된 가교제를 사용할 수 있다. 구체적으로, 가교제로서는, 아이소시아네이트계 가교제, 에폭시계 가교제, 멜라민계 가교제 및 퍼옥사이드계 가교제뿐만 아니라, 유레아계 가교제, 금속 알콕사이드계 가교제, 금속 킬레이트계 가교제, 금속염계 가교제, 카보다이이미드계 가교제, 옥사졸린계 가교제, 아지리딘계 가교제, 아민계 가교제 등을 들 수 있으며, 아이소시아네이트계 가교제 및 에폭시계 가교제가 적합하다. 상기 가교제는 단독으로 또는 2종 이상 함께 사용할 수 있다. 한편, 상기 가교제의 사용량은 특별히 제한되지 않는다.
상기 아이소시아네이트계 가교제의 예로는, 저급 지방족 폴리아이소시아네이트, 예를 들어 1,2-에틸렌 다이아이소시아네이트, 1,4-부틸렌 다이아이소시아네이트, 및 1,6-헥사메틸렌 다이아이소시아네이트; 지환족 폴리아이소시아네이트, 예를 들어 사이클로펜틸렌 다이아이소시아네이트, 사이클로헥실렌 다이아이소시아네이트, 아이소포론 다이아이소시아네이트, 수소화된 톨릴렌 다이아이소시아네이트, 및 수소화된 자일릴렌 다이아이소시아네이트; 및 방향족 폴리아이소시아네이트, 예를 들어 2,4-톨릴렌 다이아이소시아네이트, 2,6-톨릴렌 다이아이소시아네이트, 4,4'-다이페닐메탄 다이아이소시아네이트, 및 자일릴렌 다이아이소시아네이트가 있다. 또한, 트라이메틸올프로판/톨릴렌 다이아이소시아네이트 삼량체 부가물[닛폰폴리우레탄공업(주)에서 제조한 상품명 "COLONATE L"], 트라이메틸올프로판/헥사메틸렌 다이아이소시아네이트 삼량체 부가물[닛폰폴리우레탄공업(주)에서 제조한 상품명 "COLONATE HL"] 등도 사용된다. 또한, 상기 에폭시계 가교제의 예로는, N,N,N',N'-테트라글리시딜-m-자일렌다이아민, 다이글리시딜아닐린, 1,3-비스(N,N-글리시딜아미노메틸)사이클로헥산, 1,6-헥산다이올 다이글리시딜 에테르, 네오펜틸 글리콜 다이글리시딜 에테르, 에틸렌 글리콜 다이글리시딜 에테르, 프로필렌 글리콜 다이글리시딜 에테르, 폴리에틸렌 글리콜 다이글리시딜 에테르, 폴리프로필렌 글리콜 다이글리시딜 에테르, 소르비톨 폴리글리시딜 에테르, 글리세롤 폴리글리시딜 에테르, 펜타에리트리톨 폴리글리시딜 에테르, 폴리글리세롤 폴리글리시딜 에테르, 소르비탄 폴리글리시딜 에테르, 트라이메틸올프로판 폴리글리시딜 에테르, 아디프산 다이글리시딜 에테르, o-프탈산 다이글리시딜 에스터, 트라이글리시딜-트리스(2-하이드록시에틸)아이소시아누레이트, 레소르신 다이글리시딜 에테르, 비스페놀-S-다이글리시딜 에테르, 및 분자 중에 2개 이상의 에폭시기를 갖는 에폭시계 수지가 있다.
본 발명에서는, 가교제를 사용하는 대신에 또는 가교제와 함께, 전자선 또는 UV선을 조사하여 점착제층을 가교결합시킬 수도 있다.
점착제층(32)은, 예를 들어 점착제 및 임의적인 용매 및 다른 첨가제를 혼합하고 이어서 시트상의 층으로 성형하는 통상적인 방법을 사용하여 형성할 수 있다. 구체적으로, 예를 들어 기재(31) 상에 점착제 및 임의적인 용매 및 다른 첨가제를 함유하는 혼합물을 도포하는 방법; 상기 혼합물을 적합한 세퍼레이터(예를 들어 박리지) 상에 도포하여 점착제층(32)을 형성하고, 이어서 이를 기재(31)로 전사(이착)하는 방법 등을 들 수 있다.
점착제층(32)의 두께는 특별히 제한되지 않고, 예컨대, 5㎛ 내지 300㎛(바람직하게는, 5㎛ 내지 200㎛, 더 바람직하게는 5㎛ 내지 100㎛, 특히 바람직하게는 7㎛ 내지 50㎛) 정도이다. 점착제층(32)의 두께가 상기 범위 내이면, 적절한 점착력을 발휘할 수 있다. 점착제층(32)은 단층이거나 복층일 수 있다.
플립 칩형 반도체 이면용 필름(2)에 대한 다이싱 테이프(3)의 점착제층(32)의 접착력(23℃, 박리 각도 180도, 박리 속도 300㎜/분)은 바람직하게는 0.02 N/20㎜ 내지 10 N/20㎜, 보다 바람직하게는 0.05 N/20㎜ 내지 5 N/20㎜의 범위 내에 있다. 상기 접착력이 0.02 N/20㎜ 이상인 경우, 반도체 웨이퍼의 다이싱에서 상기 반도체 칩의 비산을 방지할 수 있다. 한편, 상기 접착력이 10 N/20㎜ 이하인 경우, 반도체 칩을 픽업함에 있어서 상기 칩의 박리를 촉진하고, 상기 점착제가 잔존하는 것을 방지한다.
한편, 본 발명에서는, 플립 칩형 반도체 이면용 필름(2) 또는 다이싱 테이프 일체형 반도체 이면용 필름(1)은 대전방지능을 갖도록 제조할 수 있다. 상기 구성으로 인해, 접착시 및 박리시의 정전기 발생 또는 정전기에 의한 반도체 웨이퍼 등의 대전으로 인해 회로가 파손되는 것을 방지할 수 있다. 상기 대전방지능의 부여는 기재(31), 점착제층(32) 및 반도체 이면용 필름(2)에 대전방지제 또는 도전재를 첨가하는 방법, 또는 기재(31) 상에 전하 이동 착체, 금속 필름 등으로 구성된 도전성 층을 제공하는 방법과 같은 적합한 방식에 의해 수행될 수 있다. 이러한 방법으로서는, 반도체 웨이퍼를 변질시킬 우려가 있는 불순물 이온이 발생하기 어려운 방법이 바람직하다. 도전성의 부여, 열 전도율의 개선 등을 목적으로 배합되는 도전재(도전성 충전제)의 예로는, 은, 알루미늄, 금, 구리, 니켈, 도전성 합금 등의 구형, 니들형, 또는 박편형 금속 분말; 알루미나와 같은 금속 산화물; 비결정성 카본 블랙 및 그라파이트가 있다. 그러나, 상기 반도체 이면용 필름(2)은 누전이 없다는 관점에서 비도전성인 것이 바람직하다.
또한, 상기 플립 칩형 반도체 이면용 필름(2) 또는 다이싱 테이프 일체형 반도체 이면용 필름(1)은 롤 형상으로 감긴 형태로 형성하거나 시트(필름)가 적층된 형태로 형성할 수 있다. 예를 들어, 상기 필름이 롤 형상으로 감긴 형태를 갖는 경우, 상기 필름은 반도체 이면용 필름(2) 또는 반도체 이면용 필름(2)과 다이싱 테이프(3)의 적층물이 필요에 따라 세퍼레이터에 의해 보호되는 상태에서 롤 형상으로 감기며, 이에 의해 상기 필름은 롤 형상으로 감긴 상태 또는 형태로 반도체 이면용 필름(2) 또는 다이싱 테이프 일체형 반도체 이면용 필름(1)으로서 제조될 수 있다. 이와 관련하여, 롤 형상으로 감긴 상태 또는 형태의 다이싱 테이프 일체형 반도체 이면용 필름(1)은 기재(31), 상기 기재(31)의 표면 상에 형성된 점착제층(32), 상기 점착제층(32) 상에 형성된 반도체 이면용 필름(2), 및 상기 기재(31)의 다른 면 상에 형성된 박리 처리층(배면 처리층)에 의해 구성될 수 있다.
한편, 다이싱 테이프 일체형 반도체 이면용 필름(1)의 두께(반도체 이면용 필름의 두께와, 기재(31) 및 점착제층(32)을 포함한 다이싱 테이프의 두께의 총 두께)는 예를 들어 8㎛ 내지 1,500㎛의 범위 내에서 선택될 수 있으며, 바람직하게는 20㎛ 내지 850㎛, 보다 바람직하게는 31㎛ 내지 500㎛, 특히 바람직하게는 47㎛ 내지 330㎛이다.
이와 관련하여, 다이싱 테이프 일체형 반도체 이면용 필름(1)에 있어서, 상기 다이싱 테이프(3)의 점착제층(32)의 두께에 대한 상기 반도체 이면용 필름(2)의 두께의 비 또는 상기 다이싱 테이프의 두께(상기 기재(31) 및 점착제층(32)의 총 두께)에 대한 상기 반도체 이면용 필름(2)의 두께의 비를 조절함으로써, 다이싱 공정 시의 다이싱성, 픽업 공정 시의 픽업성 등을 개선시킬 수 있고, 상기 다이싱 테이프 일체형 반도체 이면용 필름(1)을 반도체 웨이퍼의 다이싱 공정에서부터 반도체 칩의 플립 칩 본딩 공정까지 유효하게 사용할 수 있다.
(다이싱 테이프 일체형 반도체 이면용 필름의 제조 방법)
본 실시형태에 따른 다이싱 테이프 일체형 반도체 이면용 필름의 제조 방법에 대하여, 도 1에 도시된 다이싱 테이프 일체형 반도체 이면용 필름을 예로 하여 설명한다. 먼저, 기재(31)는 통상적으로 공지된 제막 방법에 의해 형성할 수 있다. 상기 제막 방법의 예로는, 캘린더 제막 방법, 유기 용매 중의 캐스팅 방법, 밀폐계에서의 인플레이션 압출 방법, T-다이 압출 방법, 공압출 방법, 및 드라이 라미네이션 방법이 있다.
다음으로, 기재(31)에 점착제 조성물을 도포하고 건조시켜(필요에 따라 가열 하에 가교결합시켜) 점착제층(32)을 형성한다. 상기 코팅 시스템은 롤 코팅, 스크린 코팅, 그라비어 코팅 등을 포함한다. 점착제 조성물을 기재(31)에 직접 도포하여 기재(31) 상에 점착제층(32)을 형성하거나; 또는 점착제 조성물을 표면 윤활 처리한 박리지 등에 도포하여 점착제층(32)을 형성하고, 그 점착제층(32)을 기재(31) 상으로 전사시킬 수도 있다. 이에 의해, 기재(31) 상에 점착제층(32)이 형성된 다이싱 테이프(3)가 형성된다.
한편, 반도체 이면용 필름(2)의 형성을 위한 형성 재료를 박리지 상에 도포하여, 건조 후에 소정의 두께를 갖는 코팅층을 형성하고, 이어서 소정의 조건하에서 건조시켜(열경화가 필요한 경우 임의로 가열하고, 건조시켜) 코팅층을 형성한다. 상기 코팅층을 점착제층(32) 상에 전사시켜 점착제층(32) 상에 반도체 이면용 필름(2)을 형성한다. 이와 관련하여, 상기 반도체 이면용 필름(2)은 또한, 점착제층(32) 상에 반도체 이면용 필름(2)을 형성하기 위한 형성 재료를 직접 도포하고 이어서 이를 소정의 조건 하에서 건조시킴으로써(열경화가 필요한 경우 임의로 가열하고, 이를 건조시킴으로써) 점착제층(32) 상에 형성될 수도 있다. 이에 따라, 본 발명의 다이싱 테이프 일체형 반도체 이면용 필름(1)이 수득될 수 있다. 한편, 상기 반도체 이면용 필름(2)의 형성에 열경화를 행하는 경우, 부분 경화가 되는 정도로 열경화를 행하는 것이 중요하지만, 바람직하게는 열경화를 행하지 않는다.
본 발명의 다이싱 테이프 일체형 반도체 이면용 필름(1)은 플립 칩 접속 공정을 포함하는 반도체 장치의 제조에 적합하게 사용할 수 있다. 즉, 본 발명의 다이싱 테이프 일체형 반도체 이면용 필름(1)은 플립 칩-실장된 반도체 장치의 제조에 사용되어, 다이싱 테이프 일체형 반도체 이면용 필름(1)의 반도체 이면용 필름(2)이 반도체 칩의 이면에 부착되는 상태 또는 형태로 플립 칩-실장된 반도체 장치가 제조된다. 따라서, 본 발명의 다이싱 테이프 일체형 반도체 이면용 필름(1)은 플립 칩-실장된 반도체 장치(반도체 칩이 기판 등의 피착체에 플립 칩 본딩 방법에 의해 고정되는 상태 또는 형태의 반도체 장치)에 사용될 수 있다.
또한, 반도체 이면용 필름(2)은 다이싱 테이프 일체형 반도체 이면용 필름(1)에서와 같이, 플립 칩-실장된 반도체 장치(반도체 칩이 기판 등의 피착체에 플립 칩 본딩 방법에 의해 고정되는 상태 또는 형태의 반도체 장치)에 사용될 수 있다.
(반도체 웨이퍼)
반도체 웨이퍼는 공지되거나 통상적으로 사용되는 반도체 웨이퍼인 한 특별히 제한되지 않으며, 다양한 소재들로 제조된 반도체 웨이퍼 중에서 적절하게 선택하여 사용할 수 있다. 본 발명에서는, 반도체 웨이퍼로서 실리콘 웨이퍼가 적절하게 사용될 수 있다.
(반도체 장치의 제조 방법)
본 발명에 따른 반도체 장치의 제조 방법에 대하여, 도 2a 내지 2d를 참조하면서 설명할 것이다. 도 2a 내지 2d는 다이싱 테이프 일체형 반도체 이면용 필름(1)이 사용되는 경우의 반도체 장치의 제조 방법을 도시하는 단면 모식도이다.
상기 반도체 장치의 제조 방법에 따르면, 상기 다이싱 테이프 일체형 반도체 이면용 필름(1)을 이용하여 반도체 장치를 제조할 수 있다. 구체적으로는, 상기 방법은, 상기 다이싱 테이프 일체형 반도체 이면용 필름 상에 반도체 웨이퍼를 부착하는 공정, 상기 반도체 웨이퍼를 다이싱하는 공정, 다이싱에 의해 수득된 반도체 소자를 픽업하는 공정, 및 상기 반도체 소자를 피착체 상에 플립 칩-접속하는 공정을 포함한다.
한편, 반도체 이면용 필름(2)을 이용하는 경우, 다이싱 테이프 일체형 반도체 이면용 필름(1)을 이용하는 반도체 장치의 제조 방법에 의해, 반도체 장치를 제조할 수도 있다. 예컨대, 반도체 이면용 필름(2)을 다이싱 테이프와 부착하여 이와 일체화시켜 다이싱 테이프 일체형 반도체 이면용 필름을 제조하고, 이 다이싱 테이프 일체형 필름을 이용하여 반도체 장치를 제조할 수 있다. 이 경우, 반도체 이면용 필름(2)을 이용한 반도체 장치의 제조 방법은, 상기 다이싱 테이프 일체형 반도체 이면용 필름을 이용한 반도체 장치 제조 방법을 구성하는 공정에, 반도체 이면용 필름이 다이싱 테이프의 점착제층과 접촉되는 방식으로 반도체 이면용 필름과 다이싱 테이프를 부착하는 공정이 추가로 결합되어 이루어진다.
또한, 반도체 이면용 필름(2)은, 다이싱 테이프와 일체화하지 않고서 반도체 웨이퍼에 직접 부착하여 이용할 수도 있다. 이 경우, 반도체 이면용 필름(2)을 이용한 반도체 장치의 제조 방법은, 상기한 다이싱 테이프 일체형 반도체 이면용 필름을 사용하는 반도체 장치 제조 방법에 있어서의 다이싱 테이프 일체형 반도체 이면용 필름 상에 반도체 웨이퍼를 부착하는 공정 대신에, 반도체 이면용 필름을 반도체 웨이퍼에 부착하는 공정, 반도체 웨이퍼에 부착되어 있는 반도체 이면용 필름에 다이싱 테이프를, 반도체 이면용 필름이 다이싱 테이프의 점착제층과 접촉되는 방식으로 부착하는 공정을 포함한다.
본 발명의 다른 실시형태에 있어서, 반도체 이면용 필름(2)은, 반도체 웨이퍼를 개별 반도체 칩으로 다이싱하여 제조된 반도체 칩에 직접 부착될 수도 있다. 이 경우, 반도체 이면용 필름(2)을 이용한 반도체 장치의 제조 방법은, 예컨대, 다이싱 테이프를 반도체 웨이퍼에 부착하는 공정, 상기 반도체 웨이퍼를 다이싱하는 공정, 다이싱에 의해 수득된 반도체 소자를 픽업하는 공정, 상기 반도체 소자를 피착체 상에 플립 칩-접속하는 공정, 및 반도체 소자에 반도체 이면용 필름을 부착하는 공정을 적어도 포함한다.
(마운팅 공정)
먼저, 도 2a에 도시된 바와 같이, 다이싱 테이프 일체형 반도체 이면용 필름(1)의 반도체 이면용 필름(2) 상에 임의로 제공된 세퍼레이터를 적절하게 박리하고, 반도체 웨이퍼(4)를 상기 반도체 이면용 필름(2) 상에 부착시켜 접착 유지에 의해 고정되게 한다(마운팅 공정). 이때, 상기 반도체 이면용 필름(2)은 미경화 상태(반-경화 상태 포함)로 있다. 또한, 다이싱 테이프 일체형 반도체 이면용 필름(1)은 반도체 웨이퍼(4)의 이면에 부착된다. 상기 반도체 웨이퍼(4)의 이면은 회로면과 반대측의 면(비회로면, 비전극형성면 등으로도 지칭됨)을 의미한다. 상기 부착 방법은 특별히 제한되지 않지만, 압착에 의한 방법이 바람직하다. 상기 압착은 보통 압착 롤 등의 압착 수단으로 압착하면서 수행된다.
(다이싱 공정)
다음으로, 도 2b에 도시된 바와 같이, 반도체 웨이퍼(4)를 다이싱한다. 이에 의해, 상기 반도체 웨이퍼(4)를 소정의 크기로 절단하고 개별화하여(작은 조각들로 형성하여) 반도체 칩(5)을 제조한다. 예를 들어, 상기 반도체 웨이퍼(4)의 회로면 측으로부터 통상적인 방법에 따라 다이싱을 수행한다. 또한, 본 공정은 예를 들어 상기 다이싱 테이프 일체형 반도체 이면용 필름(1)에 도달하는 슬릿을 형성하는 풀-컷(full-cut)이라 칭하는 절단 방법을 채용할 수 있다. 본 공정에 사용되는 다이싱 장치는 특별히 제한되지 않으며, 통상적으로 공지된 장치를 사용할 수 있다. 또한, 상기 반도체 웨이퍼(4)는 반도체 이면용 필름을 갖는 다이싱 테이프 일체형 반도체 이면용 필름(1)에 의해 접착 고정되므로, 칩 균열 및 칩 비산이 억제될 수 있을 뿐만 아니라, 상기 반도체 웨이퍼(4)의 손상도 억제될 수 있다. 이와 관련하여, 상기 반도체 이면용 필름(2)이 에폭시 수지를 함유하는 수지 조성물로 형성되는 경우, 다이싱에 의해 절단하는 경우에도 그의 절단면에서 상기 반도체 이면용 필름의 접착제층으로부터의 접착제의 압출의 발생이 억제되거나 방지될 수 있다. 그 결과, 절단면 끼리의 재부착(블로킹)이 억제되거나 방지될 수 있어, 후술하는 픽업을 더욱 편리하게 수행할 수 있다.
다이싱 테이프 일체형 반도체 이면용 필름(1)을 팽창시키는 경우, 상기 팽창은 통상적으로 공지된 팽창 장치를 사용하여 수행할 수 있다. 상기 팽창 장치는 다이싱 고리를 상기 다이싱 테이프 일체형 반도체 이면용 필름(1)을 아래로 밀어낼 수 있는 도넛 형상의 외부 고리와, 상기 외부 고리보다 작은 직경을 갖고 다이싱 테이프 일체형 반도체 이면용 필름을 지지하는 내부 고리를 갖는다. 상기 팽창 공정으로 인해, 후술하는 픽업 공정에서 서로의 접촉을 통한 인접 반도체 칩들의 손상을 방지할 수 있다.
(픽업 공정)
다이싱 테이프 일체형 반도체 이면용 필름(1)에 접착 고정된 반도체 칩(5)을 회수하기 위해서, 반도체 칩(5)의 픽업을 도 2c에 도시된 바와 같이 수행하여 반도체 칩(5)을 반도체 이면용 필름(2)과 함께 다이싱 테이프(3)로부터 박리한다. 상기 픽업 방법은 특별히 제한되지 않으며, 통상적으로 공지된 다양한 방법들을 채용할 수 있다. 예를 들어, 각각의 반도체 칩(5)을 다이싱 테이프 일체형 반도체 이면용 필름(1)의 기재(31)로부터 니들로 밀어올리고, 상기 밀려진 반도체 칩(5)을 픽업 장치로 픽업함을 포함하는 방법을 들 수 있다. 이와 관련하여, 상기 픽업된 반도체 칩(5)의 이면은 반도체 이면용 필름(2)으로 보호된다.
(플립 칩 접속 공정)
상기 픽업된 반도체 칩(5)은 도 2d에 도시된 바와 같이 플립 칩 본딩 방식(플립 칩 실장 방식)에 의해 기판 등의 피착체(6)에 고정된다. 구체적으로, 반도체 칩(5)의 회로면(표면, 회로 패턴 형성면, 전극 형성면으로도 칭함)이 피착체(6)에 대향되는 형태로 반도체 칩(5)이 통상적인 방식에 따라 피착체(6)에 고정된다. 예를 들어, 반도체 칩(5)의 회로면 측에 형성된 범프(51)를 피착체(6)의 접속 패드에 부착된 접합용 도전재(61)(예를 들어 땜납)와 접촉되게 하고, 상기 도전재(61)를 가압하에 용융시켜, 반도체 칩(5)과 피착체(6) 간의 전기 접속이 확보될 수 있으며, 반도체 칩(5)이 피착체(6)에 고정될 수 있다(플립 칩 본딩 공정). 이 경우, 반도체 칩(5)과 피착체(6) 사이에 간극이 형성되며, 상기 간극의 거리는 일반적으로 약 30㎛ 내지 300㎛이다. 피착체(6) 상에 반도체 칩(5)이 플립 칩 본딩(플립 칩 접속)된 후에, 반도체 칩(5)과 피착체(6)의 대향면 및 간극을 세정하고, 이어서 봉지 재료(예를 들어, 봉지 수지)를 상기 간극에 충전하여 봉지를 수행하는 것이 중요하다.
피착체(6)로서는, 리드 프레임 및 회로 기판(예를 들어, 배선 회로 기판)과 같은 다양한 기판들을 사용할 수 있다. 상기 기판의 재질은 특별히 제한되지 않으며, 세라믹 기판 및 플라스틱 기판을 들 수 있다. 상기 플라스틱 기판의 예로는, 에폭시 기판, 비스말레이미드 트라이아진 기판, 및 폴리이미드 기판이 있다.
플립 칩 본딩 공정에서, 상기 범프 및 도전재의 재질은 특별히 제한되지 않으며, 그의 예로는 주석-납계 금속 물질, 주석-은계 금속 물질, 주석-은-구리계 금속 물질, 주석-아연계 금속 물질, 및 주석-아연-비스무트계 금속 물질, 및 금계 금속 물질 및 구리계 금속 물질과 같은 땜납류(합금)가 있다.
한편, 플립 칩 본딩 공정에서는, 도전재를 용융시켜 반도체 칩(5)의 회로면 측의 범프와 피착체(6) 표면 위의 도전재를 접속시킨다. 도전재의 용융 온도는 보통 약 260℃(예를 들어 250℃ 내지 300℃)이다. 본 발명의 다이싱 테이프 일체형 반도체 이면용 필름은, 반도체 이면용 필름을 에폭시 수지 등으로 형성시킴으로써 플립 칩 본딩 공정에서 고온에 견딜 수 있는 내열성을 갖도록 만들 수 있다.
본 공정에서는, 반도체 칩(5)과 피착체(6) 간의 대향면(전극형성면) 및 간극을 세정하는 것이 바람직하다. 세정에 사용되는 세정액은 특별히 제한되지 않으며, 그의 예로는 유기 세정액 및 수성 세정액이 있다. 본 발명의 다이싱 테이프 일체형 반도체 이면용 필름 중의 반도체 이면용 필름은 세정액에 대해 내용매성을 가지며 세정액에 대해 실질적으로 용해성이 없다. 따라서, 상기한 바와 같이, 다양한 세정액들을 세정액으로서 사용할 수 있으며, 세정은 임의의 특별한 세정액의 필요 없이 임의의 통상적인 방법에 의해 수행될 수 있다.
다음으로, 플립 칩-결합된 반도체 칩(5)과 피착체(6) 사이의 간극을 봉지하기 위해서 봉지 공정을 수행한다. 봉지 공정은 봉지 수지를 사용하여 수행한다. 이때 봉지 조건은 특별히 제한되지 않지만, 봉지 수지의 경화는 보통 175℃에서 60 초 내지 90 초 동안 수행한다. 그러나, 본 발명에서는, 이에 제한되지 않고, 경화를 예를 들어 165 내지 185℃의 온도에서 수 분간 수행할 수도 있다. 본 공정 동안의 열처리에서는, 봉지 수지뿐만 아니라 반도체 이면용 필름(2)도 동시에 열경화된다. 따라서, 봉지 수지 및 반도체 이면용 필름(2)이 모두 열경화의 진행에 따라 경화, 수축된다. 그 결과, 봉지 수지의 경화 수축으로 인해 반도체 칩(5)에 제공되는 응력은 반도체 이면용 필름(2)의 경화 수축을 통해 상쇄되거나 온화하게 될 수 있다. 또한, 본 공정에 의해, 반도체 이면용 필름(2)은 완전히 또는 거의 완전히 열경화될 수 있으며, 우수한 밀착성으로 반도체 소자의 이면에 접착될 수 있다. 또한, 본 발명에 따른 반도체 이면용 필름(2)은 상기 필름이 미경화 상태에 있을 때조차 봉지 공정에서 봉지 물질과 함께 열경화될 수 있어, 반도체 이면용 필름(2)의 열경화를 위한 공정을 새로 추가할 필요가 없다.
상기 봉지 수지는 절연성을 갖는 수지(절연 수지)인 한 특별히 제한되지 않으며, 봉지 수지 등의 공지된 봉지 물질들 중에서 적절하게 선택, 사용할 수 있다. 상기 봉지 수지는 바람직하게는 탄성을 갖는 절연 수지이다. 상기 봉지 수지의 예로는, 에폭시 수지를 함유하는 수지 조성물이 있다. 상기 에폭시 수지로서는, 상기에서 예시된 에폭시 수지를 들 수 있다. 또한, 에폭시 수지를 함유하는 수지 조성물로 구성된 봉지 수지는, 에폭시 수지 이외의 열경화성 수지(예를 들어 페놀 수지) 또는 상기 에폭시 수지 외에도 열가소성 수지를 함유할 수 있다. 한편, 페놀 수지는 상기 에폭시 수지의 경화제로서도 사용될 수 있으며, 이와 같은 페놀 수지로서는, 상기에서 예시된 페놀 수지들을 들 수 있다.
다음으로, 반도체 칩(5)의 이면에 형성되어 있는 반도체 이면용 필름(2)에 레이저 마킹을 행한다. 이것에 의해, 각종 정보가 반도체 이면용 필름(2)에 부여되게 된다.
그 후, 반도체 패키지를 기판(마더 보드 등)에 실장할 때에, 보통 열처리(레이저 마킹한 후에 실시되는 리플로우 공정)이 행해진다. 이 열처리의 조건(온도, 시간 등)으로서는, 반도체기술협회(JEDEC)에 의한 규격에 준하여 실시된다. 예컨대, 210 내지 270℃의 범위 내의 온도(상한)에서 5 내지 50초 범위의 시간 동안 행해질 수 있다. 이 공정에 의해, 반도체 패키지를 기판(마더 보드 등)에 실장할 수 있다. 이때, 상기의 레이저 마킹 후에 실시되는 리플로우 공정 후의 콘트라스트의 저하율이 20% 이하이면, 레이저 마킹에 의해 형성된 각종 정보의 시인성이 상기 리플로우 공정 후에도 여전히 양호하다.
상기 다이싱 테이프 일체형 반도체 이면용 필름(1) 및 반도체 이면용 필름(2)을 이용하여 제조된 반도체 장치(플립 칩-실장된 반도체 장치)는, 반도체 칩의 이면에 반도체 이면용 필름이 부착되어 있기 때문에, 각종 마킹을 우수한 시인성으로 실시할 수 있다. 특히, 마킹 방법이 레이저 마킹 방법이어도, 우수한 콘트라스트로 마킹을 실시할 수 있고, 레이저 마킹에 의해 실시된 각종 정보(문자 정보, 그래픽 정보 등)를 양호한 시인성으로 관찰할 수 있다.
본 발명의 다이싱 테이프 일체형 반도체 이면용 필름(1) 또는 반도체 이면용 필름(2)을 사용하여 제조한 반도체 장치는 플립 칩 실장 방법에 의해 실장된 반도체 장치이므로, 상기 장치는 다이-본딩 실장 방법에 의해 실장된 반도체 장치에 비해 얇고 소형화된 형상을 갖는다. 따라서, 상기 반도체 장치를 각종 전자 기기, 전자 부품 또는 그의 재료 및 부재로서 적합하게 사용할 수 있다. 구체적으로, 본 발명의 플립 칩형-실장된 반도체 장치가 사용되는 전자 장치로서, 소위 "휴대 전화" 및 "PHS", 소형 컴퓨터[예를 들어, 소위 "PDA"(휴대용 정보단말기), 소위 "노트북", 소위 "넷북(상표명)", 및 소위 "웨어러블 컴퓨터" 등], "휴대 전화" 및 컴퓨터가 일체화된 소형 전자 기기, 소위 "디지털 카메라(상표명)", 소위 "디지털 비디오 카메라", 소형 텔레비전, 소형 게임 기기, 소형 디지털 오디오 플레이어, 소위 "전자 수첩", 소위 "전자 사전", 소위 "전자책"용 전자 기기 단말기, 소형 디지털 타입 시계와 같은 모바일형 전자 기기(휴대용 전자 기기) 등을 들 수 있다. 말할 필요도 없이, 모바일형이 아닌(설치형 등의) 전자 기기, 예를 들어 소위 "데스크탑 컴퓨터", 박형 텔레비전, 녹화 및 재생용 전자 기기(하드 디스크 레코더, DVD 플레이어 등), 프로젝터, 마이크로머신 등을 또한 들 수 있다. 또한, 전자 부품, 또는 전자 기기 및 전자 부품용 재료 및 부재는 특별히 제한되지 않으며 그의 예로서 소위 "CPU"의 부품, 각종 기억 장치(소위 "메모리", 하드 디스크 등)의 부재가 있다.
[실시예]
이하, 본 발명의 바람직한 실시예에 관하여 상세히 설명하지만, 본 발명은 그 요지를 벗어나지 않는 한, 이하의 실시예에 한정되는 것은 아니다. 또한, 각 실시예 중, 부는 달리 규정하지 않는 한 중량 기준이다.
(실시예 1)
<플립 칩형 반도체 이면용 필름의 제작>
에틸 아크릴레이트 및 메틸 메타크릴레이트를 주성분으로서 함유하는 아크릴산 에스터계 중합체(상표명 "PARACRON W-197CM", 네가미 케미칼 인더스트리얼 캄파니 리미티드(Negami Chemical Industrial Co., Ltd.)제조) 100부에 대하여, 에폭시 수지(상표명 "EPIKOTE 1004", JER Co., Ltd. 제조) 113부, 페놀 수지(상표명 "MILEX XLC-4L", 미쓰이 케미칼스 인코포레이티드(Mitsui Chemicals, Inc.) 제조) 121부, 구형 실리카(상표명 "SO-25R", 애드마텍스 캄파니 리미티드(Admatechs Co., Ltd.) 제조) 246부, 착색제(상표명 "OIL BLACK 860", 오리엔트화학공업주식회사 제조) 18부(수지 조성물 100중량부에 대한 함유량: 3부)를 메틸에틸케톤에 용해시켜, 23.6 중량%의 고체 농도를 갖는 접착제 조성물의 용액을 제조하였다.
이 접착제 조성물의 용액을, 박리 라이너(세퍼레이터)로서 실리콘 이형 처리된 두께 50㎛의 폴리에틸렌테레프탈레이트 필름으로 이루어진 이형 처리 필름 상에 도포한 후, 130℃에서 2분간 건조시켜, 두께(평균 두께) 20㎛의 플립 칩형 반도체 이면용 필름 A를 제작했다.
<다이싱 테이프의 제작>
냉각관, 질소 도입관, 온도계 및 교반 장치를 갖춘 반응 용기에, 아크릴산-2-에틸헥실(이하, 「2EHA」라고 함) 88.8부, 아크릴산-2-하이드록시에틸(이하, 「HEA」라고 함) 11.2부, 과산화벤조일 0.2부 및 톨루엔 65부를 넣고, 질소 기류 중에서 61℃에서 6시간 중합 처리를 하여, 중량평균 분자량 850,000의 아크릴계 중합체 A를 수득했다. 중량평균 분자량은 GPC(겔 투과 크로마토그래피)에 의해 구했다.
이 아크릴계 중합체 A에 2-메타크릴로일옥시에틸 아이소사이아네이트(「MOI」라고 하는 경우가 있음) 12부(HEA에 대하여 80 mol%)를 가하고, 공기 기류 중에서 50℃에서 48시간 부가반응 처리를 하여, 아크릴계 중합체 A'를 수득했다.
다음으로, 아크릴계 중합체 A' 100부에, 폴리아이소사이아네이트 화합물(상품명 「COLONATE L」, 닛폰폴리우레탄(주)제) 8부, 및 광중합 개시제(상품명 「Irgacure 651」, 치바 스페셜티 케미컬사 제품) 5부를 가하여, 점착제 용액 A를 제작했다.
점착제 용액 A를 PET 박리 라이너의 실리콘 처리된 면 상에 도포하여, 두께 10㎛의 점착제층 전구체를 형성했다. 이어서, 상기 점착제층 전구체 표면에, 두께 100㎛의 폴리올레핀 필름을 부착한 다음, 이를 50℃에서 24시간 보존했다. 그 후, 점착제층 전구체의 플립 칩형 반도체 이면용 필름 부착 부분에 상당하는 부분에만 자외선(UV)을 조사하여 점착제층을 형성했다. 이것에 의해, 본 실시예에 따른 다이싱 테이프를 제작했다. 자외선의 조사 조건은 하기와 같이 했다.
[자외선의 조사 조건]
자외선 조사 장치: 고압 수은등
자외선 조사 적산 광량: 500 mJ/cm2
출력: 75W
조사 강도: 150 mW/cm2
한편, 자외선 조사는 점착제층 전구체에 대하여 직접 실시했다.
<다이싱 테이프 일체형 반도체 이면용 필름의 제작>
상기 다이싱 테이프의 점착제층 상에, 상기 플립 칩형 반도체 이면용 필름 A를 라미네이터(laminater)를 이용하여 부착하여, 다이싱 테이프 일체형 반도체 이면용 필름을 제작했다. 라미네이터의 조건은 하기와 같았다.
[라미네이터 조건]
라미네이터 장치: LPA330/450
라미네이터 온도: 40℃
라미네이트 속도: 1600 mm/min
(실시예 2)
실시예 2에 있어서는, 상기 착색제를 흑색 안료(미쓰비시화학사제 #47, 첨가량: 3부(수지 조성물 100 중량부에 대한 함유량: 0.5부))로 변경한 것 이외는, 상기 실시예 1과 같이 하여, 실시예 2에 따른 다이싱 테이프 일체형 반도체 이면용 필름을 수득했다.
(비교예 1)
비교예 1에 있어서는, 상기 착색제를 첨가하지 않은 것 이외는, 상기 실시예 1과 같이 하여, 비교예 1에 따른 다이싱 테이프 일체형 반도체 이면용 필름을 수득했다.
(비교예 2)
비교예 2에 있어서는, 상기 착색제의 함유량을 1.8부(수지 조성물 100 중량부에 대한 함유량: 0.3부)로 한 것 이외는, 상기 실시예 1과 같이 하여, 비교예 2에 따른 다이싱 테이프 일체형 반도체 이면용 필름을 수득했다.
(비교예 3)
비교예 3에 있어서는, 상기 착색제의 함유량을 18부(수지 조성물 100 중량부에 대한 함유량: 3부)로 한 것 이외는, 상기 실시예 2와 같이 하여, 비교예 3에 따른 다이싱 테이프 일체형 반도체 이면용 필름을 수득했다.
(다이싱성 및 픽업성)
반도체 웨이퍼(직경: 8인치, 두께: 0.6 mm, 실리콘 미러 웨이퍼)를 두께 0.2 mm가 될 때까지 이면 연삭했다. 다이싱 테이프 일체형 반도체 이면용 필름으로부터 세퍼레이터를 박리한 후, 상기 반도체 웨이퍼를 반도체 이면용 필름 상에 70℃에서 롤 압착하여 부착했다. 또한, 반도체 웨이퍼의 다이싱을 실시했다. 다이싱은 10mm 각(square)의 칩 크기가 되도록 풀 컷트(full cut)로 실시했다. 한편, 반도체 웨이퍼의 연삭 조건, 부착 조건, 다이싱 조건은 하기와 같다.
[반도체 웨이퍼 연삭 조건]
연삭 장치: DISCO사제의 상품명 「DFG-8560」
반도체 웨이퍼: 8인치 직경(두께 0.6mm로부터 0.2mm까지 이면 연삭)
[부착 조건]
부착 장치: 닛토세이키주식회사제의 상품명 「MA-3000II」
부착 속도: 10 mm/min
부착 압력: 0.15 MPa
부착시의 스테이지 온도: 70℃
[다이싱 조건]
다이싱 장치: DISCO사제의 상품명 「DFD-6361」
다이싱 링: 「2-8-1」(DISCO사제)
다이싱 속도: 30 mm/sec
다이싱 블레이드:
Z1: DISCO사제의「203O-SE 27HCDD」
Z2: DISCO사제의「203O-SE 27HCBB」
다이싱 블레이드 회전수:
Z1: 40,000 r/min
Z2: 45,000 r/min
절단 방식: 스텝 절단
웨이퍼 칩 크기: 10.0mm 각
다음으로, 다이싱 테이프 일체형 반도체 이면용 필름의 다이싱 테이프측으로부터 니들로 밀어올려, 다이싱에 의해 수득된 반도체 칩을 플립 칩형 반도체 이면용 필름과 함께 점착제층으로부터 픽업했다. 픽업 조건은 하기와 같다.
[픽업 조건]
픽업 장치: 신까와(Shinkawa)주식회사제의 상품명 「SPA-300」
픽업 니들 개수: 9개
니들의 밀어올림 속도: 20 mm/s
니들의 밀어올림 거리: 500㎛
픽업 시간: 1초
다이싱 테이프 팽창(expand)량: 3mm
실시예 및 비교예의 다이싱 테이프 일체형 반도체 이면용 필름을 이용하여, 상기 다이싱을 행하여, 30개의 반도체 칩을 형성했다. 균열이나 파편(chipping)의 발생이 없었던 경우를 "양호", 1개라도 있었던 경우를 "불량"으로서 평가했다. 또한, 실시예 및 비교예의 다이싱 테이프 일체형 반도체 이면용 필름에 대하여, 상기 픽업을 행하여, 파손 없이 모든 반도체 칩의 픽업이 성공한 경우를 "양호", 파손이 있었던 경우를 "불량"으로서 평가했다. 그 결과를 표 1에 나타낸다.
(광선 투과율의 측정)
실시예 및 비교예에서 제작한 플립 칩형 반도체 이면용 필름(평균 두께: 20㎛) 각각에 대해 분광광도계(시마즈제작소사제의 분광광도계 「ABSORPTION SPECTRO PHOTOMETER」)로 측정하여, 파장 532nm 및 1064nm에서의 플립 칩형 반도체 이면용 필름의 광선 투과율(%)을 구했다.
그 결과를 표 1에 나타낸다.
(레이저 마킹)
실시예 및 비교예에서 제작한 플립 칩형 반도체 이면용 필름 각각에 대해, 이하의 조건하에 문자 및 이차원 코드의 마킹 가공을 행했다.
[레이저 마킹 조건]
레이저 마킹 장치: 기엔스사제의 상품명 「MD-S9900」
파장: 532nm
강도: 1.0W
스캔 속도: 700 mm/sec
Q 스위치 주파수: 64 kHz
약 4mm × 약 4mm의 전체 크기 및 0.08mm × 0.24mm의 각 셀 크기를 갖는 이차원 코드의 마킹 가공을 행했다. 문자는 특별히 제한되지 않는다.
(콘트라스트)
이하의 조건하에 레이저 마킹후의 마킹부의 명도 및 비마킹부의 명도를 측정했다.
[명도 측정 조건]
화상 처리 장치: 기엔스사제의 상품명 「CV-5000」
광량: 30%
그 후, 측정된 명도에 기초하여, 이하의 수학식에 의해서 콘트라스트 값을 산출했다.
[(마킹부의 명도 - 비마킹부의 명도)/마킹부의 명도] × 100(%)
그 결과를 표 1에 나타낸다.
(시인성)
레이저 마킹에 의해 형성된 문자를 육안으로(육안 거리: 약 40cm) 시인할 수 있고, 또한 이차원 코드를 이차원 코드 리더(reader)(기엔스사제의 제품명「SR-600」, 이차원 코드와 이차원 코드 리더 사이의 거리: 10cm 이하)로 읽을 수 있는 것을 "양호"로 하고, 레이저 마킹에 의해 형성된 문자를 육안으로 시인할 수 없거나, 또는 이차원 코드를 이차원 코드 리더로 읽을 수 없는 것을 "불량"으로 했다.
그 결과를 표 1에 나타낸다.
(리플로우 공정 후의 콘트라스트의 저하율 측정)
콘트라스트를 측정하여 리플로우 공정 후의 콘트라스트의 저하율(%)을 하기의 수학식에 의해 구했다.
{(A-B)/A}×100
여기서, A는 레이저 마킹한 후에 실시되는 리플로우 공정 전에 있어서의 마킹부와 비마킹부 간의 콘트라스트를 나타내고, B는 레이저 마킹한 후에 실시되는 리플로우 공정 후에 있어서의 마킹부와 비마킹부 간의 콘트라스트를 나타낸다.
그 결과를 표 1에 나타낸다.
착색제 수지 조성물
100 중량부에 대한 함유량		 다이싱성 픽업성 파장 532nm
에서의
투과율		 파장 1064nm
에서의
투과율		 콘트라스트 시인성 콘트라스트의
저하율
실시예 1 염료
(흑색)		 3 중량부 양호 양호 0.50% 1.00% 30% 양호 8%
실시예 2 안료
(흑색)		 0.5 중량부 양호 양호 0.01% 0.30% 40% 양호 1% 이하
비교예 1 없음
 0 중량부 양호 양호 40% 80% 0.50% 불량 1% 이하
비교예 2 염료
(흑색)		 0.3 중량부 양호 양호 35% 50% 5% 불량 15%
비교예 3 안료
(흑색)		 3 중량부 양호 양호 0.00% 0.01% 10% 불량 1% 이하
(실시예 3)
<웨이퍼 접착층의 제작>
에틸 아크릴레이트 및 메틸 메타크릴레이트를 주성분으로 함유하는 아크릴산에스터계 중합체(네가미공업주식회사제의 상품명 "PACRON W-197CM") 100부에 대하여, 에폭시 수지(JER주식회사제의 상품명 "EPIKOTE 100" ) 21부, 페놀 수지(미쓰이화학주식회사제의 상품명 "MIREX XLC-4L") 22부, 구상 실리카(주식회사아드마텍스제의 상품명 "SO-25R") 77부를 메틸에틸케톤에 용해하여, 고형분 농도 23.6중량%의 접착제 조성물의 용액을 조제했다.
이 접착제 조성물의 용액을, 박리 라이너(세퍼레이터)로서, 실리콘 이형 처리한 두께 50㎛의 폴리에틸렌테레프탈레이트 필름으로 이루어진 이형 처리 필름 상에 도포한 후, 130℃에서 2분간 건조시키는 것에 의해, 두께 10㎛의 웨이퍼 접착층으로 이루어지는 필름 A를 제작했다.
<레이저 마킹층의 제작>
에틸 아크릴레이트 및 메틸메타크릴레이트를 주성분으로 함유하는 아크릴산에스터계 중합체(네가미공업주식회사제의 상품명"PACRON W-197CM") 100부에 대하여, 에폭시 수지(JER주식회사제의 상품명"EPIKOTE 100") 113부, 페놀 수지(미쓰이화학주식회사제의 상품명"MIREX XLC-4L") 121부, 구상 실리카(주식회사아드마텍스제의 상품명 "SO-25R") 246부, 착색제로서의 염료 1(오리엔트화학공업주식회사제의 상품명 "OIL GREEN 502") 10부, 착색제로서의 염료 2(오리엔트화학공업주식회사제의 상품명 "OIL BLACK BS") 10부(수지 조성물 100 중량부에 대한 염료 1 및 염료 2의 합계 함유량: 3.3부)를 메틸에틸케톤에 용해하여, 고형분 농도 23.6중량%의 접착제 조성물의 용액을 조제했다.
이 접착제 조성물의 용액을, 박리 라이너(세퍼레이터)로서, 실리콘 이형 처리한 두께 50㎛의 폴리에틸렌테레프탈레이트 필름으로 이루어진 이형 처리 필름 상에 도포한 후, 130℃에서 2분간 건조시키는 것에 의해, 두께 10㎛의 레이저 마킹층으로 이루어지는 필름 B를 제작했다.
(웨이퍼 접착층 및 레이저 마킹층의 광선 투과율의 측정)
상기 웨이퍼 접착층으로 이루어지는 필름 A(두께: 10㎛) 및 상기 레이저 마킹층으로 이루어지는 필름 B(두께: 10㎛) 각각에 분광광도계(시마즈제작소사제의 분광광도계「UV -2550」)로 측정하여, 파장 532nm 및 1064nm에서의 필름 A 및 필름 B의 광선 투과율(%)을 구하였다. 다음과 같은 결과를 얻었다.
필름 A: 파장 532nm에서의 광선 투과율 40%
파장 1064nm에서의 광선 투과율 80%
필름 B: 파장 532nm에서의 광선 투과율 1% 이하
파장 1064nm에서의 광선 투과율 1% 이하
<플립 칩형 반도체 이면용 필름의 제작>
다이싱 테이프(닛토덴코주식회사제의 상품명 "V-8-T"; 기재의 평균 두께: 65㎛, 점착제층의 평균 두께: 10㎛)의 점착제층 상에, 상기 필름 A 및 필름 B를, 필름 B(레이저 마킹층으로 이루어지는 필름 B)가 다이싱 테이프의 점착제층과 접촉되도록 핸드 롤러를 이용하여 부착하여, 다이싱 테이프 일체형 반도체 이면용 필름을 제작했다.
실시예 3의 다이싱 테이프 일체형 반도체 이면용 필름에 대하여, 실시예 1 및 2와 비교예 1 내지 3에서와 같이, 다이싱성, 픽업성, 광선 투과율, 콘트라스트, 시인성, 및 리플로우 공정 후의 콘트라스트의 저하율을 평가했다.
그 결과를 표 2에 나타낸다.
수지 조성물
100 중량부에 대한 함유량
(염료 1과 2
의 합계		 다이싱성 픽업성 파장 532nm
에서의
투과율		 파장 1064nm
에서의
투과율		 콘트라스트 시인성 콘트라스트의
저하율
실시예 3 3.3 중량부 양호 양호 0.50% 0.5% 35% 양호 5%
(결과)
표 1 및 2로부터 알 수 있는 바와 같이, 실시예 1 내지 3에서와 같이 파장 532nm 및 1064nm에서의 광선 투과율이 0 내지 20%이고 콘트라스트가 20% 이상인 반도체 이면용 필름의 경우에는, 레이저 마킹에 의해 형성된 문자 및 이차원 코드의 시인성이 양호하였다.
이상에서 본 발명을 그의 특정한 실시형태들을 참고하여 상세히 설명하였지만, 본 발명의 범위로부터 이탈됨 없이 다양한 변화 및 변경을 행할 수 있음은 당업자에게 자명할 것이다.
본 출원은 2010년 7월 20일자로 출원된 일본 특허 출원 제2010-163047호에 기초하며, 상기 출원의 전체 내용은 본 발명에 참고로 인용된다.
1: 다이싱 테이프 일체형 반도체 이면용 필름
2: 반도체 이면용 필름
3: 다이싱 테이프
31: 기재
32: 점착제층
33: 반도체 웨이퍼의 부착 부분에 대응하는 부분
4: 반도체 웨이퍼
5: 반도체 칩
51: 반도체 칩(5)의 회로면 측에 형성된 범프
6: 피착체
61: 피착체(6)의 접속 패드에 부착된 접합용 도전재

Claims (8)

  1. 피착체 상에 플립 칩-접속된 반도체 소자의 이면에 형성하기 위한 플립 칩형 반도체 이면용 필름으로서,
    수지 조성물 100 중량부에 대하여 0.01 내지 10 중량부의 착색제를 함유하며, 상기 착색제가 안료 또는 염료이고,
    파장 532nm 또는 1064nm에서의 광선 투과율이 20% 이하이고,
    레이저 마킹한 후의 마킹부와 비마킹부 간의 콘트라스트가 20% 이상이고,
    레이저 마킹한 후에 실시되는 리플로우 공정 후의 콘트라스트의 저하율이 20% 이하이고,
    상기 반도체 이면용 필름을 85℃의 온도 및 85% RH의 습도 분위기 하에서 168 시간 동안 방치했을 때의 흡습률이 1 중량% 이하인 것을 특징으로 하는 플립 칩형 반도체 이면용 필름.
  2. 제 1 항에 기재된 플립 칩형 반도체 이면용 필름이 다이싱 테이프 상에 적층된 다이싱 테이프 일체형 반도체 이면용 필름으로서,
    상기 다이싱 테이프는 기재 상에 점착제층이 적층된 구조이고,
    상기 플립 칩형 반도체 이면용 필름은 상기 다이싱 테이프의 점착제층 상에 적층되어 있는 것을 특징으로 하는 다이싱 테이프 일체형 반도체 이면용 필름.
  3. 제 2 항에 기재된 다이싱 테이프 일체형 반도체 이면용 필름을 이용한 반도체 장치의 제조 방법으로서,
    상기 다이싱 테이프 일체형 반도체 이면용 필름에서의 플립 칩형 반도체 이면용 필름 상에 반도체 웨이퍼를 부착하는 공정,
    상기 반도체 웨이퍼를 다이싱하여 반도체 소자를 형성하는 공정,
    상기 반도체 소자를 상기 플립 칩형 반도체 이면용 필름과 함께 다이싱 테이프의 점착제층으로부터 박리하는 공정, 및
    상기 반도체 소자를 피착체 상에 플립 칩-접속하는 공정을 구비하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  4. 제 3 항에 있어서,
    플립 칩-접속하는 공정 후, 상기 플립 칩형 반도체 이면용 필름에 레이저 마킹을 실시하는 공정을 구비하는 반도체 장치의 제조 방법.
  5. 제 3 항 또는 제 4 항에 기재된 반도체 장치의 제조 방법에 의해 제조된 것인 것을 특징으로 하는 플립 칩형 반도체 장치.
  6. 삭제
  7. 삭제
  8. 삭제
KR1020110071983A 2010-07-20 2011-07-20 플립 칩형 반도체 이면용 필름, 다이싱 테이프 일체형 반도체 이면용 필름, 반도체 장치의 제조 방법 및 플립 칩형 반도체 장치 KR101606224B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010163047A JP5249290B2 (ja) 2010-07-20 2010-07-20 フリップチップ型半導体裏面用フィルム、ダイシングテープ一体型半導体裏面用フィルム、半導体装置の製造方法、及び、フリップチップ型半導体装置
JPJP-P-2010-163047 2010-07-20

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020150137060A Division KR101647260B1 (ko) 2010-07-20 2015-09-25 플립 칩형 반도체 이면용 필름, 다이싱 테이프 일체형 반도체 이면용 필름, 반도체 장치의 제조 방법 및 플립 칩형 반도체 장치

Publications (2)

Publication Number Publication Date
KR20120011802A KR20120011802A (ko) 2012-02-08
KR101606224B1 true KR101606224B1 (ko) 2016-03-24

Family

ID=45492940

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020110071983A KR101606224B1 (ko) 2010-07-20 2011-07-20 플립 칩형 반도체 이면용 필름, 다이싱 테이프 일체형 반도체 이면용 필름, 반도체 장치의 제조 방법 및 플립 칩형 반도체 장치
KR1020150137060A KR101647260B1 (ko) 2010-07-20 2015-09-25 플립 칩형 반도체 이면용 필름, 다이싱 테이프 일체형 반도체 이면용 필름, 반도체 장치의 제조 방법 및 플립 칩형 반도체 장치

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020150137060A KR101647260B1 (ko) 2010-07-20 2015-09-25 플립 칩형 반도체 이면용 필름, 다이싱 테이프 일체형 반도체 이면용 필름, 반도체 장치의 제조 방법 및 플립 칩형 반도체 장치

Country Status (5)

Country Link
US (1) US8492907B2 (ko)
JP (1) JP5249290B2 (ko)
KR (2) KR101606224B1 (ko)
CN (1) CN102376616B (ko)
TW (1) TWI445798B (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6000668B2 (ja) * 2012-06-07 2016-10-05 日東電工株式会社 半導体素子のマーキング方法、半導体装置の製造方法、及び半導体装置
JP6075978B2 (ja) * 2012-06-25 2017-02-08 日東電工株式会社 粘着フィルム
JP6405556B2 (ja) 2013-07-31 2018-10-17 リンテック株式会社 保護膜形成フィルム、保護膜形成用シートおよび検査方法
KR101756767B1 (ko) 2014-01-22 2017-07-12 린텍 가부시키가이샤 보호막 형성 필름, 보호막 형성용 시트, 보호막 형성용 복합 시트 및 가공물의 제조 방법
JP6453773B2 (ja) 2014-01-22 2019-01-16 リンテック株式会社 保護膜形成フィルム、保護膜形成用シート、保護膜形成用複合シートおよび検査方法
KR102356171B1 (ko) 2014-03-24 2022-01-26 린텍 가부시키가이샤 보호막 형성 필름, 보호막 형성용 시트, 워크 또는 가공물의 제조 방법, 검사 방법, 양품으로 판단된 워크 및 양품으로 판단된 가공물
US10510578B2 (en) 2014-03-24 2019-12-17 Lintec Corporation Protective film forming film, protective film forming sheet and work product manufacturing method
JP5978246B2 (ja) * 2014-05-13 2016-08-24 日東電工株式会社 ダイシングテープ一体型半導体裏面用フィルム、及び、半導体装置の製造方法
KR101602782B1 (ko) * 2014-07-03 2016-03-11 주식회사 이오테크닉스 웨이퍼 마킹 방법
EP3012288A1 (en) 2014-10-21 2016-04-27 Nitto Denko Corporation Pressure-sensitive adhesive film for laser beam cutting applications
JP6585068B2 (ja) 2014-10-29 2019-10-02 リンテック株式会社 保護膜形成フィルムおよび保護膜形成用複合シート
JP6415383B2 (ja) * 2015-04-30 2018-10-31 日東電工株式会社 半導体素子の裏面を保護するための裏面保護フィルム、一体型フィルム、フィルム、半導体装置の製造方法および保護チップの製造方法
JP6530242B2 (ja) * 2015-06-01 2019-06-12 日東電工株式会社 半導体裏面用フィルム及びその用途
JP6890050B2 (ja) * 2017-06-23 2021-06-18 日東電工株式会社 ダイシングテープ一体型接着性シート
KR102487552B1 (ko) 2018-02-05 2023-01-11 삼성전자주식회사 보호막 조성물 및 이를 이용한 반도체 패키지 제조 방법
JP7160739B2 (ja) * 2019-03-25 2022-10-25 日東電工株式会社 ダイシングテープ一体型半導体背面密着フィルム
KR102222023B1 (ko) * 2019-12-19 2021-03-03 손기명 전자파 차폐용 파우치
JP7457513B2 (ja) 2020-02-03 2024-03-28 リンテック株式会社 保護膜形成フィルム、保護膜形成用複合シートおよび装置の製造方法
JP2022149804A (ja) 2021-03-25 2022-10-07 リンテック株式会社 保護膜形成用フィルム

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004063551A (ja) 2002-07-25 2004-02-26 Hitachi Chem Co Ltd 半導体素子表面保護用フィルム及び半導体素子ユニット
JP2007250970A (ja) 2006-03-17 2007-09-27 Hitachi Chem Co Ltd 半導体素子裏面保護用フィルム及びそれを用いた半導体装置とその製造法
KR100834837B1 (ko) 2006-12-29 2008-06-03 삼성전자주식회사 반도체 다이 픽업 장치와 이를 이용한 반도체 다이 픽업방법

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2740162B2 (ja) * 1986-03-10 1998-04-15 日本電気株式会社 半導体装置
JPS63152136A (ja) 1986-12-17 1988-06-24 Fuji Electric Co Ltd 半導体チツプの実装方法
JPH03259543A (ja) 1990-03-09 1991-11-19 Fujitsu Ltd 半導体チップの実装構造
JP2000286303A (ja) 1999-03-31 2000-10-13 Fujitsu Ten Ltd 半導体素子の実装構造
DE10235482B3 (de) 2002-08-02 2004-01-22 Süss Microtec Lithography Gmbh Vorrichtung zum Fixieren dünner und flexibler Substrate
JP4341343B2 (ja) 2002-10-04 2009-10-07 日立化成工業株式会社 表面保護フィルム及びその製造方法
JP4364508B2 (ja) 2002-12-27 2009-11-18 リンテック株式会社 チップ裏面用保護膜形成用シートおよび保護膜付きチップの製造方法
JP2004221169A (ja) 2003-01-10 2004-08-05 Hitachi Chem Co Ltd 半導体素子保護材、及び半導体装置
JP4275522B2 (ja) * 2003-12-26 2009-06-10 日東電工株式会社 ダイシング・ダイボンドフィルム
JP4865312B2 (ja) 2005-12-05 2012-02-01 古河電気工業株式会社 チップ用保護膜形成用シート
JP4846406B2 (ja) 2006-03-28 2011-12-28 リンテック株式会社 チップ用保護膜形成用シート
JP4769975B2 (ja) * 2006-03-29 2011-09-07 オンセミコンダクター・トレーディング・リミテッド 半導体装置の製造方法
JP2008006386A (ja) 2006-06-29 2008-01-17 Furukawa Electric Co Ltd:The チップ用保護膜形成用シートによる保護膜形成方法。
JP2008166451A (ja) 2006-12-27 2008-07-17 Furukawa Electric Co Ltd:The チップ保護用フィルム
JP4994429B2 (ja) * 2008-08-04 2012-08-08 日東電工株式会社 ダイシング・ダイボンドフィルム
JP5456440B2 (ja) * 2009-01-30 2014-03-26 日東電工株式会社 ダイシングテープ一体型ウエハ裏面保護フィルム
JP5501938B2 (ja) * 2009-12-24 2014-05-28 日東電工株式会社 フリップチップ型半導体裏面用フィルム

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004063551A (ja) 2002-07-25 2004-02-26 Hitachi Chem Co Ltd 半導体素子表面保護用フィルム及び半導体素子ユニット
JP2007250970A (ja) 2006-03-17 2007-09-27 Hitachi Chem Co Ltd 半導体素子裏面保護用フィルム及びそれを用いた半導体装置とその製造法
KR100834837B1 (ko) 2006-12-29 2008-06-03 삼성전자주식회사 반도체 다이 픽업 장치와 이를 이용한 반도체 다이 픽업방법

Also Published As

Publication number Publication date
CN102376616A (zh) 2012-03-14
CN102376616B (zh) 2016-10-05
US20120018903A1 (en) 2012-01-26
TW201204805A (en) 2012-02-01
KR101647260B1 (ko) 2016-08-09
TWI445798B (zh) 2014-07-21
US8492907B2 (en) 2013-07-23
KR20150118063A (ko) 2015-10-21
KR20120011802A (ko) 2012-02-08
JP2012028396A (ja) 2012-02-09
JP5249290B2 (ja) 2013-07-31

Similar Documents

Publication Publication Date Title
KR101647260B1 (ko) 플립 칩형 반도체 이면용 필름, 다이싱 테이프 일체형 반도체 이면용 필름, 반도체 장치의 제조 방법 및 플립 칩형 반도체 장치
KR101581643B1 (ko) 다이싱 테이프 일체형 반도체 이면용 필름을 이용하는 반도체 장치의 제조 방법
KR101596199B1 (ko) 반도체 장치 제조용 필름, 반도체 장치 제조용 필름의 제조 방법, 및 반도체 장치의 제조 방법
KR101688236B1 (ko) 다이싱 테이프 일체형 반도체 이면용 필름
KR101823676B1 (ko) 다이싱 테이프 일체형 반도체 이면용 필름
US8841780B2 (en) Dicing tape-integrated wafer back surface protective film
KR101516028B1 (ko) 플립 칩형 반도체 이면용 필름
KR101563846B1 (ko) 다이싱 테이프 일체형 웨이퍼 이면 보호필름
KR101640349B1 (ko) 다이싱 테이프 일체형 반도체 이면용 필름
KR101484809B1 (ko) 플립칩형 반도체 이면용 필름 및 그의 용도
KR20150138835A (ko) 다이싱 테이프 일체형 반도체 이면용 필름
KR101688237B1 (ko) 다이싱 테이프 일체형 반도체 이면용 필름, 및 반도체 장치의 제조 방법
KR101539471B1 (ko) 다이싱 테이프 일체형 반도체 이면용 필름
KR20160141664A (ko) 반도체 이면용 필름 및 그의 용도
KR20150097446A (ko) 플립 칩형 반도체 이면용 필름, 다이싱 테이프 일체형 반도체 이면용 필름, 반도체 장치의 제조 방법 및 플립 칩형 반도체 장치
KR101518095B1 (ko) 플립 칩형 반도체 이면용 필름, 다이싱 테이프 일체형 반도체 이면용 필름, 반도체 장치의 제조 방법 및 플립 칩형 반도체 장치

Legal Events

Date Code Title Description
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
A107 Divisional application of patent
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20150925

Effective date: 20151214

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190305

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20200302

Year of fee payment: 5